Post on 01-Feb-2016
description
PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
Curso de Engenharia Eletrônica e de Telecomunicação
Disciplina: Eletrônica Digital – Turno de Noite
Professor: Dr. Dilmar Malheiros Meira
Aulas às Segundas e Quintas-feiras, de 19h00min às 20h40min
Prédio 43 – Salas 702 (2ª feira) e 707 (5ª feira)
Eletrônica Digital – 2º Sem 2010 – Calendário e Regras Acadêmicas 1
Calendário e Regras Acadêmicas
2º Semestre de 2010
A – Calendário
Aula Data Unidades de Ensino
A 01
A 02
02 Ago
05 Ago
Segunda
Quinta
UNIDADE I: Introdução
1. Calendário e Regras Acadêmicas;
2. Definição de sistemas digitais;
3. Grandezas analógicas versus grandezas digitais;
4. Grandezas digitais binárias;
5. Níveis lógicos;
6. Conversão do formato analógico para o digital e vice-versa;
7. Circuitos integrados;
8. Famílias lógicas;
9. Computadores digitais;
10. Microprocessadores.
A 03 09 Ago Segunda UNIDADE II: Sistemas de Numeração e Códigos
1. Sistemas aditivos, multiplicativos e posicionais
2. Bases numéricas mais comuns: 2, 8, 10, 16;
3. Conversões entre bases numéricas;
4. Códigos Binários mais comuns: BCD, GRAY, ASCII.
A 04
A 05
12 Ago
16 Ago
Quinta
Segunda
UNIDADE III: Funções e Portas Lógicas
1. Funções e portas lógicas elementares: AND, OR e NOT;
2. Funções e portas lógicas compostas: NAND, NOR, XOR e
XNOR;
3. Exemplos de aplicações: gerador e verificador de paridade;
4. Descrição algébrica de circuitos lógicos;
5. Avaliação das saídas de circuitos lógicos.
6. Implementação de circuitos a partir de expressões lógicas;
7. Tabelas-verdade e formas de onda;
8. Lógica positiva versus lógica negativa;
9. Implementação de portas lógicas na tecnologia CMOS.
A 06 19 Ago Quinta UNIDADE IV: Álgebra Booleana
1. Axiomas e teoremas;
2. Teoremas de DeMorgan;
3. Aplicação: simplificação de funções;
4. Universalidade das portas NAND e NOR.
PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
Curso de Engenharia Eletrônica e de Telecomunicação
Disciplina: Eletrônica Digital – Turno de Noite
Professor: Dr. Dilmar Malheiros Meira
Aulas às Segundas e Quintas-feiras, de 19h00min às 20h40min
Prédio 43 – Salas 702 (2ª feira) e 707 (5ª feira)
Eletrônica Digital – 2º Sem 2010 – Calendário e Regras Acadêmicas 2
A 07 23 Ago Segunda UNIDADE V: Síntese Combinacional
Parte I:
1. Equações nas formas de soma de produtos e de produtos de
somas;
2. Circuitos AND/OR, OR/AND, NAND/NAND e NOR/NOR;
3. Simplificação de expressões pelo método de mapas de Karnaugh.
A 08
A 09
26 Ago
30 Ago
Quinta
Segunda
UNIDADE V: Síntese Combinacional
Parte II:
4. Especificação de problemas;
5. Identificação de variáveis de entrada e de saída;
6. Construção de tabelas-verdade;
7. Obtenção de expressões simplificadas das variáveis de saída;
8. Construção de circuitos digitais.
A 10
02 Set
Quinta
UNIDADE VI: Blocos Lógicos Combinacionais
1. Decodificadores;
2. Codificadores com e sem prioridade;
3. Conversores de código;
4. Demultiplexadores.
06 Set Segunda Recesso escolar
A 11 09 Set Quinta Trabalho em Grupo – 20 pontos
A 12 13 Set Segunda UNIDADE VI: Blocos Lógicos Combinacionais
5. Multiplexadores;
6. Comparadores de magnitude;
7. Síntese combinacional com blocos lógicos.
A 13 16 Set Quinta UNIDADE VII: Automação de Projetos Eletrônicos (EDA)
1. Logic Friday: um software para otimização, análise e síntese de
sistemas digitais;
2. Circuit Maker: um software para projeto e simulação;
3. Ambientes de desenvolvimento;
4. Linguagens de descrição de hardware (HDL)
A 14
20 Set
Segunda
UNIDADE VIII: Implementação de Sistemas Digitais Com
Dispositivos Lógicos Programáveis (PLD)
1. CPLD e FPGA;
2. Introdução ao software Quartus II;
3. Introdução à linguagem VHDL.
PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
Curso de Engenharia Eletrônica e de Telecomunicação
Disciplina: Eletrônica Digital – Turno de Noite
Professor: Dr. Dilmar Malheiros Meira
Aulas às Segundas e Quintas-feiras, de 19h00min às 20h40min
Prédio 43 – Salas 702 (2ª feira) e 707 (5ª feira)
Eletrônica Digital – 2º Sem 2010 – Calendário e Regras Acadêmicas 3
A 15 23 Set Quinta 1º Prova – 40 Pontos
A 16
A 17
27 Set
30 Set
Segunda
Quinta
UNIDADE IX: Latches e Suas Aplicações
1. Circuitos combinacionais versus circuitos seqüenciais;
2. Introdução à análise e à síntese de circuitos seqüenciais;
3. Latch SR básico;
4. Latch SR controlado;
5. Latch do tipo D;
6. Registradores com latches;
7. Aplicações de latches.
A 18
A 19
04 Out
07 Out
Segunda
Quinta
UNIDADE X: Flip-Flops e Suas Aplicações
1. Circuitos síncronos versus circuitos assíncronos;
2. Flip-flops dos tipos JK, T e D;
3. Tempos de propagação, setup e hold;
4. Flip-flops com entradas síncronas e entradas assíncronas;
5. Registradores com flip-flops;
6. Aplicações dos flip-flops.
11 Out Segunda Recesso Escolar - Dia dos Professores
A 20
A 21
14 Out
18 Out
Quinta
Segunda
UNIDADE XI: Máquinas de Estados Finitos
1. Modelo geral;
2. Classificação;
3. Análise e síntese;
4. Exemplos.
A 22 21 Out Quinta UNIDADE XII: Tópicos de Engenharia de Sistemas Digitais
1. Transitórios indesejáveis (“Hazards”);
2. Entradas assíncronas e metaestabilidade;
3. Sincronização;
4. Desalinhamento do clock (“clock skew”);
5. Bloqueio do sinal de clock (“clock gating”);
6. Reset.
A 23 25 Out Segunda UNIDADE XIII: Contadores Assíncronos
1. Contagem binária: crescente ou decrescente;
2. Contadores assíncronos crescentes, decrescentes e
crescentes/decrescentes;
3. Módulo de um contador;
4. Estados transitórios;
5. Limites de freqüência de operação.
PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
Curso de Engenharia Eletrônica e de Telecomunicação
Disciplina: Eletrônica Digital – Turno de Noite
Professor: Dr. Dilmar Malheiros Meira
Aulas às Segundas e Quintas-feiras, de 19h00min às 20h40min
Prédio 43 – Salas 702 (2ª feira) e 707 (5ª feira)
Eletrônica Digital – 2º Sem 2010 – Calendário e Regras Acadêmicas 4
A 24
A 25
A 26
28 Out
01 Nov
04 Nov
Quinta
Segunda
Quinta
UNIDADE XIV: Contadores Síncronos
1. Síntese e análise de contadores síncronos;
2. Contadores síncronos crescentes, decrescentes e
crescentes/decrescentes;
3. Reset síncrono; reset assíncrono; carga paralela síncrona; carga
paralela assíncrona;
4. Habilitação de contagem; habilitação de clock;
5. Indicação de contagem terminal.
A 27 08 Nov Segunda UNIDADE XV: Circuitos baseados em Registradores de
Deslocamento
1. Registradores de deslocamento;
2. Conversor série/paralelo;
3. Conversor paralelo/série;
4. Contador em anel;
5. Contador em anel torcido (Johnson).
A 28 11 Nov Quinta UNIDADE XVI: Descrição de Circuitos Seqüenciais na
linguagem VHDL
1. Flip-flops;
2. Registradores;
3. Contadores
4. Máquinas de estado.
15 Nov Segunda Proclamação da República
18 Nov Quinta Seminário Integrado Curso de Eng. Eletrônica e de Telecomunicação
A 29 22 Nov Segunda 2ª Prova – 40 Pontos
A 30 25 Nov Quinta UNIDADE XVII: Circuitos Aritméticos
1. Operações aritméticas binárias;
2. Somadores e subtratores binários;
3. Multiplicadores e divisores binários;
4. Aritmética BCD;
5. ULA - Unidade Lógica Aritmética.
A 31 29 Nov Segunda Prova de Reavaliação – 40 ou 20 Pontos
PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
Curso de Engenharia Eletrônica e de Telecomunicação
Disciplina: Eletrônica Digital – Turno de Noite
Professor: Dr. Dilmar Malheiros Meira
Aulas às Segundas e Quintas-feiras, de 19h00min às 20h40min
Prédio 43 – Salas 702 (2ª feira) e 707 (5ª feira)
Eletrônica Digital – 2º Sem 2010 – Calendário e Regras Acadêmicas 5
B – Regras Acadêmicas
Critérios de Avaliação
Item de avaliação Data Valor
Trabalho em Grupo (*) 09 de setembro 20 pontos
1ª Prova, com “lembrete” (**) 23 de setembro 40 pontos
2ª Prova 22 de novembro 40 pontos
Total 100 pontos
Prova de Reavaliação (***) 29 de novembro 40 ou 20
pontos
Importante: Será cobrada, em cada prova, toda a matéria vista até a aula imediatamente
anterior.
(*) Trabalho em Grupo. Deverá ser feito em sala de aula, em grupos de três alunos, no
máximo. Os alunos deverão definir os agrupamentos com antecedência, para evitar
contratempos no dia do trabalho. Os alunos que chegarem atrasados não poderão ser
incorporados a grupos que já estejam trabalhando. Poderá ser consultado apenas o material do
grupo (livros, cadernos, etc.). Serão penalizados os alunos que consultarem colegas de outros
grupos ou que consultarem material não pertencente ao seu próprio grupo.
(**) “Lembrete”. Durante a Avaliação Parcial 1 será permitido ao aluno consultar um
lembrete, conforme modelo anexo, previamente manuscrito, a caneta, pelo próprio aluno.
O lembrete poderá ter qualquer conteúdo, mas tudo deverá caber dentro das margens
estipuladas, em um único lado de uma folha de papel tamanho A4. O lembrete deverá conter
o nome e a assinatura do professor e do aluno.
O lembrete será entregue pelo aluno junto com a prova e passará a fazer parte dela. O
professor atribuirá nota ao conjunto prova + lembrete. Perderá pontos o aluno que copiar o
PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
Curso de Engenharia Eletrônica e de Telecomunicação
Disciplina: Eletrônica Digital – Turno de Noite
Professor: Dr. Dilmar Malheiros Meira
Aulas às Segundas e Quintas-feiras, de 19h00min às 20h40min
Prédio 43 – Salas 702 (2ª feira) e 707 (5ª feira)
Eletrônica Digital – 2º Sem 2010 – Calendário e Regras Acadêmicas 6
lembrete de outro aluno, bem como o aluno que deixar que o seu lembrete seja copiado.
Caligrafias diferentes no lembrete e na prova serão consideradas como evidência de cola,
mesmo se o lembrete seguir as demais regras aqui estipuladas.
Se, durante a prova, o lembrete de um aluno for passado a um outro aluno, os dois alunos
serão penalizados. Quaisquer papéis que forem encontrados com o aluno, que não sejam a sua
própria prova e o seu próprio lembrete, serão considerados como cola. O lembrete não poderá
ser usado como papel de rascunho e, portanto, nada poderá ser escrito nele durante a prova.
Se esta experiência tiver sucesso, a critério do professor, o sistema de “lembretes” poderá ser
estendido também às demais avaliações. Serão consideradas como fatores de sucesso a
obtenção de boas notas pelos alunos e a ausência de fraudes ou de tentativas de fraudes.
(***) Prova de Reavaliação: Caso o aluno tenha deixado de comparecer à 1ª Prova, à 2ª
Prova ou ao Trabalho em Grupo, a nota da Prova de Reavaliação substituirá a nota (zero)
atribuída à prova ou trabalho ao qual o aluno não compareceu. Nesse caso, a Prova de
Reavaliação funcionará como Prova de Reposição. Se o aluno tiver deixado de comparecer a
mais de uma avaliação (prova ou trabalho), apenas uma prova terá sua nota (zero) substituída
pela nota obtida na Prova de Reavaliação.
Caso o aluno tenha comparecido a todas as três avaliações (Trabalho em Grupo, 1ª Prova e 2ª
Prova), mesmo assim poderá fazer a Prova de Reavaliação. Nesse caso, a nota obtida na
Prova de Reavaliação substituirá uma das três notas, conforme escolha previamente feita
pelo aluno. Assim, a Prova de Reavaliação funcionará como Prova Substitutiva.
Qualquer aluno poderá fazer a Prova de Reavaliação, mas deve ficar claro que a nota obtida
pelo aluno nessa prova obrigatoriamente substituirá a nota de uma avaliação (prova ou
trabalho). Portanto, os alunos que tenham comparecido às três avaliações e que já tenham
obtido mais de 60 (sessenta) pontos devem pensar bastante antes de optar por fazer a Prova
de Reavaliação pois, nesse caso, existe a possibilidade concreta de redução de sua nota e,
no pior cenário, de sua reprovação.
PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
Curso de Engenharia Eletrônica e de Telecomunicação
Disciplina: Eletrônica Digital – Turno de Noite
Professor: Dr. Dilmar Malheiros Meira
Aulas às Segundas e Quintas-feiras, de 19h00min às 20h40min
Prédio 43 – Salas 702 (2ª feira) e 707 (5ª feira)
Eletrônica Digital – 2º Sem 2010 – Calendário e Regras Acadêmicas 7
Bibliografia Básica TOCCI, R. J. ; WIDMER, N.S. ; MOSS, G.L. Sistemas digitais: princípios e aplicações.
10ª edição. São Paulo: Pearson, 2007. 806p. ISBN 978-85-7605-095-7. PEDRONI, Volnei A. Digital electronics and design with VHDL. Burlington: Morgan
Kaufmann, 2008. 693p. ISBN 978-0-12-374270-4.
WAKERLY, John F. Digital design: principles and practices. 4th ed. Upper Saddle River:
Pearson, Prentice Hall, c2006. 895p. ISBN 0131863894.
Bibliografia Complementar
ASHENDEN, Peter J. Digital design: An embedded systems approach using VHDL.
Burlington: Morgan Kaufmann, 2008. 574p. ISBN 978-0-12-369528-4.
ASHENDEN, Peter J. The designer's guide to VHDL. 2nd ed. San Francisco: Morgan
Kaufmann, 2002. 739p. ISBN 1-55860-674-2.
BROWN, Stephen; VRANESIC, Zvonko. Fundamentals of digital logic design with
VHDL. New Dehli: Tata McGraw-Hill, 2007. 867p. ISBN 0-07-064775-5.
CAPUANO, F. Exercícios de eletrônica digital: resolvidos e propostos. São Paulo: Érica,
1991.
COMER, David J. Digital logic and state machine design. 3rd
ed. New York: Oxford
University, 1995. 573p. ISBN 0-19-510723-3.
FLETCHER, William I. An engineering approach to digital design. Englewood Cliffs:
Prentice-Hall, 1980. 766p. ISBN 0-13-277699-5.
KLEITZ, William. Digital electronics with VHDL: Quartus II version. Upper Saddle River:
Pearson Education, 2006. 938p. ISBN 0-13-171490-2.
PEDRONI, Volnei A. Circuit design with VHDL. Cambridge: MIT, 2004. 363 p. ISBN
0262162245
ROTH, Charles H. Fundamentals of logic design. 5. ed. Canada: Thomson, 2006. 687 p.
ISBN 0495073083.
WILLIAMS, Michael R. A history of computing technology. 2nd
ed. Los Alamitos: IEEE
Computer Society, 1997. 428p. ISBN 0-8186-7739-2.
Aluno: Assinatura
Professor: Dilmar Malheiros Meira Assinatura:
Eletrônica Digital – 2º Sem 2010 Lembrete