Análise e Implementação de um Sistema PLL Digital ...

5SANTOS, L. A.; GARCIA, V. B.; SILVA, S. A. O.; / UNOPAR Cient. Exatas Tecnol., Londrina, v. 9, n. 1, p. 5-12, Nov. 2010

Análise e Implementação de um Sistema PLL Digital Utilizando DSP para Aplicações em Sistemas de Condicionamento de Energia

Luciane Agnoletti dos Santosa; Valéria Beserra Garciab; Sérgio Augusto Oliveira da Silvac*

ResumoEste estudo apresenta um algoritmo de detecção de fase PLL (Phase-Locked Loop), baseado na teoria da potência ativa instantânea trifásica, destinado para aplicações em sistemas de condicionamento de energia, tais como: filtros ativos de potência, sistemas de energia ininterruptos (UPS - Uninterruptible Power Supply), restauradores dinâmicos de tensão (DVR – Dynamic Voltage Restorer), dentre outros, em que há necessidade de sincronismo entre a rede elétrica e os equipamentos a ela conectados. Uma aplicação específica para a utilização de um sistema PLL monofásico faz-se útil na realização, por exemplo, de um sistema UPS monofásico onde a necessidade de sincronismo entre a rede e o inversor da UPS é importante. Neste trabalho, uma estrutura de PLL monofásico digital foi implementado via software, no qual o sinal de sincronismo é gerado via software com amplitude unitária. O desenvolvimento via software é baseado na teoria da potência ativa instantânea trifásica. O sistema PLL digital é processado em tempo discreto através de processador digital de sinais TMS320F2808 da Texas Instruments no qual o algoritmo implementado atua diretamente no sinal adquirido de tensão da rede elétrica. Utiliza-se o Simulink®, software desenvolvido pela The MathWorks, como ferramenta de diagramação gráfica de blocos, que exporta diretamente para o DSP (Digital Signal Processor) o algoritmo de controle implementado.Palavras-chave: DSP. Sistema PLL. Processamento Digital de Sinais. Aquisição de Dados.

AbstractThis study presents a PLL (Phase-Locked Loop) algorithm based on the three phase instantaneous active power theory, applied to power conditioning systems, such as: Active Power Filters (APF), Uninterruptable Power Supplies (UPS), Dynamic Voltage Restorers (DVR), among other, in which the synchronism between the utility and the equipment connected to it is necessary. A specific application, in which the PLL system is useful, is found, for example, in single-phase UPS system, where the necessity of synchronism between the utility and the inverter of the UPS is important. In this paper, a digital single-phase PLL structure was implemented using software, in which is based on the three phase instantaneous active power theory. The digital PLL system is processed in discrete time through the digital signal processor TMS320F2808, from Texas Instruments, in which the implemented algorithm acts directly in the voltage signal acquired from the utility. The Simulink® software, developed by The MathWorks, is used as a graphic layout tool, which exports the control algorithm directly to the DSP (Digital Signal Processor).Keywords: DSP. PLL system. Signals Digital Processing. Data acquisition.

1 Introdução

A evolução tecnológica possibilita a utilização de computadores e softwares em processos industriais, como em sensoriamento, aquisição e controle de dados de processos, supervisão da planta, ou seja, uma automatização no processo industrial completa. No meio acadêmico seu uso se faz muito útil, principalmente no desenvolvimento de pesquisas que possibilitam implantação de novas teorias e filosofias de trabalho (CAMPANHOL; PAIAO; SILVA, 2008).

A utilização de softwares auxilia nas simulações de

situações reais, facilitando assim o desenvolvimento de novas teorias e minimizando os erros, economizando tempo na implantação, pois a maioria dos problemas pode ser testada por meio de simulações.

A utilização do Simulink representa ferramenta importante para dar agilidade na implementação de algoritmos para os DSPs (Digital Signal Processor) da Texas Instruments, pois este possui toolboxes específicos para a modelagem de sistemas e ainda realiza completa compilação e construção dos arquivos necessários para o CCStudio (Code Composer Studio). Além disso, pode ser configurado para, após a criação destes arquivos, descarregá-los diretamente no DSP e ainda executar o programa.

Este estudo apresenta a utilização do Simulink em conjunto com o CCStudio na implementação de um algoritmo PLL (Phase-Locked Loop) utilizando a teoria da potência ativa instantânea trifásica, com sinais adquiridos da rede elétrica através do conversor A/D (Analógico/Digital). O processamento deste algoritmo é realizado pelo DSP.


Analysis and Implementation of a Digital PLL System Using DPS Applied to Power Conditioning Systems

Artigo originAl / originAl Article

a Graduanda em Engenharia Industrial Elétrica - Universidade Tecnológica Federal do Paraná (UTFPR) - Campus Cornélio Procópio. E-mail: [email protected] Graduanda em Engenharia Industrial Elétrica - Universidade Tecnológica Federal do Paraná (UTFPR) - Campus Cornélio Procópio. E-mail: [email protected] Doutor em Engenharia Elétrica - Universidade Federal de Minas Gerais (UFMG). Docente da Universidade Tecnológica Federal do Paraná (UTFPR) - Campus Cornélio Procópio. E-mail: [email protected]* Av: Alberto Carazzai, 1640. CEP: 86300.000 - Cornélio Procópio-PR.

6 SANTOS, L. A.; GARCIA, V. B.; SILVA, S. A. O.; / UNOPAR Cient. Exatas Tecnol., Londrina, v. 9, n. 1, p. 5-12, Nov. 2010


Apresentar-se-á os resultados das simulações no Simulink bem como o desempenho de processamento do DSP para este algoritmo proposto. Estes resultados podem ser aplicados, por exemplo, no sincronismo entre a rede elétrica e um sistema UPS (Uninterruptible Power Supply) monofásico.

No momento da falta ou condições de falhas adversas da rede elétrica, as UPSs são responsáveis por manter ininterrupta a energia elétrica fornecida à carga críticas, tais como: equipamentos médico-hospitalares, controle de tráfego aéreo, processos industriais, dentre outros.

O sistema UPS, na maioria das vezes, deverá operar em sincronismo com o sistema elétrico. De forma que a carga não seja influenciada com as curtas interrupções existentes na transferência entre rede-UPS e UPS-rede, quando, por exemplo, uma UPS off-line alimentar a carga. Uma maneira de atender a este quesito é a utilização de sistemas de detecção de fase também chamados de sistemas PLL.

2 Objetivo

O presente estudo teve como objetivo analisar e implementar um sistema PLL digital, baseado na teoria da potência ativa instantânea, com aplicação a sistemas de condicionamento de energia, especificamente um sistema UPS monofásico. Os sinais de referência do sistema PLL digital são gerados via software através de mo, utilizando o CCStudio para sua implementação no DSP.

Algumas simulações foram realizadas por meio do Simulink, software executado através do Matlab. Com base nessas simulações, foi possível prever o comportamento do algoritmo PLL que foi implementado para ser executado pelo DSP TMS320F2808 da Texas Instruments.

3 Fundamentação Teórica

3.1 Digital Signal Processor (DSP)

O DSP surgiu por volta dos anos 60 e 70 quando o primeiro computador digital foi desenvolvido. Nesta época os computadores eram caros e então o DSP era limitado a algumas aplicações críticas. As primeiras áreas a aplicar foram: radar e sonar, exploração de óleo, exploração do espaço e imagens em medicina (SMITH, 2007).

Atualmente o DSP é tido como importante ferramenta de desenvolvimento tecnológico para cientistas e engenheiros, principalmente nas áreas de engenharia elétrica. A tecnologia de processamento digital de sinais utilizando os DSPs é largamente utilizada em telecomunicações, processamento de áudio, dispositivos de localização (radar e sonar, por exemplo), processamento de imagens, tanto em medicina quanto espaciais (OPPENHEIM; SCHAFER, 1989).

Aplicações de DSPs são usualmente programadas em algumas linguagens, como C, Assembly e BASIC. A mais versátil e poderosa delas é a linguagem de programação C.

Os DSPs são divididos, basicamente, em duas categorias, ou seja, as que operam com ponto fixo e as que operam com ponto flutuante. O TMS320F2808 opera com ponto fixo, portanto é necessário que o procedimento para a realização de operações matemáticas, por exemplo, seja realizada de maneira adequada respeitando as características deste modo de operação.

Os sinais digitais são representados por seqüência de 0 e 1 que podem ser representação numérica do sinal analógico após processo de conversão A/D (Analógico/Digital), sendo assim possível sua manipulação através de computador (INTRODUCTION..., 2009). Esta manipulação dos dados é denominada processamento digital de sinais.

A figura 1 exemplifica como o DSP interpreta diferentes tipos de números decimais em 4 diferentes tipos de conversão.

UNSIGNEDINTEGER

OFFSETBINARY

SIGN ANDMAGNITUDE

TWO’SCOMPLEMENT

Decimal Bit Pattern Decimal Bit Pattern Decimal Bit Pattern Decimal Bit Pattern15 1111 8 1111 7 0111 7 011114 1110 7 1110 6 0110 6 011013 1101 6 1101 5 0101 5 010112 1100 5 1100 4 0100 4 010011 1011 4 1011 3 0011 3 001110 1010 3 1010 2 0010 2 00109 1001 2 1001 1 0001 1 00018 1000 1 1000 0 0000 0 00007 0111 0 0111 0 1000 -1 11116 0110 -1 0110 -1 1001 -2 11105 0101 -2 0101 -2 1010 -3 11014 0100 -3 0100 -3 1011 -4 11003 0011 -4 0011 -4 1100 -5 10112 0010 -5 0010 -5 1101 -6 10101 0001 -6 0001 -6 1110 -7 10010 0000 -7 0000 -7 1111 -8 1000

16 bit range:0 to 65,535

16 bit range:-32,767 to 32,768

16 bit range:-32,767 to 32,767

16 bit range:-32-768 to 32,767

Figura 1: Diagrama de blocos do módulo ADC [7]



O DSP também é utilizado para implementação de filtros digitais. Esses filtros têm dois propósitos: separação de sinais combinados e restauração de sinais distorcidos. Filtros analógicos (eletrônicos) podem ser usados para a mesma tarefa, porém os filtros digitais alcançam resultados muito superiores (SMITH, 1999).

3.2 Kit de desenvolvimento e Zdsp TM F2808– Spectrum Digital

A plataforma de desenvolvimento do DSP utilizado para implementação do algoritmo PLL foi o eZdsp TM F2808 da Spectrum Digital.

As principais características desse kit de desenvolvimento utilizando o DSP TMS320F2808 são apresentadas em eZdsp TM F2808 USB e resumidamente descritas a seguir:

• 100MHz de velocidade de processamento;• 20MHz de clock;• JTAG via USB Integrado (IEEE 1149.1);• Configurações de Segurança (Watchdog);• 16 entradas ADC (Analógicas) de 12 bits de resolução

em ponto fixo;• 35 pontos de I/O (Input/Output) configuráveis; e• Periféricos ePWM que suportam geração de PWM com

ajustáveis.

Os conversores A/D (analógico-digital) operam em 12 bits, sendo o sinal de entrada limitado de 0 a 3 Volts. O processador realiza a conversão deste sinal da forma mais rápida em 80ns em um clock de 25MHz ( TMS320F2809,..., 2009).

O sinal adquirido nas portas de entrada analógica é convertido da seguinte forma:

Sinal Digital = 4095 X (1)

onde:

Vin - tensão de entrada instantânea

Vmin- tensão mínima de entrada, geralmente igual a zero

3.3 Sistema PLL monofásico (p-PLL)

O sistema PLL monofásico implementado neste estudo, baseia-se na teoria da potência ativa instantânea trifásica, discutidas por Akagi; Watanabe e Aredes (2007). O sistema PLL baseia-se no eixo estacionário bifásico de coordenadas (αβ), onde uma tensão fictícia idêntica a vβ deve ser gerada de forma que se assegure que esta seja ortogonal à tensão monofásica medida (vα). A tensão fictícia ortogonal será chamada v ′β .

Assumindo um sistema trifásico equilibrado, a potência ativa instantânea trifásica representada tanto no eixo estacionário trifásico (abc) como no estacionário bifásico (αβ) é dada por:

p′ = va ia + vbib + vcic = vαiα + vβiβ = p + p (2)

onde vabc e iabc são as tensões e correntes trifásicas, vαβ e iαβ são as tensões e correntes bifásicas, enquanto p e p representam as componentes uma contínua e outra alternada da potência p.

O objetivo do controle do PLL, mostrado na figura 3.2, é anular a componente contínua p′ da potência instantânea fictícia, onde a tensão de fase v′α é assumida como sendo a mesma tensão medida vα. Quando p′ for nulo, o sinal de saída do PLL terá a mesma fase e frequência do sinal de entrada. Para tanto, o controlador PI fixa a referência na frequência angular ω*=2πf do sistema, onde f é a frequência nominal. O ângulo θ*=ω*t é obtido integrando a frequência angular de referência ω* a qual é idêntica a frequência da rede ω. O ângulo θ* é usado para calcular as correntes de realimentação fictícias i ′α e i ′β. Para o cancelamento da componente p′, as correntes fictícias i ′α e i ′β devem ser ortogonais as tensões v ′α e v ′β respectivamente. Um sinal feed-foward ωff é usado para melhorar a dinâmica inicial do desempenho do sistema (SILVA; NOVOCHADLO; MODESTO, 2008).

Vin Vmin 3

~

~

p∗ = 0 ω ω∗

ω f f

∗θ tω∗=

'β

'αi

i

'vαvα'vβ

p '

+

-

+

+++ PI 1s

)sin( .tω∗

)sin( .t- /2ω∗ π=

Figura 2: Modelo do Sistema de Controle do PLL Monofásico

No método empregado neste sistema PLL, a tensão fictícia v ′β é obtida defasando-a de π / 2 rad em ralação à v ′α. Este método é conhecido como TD (Transport Delay) (SILVA; NOVOCHADLO, MODESTO, 2008), ilustrado na figura 3. Portanto, o sistema bifásico estacionário pode ser representado como:

=

'βv

'vα vαvα

)( tω)( tω π 2 =

)sin(2 tV ωsin(2V )tω π 2

'β

'αii

= α

α )( π 2 i

i)( ∗θ

∗θ

' = Vp p sin(ωt) sin ∗θ + Vp sin tω π2 ) sin

π2

∗θ = Vp cos(ωt ∗θ )

) ))

(3)

=

'βv

'vα vαvα

)( tω)( tω π 2 =


'β

'αii

= α

α )( π 2 i

i)( ∗θ

∗θ


π2


) ))

(4)



Para que o cancelamento da componente contínua de p′, o sistema PLL deve ajustar a saída de integração para θ*=ω*t+π/2 . Assim quando ω = ω′ a componente p′ será cancelada.

p∗ = 0 ω ω∗

ω f f

∗θ tω∗=

'β

'αi

i'vαvα

'vβ

p '

+

-

+

+++ PI 1s

)sin( .tω∗

)sin( .t- /2ω∗ π

/2−π

=

Figura 3: Esquema PLL utilizando o método TD

V

R1

R2

R3

R4

C1

+12

-12R7

R5

+1.5 R6

R8

+3

+

-

+

-

+

-

Figura 4.1: Condicionamento do sinal de entrada de tensão

4.2 Simulação através do simulink

O Simulink possui ferramenta que possibilita a implementação de algoritmos para o DSP TMS320F2808 facilitando assim a programação. Após inserir o hardware desejado, pode-se construir o algoritmo diretamente na ferramenta de desenvolvimento do DSP que neste caso é o Code Composer Studio V3.1.

A figura 4.2 ilustra o desenvolvimento da simulação

digital do PLL proposto pronto para ser descarregado no DSP. O sample time adotado foi de 833 ms. Isso implica que se for adotado uma onda numa frequência de 60Hz, cada onda terá resolução de 200 pontos, ou seja, ótima resolução de amostras. Para que a defasagem de v β em π/2 rad em relação à vα basta apenas dar atraso de 50 samples que equivalem a π/2 rad na amostragem adotada.

DSP

-50Z

X

X

++

1

K Tsz-1

Ki

K-

+++

1K Ts

z-1

sin(u[1])

-cos(u[1])

Kp

377

F2808 eZdsp

Figura 4.2: Implementação do PLL simulado no Simulink

4 Material e Método

4.1 Condicionamento do sinal de entrada no DSP

A entrada analógica do Kit DSP tem limitação de tensão no sinal de entrada, como já especificado no item 3.2. Para que a condição de níveis de tensão admissíveis seja satisfeita, é necessário o desenvolvimento de um circuito que estabeleça esta limitação e ao mesmo tempo proteja as entradas de eventuais flutuações de tensão que possam exceder o limite estipulado.

O esquema básico deste circuito condicionador pode ser visto na figura 4.1.

Neste circuito, aplica-se uma tensão de off-set de 1,5V para que o sinal medida fique positivo, viabilizando o trabalho na faixa de 0 a 3 Volts. Alimentando o amplificador operacional com 3V faz com que ele se torne uma proteção para a porta analógica já que se a tensão for maior que o limite o Ampop satura evitando, assim, danos na porta de entrada analógica ADC (eZdsp TM F2808USB, 2008).

=

'βv

'vα vαvα

)( tω)( tω π 2 =


'β

'αii

= α

α )( π 2 i

i)( ∗θ

∗θ


π2


) )) (5)



O método de integração de Euler adiantado foi adotado para ser o integrador do controlador PI. Também conhecido como método de aproximação retangular ou adiantado a esquerda, para este método, 1/s é aproximado por T/(z-1). E expressão resultante é da forma (6):

y(n) = y(n - 1) + K .T .u(n - 1) (6)

4.3 Software Code Composer Studio (CCStudio)

O software disponibilizado pela Texas Instruments para implementação de todo algoritmo do DSP é do

CCStudio. Esta ferramenta possui link de compatibilidade com o MATLAB tornando possível a exportação direta dos algoritmos nele implementados. Torna-se importante observar apenas as conversões de dados necessárias para que não haja problemas durante a compilação.

A figura 4.3 ilustra o ambiente de desenvolvimento CCStudio. A visualização dos dados processados pelo DSP pode ser feita utilizando o recurso JTAG disponível neste kit de desenvolvimento. Esta ferramenta possui integração com a porta USB, ou seja, nenhum circuito de aquisição de resposta precisa ser desenvolvido, basta apenas conectá-lo a porta USB do computador.

Figura 4.3: Ambiente de desenvolvimento do CCStudio

4.4 Algoritmo para aquisição de dados

Este DSP como já discutido trabalha com ponto fixo. Porém, esta característica não impede que processamentos com ponto flutuante sejam realizados, bastando apenas tratar o sinal adequadamente. Como este DSP processa dados em 16 bits, é possível a realização de conversão matemática de dados chamada Q.15 que transforma o sinal de 16 bits em sinais de ponto flutuante “virtual”.

Esta conversão faz com que sinais na faixa de -32768 a 32767 sejam representados na faixa de -1 a 1, ou seja, é realizada normalização no sinal onde, no caso de Q.15, utiliza 15 bits de resolução na representação de pontos flutuantes. O bloco “converte sinal float” da figura 4.4 realiza esta normalização do sinal. O algoritmo que adquire os dados reais para o PLL pode ser visto na figura 4.4. Os parâmetros de configuração de sample time e delay foram os mesmos já apresentados na seção 4.2.



1

0.8

0.6

0

0.2

0.4

-1

-0.8

-0.6

-0.4

-0.2

0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04 0.045 0.05

iα′

αv

Figura 5.1: Sinais de tensão de corrente vα e i ′α respectivamente

0 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09 0.1

pꞌ

1

0.8

0.6

0

0.2

0.4

-0.2

1.2

Figura 5.3: Resposta do algoritmo do PLL para a potência p ′

-50Z

X

X

++

K Tsz-1

KI

K-

+++

K Ts

z-1

sin(u[1])

-cos(u[1])

KP

377

F2808 eZdspia

ibSOMA2 GAIN

rad/seg

SOMA1

P1

P2

DEFASAGEMCONVERTE SINALFLOAT

In1 Out1A

ADCADC

C280x

Figura 4.4: Algoritmo PLL Implementado para Aquisição de Dados.

5 Resultados

As figuras 5.1 a 5.4 são resultados das simulações realizadas através do Simulink. Da figura 5.1 pode-se observar a tensão vα que possui a mesma fase da rede e a corrente fictícia iα que em poucos ciclos se defasa em π/2 rad em relação a vα. Da figura 5.2 podem-se observar as potências fictícias das componentes αβ onde estão defasadas em π rad. Quando a soma dessas componentes for realizada fica evidente que elas se anulam, como pode ser observado na figura 5.3 onde essa soma foi realizada. Nota-se o comportamento da curva tendendo a zero, como esperado da teoria. Da figura 5.4 é possível observar o momento em que ocorre o sincronismo completo entre o sinal de rede e o sinal de referência gerado pelo sistema PLL.

1

0.8

0.6

0

0.2

0.4

-0.6

-0.4

-0.2

0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04 0.045 0.05

pα′ pβ ′

Figura 5.2: Sinais de potência p ′α e p ′β respectivamente

1

0.8

0.6

0

0.2

0.4

-1

-0.8

-0.6

-0.4

-0.2

0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04 0.045 0.05

iβ

αv

Figura 5.4: Momento de sincronismo entre a rede e a referência do PLL

Observa-se nas figuras 5.5 e 5.6 os sinais adquiridos via USB no DSP utilizando a ferramenta de gráficos do CCStudio. Na figura 5.5 observa-se o sinal de entrada da rede vα e a corrente fictícia i ′β

defasada em π/2 rad em relação ao sinal de entrada da rede.

Na figura 5.6 observa-se o sinal de entrada da rede vα e o sinal de referência i ′β em sincronismo de fase em frequência com o sinal da rede.



0.705

0.470

0.235

0

-0.235

-0.470

-0.7051.000

0.667

0.333

0

-0.333

-0.667

-1.0000 0.00417 0.00833 0.0125 0.0167 0.0208 0.0250 0.0292 0.0333

'αi

vα

Figura 5.5: Sinais de tensão de corrente vα e i ′α respectivamente no DSP

0.706

0.470

0.235

0

-0.235

-0.470

-0.7061.000

0.667

0.333

0

-0.333

-0.667

-1.0000 0.00417 0.00833 0.0125 0.0167 0.0208 0.0250 0.0292 0.0333

'i

vα

β

Figura 5.6: Resposta do algoritmo do PLL no DSP

6 Discussão

Através dos resultados apresentados, observou-se que o

algoritmo do sistema PLL digital respondeu de acordo com a

teoria do PLL monofásico apresentada. O Simulink facilitou

a implementação dos algoritmos e o link com o software

CCStudio fez com que a necessidade de programação em C,

neste caso, não existisse, pois o tempo de desenvolvimento

foi otimizado. Além disso, com as simulações realizadas

antes da efetiva execução pelo DSP, pode-se fazer a análise

comparativa entre os valores simulados e os dados reais

adquiridos e processados.

Apesar do DSP adotado trabalhar com ponto fixo, através

de manipulações adequadas, o processamento com pontos

flutuantes foram realizados dentro de margem de erro muito

pequena podendo ser desprezada. Com bom desempenho do

processamento para circuitos monofásicos, um novo caminho

a ser tomado é o desenvolvimento de algoritmos dedicados

para circuitos trifásicos.

Os resultados obtidos com o sistema PLL monofásico

incentivam o desenvolvimento de sistemas com outras

finalidades, visando à implementação de novos algoritmos

que condicionem de outras formas os sistemas elétricos.



7 Conclusão

Este trabalho apresentou um algoritmo de detecção de fase PLL monofásico digital, baseado na teoria da potência ativa instantânea trifásica, processado por um DSP TMS320F2808. Este sistema poderá ser utilizado em equipamentos de condicionamento de energia, no trabalho em questão, o mesmo foi dedicado a um sistema UPS monofásico onde há necessidade de sincronismo com a rede elétrica.

O PLL monofásico digital foi implementado em software, onde o sinal de sincronismo é gerado via software com amplitude unitária. O sinal foi adquirido da rede utilizando as portas analógicas disponíveis no kit de desenvolvimento do próprio DSP, sendo convertidos em pontos fixos de 12 bits de resolução e depois transformados em um sinal de -1 a 1 que possibilitam a criação de ponto flutuante virtual de 16 bits de resolução.

As simulações realizadas através do Simulink previram o comportamento do algoritmo PLL e este foi demonstrado utilizando os recursos de aquisição de dados diretamente do DSP que possibilitaram a visualização dos sinais nele processado comparando-se o sinal de entrada da rede elétrica e o sinal de referência gerado pelo processador digital.

Referências

AKAGI, H; WATANABE, E.H.; AREDES, M. Instantaneous power theory and applications to power conditioning. Wiley-IEEE Press, 2007.

CAMPANHOL, L.B.G.; PAIAO, D.; SILVA, S.A.O. A utilização do software LabVIEW para o controle e aquisição de dados em automação industrial. In: CONGRESSO NACIONAL

DE EXTENSÃO UNIVERSITÁRIA, 2., e ENCONTRO DE ATIVIDADES CIENTÍFICAS DA UNOPAR, 11., 2008. Londrina. Anais... Londrina, 2008.

eZdsp TM F2808 USB Technical Reference. 2004. Disponível em: http://c2000.spectrumdigital.com/ezf2808/docs/2808_ezdspusb_techref_b.pdf. Acesso em: 10 out. 2008.

INTRODUCTION TO DIGITAL SIGNAL PROCESSING. 2009. Disponível em: http://www.dsptutor.freeuk.com/intro.htm. Acesso em: 15 fev. 2009.

MALVINO, A.P. Eletrônica. 4.ed. São Paulo: Makron, 1997.

OPPENHEIM, A.V.; SCHAFER, R.W. Discrete-time signal processing. Upper Saddle River: Prentice-Hall, 1989.

SILVA, S.A.O.; NOVOCHADLO, R.; MODESTO, R.A. Single-phase PLL structure using modified p-q theory for utility connected systems. POWER ELECTRONICS SPECIALISTS CONFERENCE, 2008. PESC 2008. IEEE 15-19 jun. 2008, p.4706 – 4711.

SMITH, S.W. The Scientist and Engineer’s Guide to Digital Signal Processing. 2. ed. California Technical Publishing. San Diego, CA, EUA. 1999.

______. The scientist and engineer’s guide to digital signal processing. 2007. Disponível em http://www.dspguide.com/pdfbook.htm. Acesso em: 18 nov. 2008.

TMS320F2809, TMS320F2808, TMS320F2806, TMS320F2802, TMS320F2801

TMS320C2802, TMS320C2801, and TMS320F2801x DSPsData Manual. Literature number SPRS230J. Disponível em: http://focus.tij.co.jp/jp/lit/ds/symlink/tms320f2801 6.pdf. Acesso em: 5 ago. 2009.

Análise e Implementação de um Sistema PLL Digital ...

Documents

Transcript of Análise e Implementação de um Sistema PLL Digital ...