Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW1 Arquitetura de...
-
Upload
ines-casado-tuschinski -
Category
Documents
-
view
217 -
download
0
Transcript of Arquitetura de Sistemas Operacionais – CEEF Cap. 2 – Conceitos de HW e SW1 Arquitetura de...
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 1
Arquitetura de Sistemas Arquitetura de Sistemas OperacionaisOperacionais
Técnico em Informática Técnico em Informática Turmas: MAI1Turmas: MAI1
Conceitos de Hardware e SoftwareConceitos de Hardware e Software
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 2
Sumário• Hardware
– Processador, memória principal, cache e memória secundária
– Dispositivos de E/S e barramento– Pipelining e arquiteturas RISC e CISC– Análise de desempenho
• Software– Compilador, interpretador e linker– Loader e depurador– Interpretador de comandos e linguagem de
controle– Ativação/desativação do sistema
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 3
Hardware• Sistema computacional
M em óriaPr in cip a l
D ispo sitivo sd e E/ S
Processa d or / U C P
U n id ad e Lóg icae A ri tm ética
Reg istra do res
U n id ade deC on tro le
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 4
Processador• Unidade Central de Processamento
(UCP)• Unidade de Controle (UC)• Unidade Lógica e Aritmética (ULA)• Clock• Registradores
– CI ou PC– AP ou SP– PSW (registrador de status)
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 5
Processador• Unidade Central de Processamento
(UCP)– Gerencia todo o sistema computacional– Composto por:
•Unidade de controle (UC)•Unidade lógica e aritmética (ULA)•Registradores
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 6
Processador• Unidade de Controle (UC)• Gerencia as atividades de todos os
componentes do computador, como gravação de dados em disco ou a busca de instruções na memória
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 7
Processador• Unidade Lógica e Aritmética (ULA)
– Responsável por operações lógicas (testes e comparações) e aritméticas (expressões matemáticas)
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 8
Processador• Clock
– A Unidade de Controle da UCP envia a todos os componentes do computador um sinal elétrico regular - o pulso de "clock" - que fornece uma referência de tempo para todas as atividades e permite o sincronismo das operações internas. O clock é um pulso alternado de sinais de tensão, gerado pelos circuitos de relógio (composto de um cristal oscilador e circuitos auxiliares).
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 9
Processador• Registradores
– Dispositivos com a função principal de armazenar dados temporariamente. Memória de alta velocidade interna do processador. Capacidade de armazenamento baixa e alto custo
– Tipos de registradores:• Contador de instruções (CI) ou program counter (PC)
– Contém o endereço da próxima instrução que o processador deve buscar e executar
• Apontador da pilha (AP) ou stack pointer (SP)– Contém o endereço de memória do topo da pilha,
estrutura de dados onde o SO mantém informações sobre os programas que estão sendo executados e foram interrompidos
• Registrador de status ou program status word (PSW)– Armazena informações sobre a execução de
instruções, como a ocorrência de overflow
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 10
overflow• Na informática, buffer overflow ou
transbordamento de dados acontece quando o tamanho de um buffer ultrapassa sua capacidade máxima de armazenamento.
• Se o programa não foi adequadamente escrito, esse excesso de dados pode acabar sendo armazenado em áreas de memória próximas, corrompendo dados ou travando o programa.
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 11
Memória Principal– Composta por unidades de acesso
chamadas células. Cada célula é composta por um determinado número de bits
– O acesso ao conteúdo de uma célula é realizado através da especificação de um endereço (ponteiro)
– A memória principal é caracterizada pela volatilidade
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 12
Memória Cache• Volátil• Alta velocidade• Pequena capacidade• Alto custo• Cache hit (dado encontrado na
memória cache) e cache miss (dado não encontrado em cache, a busca é efetuada na memória principal)
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 13
Memória Secundária• Rel. dispositivos de armazenamento
m a io rca pa cid ad e d e
a rm a zena m en to
m a io r custo evelo cida ded e acesso
M em ór ia Secu nd á r ia
M em ór ia C ache
M em ór ia Pr in cip a l
Reg istrad o res
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 14
Dispositivos de E/S• Memória secundária
– Discos– Fitas magnéticas
• Interface usuário-máquina– Teclados– Monitores– Impressoras– Plotters
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 15
Barramento• Barramentos UCP-memória-E/S
Barram ento processa dor -m em ória
Barra
men
to d
e E/
S
Barra
men
to d
e E/
S
A da ptado r A da ptado r
M em ór iaPr in cip a lU C P
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 16
Barramento• Barramento de backplane
Barram ento processa dor -m em ória
Barra
men
to d
e E/
S
Barra
men
to d
e E/
S
A da pta do r A da pta do r
M em ó riaPr in cip a lU C P
A da ptado r
Barra
men
tode
bac
kpla
ne
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 17
Barramento• Barramento ou bus é um meio físico de comunicação
entre as unidades funcionais de um sistema computacional
• São classificados em 3 tipos:– Processador-memória
• Curta extensão e alta velocidade. Transferência de informação entre processador e memória. Ex.: PCI
– E/S• Possuem maior extensão e permitem a conexão de
diferentes dispositivos. Ex.: SCSI– Backplane
• O barramento E/S não se conecta diretamente ao barramento processador-memória. O barramento de backplane é utilizado para efetuar esta conexão. A vantagem é a redução do número de adaptadores existentes no barramento processador-memória e baixo custo.
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 18
Arquiteuras RISC e CISC• Máquina de níveis
U tiltá rio s
C ircu ito s Eletrô n ico s
M icro p ro gra m a çã o
Lin gu ag em d e M á q uin a
Arqu
itetu
raRI
SCSistem a O p eracio n a l
A p lica tivos
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 19
Arquiteuras RISC e CISC• RISC (Reduced Instruction Set
Computer)– Possui poucas instruções de máquina– Geralmente estas instruções não acessam
a memória principal– Grande número de registradores– Devido às características acima, a
implementação do pipelining é facilitada
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 20
Arquiteuras RISC e CISC• CISC (Complex Instruction Set
Computer)– Possui instruções complexas que são
interpretadas por microprogramas– Pequeno número de registradores– Devido às características acima, a
implementação do pipelining é dificultada
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 21
Interpretador de Comandos
• Interpretador de comandos ou shell permite ao usuário interagir com o sistema
Arqu
itetu
ra d
e Si
stem
as O
pera
ciona
is – C
EEF
Cap. 2 – Conceitos de HW e SW 22
Ativação/Desativação do SO• Ativação do sistema
D isco M em ór iaPr in cip a l
bo o tSistema
O pera cio na l
Á rea d oSistemaO pera cio na l