Aula 12: O Inversor CMOS · 2017. 9. 12. · Prof. Seabra PSI/EPUSP Aula Data Matéria...

Prof. SeabraPSI/EPUSP

Aula 12:O Inversor CMOS

2801


Aula Data Matéria Capítulo/página Teste

Semana da Pátria (04/09 a 08/09/2017)11 13/09 Amplificadores MOS porta comum e fonte comum Sedra, Cap. 4

p. 193-19612 15/09 Inversor CMOS: operação do circuito, característica de

transferência de tensão. Sedra, Cap. 4

p. 209-212 Teste 05(11h10)

13 20/09 Inversor CMOS: operação dinâmica, corrente e dissipação de potência.

Sedra, Cap. 4 p. 212-216

14 22/09 Circuitos lógicos CMOS: Portas lógicas NE, E, NOU, OU e circuitos com chave CMOS.

(Experimento 07 de lab de eletrônica)

Sedra, Cap. 10p. 597-600 ep. 614-615

(SEMOP)

15 27/09 Amplificadores diferenciais com MOS: introdução, par diferencial, operação em pequenos sinais do par diferencial, ganho diferencial de tensão. Exercício 7.4

Sedra, Cap. 7p. 429-436

16 29/09 Aula de exercícios preparatória para a prova P1 Avulso Teste 06(11h10)

1a. Semana de Provas (30/09 a 07/10/2017)Data: (sábado) – Horário: 7:30h

Eletrônica II – PSI3322Programação para a Primeira Prova

2812


Ao final desta aula você deverá estar apto a:

- Entender o princípio de funcionamento de um inversor CMOS

- Apreciar suas características de operação estática

- Utilizar a ideia de reta de carga para prever o comportamento do inversor CMOS quando o nível de tensão de entrada se desloca de um valor a outro

- Criar um modelo simplificado para o inversor CMOS operando estaticamente

12ª Aula: O Inversor CMOS

3


Inversor Lógico Digital CMOS

ou 0

ou VDD

0

VDD

4


Características de Corrente-Tensão do NMOSFET e do PMOSFET tipo Enriquecimento

PMOS (Vt < 0 !!!) NMOS

VDSVsourceCanal n

VsourceCanal p

(no caso do Inversor MOS, Vsource do PMOS está em VDD !!)

5


Analisando graficamente um circuito de polarização:As Análises que fizemos anteriormente (resistor, diodo, FET com resistores)

TnVSD eII

/vD=

RVVI

VIRV

DDDD

DDDD

−=

+= .Aplicando a lei das malhas:

(2)

(1)

Aplicando a lei das malhas:

1 2.DD RV R I V= +

(2)

(1)Aplicando a lei do resistor:

2

2

RVIR

=

Aplicando a lei do diodo:

1

2

1

DDVR

(1)

(2)

1

resistor−= 21

DD RV VIR

6


MOSFET na região de saturaçãoAplicando a lei das malhas:

.DD D D DSDD DS

DD

V R I VV VI

R

= +−=

(2)(1)

Aplicando a lei do MOSFETna saturação:

18k= Ω

10V=

4V=1,816GSV V=

0,333mA

( )2GS tD

V VWI kL 2n

−′=

Q

7


MOSFET na região de saturaçãoAplicando a lei das malhas:

.DD D D DSV R I V= +(2)

(1)

Aplicando a lei do MOSFETna saturação:

10V=

0,333mA

( )2GS tD

V VWI kL 2n

−′=

QVsourceCanal p

canal ncanal p

DD DSp DSnV V V= +

8


Operação do Circuito

VSN VSP

PMOS

NMOS

1

( )

( ( ) )

D n ox GS tn DS

DSN n ox DD GS tn

Wi C v V vL

Wr C V v VL

μ

μ

≈ −

= = −

Linear ( se vDS


Operação do Circuito

VSN VSP

PMOS

NMOS

1

( )

( )

D p ox GS tp DS

DSP p ox DD tp

Wi C v V vL

Wr C V VL

μ

μ

≈ −

= −

Linear ( se vDS >> vGS-Vt )

10


Característica de Transferência

I DDv V=

0Iv =

2DD

I tVv entre V e

2DD

I DD tVv entre e V V−

2DD

IVv em

I DDv indo de V à 0

:: ( )

: 100

GS t

GS t DS GS t GS DS t

GS t DS

corte V Vsaturação V V e V V V ouV V Vtriodo linear V V e V mV

≤> > − < +

> <

canal n:: ( 0)

: ( ): 0 100

GS t t

GS t DS GS t GS DS t

GS t DS

corte V V Vsaturação V V e V V V ouV V Vtriodo linear V V e V mV

≥ << < − > +

< > > −

canal p:

tp tn tV V V= =

11


Situações Relevantes:

para QN :

para QP :

Saturação: 212

Se : ( ) O I tn DN n I tnn

WV i k VL

′ ≥ − = −

v v v

212

Se : ( ) O I tn DN n I tn O On

WV i k VL

′ ≤ − = − − v v v v v

212

Se :

( )( ) ( )

O I tp

DP p I DD tp O DD O DDp

VWi k V V V VL

′

≥ − = − − − − −

v v

v v v

n nGS I DS Oe= =v v v v

p pGS I DD DS O DDV e V= − = −v v v v

212

Se : ( ) O I tp DP p I DD tpp

WV i k V VL

′ ≤ − = − −

v v v

Triodo:

Saturação:

Triodo:

QN e QP projetados tal que: e tp tn n p

n p

W WV V k kL L

′ ′ = − =

Pela montagem (topologia) do inversor, IDN sempre igual a IDP

12


Pontos Relevantes:a) para vI entre VIH e VDD-VtP , QN triodo e QPsaturação:

212

( ) DN n I tn O On

Wi k VL

′ = − − v v v

212

( ) DP p I DD tpp

Wi k V VL

′ = − −

v

2 21 12 2

( ) ( ) n I tn O O p I DD tpn p

W Wk V k V VL L

′ ′ − − = − − v v v v

2 21 12 2

( ) ( ) I tn O O I DD tpV V V − − = − − v v v v 2 2

1 12 2

( ) ( )I t O O I DD tV V V − − = −

+v v v v

Usando a regra do produto ( ) e da cadeia para determinar vi = VIH, onde dvo/dvi = –1:

122

( ) ( ) O OI t O O I DD tI I

DDO IH

Vd v VdV v V Vd d

− + − = − + −

=v vv 2v v

v v

( )d dv dvuv u xdx dx dx

= +

21 5 28

1 12

( )( ) ( ) ( )( ) ( ( ))DD DDIH t IH IH IH IHD DD tD tV VV V V V V V V V V − − + − − − − = − +

−=V

13


Pontos Relevantes:b) para vI entre Vtn e VIL , QN saturação e QP triodo:

212

( ) DN n I tnn

Wi k VL

′ = −

v

2 2DD DD

IH ILV VV V− = −

Como

Ou, por simetria com com VIH (muito mais fácil de resolver):

1 5 28

( )IH DD tV V V= −

1 3 28

( )IL DD tV V V= +

212

( )( ) ( ) DP p I DD tp O DD O DDp

Wi k V V V VL

′ = − − − − − v v v

14


Pontos Relevantes:c) Margens de Ruído

H OH IHMR V V= −

L IL OLMR V V= −

1 51 3

2

8

82( )

( )DD DD t

DD tV

V V

V

V= −

= +

−

1 3 2 018

3 28

(

( )

)DD

DD t

tV

V V

V

=

+

+

= −1 5 28

( )IH DD tV V V= −1 3 28

( )IL DD tV V V= +

15


Exercícios

296

4.41: Para um inversor CMOS com MOSFETs casados com Vt = 1V, obtenha VIL, VIH e as margens de ruído se VDD = 5V.

4.42 Considere um inversor CMOS com Vtn = |Vtp| = 2V, (W/L)n = 20, (W/L)p = 40, μnCox = 2 μpCox = 20 mA/V2 e VDD = 10V. Para vI = VDD, obtenha a corrente máxima que o inversor pode drenar enquanto vo permanecer

Aula 12: O Inversor CMOS · 2017. 9. 12. · Prof. Seabra PSI/EPUSP Aula Data Matéria...

Documents

Transcript of Aula 12: O Inversor CMOS · 2017. 9. 12. · Prof. Seabra PSI/EPUSP Aula Data Matéria...