Capítulo Memórias - contilnet.com.br87ao/memorias.pdf · 6-2 Como montar, configurar e expandir...

Capítulo 6 MemóriasMontar um PC sem entender sobre memóriasAcredite, é possível montar um computador sabendo apenas o seguinte arespeito das memórias: Encaixe o módulo de memória no soqueteapropriado. Fim. Existem PCs que foram montados por pessoas que sabemapenas isso. Quando o computador apresenta problemas de maufuncionamento, colocam a culpa no... Windows!

Memórias são importantesAté um leigo sabe que a memória de um computador é um item importanteda sua configuração. Computador com pouca memória é ruim, com muitamemória é bom. Tem até aquela piada, “meu computador não temmemória, tem uma vaga lembrança...”. Brincadeiras à parte, este capítuloapresenta informações valiosas a respeito de memórias, para que você saibaescolher o melhor tipo de memória para o seu computador, e também paraconhecer as diversas famílias de memórias existentes.

Leitura e escritaPodemos dividir as memórias em duas grandes categorias: ROM e RAM.Em todos os computadores encontramos ambos os tipos. Cada um dessesdois tipos é por sua vez, dividido em várias outras categorias.

ROM

ROM significa read only memory, ou seja, memória para apenas leitura. Éum tipo de memória que, em uso normal, aceita apenas operações de leitura,não permitindo a realização de escritas. Outra característica da ROM é queseus dados não são perdidos quando ela é desligada. Ao ligarmos

6-2 Como montar, configurar e expandir seu PC

novamente, os dados estarão lá, exatamente como foram deixados. Dizemosentão que a ROM é uma memória não volátil. Alguns tipos de ROMaceitam operações de escrita, porém isto é feito através de programasapropriados, usando comandos de hardware especiais. Uma típica aplicaçãoda ROM é o armazenamento do BIOS do PC, aquele programa que entraem ação assim que o ligamos. Este programa testa a memória, inicializa ohardware e inicia a carga do sistema operacional.

RAM

Significa random access memory, ou seja, memória de acesso aleatório. Estenome não dá uma boa idéia da finalidade deste tipo de memória, talvezfosse mais correto chamá-la de RWM (read and write memory, ou memóriapara leitura e escrita). Entretanto o nome RAM continua sendo utilizado porquestão de tradição. Em operação normal, o computador precisa fazer nãoapenas o acesso a dados e instruções, através de leituras na memória, mastambém guardar resultados, através de operações de escrita na memória.Além de permitir leituras e escritas, a RAM tem outra característica típica:trata-se de uma memória volátil, ou seja, seus dados são apagados quando édesligada. Por isso quando desligamos o computador e o ligamos novamente,é preciso carregar o sistema operacional.

Resumindo, as principais características da ROM e da RAM são:

ROM RAMSignificado Read only memory Random access memoryFaz leituras SIM SIMFaz escritas NÃO SIMPerde dados ao ser desligada NÃO SIM

Em linhas gerais, essas são as características das memórias tipos ROM eRAM. Existem entretanto ROMs que permitem gravações, e RAM que nãoperdem dados, como veremos adiante.

Encapsulamentos de ROMsQuase sempre você irá encontrar ROMs fabricadas com encapsulamentoDIP cerâmico ou plástico, como vemos na figura 1.

Capítulo 6 - Memórias 6-3

Figura 6.1

ROM com encapsulamento DIP.

O encapsulamento DIP (dual in-line package) cerâmico é mais utilizado pelasROMs do tipo EEPROM. Essas ROMs possuem uma janela de vidro,através da qual os dados podem ser apagados através de raios ultra-violeta.Depois de apagadas, podem ser novamente gravadas. Em uso normal estajanela deve permanecer tampada por uma etiqueta. Portanto nunca retire aetiqueta da ROM, ela pode ser apagada por exposição prolongada à luznatural.

Podemos ainda encontrar ROMs com outros encapsulamentos diferentes doDIP. Um encapsulamento relativamente fácil de encontrar é o PLCC (plasticleadless chip carrier).

Figura 6.2

ROM com encapsulamentoPLCC.

Encapsulamento das RAMsOs chips de memória RAM também podem ser encontrados em diversosformatos, sendo que o mais comum é o encapsulamento SOJ (small outlinepackage J-lead), mostrado na figura 3. Você encontrará com freqüência este


encapsulamento nos chips que formam os módulos de memória e nos queforma a memória de vídeo, encontrados em placas de vídeo.

Figura 6.3

Chip de RAM comencapsulamento SOJ.

Também é comum encontrar chips de RAM com encapsulamento QFP(quad flatpack). São usados por chips que formam a cache L2 em placas deCPU com cache externa, e nos chips que formam a memória de vídeo.

Figura 6.4

Chip de RAM comencapsulamento QFP.

Não confunda chip de memória com módulo de memória. Os chips deRAM com encapsulamento SOJ que mostramos na figura 3 são montadosem pequenas placas chamadas módulos de memória, que serão apresentadosmais adiante.

Encapsulamento de módulos de memóriaAté o início dos anos 90, as memórias dos PCs usavam encapsulamento DIPe eram instaladas, chip por chip. Trabalho fácil para um técnico, mas umatarefa bastante complexa para um usuário que nunca fez este tipo detrabalho. Os módulos de memória foram criados para facilitar a sua


instalação, não por parte do usuário, mas pela indústria eletrônica. É muitomais rápido conectar um módulo de memória que instalar um grandenúmero de chips avulsos.

Figura 6.5

Chip de memória com encapsulamento DIP emódulos de memória SIPP e SIMM.

Os primeiros módulos de memória eram chamados SIPP (single inline pinpackage), e foram lançados em meados dos anos 80. Este módulo era umapequena placa com chips de memória e terminais (“perninhas”) para encaixeno soquete apropriado. O processo de fabricação foi simplificado com aadoção dos módulos SIMM (single inline memory module). Ao invés deutilizar terminais de contato como o SIPP, esses módulos têm um conectorna sua borda. O soquete para este tipo de módulo é um pouco maiscomplicado, porém o processo de fabricação dos módulos tornou-se maissimples, e sua instalação mais rápida. Módulos SIPP caíram em desuso noinício dos anos 90, sendo substituídos pelo formato SIMM. Esses módulosforneciam 8 bits simultâneos e precisavam ser usados em grupos para formaro número total de bits exigidos pelo processador. Por exemplo,processadores 386 e 486 utilizam memórias de 32 bits, portanto os módulosSIMM eram usados em grupos de 4. Por exemplo, 4 módulos iguais, com 4MB cada um, formavam um banco de 16 MB, com 32 bits.

Os módulos SIMM usados até então tinham 30 contatos, portanto eramchamados de SIMM/30, ou módulos SIMM de 30 vias. Ainda eram bastantecomuns em meados dos anos 90, mas já existiam na época, módulos SIMMde 72 vias (SIMM/72), que forneciam 32 bits simultâneos. Em placas de CPU486, um único módulo SIMM/72 formava um banco de memória com 32bits. Esses módulos, apesar de serem mais práticos que os SIMM/30, erampouco utilizados, até o lançamento do processador Pentium. O Pentiumtrabalha com memórias de 64 bits, portanto seriam necessários 8 módulosSIMM/30 para formar um banco de memória. Isto tornaria a produção


complexa, além de ocupar uma grande área na placa de CPU apenas paraos módulos de memória. Os fabricantes passaram então a adotar os módulosSIMM/72. Dois desses módulos eram suficientes para formar um banco de 64bits. Já em 1996 era praticamente impossível encontrar à venda módulosSIMM/30, exceto no mercado de peças usadas.

Figura 6.6

Módulos SIMM/30 e SIMM/72.

Visando uma integração de componentes ainda maior, foram criadosmódulos que fornecem 64 bits simultâneos. Esses módulos são chamadosDIMM/168 (dual inline memory module), e possuem 168 vias. Um únicomódulo DIMM/168 forma um banco de memória com 64 bits. É exatamenteo número de bits utilizados pelos processadores modernos (Pentium III,Athlon, Duron, Celeron) e os não tão modernos, como K6, K6-2, K6-III,Pentium Pro, Pentium II, Pentium MMX, etc.

Figura6.7

Módulo DIMM/168.

Se você precisar dar manutenção em uma placa de CPU Pentium produzidaentre 1995 e 1997, tem grandes chances de encontrar um módulo COAST(Cache on a Stick). Este tipo de módulo era usado para formar a memóriacache de algumas placas de CPU Pentium, e também de algumas placas deCPU 486 e 586 produzidas naquela época.


Figura 6.8

Módulo COAST.

A figura 9 mostra os principais módulos de memória descritos aqui.

Figura 6.9

Módulos de memória.

Dois novos tipos de memória prometem ser comuns nos computadoresavançados, a partir de 2001. São as memórias RAMBUS (RDRAM) e asmemórias DDR SDRAM. Memórias RAMBUS são em geral apresentadascom o encapsulamento RIMM de 184 vias (figura 10). Este tipo de módulo émuito parecido com os demais apresentados até aqui, exceto pelo fato depoder ter uma chapa metálica cobrindo seus chips. Esta chapa atua comoum dissipador de calor. Esses módulos têm tamanho similar ao dos módulosDIMM/168, cerca de 13 centímetros. Entretanto não existe risco de conexãoem um soquete errado, já que as duas fendas existentes do conector só seajustam aos soquetes apropriados.

Figura6.10

Módulo RIMM/184.


Também bastante parecidos são os módulos DIMM/184, utilizado pelasmemórias DDR SDRAM. A medida é similar à dos módulos DIMM/168 eRIMM/184, mas esses módulos também possuem um chanfro característicoque impede o seu encaixe em um soquete errado.

Figura6.11

Módulo DIMM/184.

Módulos DIMM/168, DIMM/184 e RIMM/184 têm larguras semelhantes(13,3 cm), mas diferenças bastante sutis. A forma mais fácil de reconhecer adiferença é através dos chanfros existentes no seu conector. O DIMM/184 éo único que possui um único chanfro, enquanto o DIMM/168 e o RIMM/184possuem dois chanfros. Os dois chanfros do DIMM/168 dividem os contatosdo conector em três grupos, enquanto os dois chanfros do RIMM/184 ficammais próximos do centro, mas não existem contatos entre os dois chanfrosdo RIMM/184. Uma outra diferença: os módulos DIMM/168 possuem umchanfro em forma de semi-circunferência em cada lateral. Os módulosDIMM/184 possuem dois chanfros em cada lateral.

Memórias RAMAté agora abordamos os encapsulamentos usados pelos módulos dememória. Vamos agora apresentar, do ponto de vista eletrônico, os principaistipos de memória RAM. Não confunda tipo com formato. Memórias comformatos (encapsulamentos) iguais podem ser de tipos eletronicamentediferentes, portanto devemos tomar cuidado para não utilizar memóriasinválidas, iludidos por formatos aparentemente corretos.

RAMs estáticas e dinâmicas

RAMs podem ser divididas em duas grandes categorias: RAMs estáticas(SRAM) e RAMs dinâmicas (DRAM). A DRAM é a memória usada emlarga escala nos PCs. Quando dizemos que um PC possui, por exemplo, 128MB, tratam-se de 128 MB de DRAM. São memórias baratas e compactas, oque é um grande atrativo. Por outro lado, são relativamente lentas, o que éuma grande desvantagem. Por esta razão, os PCs utilizam em conjunto com aDRAM, uma memória especial, mais veloz, chamada cache, que serve paraacelerar o desempenho da DRAM. Há poucos anos, a chamada cache L2


era formada por chips de SRAM, localizados na placa de CPU. Atualmentea cache L2 faz parte do núcleo dos processadores modernos.

A DRAM por sua vez pode ser subdividida em outras categorias, sendo asprincipais:

DRAM FPM DRAM EDO DRAM SDRAM DDR SDRAM RDRAM

Em termos cronológicos, a DRAM foi usada do final dos anos 70 até o finaldos anos 80. Em meados dos anos 80 surgiu a FPM DRAM, bastanteutilizada até meados dos anos 90. Passaram então a ser comuns as memóriasEDO DRAM, que por sua vez foram substituídas pela SDRAM a partir de1997. A partir de 2000, a SDRAM começou a dar lugar à DDR SDRAM e àRDRAM.

Memórias SRAM existem desde os anos 60, e memórias DRAM desde osanos 70. Ao contrário do que o nome sugere, a DRAM não é caracterizadapela rapidez, e sim pelo baixo custo, aliado à alta capacidade, emcomparação com a SRAM. A alta capacidade é devida ao fato das suascélulas de memória serem mais simples. Com células mais simples, é possívelcriar chips com maior número de células de memória. Em compensação, omecanismo de acesso às suas células de memória é mais complicado. NaRAM estática, basta fornecer o endereço e o comando (leitura, porexemplo), e depois de um certo tempo (tempo de acesso), os dados estarãopresentes nas suas saídas. Da mesma forma, nas operações de escrita, bastafornecer ao chip o valor a ser armazenado e o endereço onde deve ser feitoeste armazenamento, acompanhado do comando de gravação. Passado otempo apropriado (tempo de acesso), os dados estarão gravados.


Figura 6.12

Diagrama de uma SRAM.

Como dissemos, o mecanismo de acesso às células da DRAM é bem maiscomplexo. Suas células de memória são organizadas em uma matriz,formada por linhas e colunas. Por exemplo, uma DRAM com 1 Mbit éformada por uma matriz quadrada, com 1024 linhas e 1024 colunas. Paraacessar uma dessas células de memória, é preciso primeiro fornecer àDRAM o endereço da linha, seguindo de um sinal chamado RAS (RowAddress Strobe). Serve para indicar que o endereço da linha está pronto. Aseguir deve ser fornecido à memória o endereço da coluna, seguido do sinalCAS (Collumn Address Strobe). Passado mais um pequeno tempo, o dadodaquela célula de memória cujos números da linha e coluna foramfornecidos, estará presente e pronto para ser lido pelo processador ou pelochipset.

Figura6.13

Diagrama de umaDRAM.

Note que os processadores não “enxergam” a memória desta forma, nãoestão preparados para gerar sinais RAS e CAS, nem para dividir o endereçoem linha e coluna. O processador simplesmente indica o endereço dememória que deseja acessar, e a seguir envia um comando de leitura ou


escrita. Cabe ao chipset converter os sinais de acesso à memória vindos doprocessador, em sinais compatíveis para a DRAM. Esta é a função de umaparte do chipset chamada Controlador de DRAM.

Figura6.14

O Chipset éencarregado decontrolar o acesso àDRAM.

O trabalho completo do chipset (controlador de DRAM) para obter umdado proveniente da DRAM é resumido na seguinte seqüência:

1) Chipset recebe do processador, o endereço da célula a ser acessada2) Chipset desmembra o endereço em duas partes: linha e coluna3) Chipset envia à DRAM, o endereço da linha4) Chipset envia à DRAM o sinal RAS5) Chipset envia à DRAM o endereço da coluna6) Chipset envia à DRAM o sinal CAS7) A DRAM acessa o dado armazenado nesta célula e o entrega ao chipset8) Chipset obtém o dado e o encaminha para o processador

Cada uma dessas micro-etapas leva um pequeno tempo para ser executada.O tempo total necessário para que o processador receba o dado solicitado damemória é igual à soma desses tempos. É preciso que você entenda bem estemecanismo para que possa compreender as memórias mais novas.

FPM DRAM

Essas memórias foram usadas nos PCs antigos, em praticamente todos os PCs386, 486 e 586 e nos primeiros PCs Pentium. No passado eram encontradasno encapsulamento DIP, depois foram produzidas em módulos SIPP eSIMM/30. É correto dizer que todos os módulos SIPP e SIMM eramformados por chips de FPM DRAM. Chips de FPM DRAM também foramutilizados em módulos SIMM/72, mas não é correto dizer que todo móduloSIMM/72 é do tipo FPM DRAM. Era comum encontrar módulos SIMM/72tanto com FPM DRAM como com EDO DRAM.


Memórias FPM DRAM são capazes de operar no chamado Fast Page Mode.A idéia é muito simples. A maioria dos acessos à memória são feitos emcélulas consecutivas. Considere por exemplo um grupo de 4 acessos àsposições consectivas mostradas na figura 15.

Figura6.15

Quatro células dememória consecutivas.

Os endereços dessas 4 células consecutivas são:

Linha 277, coluna 320Linha 277, coluna 321Linha 277, coluna 322Linha 277, coluna 323

Lembre-se que cada linha é acompanhada de um sinal RAS, e cada coluna éacompanhada de um sinal CAS. Ora, quando tomamos posiçõesconsecutivas de memória, as linhas são as mesmas (desde que cada grupocomece em um endereço múltiplo de 4, o que pode ser facilmentearranjado), e o que varia é apenas a coluna. Seria então uma perda de temporepetir no segundo, terceiro e quarto acessos, o número da linha. Bastaindicar o número da coluna. O chamado Fast Page Mode tem comoprincipal característica, o acesso a várias colunas de uma mesma linha,bastando que sejam fornecidos os endereços das colunas, seguidos do sinalCAS, sem a necessidade de repetir o número da linha.

O acesso à primeira posição de memória de um grupo é feito pelo mesmomecanismo já explicado para as DRAMs convencionais:


1) Chipset recebe do processador, o endereço da célula a ser acessada2) Chipset desmembra o endereço em duas partes: linha e coluna3) Chipset envia à DRAM, o endereço da linha4) Chipset envia à DRAM o sinal RAS5) Chipset envia à DRAM o endereço da coluna6) Chipset envia à DRAM o sinal CAS7) A DRAM acessa o dado armazenado nesta célula e o entrega ao chipset8) Chipset obtém o dado e o encaminha para o processador

Os acessos seguintes são mais rápidos porque exigem menos etapas: não épreciso fornecer o sinal RAS nem o endereço da linha:

5) Chipset envia à DRAM o endereço da próxima coluna6) Chipset envia à DRAM o sinal CAS7) A DRAM acessa o dado armazenado nesta célula e o entrega ao chipset8) Chipset obtém o dado e o encaminha para o processador

Digamos que o tempo total para realizar as 8 etapas (1 a 8) do acesso àprimeira célula seja 100 ns, e que para cada um dos três acessos seguintes, otempo das etapas (5 a 8) seja de 40 ns. Se a DRAM não fosse do tipo FPM,todos os acessos seriam iguais ao primeiro, e o tempo total seria de 100 + 100+ 100 + 100, ou seja, 400 ns. Com a FPM DRAM, o tempo total seria 100 +40 + 40 + 40, ou seja, 220 ns, bem mais rápido.

Poderíamos a princípio pensar que o chipset “cronometra” 100 ns para oprimeiro acesso, e depois 40 ns para cada um dos acessos seguintes. É maisou menos isso o que ocorre, entretanto o chipset não conta o tempo em ns.Sua base de tempo é o ciclo de clock, a sua menor unidade de tempo. Aduração de um ciclo de clock depende do clock utilizado pelo chipset, queem geral é o mesmo clock externo do processador:

Clock Período Clock Período33 MHz 30 ns 95 MHz 10,5 ns40 MHz 25 ns 100 MHz 10 ns50 MHz 20 ns 133 MHz 7,5 ns60 MHz 16,6 ns 166 MHz 6 ns66 MHz 15 ns 200 MHz 5 ns75 MHz 13,3 ns 266 MHz 3,75 ns83 MHz 12 ns 400 MHz 2,5 ns

De um modo geral, para obter o valor do período, dado em ns, basta dividir1000 pelo número de MHz. Considere por exemplo um Pentium-200,operando com clock externo de 66 MHz, ou seja, ciclos de 15 ns. Todas as


suas operações são feitas em múltiplos de 15 ns, ou seja, 15 ns é a suaunidade básica de tempo. Aquela FPM DRAM que precisa operar com atemporização 100/40/40/40, será controlada pelo chipset com a temporização7-3-3-3. São 7x15 = 105 ns para o primeiro acesso e 3x15 = 45 ns para cadaum dos acessos seguintes.

EDO DRAM

Bastante comum a partir de 1995, a EDO (Extended Data Out) DRAM éobtida a partir de um melhoramento de engenharia nas memórias FPMDRAM. A idéia é bastante simples. Após completar um ciclo de leitura efornecer os dados lidos, pode dar início a um novo ciclo de leitura, masmantendo em suas saídas, os dados da leitura anterior. O resultado é umaeconomia de tempo, o que equivale a um aumento de velocidade. Ésuportada por todas as placas de CPU Pentium, a partir das que apresentamo chipset i430FX. As primeiras placas de CPU Pentium II também assuportavam, porém essas memórias caíram em desuso, sendo logosubstituídas pela SDRAM tão logo o Pentium II se tornou comum (1998).

Módulos de memória EDO DRAM utilizaram muito o encapsulamentoSIMM/72 (assim como a FPM DRAM). Também é possível encontrarmódulos de memória EDO DRAM usando o encapsulamento DIMM/168,porém são mais raras nesta versão.

Memórias EDO DRAM são capazes de realizar seus acessos utilizando ciclosmenores (ou seja, mais rápidos) que as memórias FPM DRAM similares.Tomando uma FPM DRAM e uma EDO DRAM, ambas com 60 ns detempo de acesso, a FPM pode estar operando com a temporização 7-3-3-3,enquanto a EDO DRAM usa 7-2-2-2, ou dependendo da memória, até 6-2-2-2. Tomando o clock externo de 66 MHz, ou seja, períodos de 15 ns, a FPMDRAM demoraria um total de 16 ciclos (240 ns) para fazer o que a EDODRAM precisa de apenas 12 ciclos (180 ns) para fazer. Neste exemplo, aEDO DRAM mostrou ser 33% mais rápida, apesar de ambas usarem omesmo tempo de acesso.

SDRAM

Esta é a DRAM síncrona (Synchronous DRAM), muito utilizada nas placasde CPU produzidas entre 1997 e 2000. A principal diferença em relação àsDRAMs dos tipos EDO e FPM é que seu funcionamento é sincronizado como do chipset (e normalmente também com o processador), através de umclock. Por exemplo, em um processador com clock externo de 133 MHz, ochipset também opera a 133 MHz, assim como a SDRAM.


A SDRAM é mais veloz que a EDO DRAM, é suportada por todas as placasde CPU produzidas a partir de meados de 1997, e seus módulos usam oencapsulamento DIMM/168.

Internamente não existe diferença entre as células de memória DRAMcomum, da FPM DRAM, da EDO DRAM e da SDRAM. A diferença estána forma como os dados dessas células são acessados. Uma SDRAM realizasuas transferências usando temporizações como x-1-1-1. O primeiro acesso éo mais demorado, mas os acessos seguintes ocorrem em apenas um ciclo.Essas memórias usam um velho truque para permitir acessos em um únicociclo. Este truque é utilizado pelas placas de vídeo gráfico, desde os anos 80.Dentro de um chip de memória SDRAM, existem 4 bancos de memóriaindependentes. Quando são acessadas, as células de mesmos endereços emcada um dos 4 bancos internos do chip são acessadas. Terminado o primeiroacesso (digamos que este primeiro acesso demore 5 ciclos, portanto amemória estaria operando com a temporização 5-1-1-1), o dado do primeirobanco poderá ser transmitido ao chipset e ao processador, e os três dadosdos outros três bancos poderão ser transmitidos imediatamente depois, semter que esperar pelo seu tempo de acesso tradicional. A demora está emchegar aos dados desejados. Uma vez acessados, podem ser rapidamentetransmitidos. Portanto, 4 circuitos lentos operando em conjunto, apresentamo mesmo resultado de um circuito rápido.

Se a idéia parece complicada, façamos uma comparação bem simples. Vá auma loja de suprimentos de informática e peça um cartucho de tinta pretapara a sua impressora. Quando o vendedor trouxer o cartucho, peça umcom tinta amarela. Quando trouxer o segundo cartucho, peça um de tintacyan, por último um de tinta magenta. Digamos que o vendedor tenhademorado 20 segundos para buscar cada cartucho. Como os cartuchos detodas as cores estão todos na mesma prateleira, seria mais rápido pedir osquatro ao mesmo tempo. O vendedor demoraria os mesmos 20 segundospara chegar ao primeiro cartucho, mas imediatamente poderia pegar osoutros três (já “acessados”), economizando bastante tempo.

Como vemos, a SDRAM não é um tipo de memória que usa uma novatecnologia de fabricação extremamente mais veloz. É apenas uma novaforma de organizar as células de memória fazendo acessos simultâneos, paraque a transferência dos dados seja mais rápida. Truques semelhantes sãoutilizados por memórias mais avançadas, como a DDR SDRAM e aRDRAM, como veremos mais adiante.


DDR SDRAM

Apesar de envolver um grande esforço de engenharia na sua implementação,a idéia da DDR (Double Data Rate) SDRAM é bastante simples. Ao invésde uma única SDRAM, coloque duas iguais, lado a lado. Quando uma foracessada, a outra também será. Cada SDRAM poderá entregar um dado acada pulso de clock. Como temos duas memórias “em paralelo”, o conjuntopoderá entregar dois dados a cada pulso de clock. O resultado é uma taxade transferência duas vezes maior. Agora, ao invés de utilizar dois chipsSDRAM iguais, lado a lado, constrói-se um único chip com os circuitosequivalentes aos das duas SDRAMs, e adiciona-se a ele, os circuitosnecessários para fazer a transmissão dupla a cada pulso de clock. O chipresultante é uma DDR SDRAM.

Figura 6.16

Operação da SDRAM e da DDRSDRAM.

A figura 16 mostra a diferença, do ponto de vista externo, entre a SDRAM ea DDR SDRAM. Os períodos de clock são representados por T0, T1, T2 eT3. A SDRAM fornece um dado a cada período de clock, e o instante dasubida deste clock (transição de “0” para “1”) indica que o dado está prontopara ser lido. Na DDR SDRAM, utilizando períodos iguais, cada transiçãode subida ou de descida indica a presença de um dado pronto. Portanto sãodois dados a cada clock.

As memórias DDR SDRAM recebem nomes de acordo com o clock quetrabalham, e também com a taxa de transferência. Por exemplo, umaSDRAM que opera com 100 MHz realiza 200 milhões de transferências porsegundo, portanto é chamada de DDR200. Como se tratam de transferênciasde 64 bits (8 bytes), os 200 milhões de transferências resultam em 1,6 bilhõesde bytes por segundo. Aqui comete-se mais uma vez, uma imprecisão típicade fabricantes de memórias e de discos rígidos: confundir bilhão com giga.


Como sabemos, 1 giga vale 1024 x 1024 x 1024, ou seja, 1.073,741.824.Entretanto, para não criar confusão, consideraremos nesta discussão sobretaxas de transferência de memórias, um “mega” como sendo igual a ummilhão, e 1 “giga” como sendo 1 bilhão. Portanto diríamos que a taxa detransferência de uma DDR200 é 1,6 GB/s. Devido a esta taxa, essasmemórias também são chamadas de PC1600.

A tabela que se segue mostra os diversos tipos de DDR, com seus clocks esuas taxas de transferência.

Tipo Clock Taxa de transferênciaDDR200 ou PC1600 100 MHz 1,6 GB/sDDR266 ou PC2100 133 MHz 2,1 GB/sDDR300 ou PC2400 150 MHz 2,4 GB/sDDR333 ou PC2700 167 MHz 2,7 GB/sDDR400 ou PC3200 200 MHz 3,2 GB/sDDR800 ou PC6400 400 MHz 6,4 GB/s

OBS: Não confunda os termos PC66, PC100 e PC133, usados pela SDRAM,com os termos PC1600 e superiores, usados pela DDR SDRAM. Na DDRSDRAM, o número representa a taxa de transferência máxima, medida emMB/s, enquanto na SDRAM, o número indica a freqüência de operação.Uma SDRAM PC100, por exemplo, fornece 800 MB/s (já que trabalha com64 bits = 8 bytes em cada acesso), portanto tem a metade do desempenho deuma DDR SDRAM padrão PC1600.

A figura 17 mostra mais uma vez a diferença entre um módulo DIMM/168,usado pelas memórias SDRAM, e um módulo DIMM/184, usado pelasmemórias DDR SDRAM.


Figura 6.17

Módulos DIMM/168 (SDRAM) eDIMM/184 (DDR SDRAM).

RDRAM

A RDRAM utiliza um processo similar ao da SDRAM para aumentar a taxade transferência. Como vimos, cada chip SDRAM possui no seu interior,quatro bancos que são acessados simultaneamente, e depois transferidosrapidamente para o chipset e para o processador. Nas memórias RDRAM, éusado um número ainda maior de bancos para obter uma taxa detransferência ainda mais elevada. São 16 ou 32 bancos, dependendo doschips. As células de memória usadas nesses bancos, assim como ocorre nosdemais tipos de DRAM apresentados aqui, não são muito diferentes dascélulas usadas nas DRAMs convencionais, exceto pela sua voltagem e poruma pequena redução no tempo de acesso. Cada uma dessas células são tãolentas quanto as encontradas nas memórias FPM DRAM de 60 ns, porexemplo, usadas em meados dos anos 90. A grande diferença é que essasmemórias modernas utilizam muitas células trabalhando em paralelo,visando obter mais bits de uma só vez, e assim transferi-los mais rapidamentepara o processador.

Um típico chip de memória RDRAM opera com dados de 16 bits. Tambémsão comuns os chips de 18 bits. Os dois bits adicionais são usados comoparidade, e servem para implementar mecanismos de detecção e correção deerros, como mostraremos mais adiante neste capítulo. Para simplificar adiscussão, consideremos apenas os chips de 16 bits.

A maioria das DRAMs atuais operam com 300 ou 400 MHz. Algunsfabricantes oferecem freqüências intermediárias, como 333 ou 350 MHz.Também para simplificar nossa explicação, consideremos os chips de 400MHz. Assim como a DDR SDRAM, a RDRAM também realiza duas


transferências por cada ciclo de clock, portanto tudo se passa como se aoperação fosse em 800 MHz. Esses 800 milhões de transferências porsegundo, sendo cada uma de 16 bits (2 bytes), resultam na taxa detransferência de 1,6 GB/s – aqui estamos fazendo como os fabricantes,considerando por simplicidade, 1 GB como sendo igual a 1 bilhão de bytes.Note que esta taxa é bem maior que a exigida pela maioria dosprocessadores:

Processador bits clock BandaPentium III 64 100 MHz 800 MB/sPentium III B 64 133 MHz 1,07 GB/sAthlon 64 200 MHz 1,6 GB/sAthlon 64 266 MHz 2,13 GB/sPentium 4 64 400 MHz 3,2 GB/s

Um único canal de memória RDRAM oferece uma taxa de transferênciasuficiente para atender à maioria dos processadores, exceto os maisavançados. O Pentium 4, por exemplo, com seu barramento de 400 MHz e64 bits, exige 3,2 GB/s, o dobro da taxa de transferência da RDRAM.Portanto nas placas de CPU para Pentium 4, são utilizados dois canais deRDRAM com 1,6 GB/s cada um, totalizando os 3,2 GB/s necessários. UmAthlon com barramento externo de 200 MHz poderia ser plenamenteatendido por um canal RDRAM de 1,6 GB/s, mas o mesmo não ocorre comas novas versões, que usam o clock externo de 266 MHz. Seriam necessáriosdois canais de RDRAM, ou então o uso de uma RDRAM mais veloz, ouentão utilizar RDRAMs de 532 MHz, ao invés dos modelos de 400 MHz. Naverdade não é o que ocorre. A AMD é uma das responsáveis pelodesenvolvimento da DDR SDRAM, e essas são as memórias usadas nasplacas de CPU para os modelos mais avançados do Athlon.

Figura 6.18

O Pentium 4 necessita de doiscanais de RDRAM.

Os processadores modernos operam com 64 bits simultâneos, enquanto aRDRAM fornece apenas 16. Cabe ao chipset, que faz a ligação entre oprocessador e a memória, obter 4 grupos consecutivos de 16 bits vindos da


RDRAM, formando os 64 bits exigidos pelo processador. Nas placas de CPUpara Pentium 4, são dois canais de 16 bits, ambos a 800 MHz (lembre-se quesão na verdade 400 MHz, mas com duas transferências por cada clock).Juntos formam 32 bits por 800 MHz. O chipset faz a composição para 64 bitse 400 MHz, exatamente como exige o Pentium 4.

A incrível velocidade de 800 MHz não existe entre as células de memória daRDRAM. Esta velocidade existe apenas nos circuitos de entrada e saída.Para fornecer nas suas saídas, 16 bits a 800 MHz, os circuitos internos daRDRAM buscam 128 bits simultâneos (8 vezes mais), na taxa de 100 MHz (8vezes mais devagar). Esses 128 bits que chegam aos circuitos de saída a cada10 ns (100 MHz) são transferidos em grupos de 16, tomando 1.25 ns paracada grupo (800 MHz). Portanto a RDRAM é rápida apenas do ponto devista externo. Internamente é uma memória mais lenta, de apenas 100 MHz,mas que fornece um número de bits simultâneos muito grande. A própriaoperação interna em 100 MHz (ciclos de 10 ns) também é uma dificuldadepara as células de memória, que necessitam de no mínimo 60 ns paraencontrar os dados. Este aumento é por sua vez feito pelo acesso simultâneoa um grande número de bits. Os bancos de células existentes no interior daDRAM operam na verdade com clock de 12,5 MHz (ciclo de 80 ns), masfornecem 1024 bits (128 bytes) simultâneos. Note que 128 bytes x 12,5 MHzsão exatamente 1,6 GB/s. Essas células de memória operam portanto emuma freqüência baixa, mas com um elevado número de bits simultâneos,que uma vez acessados, são transmitidos em altíssima velocidade, em gruposde 16.

É muito difícil tecnologicamente, fazer as células de DRAM serem maisrápidas. Veja a evolução nos seus tempos de acesso ao longo das últimasdécadas:

Ano Tempo de acesso Bits do barramento Processador1980 250 ns 8 bits 5 MHz1985 150 ns 16 bits 12 MHz1990 100 ns 32 bits 25 MHz1995 60 ns 64 bits 100 MHz2000 50 ns 64 bits 1000 MHz

Neste período de 20 anos, as memórias tornaram-se 5 vezes mais rápidas,enquanto o clock dos processadores aumentou 200 vezes. Para compensaresta desigualdade, os processadores passaram a utilizar barramentos commais bits. Um barramento de 64 bits com memórias de 50 ns éaproximadamente 40 vezes mais rápido que um barramento de 8 bits e 250


ns. Ainda assim este aumento de 40 vezes não aumentou tanto quanto oclock dos processadores. A situação é ainda pior quando consideramos queo aumento do desempenho dos processadores foi muito maior que o simplesaumento de clock. Uma forma de solucionar o problema seria aumentarmais ainda a largura dos barramentos, passando a 128 ou 256 bits, mas istotornaria os projetos de placas extremamente complexo devido ao grandenúmero de trilhas de circuito. A solução mais simples e que foi realmenteadotada, foi aumentar o número de bits do barramento interno dasmemórias. A RDRAM, por exemplo, busca 1024 bits simultâneos. Uma vezacessados, esses bits são transmitidos em alta velocidade, por um barramentoexterno que continua com 64 bits, porém com clock elevadíssimo.

Figura 6.19

Estrutura interna de umaRDRAM.

A figura 19 mostra a estrutura interna de um chip de RDRAM. A parte maisimportante, e que ocupa a maior parte dos circuitos, são os bancos deDRAM em seu interior. Dependendo do chip, podem ser 16 ou 32 bancos.Esses bancos fazem acessos simultâneos a grupos de 1024 bits a cada períodode 80 ns, enviando-os às saídas em grupos de 128 bits a cada 10 ns, que porsua vez são enviados para o barramento externo, em grupos de 16 bits acada 1,25 ns.

Memórias ROMA ROM (Read Only Memory, ou memória de apenas leitura) tem duascaracterísticas principais. A primeira, trata-se de uma memória não volátil, ouseja, que não perde seus dados quando é desligada. Por isso é a memória


ideal para armazenar o BIOS, que precisa entrar em execução assim que ocomputador é ligado. A segunda característica, seu próprio nome já diz. Éusada apenas para operações de leitura, não permitindo gravações. Amaioria das ROMs utiliza o encapsulamento DIP (Dual In-line Package). Ousuário nem mesmo precisa se preocupar com a instalação das ROMs. Jávêm instaladas e prontas para funcionar. As ROMs mais comuns são as quearmazenam o BIOS da placa de CPU e o BIOS da placa VGA.

Shadow RAM

As ROMs são extremamente lentas para os padrões atuais de velocidade dasmemórias. Enquanto as DRAMs modernas apresentam tempos de acessoinferiores a 15 ns (PC66), as ROMs têm tempos de acesso de 100 ns ou mais.Uma outra limitação dos chips de ROM é que normalmente fornecemapenas 8 bits de cada vez. Os processadores modernos precisam ler 64 bitsde cada vez, portanto os dados das ROMs precisam ser agrupados de 8 em8, até formar 64 bits, para só então serem liberados para o processador.Como resultado do elevado tempo de acesso e dos seus singelos 8 bits, asROMs usadas nos PCs são cerca de 100 vezes mais lentas que as RAMs.Existem ROMs rápidas, porém são muito caras. Seria também possívelagrupar 8 ROMs para formar um grupo de 64 bits, mas esta é também umasolução bastante cara para o problema da sua lentidão.

Felizmente existe uma técnica bastante simples e econômica para a soluçãodeste problema, técnica esta utilizada desde o tempo dos PCs 286: a ShadowRAM. A técnica consiste em, logo no início do processo de boot, copiar oconteúdo da ROM (que armazena o BIOS da placa de CPU) para uma áreada RAM. Feita esta cópia, a área de RAM que recebeu a cópia dos dados daROM tem suas operações de escrita desabilitadas. Isto faz com que ocomportamento seja similar ao de uma ROM (Read Only). Finalmente, estaárea de RAM é mapeada sobre o mesmo endereço antes ocupado pelaROM, ao mesmo tempo em que a ROM é desabilitada. A partir daí passa avigorar a cópia da ROM, feita sobre a RAM.

A técnica da shadow RAM é utilizada para acelerar o BIOS da placa deCPU, o BIOS da placa de vídeo e outros BIOS eventualmente existentes emplacas de expansão. A habilitação da shadow RAM é feita através do CMOSSetup.

ROM, PROM, EPROM

As ROMs são encontradas em diversas modalidades. As principaisdiferenças dizem respeito a como os dados originais são armazenados. Em


uso normal, a ROM aceita apenas operações de leitura, e não de escrita, masantes disso, é preciso que alguém (normalmente o fabricante) armazene osseus dados.

A ROM é o tipo mais simples. Seus dados são gravados durante o processode fabricação do chip. Um fabricante de placas de CPU, por exemplo,entrega ao fabricante de memórias, o conteúdo a ser gravado nas ROMs. Apartir deste conteúdo, o fabricante de memórias produz uma matriz, com aqual serão construídos milhares de chips. Normalmente só vale a penautilizar ROMs quando se tem certeza de que seus dados não precisarão seralterados, e também quando são produzidas no mínimo 10.000 peças iguais.Nessas condições, o custo de fabricação de cada chip é bastante baixo.

A PROM (Programable ROM) é um tipo de memória ROM, com umadiferença: pode ser programada em laboratório, através de um gravadorespecial. Este tipo de gravação é feito através da “queima” de microscópicoselementos, que são como pequenos fusíveis, feitos de material semicondutor.Uma PROM nova vem em estado “virgem”, ou seja, com todos os seusfusíveis intactos. O processo de gravação faz a queima seletiva desses fusíveis,a fim de representar os bits desejados. Este processo é irreversível. Uma vez“queimada”, ou seja, programada, uma PROM não pode mais sermodificada. No passado, as PROMs eram usadas em laboratório, durante odesenvolvimento de produtos que seriam posteriormente produzidos emlarga escala, utilizando ROMs. Hoje existem métodos mais eficientes, mas asPROMs ainda são bastante utilizadas quando é necessário criar circuitos dealta velocidade.

A EPROM ou UV-EPROM (Eraseable PROM, ou Ultra Violet EraseablePROM) é uma ROM programável, que pode ser reaproveitada. Seus dadospodem ser apagados através de um feixe de luz ultra violeta de altaintensidade. As EPROMs possuem uma janela de vidro, através da qualpodem incidir os raios ultra violeta usados no processo de apagamento. Essesraios são obtidos em um aparelho especial chamado “apagador deEPROMs”, que consiste basicamente em uma caixa plástica com umalâmpada ultra violeta.

Devido ao seu baixo custo em comparação com as PROMs, as EPROMsforam muito utilizadas pela indústria de informática, para gravação de BIOS,geradores de caracteres e outros dados fixos. Um pequeno fabricante queproduz apenas algumas centenas de unidades de um produto não tem escalade produção suficiente para utilizar ROMs, que precisam ser produzidas aos


milhares. Ao invés disso utilizam EPROMs, que mesmo sendo mais caras,podem ser utilizadas em pequenas quantidades.

Flash ROM

Desde os anos 80 existe no mercado um tipo especial de ROM, que podeser programada e apagada eletricamente: a EEPROM ou E2PROM(Eletrically Eraseable Programable ROM). Essas memórias são antecessorasdas atuais Flash ROMs, que têm a mesma característica. São ROMs quepodem ser regravadas através da aplicação de voltagens de programaçãoespeciais. Em uso normal, esta voltagem de programação não chega ao chip,e seus dados permanecem inalteráveis. Este tipo especial de ROM tem sidoutilizado nas placas de CPU a partir de meados dos anos 90 para armazenaro seu BIOS. Pelo fato de serem alteráveis, permitem realizar atualizações doBIOS, através de programas especiais que ativam os seus circuitos degravação. Este programa é fornecido pelo fabricante da placa de CPU.

Figura6.20

O BIOS daplaca de CPU éarmazenadoem uma FlashROM.

As Flash ROMs também foram muito utilizadas para armazenar o “BIOS domodem”. Este termo é errado, o correto é dizer “o firmware do modem”.Trata-de de um software que é executado pelo processador (DSP, ouprocessador de sinais digitais) existentes no modem. Este software possui,entre outros módulos, os protocolos de comunicação. Logo que surgiram osprimeiros modems de 56k bps, dois protocolos de fabricantes diferentescompetiam para ser o padrão do mercado: o X2 e o K56Flex. Nenhumfabricante de modem tinha certeza sobre qual o protocolo seria adotadocomo padrão mundial, por isso passaram a escolher um deles e armazená-loem uma Flash ROM no modem. Uma vez que fosse adotado o padrãodefinitivo, o novo protocolo poderia ser gravado nesta Flash ROM. No iníciode 1998 foi finalmente estabelecido o padrão V.90, e os fabricantes demodems passaram a oferecer através dos seus sites, um programa deatualização para o novo protocolo, a ser gravado na Flash ROM.


Figura 6.21

Flash ROM de um modem.

SPD – Serial Presence DetectEste é um recurso que possibilita ao BIOS identificar corretamente ascaracterísticas dos módulos de memória, e desta forma configurar o chipsetpara realizar o acesso da forma mais eficiente. Foi introduzido nos módulosde memória SDRAM e mantido nos módulos de DDR SDRAM e RDRAM.É implementado através de um minúsculo chip de memória EEPROMexistente nos módulos, onde estão armazenadas todas as suas características.Normalmente este chip tem 8 terminais e fica localizado na parte direita domódulo, como mostra a figura 22.

Figura 6.22

O chip SPD de um módulo de SDRAM.

Antes de existir o SPD, o BIOS precisava determinar através de contagem, aquantidade de memória instalada. Vários parâmetros relacionados com atemporização de acesso às memórias deviam ser obrigatoriamenteprogramados no BIOS. Como existem módulos com características bemdiferentes, os BIOS precisavam utilizar temporizações longas, compatíveiscom maior variedade de módulos, e desta forma o desempenho não eraotimizado. Com as memórias atuais, suas características são corretamente


detectadas através do SPD, e o BIOS pode programar o chipset para obter omáximo desempenho possível para as memórias instaladas.

A seguir apresentamos alguns dos diversos parâmetros armazenados naEEPROM SPD:

Alguns parâmetros armazenadosCapacidade do móduloNúmero de bitsTempo de acessoTipo da memória: SDRAM, DDR SDRAM, RDRAMNúmero de bancosVoltagem

Detecção e correção de erros na memóriaTodos os chips de memória estão sujeitos a erros. A probabilidade daocorrência de erros é muito pequena, mas dependendo da aplicação, o erropode ser tolerado ou não. Se um computador usado exclusivamente parajogos apresentar um erro por ano, isto não causará problema algum. Se umcomputador usado no monitoramento de uma planta de energia atômica, ataxa de um erro a cada 10 anos seria catastrófica. Existem mecanismos paradetectar erros, e outros que permitem ainda corrigir o erro encontrado.

Paridade

A paridade é um recurso que serve para aumentar a confiabilidade dasmemórias DRAM (isto se aplica a qualquer tipo de DRAM: RDRAM, DDR,SDRAM, EDO e FPM). Nos anos 80, as DRAMs eram muito suscetíveis aerros, e a técnica da paridade foi amplamente utilizada com o objetivo dedetectar eventuais erros na memória. Com o passar dos anos, as memóriasDRAM foram aperfeiçoadas e tornaram-se mais confiáveis, fazendo com queo uso da paridade pudesse ser dispensado, pelo menos nas aplicações menoscríticas. Ainda assim, computadores que necessitam de alta confiabilidadecontinuam utilizando módulos de memória com paridade para aplicar umoutro método mais eficiente para correção de erros, conhecido como ECC –Error Correction Code.

A paridade nos PCs consiste em adicionar a cada grupo de 8 bits, um nonobit, chamado de bit de paridade. Este bit funciona como um dígitoverificador, e permite detectar a maior parte dos erros na memória. MódulosSIMM/72 com paridade operam com 36 bits ao invés de 32, e módulosDIMM/168 (SDRAM) e DIMM/184 (DDR) com paridade operam com 72


bits ao invés de 64. Módulos RDRAM com paridade utilizam 18 bits, aoinvés de 16. A paridade que já foi tão importante há alguns anos atrás, caiude importância pelo fato das memórias terem se tornado mais confiáveis.Inclusive muitos chipsets para PCs de baixo custo não fazem checagem deparidade, nem usam ECC.

Os bits de paridade não são acessíveis ao processador. São usados por doiscircuitos existentes no chipset: circuito gerador de paridade e circuitochecador de paridade. O circuito gerador de paridade escreve o bit deparidade de cada grupo de 8 bits nas operações de escrita na memória. Ocircuito testador de paridade verifica a paridade em cada grupo de 8 bits lidoda memória. Vejamos como funciona o bit de paridade e como é feita adetecção de erros na memória. Para simplificar a explicação, tomaremosapenas um grupo de 8 bits, mais um bit de paridade. Nas placas de CPUmodernas, este mesmo circuito aparece repetido 8 vezes, completando assim64 bits, ou 72 contando com os bits de paridade.

Figura 6.23

Geração do bit de paridade.

A figura 23 mostra como se procede uma operação de escrita na memória,com o uso do bit de paridade. O circuito gerador de paridade recebe o valorque o processador coloca na memória e "conta" quantos bits "1" estão sendoescritos. A partir dessa "conta", escreve um bit de paridade de tal forma que,ao considerar o conjunto de 9 bits, o número total de bits "1" será sempreímpar. Portanto, o circuito gerador de paridade garante que em cada grupode 9 bits da memória existirá sempre um número ímpar de bits "1".


Figura 6.24

Checagem da paridade.

Vejamos agora como funciona a operação de leitura da memória. Nessecaso, entra em jogo o circuito testador de paridade. Em cada operação deleitura, este circuito recebe os 8 bits que o processador está lendo e mais obit de paridade, formando um total de 9 bits, e "conta" o número de bits "1"que existem neste conjunto. Se tudo correr bem, deverá existirobrigatoriamente um número ímpar de bits "1". Caso não exista um númeroímpar de bits "1", significa que ocorreu um erro na memória. Este circuitogerará o que chamamos de interrupção do processador, que imediatamentesuspenderá o processamento e apresentará uma mensagem de erro. Sob oWindows, este será um daqueles erros do tipo “tela azul”. Será precisoresetar o computador. Desta forma, o erro não será propagado, evitando quesejam causados danos aos dados.

Vejamos com detalhe como se procede esta detecção de erro. Suponha queo processador escreve na memória, um byte com valor binário 01000001. Ocircuito gerador de paridade, ao encontrar neste valor dois bits "1" gerará umbit de paridade igual a 1. Suponha que depois deste dado estar armazenadona memória, o segundo bit da direita para a esquerda transforma-se em "1",devido a um erro na memória. Ficará então armazenado o valor 01000011 eo bit de paridade será 1. Quando o processador ler este valor, o circuitotestador de paridade encontrará um total de 4 bits "1" no grupo de 9 bits, oque caracteriza um erro na memória.

O circuito de paridade não é capaz de detectar um erro em que existem doisbits simultaneamente errados no mesmo grupo de 8 bits. Entretanto, o erroem um único bit é o mais comum. A probabilidade de existirem dois bitserrados é milhares de vezes menor que a de existir apenas um errado. Aparidade é a técnica mais simples para detectar erros na memória, mas émuito eficaz.


Caso seja detectado um erro na memória, o usuário deve providenciar suamanutenção. Será necessário substituir o módulo de memória defeituoso.

ECC

Uma outra técnica mais eficiente tem sido utilizada para detectar e corrigirerros na memória. Trata-se do ECC, e tem sido utilizada em placas de CPUde alta confiabilidade, como as usadas em servidores. Para cada grupo de 64bits, 8 bits adicionais são usados para detecção e correção de erros. Por isso,dizemos que os módulos DIMM/168 de 72 bits não são ditos “comparidade”, e sim, “com ECC”.

Qualquer bit armazenado na memória apresenta uma pequenaprobabilidade de erro. Dentro de uma célula de memória, a probabilidadede ocorrer erro em apenas um de seus bits é muito maior que aprobabilidade de ocorrerem erros simultâneos, ou seja, em dois ou mais bits.Cálculos de probabilidade podem ser feitos para mostrar que, sendo muitopequena a probabilidade de um bit apresentar falha, temos:

Tipo de falha ProbabilidadeFalha em um bit isolado pFalha em 1 bits dentro de um grupo de 8 bits 8pFalha em 2 bits simultâneos em um grupo de 8 bits 28p2

Falha em 3 bits simultâneos em um grupo de 8 bits 56p3

Para simplificar os cálculos, suponha um chip de memória de baixíssimaconfiabilidade, com probabilidade de 1 em 1000 (p=0,001) de falha. Asprobabilidades de falhas em grupos de 1, 2 e 3 bits seriam:

Tipo de falha ProbabilidadeFalha em um bit isolado 0,001Falha em 1 bits dentro de um grupo de 8 bits 0,008Falha em 2 bits simultâneos em um grupo de 8 bits 0,000028Falha em 3 bits simultâneos em um grupo de 8 bits 0,000000056

Comparando esses números, vemos que a probabilidade de dois bitsfalharem simultaneamente (0,008) é 285 vezes maior que a probabilidade defalharem dois bits simultaneamente. A chance de falharem 3 bits ao mesmotempo é 142857 vezes menor que a de falhar apenas um bit. Na prática estadiferença é ainda maior, portanto todos os mecanismos de detecção ecorreção de erros são voltados a resolver problemas causados por erros dotipo single bit.


As falhas nas células de memória são causadas por bombardeamento departículas alfa e raios cósmicos. Não só as memórias, chips em geral e osseres vivos são continuamente bombardeados por essas radiações, porém emintensidades baixíssimas e inofensivas. Periodicamente ocorrem tempestadeseletromagnéticas, que são explosões solares que emitem grande quantidadede partículas alfa. Aparelhos eletrônicos podem ser afetados nessas ocasiões,através de raríssimos mas reais, erros nos bits armazenados nas suas célulasde memória.

No início dos anos 80, as células de DRAM eram muito sensíveis, e podiamapresentar em média, um erro a cada 30 horas. Note que este tempo médioentre falhas (MTBF) é menor, quanto maior é o número de células dememória. Nos PCs atuais, o MTBF de um bit é bem pequeno, mas quandolevamos em conta memórias de 256 MB e superiores, comuns em servidores,chegamos a MTBFs que variam entre 1 mês e 1 ano. Portanto é real aprobabilidade de ocorrência de um erro em um dos seus bits, em períodosrazoavelmente pequenos, principalmente quando levamos em conta que umservidor fica ligado 24 horas por dia. Não quer dizer que é preciso ficarligado um mês para o erro ocorrer. Em um grupo de 256 MB, o erro podeacontecer depois de um ano, em outro pode ser depois alguns meses ousemanas, em outro pode ocorrer até no primeiro dia de uso. É tudoestatístico, um MTBF de um mês significa que se tomarmos várioscomputadores e marcarmos o tempo transcorrido até aparecer o primeiroerro, a média será de um mês ou mais.

Esses erros não são permanentes, são apenas uma troca de bit (0 setransforma em 1 ou 1 se transforma em 0). Se o bit errado for detectado ecorrigido, esta célula de memória continuará funcionando normalmente.

Códigos de detecção e correção de erros são bastante utilizados em todos ostipos de armazenamento de dados, como:

Memória RAMDisco rígidoDisquetesCD-ROMFitas magnéticas

Sempre que as informações são guardadas em discos rígidos, disquetes eoutros meios de armazenamento, são adicionados códigos para futurachecagem de erros, o que aumenta a sua confiabilidade. Memórias RAM sãobastante confiáveis, mas nas aplicações em que é necessária uma


confiabilidade ainda maior, também utilizam códigos de correção de erros(ECC). Esses códigos também são bastante utilizados em transmissão dedados, por exemplo:

Protocolos de comunicação em geralTransmissão de dados através de uma redeTransmissão de dados por satéliteTransmissão de dados por fibra ótica

Enfim, sempre que existe uma transmissão de dados, para cada bloco dedados são enviados bytes adicionais para detecção, ou mesmo correção deerros.

Como corrigir um erro na memória

Partimos do princípio de que, quando um erro ocorre em uma célula, esteerro está em apenas um bit. A chance de ocorrerem dois erros simultâneosna mesma célula de memória é praticamente nula. Entretanto são usadoscódigos sofisticados que permitem detectar (mas não corrigir) erros em doisbits simultâneos. O funcionamento desses códigos é muito complexo, porisso mostraremos aqui como resolver o problema mais comum: detectar ecorrigir erros do tipo single bit, ou seja, quando ocorrem em um único bitdentro de uma célula de memória. O método mais empregado é o chamadocódigo de Hamming. Vamos apresentar um método mais simples, bastanteparecido com o código de Hamming. Podemos chama-lo de método deLaercius. Ele não detecta erros em dois bits simultâneos, mas é de simplesentendimento. Este método consiste em adicionar para cada dado, um grupode bits de checagem. Quanto mais bits de dados, mais bits de checagemdevem ser usados. A tabela abaixo mostra para dados de 8, 16, 32 e 64 bits,quantos bits devem ser usados para checagem:

Tamanho dos dados Bits adicionais usando ocódigo de Hamming

Bits adicionais usando o“código de Laercius”

8 bits 5 516 bits 6 632 bits 8 764 bits 8 8

Mostraremos o funcionamento da correção de erros pelo código de Laerciususando dados de 8 bits, por ser mais fácil de entender. O funcionamentopara 64 bits é semelhante, mas didaticamente é mais fácil explicar comofunciona para 8 bits. Para o grupo de 8 bits são adicionados 5 bits dechecagem. Note que na prática não é feita esta checagem para apenas 8 bits,


pois adicionando 5 bits, estamos quase dobrando o custo da memória. Paragrupos de 64 bits, usados nos PCs modernos, bastam 8 bits para fazer adetecção e correção de erros, totalizando 72 bits, um aumento bastanteviável que não afeta muito o custo das memórias.

Figura 6.25

Um código simples paracorreção de erros.

A figura 25 mostra um dado de 8 bits, representado por b7b6b5b4b3b2b1b0. Os5 bits de controle são p1, p2, p4, pd e pp. Esses 5 bits são calculados daseguinte forma:

p1: Paridade calculada entre b5, b7, b3 e b1



pd: Paridade calculada entre b7, b6, b5, b4, b3, b2, b1, b0

pp: Paridade calculada entre p1, p2, p4 e pd.

Quando é feita uma gravação na memória, são gerados e armazenados os 5bits de checagem. Quando é feita uma leitura, são lidos os dados e os bits dechecagem. Em função dos dados lidos, os bits de checagem são novamentecalculados. São comparados os bits de checagem armazenados com oscalculados. Se forem iguais, está tudo correto. Se existirem diferenças, temosum erro na memória.

É recalculada a paridade dos dados pd. Também é recalculada a paridadedos bits de controle, pp. Se pd estiver correta, não existe erro nos 8 bits dedados da memória. Se pd indicar erro, então existe um bit errado, ou entreos 8 bits de dados, ou então o erro pode ser o próprio bit pd. Entrará entãoem jogo o bit de paridade pp. Se estiver errado, significa que existe um biterrado, que será necessariamente pd. Isto significa que os 8 bits de dadosestão corretos. Se pp estiver correto, significa que os bits p1, p2, p4 e pd estão


corretos, então o erro está em um dos 8 bits de dados. A explicação pode sermelhor visualizada através da figura 26.

Figura 6.26

Correção de erros pelo métodode Laercius.

O mais interessante de tudo é a forma pela qual o bit errado é identificado.Ele é indicado pelos valores de p1, p2 e p4 armazenados e calculados.Quando esses bits armazenados são iguais aos calculados, recebem pesozero, quando são diferentes, recebem peso 1, 2 ou 4 respectivamente. Porexemplo, quando p1 calculado é igual ao p1 armazenado, p2 calculado édiferente do p2 armazenado, e p4 calculado é igual ao p4 armazenado, temos0+2+4=6. Isto significa que o bit b6 está errado. Basta invertê-lo (trocar de 0para 1, ou de 1 para 0) e o erro estará corrigido.

Com dados de 64 bits, são usados os bits de checagem p1, p2, p4, p8, p16 e p32,além de pd para indicar a paridade dos dados e pp para indicar a paridadedos bits de checagem. São portanto 8 bits de checagem ao todo. O mesmoesquema da figura 26 é utilizado, e os bits p1, p2, p4, p8, p16 e p32 são usadospara indicar a posição do erro.

Essa história de código de Laercius é brincadeira. Não sou o criador destemétodo, estou apenas repetindo o que aprendi em alguma aula de circuitosdigitais, lá pelo início dos anos 80...

Você não precisa conhecer os métodos utilizados pelos chipsets para detectare corrigir erros na memória, mas precisa saber o seguinte:

a) para cada grupo de 64 bits, são necessários 8 bits adicionais paraimplementar o ECC, totalizando 72 bits.

b) Não adianta simplesmente usar memórias de 72 bits. É preciso que ochipset da sua placa de CPU utilize a geração e a checagem de erros. Muitoschipsets para PCs de baixo custo não operam com ECC.


Velocidade de memórias FPM e EDOAs memórias FPM e EDO, muito usadas nos PCs produzidos entre 1994 e1997, apresentam em geral o encapsulamento SIMM/72, e são utilizadas aospares. O tempo de acesso dessas memórias é medido em ns (nano-segundos). Em geral os tempos de acesso são de 50, 60, 70 e 80 ns, sendoque as de 60 e 70 ns são as mais comuns. Os fabricantes utilizam ao lado donúmero de cada chip, um indicador de tempo de acesso. Por exemplo, 60 nspode ser indicado como –60, 06, -06 ou similar. A figura 27 mostra chips deum módulo SIMM/72, com tempo de acesso de 60 ns.

Figura 6.27

Chips de memória com tempo de acessode 60 ns.

As marcações usadas pelos vários fabricantes, para memórias FPM e EDO,são indicadas na tabela abaixo.

Tempo de acesso Marcações80 ns -80, -8, -08, -X870 ns -70, -7, -07, -X760 ns -60, -6, -06, -X650 ns -50, -5, -05, -X5

Por exemplo, os chips KM44C4104AK-6, mostrados na figura 27, são de 60ns. Você poderá ainda ter dúvidas para diferenciar um módulo FPM e ummódulo EDO. Isto pode ser resolvido facilmente, através do nosso guia de


memórias, encontrado em www.laercio.com.br/livro26.htm. Note que asmarcações que indicamos dizem respeito a memórias FPM e EDO,encontradas em módulos SIMM/72 (e também em SIMM/30). MemóriasSDRAM possuem marcações parecidas, mas os significados são outros. Porexemplo, uma SDRAM com marcação –8 não é de 80 ns, e sim, de 8 ns.

Se um módulo de memória é SIMM/30, então certamente é FPM. Se é ummódulo SIMM/72, então certamente é FPM ou EDO. Se o módulo é do tipoDIMM/168, então provavelmente trata-se de uma SDRAM, mas existemalguns raros casos de memórias FPM e EDO que usam o encapsulamentoDIMM/168. O guia de memórias citado acima serve para resolver este tipode dúvida.

EDO com encapsulamento DIMM/168

São bastante raras, mas existem algumas memórias EDO DRAM comencapsulamento DIMM/168, apesar deste encapsulamento ser mais usadopela SDRAM. É fácil esclarecer a dúvida, basta procurar pelo chip deEEPROM SPD, já mostrado na figura 22. Módulos de SDRAM possuem estechip, enquanto os raros módulos EDO DRAM com encapsulamentoDIMM/168 não o possuem.

Escolhendo a SDRAM corretaEsta é mais uma fonte de confusão. As memórias SDRAM podem serclassificadas de acordo com o seu clock, ou de acordo com o tempo deacesso. Ambas as classificações são equivalentes. Por exemplo, um clock de125 MHz resulta em um período de 8 ns, portanto o fabricante pode utilizarqualquer um dos indicadores para a velocidade: -125 ou –8, o que significa125 MHz e 8 ns, respectivamente. A tabela abaixo mostra a correspondênciaentre os clocks e os tempos de acesso.

Clock Ciclo66 MHz 15 ns83 MHz 12 ns100 MHz 10 ns125 MHz 8 ns133 MHz 7,5 ns143 MHz 7 ns166 MHz 6 ns

Ocorre que, na prática, nem sempre os clocks máximos indicados pelosfabricantes das memórias podem ser utilizados. O problema não estárelacionado a enviar um dado a cada período de clock, e sim, ao longo


tempo necessário para enviar o primeiro dado. As primeiras memóriasSDRAM operavam com temporizações como 7-1-1-1, 6-1-1-1 e 5-1-1-1, ouseja, precisavam de um tempo mais longo para encontrar o primeiro dado deum grupo, depois enviavam os dados seguintes na sua velocidade máxima,com um dado a cada ciclo de clock. As memórias atuais são ainda maisrápidas, e podem operar nos modos 3-1-1-1 e 2-1-1-1. Esses modos sãodiferenciados por um parâmetro chamado CAS Latency, e está relacionadoao tempo transcorrido entre o início do ciclo e o sinal de CAS. São indicadoscomo “CL=3” e “CL=2”. A maioria das memórias consegue operar comfacilidade usando CL=3, mas nem todas podem operar com CL=2. Ummódulo de memória com marcação –75 (133 MHz) pode conseguir operar a133 MHz usando CL=3, mas pode não conseguir operar com CL=2, sendonecessário utilizá-lo com clocks mais baixos. Tome por exemplo asinformações apresentadas pela Mícron, fabricante de memórias(www.micron.com) sobre seus chips com ciclos de 7 e 7,5 ns:

Marcação Ao usar o clock Precisa de Latência doCAS de...

Classificação

-75 66 MHz 2 PC66-75 100 MHz 2 PC100-75 133 MHz 3 PC133-7 133 MHz 2 PC133-7 143 MHz 3

O chip de marcação –75 opera com ciclos de 7,5 ns, ou 133 MHz. Estamemória pode ser instalada em placas que exijam o funcionamento externoa 66, 100 e 133 MHz, entretanto, para 66 e 100 MHz pode utilizar CL=2(resultando em temporizações 2-1-1-1). Estaria assim atendendo aos requisitosdos padrões PC66 e PC100. Para operar em placas com clock externo de 133MHz, precisaria utilizar CL=3, operando então com a temporização 3-1-1-1,ainda assim atendendo à especificação PC133. O ideal entretanto é utilizar atemporização 2-1-1-1, obtida com CL=2. Segundo este fabricante, isto épossível com os seus chips de marcação –7. Esses chips podem operar aindacom o clock máximo de 143 MHz, porém usando CL=3. Note que essasregras não são gerais, sempre é preciso confirmar no manual do fabricante,qual é o CL que pode ser usado (2 ou 3) para cada clock. De um modogeral, para fazer um chip de SDRAM operar com a sua máxima freqüência épreciso usar CL=3.

Muitas placas de CPU possuem no CMOS Setup, especificamente na seçãoAdvanced Chipset Setup, um item para indicar a latência do CAS,oferecendo as opções CL=2 e CL=3. Isto permite ao usuário fazer um


pequeno “envenenamento”, utilizando memórias mais rápidas que onecessário e programando CL=2. A configuração mais segura entretanto éutilizar o SPD (Serial Presence Detect). Esta identificação das memóriasSDRAM informa ao BIOS os seus parâmetros temporais, e assim pode serfeita automaticamente a programação do CL e outros parâmetros de modo aobter o melhor desempenho e com segurança.

De um modo geral, memórias de 10 ns (100 MHz) podem operar a 66 MHzcom CL=2. Essas memórias recebem a classificação PC66. Memórias de 8 ns(125 MHz) normalmente podem operar 100 MHz (padrão PC100) e CL=2,mas alguns chips requerem CL=3. Memórias de 7.5 ns (133 MHz) em geralfuncionam a 133 MHz (PC133) com CL=3. Para utilizar 133 MHz com CL=2,em geral é preciso que as memórias sejam mais rápidas, como –7 ou –6 (143MHz e 166 MHz, respectivamente). Use a tabela abaixo como referência:

Memórias de.... Podem operar com... Usando CL166 MHz (6 ns) 133 MHz CL=2

100 MHz CL=266 MHz CL=2

143 MHz (7 ns) 133 MHz CL=2100 MHz CL=266 MHz CL=2

133 MHz (7,5 ns) 133 MHz CL=3100 MHz CL=266 MHz CL=2

125 MHz (8 ns) 100 MHz CL=266 MHz CL=2

100 MHz (10 ns) 100 MHz CL=366 MHz CL=2

Note que esta tabela tem a intenção de ajudar, mas dependendo do chip dememória utilizado, pode ser necessário usar CL=3 em situações nas quais atabela recomenda CL=2. A palavra final é a do fabricante das memórias. Emcaso de dúvida, usar CL=3 sempre funciona quando o clock da memória éigual ou superior ao clock da placa de CPU.


Figura 6.28

Acessos de leitura com CL=1, CL=2 e CL=3. para memórias Micro MT48LC1M16A1

A figura 28 mostra as operações de leitura em uma SDRAM modeloMT48LC1M16A1, produzida pela Micron, usando CL=1, CL=2 e CL=3. Osdados não devem ser generalizados para qualquer chip de SDRAM, sãoespecíficos para o chip citado. Na prática, CL=1 não é utilizado, pois asmemórias SDRAM não podem operar com freqüências elevadas nestemodo. Com CL=1, o dado (DQ) é acessado depois de apenas 1 ciclo declock. Note na figura que com CL=1, o comando de leitura (READ) foi dadoa subida do pulso de clock T0, e o dado (DQ) ficou pronto um ciclo depois,ou seja, na subida de T1. Com CL=2, o dado está pronto depois de doisciclos de clock, e com CL=3, pronto com 3 ciclos de clock. Memóriasoperando com CL=2 e CL=3 operam com temporizações 2-1-1-1 e 3-1-1-1,respectivamente. A figura mostra ainda uma pequena tabela indicando afreqüência máxima que pode ser usada com CL=1, CL=2 e CL=3. A tabelamostra que usando CL=1, memórias –6 (166 MHz) podem operar nomáximo a 50 MHz, memórias –7 (143 MHz) podem operar no máximo a 40MHz, e memórias –8 (125 MHz) podem operar no máximo a 40 MHz,valores muito baixos. Já com CL=2 essas memórias operam de forma maisconfortável: 125 MHz, 100 MHz e 77 MHz, respectivamente. Apenas comCL=3 essas memórias conseguem operar com suas freqüências máximas.

Escolhendo a DDR SDRAM corretaA DDR SDRAM é um produto bastante recente, começou a ser produzidaem alta escala no ano 2000. Sendo um produto novo, maiores são as chances


de ocorrerem incompatibilidades, já que nem sempre todos os fabricantesseguem os mesmos padrões. Vamos então esclarecer os principais pontos.

Módulos Registered e Unbuffered

Um fato importante deve ser conhecido sobre as memórias DDR. Existemduas categorias:

1) Registered2) Unregistered ou Unbuffered.

Os fabricantes de memórias normalmente produzem ambos os tipos. Osegundo é mais barato e mais indicado para PCs comuns. O tipo registered émais caro, mas tem a vantagem de poder ser instalado em maioresquantidades, sendo ideal para servidores. Cada módulo registered consomemenos corrente nas suas entradas, portanto um mesmo chipset pode serligado a um número maior de módulos, o que resulta em maior quantidadede memória. O próprio chipset AMD 760, primeiro a operar com DDR,pode controlar o máximo de 2 GB de DDR tipo unbuffered, ou até 4 GB dotipo registered. Placas de CPU que suportam memórias DDR possuem emgeral um jumper para a indicação do tipo de DDR, como é o caso da 7DXC,produzida pela Gigabyte (figura 29).

Figura 6.29

Jumper para indicar o tipo de DDR SDRAM(Registered / Unbuffered).

É fácil identificar a diferença entre memórias DDR nas versões Registered eUnbuffered. A diferença está mostrada na figura 30. Ambos utilizam os chipsde memória similares, mas o módulo Registered possui chips adicionaislocalizados entre o conector e os chips de memória. Esses chips são oschamados Registers (registradores).


Figura 6.30

Módulos de DDR SDRAM DIMM/184 nasversões Unbuffered e Registered.

Voltagem da DDR SDRAM

Assim como as memórias SDRAM usadas na maioria dos PCs operam com3,3 volts, as memórias DDR SDRAM mais usadas operam com 2,5 volts, masexistem ainda as versões de 1,8 volts, ainda pouco utilizadas. Existemdiferenças no soquete e nos módulos, que impedem o uso de módulos de 1,8volts em soquetes de 2,5 volts, e vice-versa. A diferença fica por conta doposicionamento do chanfro do soquete. A figura 31 mostra os chanfros paraos atuais módulos de 2,5 volts (chanfro à esquerda) e para as futurasmemórias de 1.8 volts (chanfro no centro). Existe ainda uma posiçãoreservada para uso futuro (chanfro à direita), que poderá ser usada com umeventual novo padrão de voltagem.

Figura 6.31

O chanfro indica a voltagem domódulo de memória DDR.

Velocidade da DDR SDRAM

O selecionamento da DDR SDRAM começa pelo seu clock, de acordo como apresentado na tabela abaixo. Note que as denominações DDRxxx sãoadotadas principalmente pelos chips de memória, enquanto nomenclaturascomo PCXXXX (PC1600, PC2100, etc.) são usadas para designar módulo. Ocorreto portanto seria dizer, por exemplo, que “um módulo de DDR PC1600utiliza chips DDR200”.

Tipo Clock Taxa de transferência


DDR200 ou PC1600 100 MHz 1,6 GB/sDDR266 ou PC2100 133 MHz 2,1 GB/sDDR300 ou PC2400 150 MHz 2,4 GB/sDDR333 ou PC2700 167 MHz 2,7 GB/sDDR400 ou PC3200 200 MHz 3,2 GB/sDDR800 ou PC6400 400 MHz 6,4 GB/s

Como já explicamos para a SDRAM, diferentes módulos podem operar comlatência do CAS com valores 2 ou 3 (CL=2 / CL=3). Duas memóriasSDRAM PC133 podem operar com 133 MHz, porém uma com CL=2 eoutra com CL=3. As memórias com menor tempo de acesso têm maioreschances de operar com CL=2, o que resulta em melhor desempenho. Porexemplo, um certo módulo SDRAM com tempo de acesso de 7 ns pode sercapaz de operar com 133 MHz e CL=2, enquanto outro de 7,5 ns podeoperar com os mesmos 133 MHz, mas CL=3.

Memórias DDR SDRAM também podem utilizar diferentes latências doCAS. As versões disponíveis no mercado devem operar com CL=2 ouCL=2,5. Daí surgem as versões DDR266A e DDR266B. Os chipsclassificados como DDR266A podem operar com CL=2, enquanto os do tipoDDR266B operam com CL=2,5. As placas de CPU que possuem este tipo dememória podem ser configuradas de forma automática, na qual o CL éprogramado de acordo com as informações na EEPROM SPD (SerialPresence Detect), ou então manualmente. A figura 32 mostra esta opção noCMOS Setup de uma placa de CPU Gigabyte 7DX, equipada com DDRSDRAM.

Figura 6.32

Indicando manualmente a latência do CASde uma DDR SDRAM no CMOS Setup.

No comércio encontramos módulos DDR SDRAM apenas com asindicações DDR200 ou DDR266. Apenas com essas informações nãopodemos saber se o chip é capaz de operar com CL=2 (melhor) ou CL=2,5(pior). Isto não chega a dificultar a instalação, pois usando no CMOS Setup aconfiguração automática via SPD, os parâmetros corretos sãoautomaticamente programados. Para checar o valor de CL permitido antesde comprar um módulo DDR, teríamos que anotar o nome e o fabricantedos seus chips, obter pela Internet o manual desses chips de memória efinalmente ter acesso a informações como a da figura 33. Neste exemplo,vemos que os chips MT46V16M8TG, produzidos pela Mícron, são


produzidos nas versões –75 e –10 (7,5 ns e 10 ns). Esses chips podem operarcom CL=2 em 133 MHz (DDR266A) e 100 MHz. Podem ainda operar comCL=2,5 em 150 MHz (DDR300) e 133 MHz (DDR266B). Vemos então queum mesmo chip pode ser DDR200 ou DDR266A, dependendo do valor deCL utilizado.

Figura 6.33

Os fabricantes de DDR SDRAM indicam osvalores de CL que podem ser utilizadoscom seus chips.

Escolhendo a RDRAM correta

Os módulos de RDRAM são classificados de acordo com a velocidade,número de bits e tempo de acesso:

Velocidade PC800, PC700, PC600Numero de bits 16 ou 18Tempo de acesso 40 a 55 ns

Os módulos de 18 bits são usados em sistemas que operam com código decorreção e detecção de erros (ECC). Os módulos de 16 bits são um poucomais baratos e não utilizam este recurso. As velocidades estão relacionadascom a taxa de transferência:

PC600 1,2 GB/sPC700 1,4 GB/sPC800 1,6 GB/s

O tempo de acesso é outro fator importante. Assim como ocorre com asmemórias SDRAM e DDR SDRAM, as memórias RDRAM necessitam deum pequeno tempo (similar à latência do CAS) antes que comecem atranferir dados no modo síncrono. Conforme abordamos, as memóriasRDRAM utilizam no seu interior, células de DRAM comuns, lentas comotodas as memórias deste tipo. O único diferencial é que fazem acessosimultâneo a um elevado número de bits, que uma vez acessados, podem sertransferidos em alta velocidade. As memórias RDRAM são portantoclassificadas de acordo com o seu tempo de acesso, que é o temponecessário para que este grande número de bits sejam endereçados,


acessados e estejam prontos para a transferência. Os fabricantes indicam emgeral nos módulos de RDRAM, a taxa de transferência e o tempo de acesso.A figura 34 mostra um módulo padrão PC800, com tempo de acesso de 40ns. Observe a indicação “800-40” na parte direita da etiqueta.

Figura6.34

Módulo RIMM de800 MHz e 40 ns.

Nos manuais dos módulos de memória RDRAM, os fabricantes indicam asopções de clock e tempo de acesso (ou latência). A figura 35 mostra umatabela extraída de um manual, indicando as versões produzidas. Observeque existem versões de 16 e de 18 bits, com clocks de 600, 711 e 800 MHz, ediversos tempos de acesso. Para as versões PC800, por exemplo, sãooferecidos tempos de acesso de 40, 45 e 50 ns. Obviamente as versões commenor tempo de acesso são mais caras.

Figura 6.35

Opções de velocidade apresentadas por umfabricante de RDRAM: Clock e tempo de acesso.

Nas placas de CPU equipadas com RDRAM, o BIOS pode obter osparâmetros de velocidade e tempo de acesso a partir dos dados armazenados


na EEPROM SPD (Serial Presence Detect) da RDRAM, e programar ochipset para operar no modo correto. Em geral também é possívelprogramar manualmente esses parâmetros através do CMOS Setup.

Memória de vídeoEste é outro tipo de memória muito importante, quase sempre localizada naplaca de vídeo. Há poucos anos atrás era sempre localizada na placa devídeo, até que surgiram as placas de CPU com vídeo onboard, inclusiveaquelas que usam parte da memória do processador como memória devídeo. Isto é o que chamamos de memória de vídeo compartilhada.Deixamos o assunto para o capítulo 8, que trata sobre placas de vídeo emonitores.

////////////////////////////////////

Capítulo Memórias - contilnet.com.br87ao/memorias.pdf · 6-2 Como montar, configurar e expandir...

Documents

Transcript of Capítulo Memórias - contilnet.com.br87ao/memorias.pdf · 6-2 Como montar, configurar e expandir...