Circuitos Digitais: Paridade parte 2

10
CIRCUITOS DIGITAIS VERIFICADOR DE PARIDADE PROF.ª M.ª ENG.ª ELAINE CECÍLIA GATTO CIÊNCIA DA COMPUTAÇÃO USC

description

Circuitos Digitais: Paridade parte 2

Transcript of Circuitos Digitais: Paridade parte 2

Page 1: Circuitos Digitais: Paridade parte 2

CIRCUITOS DIGITAISVERIFICADOR DE

PARIDADE

PROF.ª M.ª ENG.ª ELAINE CECÍLIA GATTOCIÊNCIA DA COMPUTAÇÃOUSC

Page 2: Circuitos Digitais: Paridade parte 2

VERIFICADOR DE PARIDADE É um circuito capaz de determinar se o número total de 1’s é par ou ímpar.

Se a saída no circuito for zero, então o número de 1’s é par.

Se a saída no circuito for um, então o número de 1’s é impar.

Transmissão de 7 bits de dados mais 1 bit de paridade, total de 8 bits

Exemplo: a sequencia 01001101 foi recebidda como 7 bits de dados e 1 bit de paridade par. Utilize o circuito verificador de paridade para a verificação de eventuais erros de paridade.

Resposta: a saída zero, no circuito, indica a recepção de um número par de 1’s, portanto, nenhum erro de paridade foi detectado

Page 3: Circuitos Digitais: Paridade parte 2

VERIFICADOR DE PARIDADE

Page 4: Circuitos Digitais: Paridade parte 2

VERIFICADOR DE PARIDADE

Exercício:

A sequencia 11000110 foi recebida como 7 bits de dados e 1 bit de paridade ímpar. Utilize o circuito para verificar eventuais erros de paridade. Faça também:

Diagrama de temporização

Tabela verdade

Expressões

Page 5: Circuitos Digitais: Paridade parte 2

GERADOR/VERIFICADOR DE PARIDADE DE 9 BITS Datasheet 74S280

Circuito integrado de média escalaNúmero de entradas (A-I) na condição de nível alto

Saídas

Par Ímpar

0, 2, 4, 6, 8 H L

1, 3, 5, 7, 9 L H

Page 6: Circuitos Digitais: Paridade parte 2

GERADOR/VERIFICADOR DE PARIDADE DE 9 BITS EXEMPLO:

Utilize o 74S280 como um gerador de paridade par de 8 bits (7 bits de dados e 1 bi de paridade). Gere o bit de paridade para 01010101.

SINAL NOME PINO

I0 A 8

I1 B 9

I2 C 10

I3 D 11

I4 E 12

I5 F 13

I6 G 1

I7 H 2

I8 I 4

SE PAR 5

SO IMPAR 6

Page 7: Circuitos Digitais: Paridade parte 2

GERADOR/VERIFICADOR DE PARIDADE DE 9 BITSO número total de 1’s é par.

SO torna-se nível alto (luz ligada) e define o bit de paridade par como 1.

10101010

Page 8: Circuitos Digitais: Paridade parte 2

GERADOR/VERIFICADOR DE PARIDADE DE 9 BITS EXERCÍCIOS

Utilize o 74S280 como um gerador de paridade par de 8 bits, sendo 7 bits para dados e 1 bit para paridade. Gere o bit de paridade para 1111110. O número total de 1’s é par, PORTANTO, 01111110.

Page 9: Circuitos Digitais: Paridade parte 2

GERADOR/VERIFICADOR DE PARIDADE DE 9 BITS EXERCÍCIOS

Utilize o 74S280 como um gerador de paridade ímpar de 8 bits, sendo 7 bits de dados e 1 bit de paridade. Gere o bit de paridade para 1010101. O número total de 1’s é par, portanto, 11010101

Page 10: Circuitos Digitais: Paridade parte 2

GERADOR/VERIFICADOR DE PARIDADE DE 9 BITS

*** VERIFICAR NO LIVRO TOCCI POIS OS EXEMPLOS DO LIVRO DO JAMES ESTÃO DIFERENTES DO SIMULADO NO CIRCUITO MAKER - verificador