1

CIRCUITOS SEQUENCIAIS

Adão de Melo Neto

2

EMENTA

– DEFINIÇÃO

– FLIP-FLOP SR

– FLIP-FLOP SR COM ENTRADA DE CLOCK

– FLIP-FLOP D

– COMPARAÇÃO DOS FLIP-FLOPS

– FLIP-FLOP X LATCH

– FLIP FLOP JK

– FLIP-FLOP D A PARTIR DO JK

– FLIP-FLOP T

– APLICAÇÕES - MEMÓRIA (REGISTRADORES)

– APLICAÇÕES - CONTADORES

– APLICAÇÕES - REGISTRADORES DE DESLOCAMENTO

– APLICAÇÕES – MEMÓRIA(MEMÓRIA PRINCIPAL)

3

Circuitos Sequenciais – Nestes circuitos existe uma realimentação da

saída para a entrada (denominado estado interno)

cuja principal função é fazer com que as saídas

dependam das entradas atuais e de estados

ocorridos anteriormente.

– Um circuito seqüencial é constituído de um conjunto de

flip-flops e portas lógicas interligadas.

4

FLIP-FLOPS

5

FLIP-FLOP

– É o elemento básico utilizado para armazenar informações

em um sistema digital.

– Ele permite a escrita e a leitura de um valor binário (0 e 1).

– Características Fundamentais

• Biestável = pode guardar um dos dois valores (0 ou 1)

permanentemente e enquanto estiver energizado.

• Possui dois sinais (Q e /Q) , sendo um complemento do outro,

ou seja, quando Q=1 então /Q=0 ( e vice-versa).

6

FLIP-FLOPS

– FLIP-FLOP SR

– FLIP-FLOP SR COM ENTRADA DE

CONTROLE

– FLIP-FLOP D

7

FLIP-FLOP SR

8

Flip-Flop SR O estado de um flip-flop SR é especificado através do par Q e

seu complemento /Q.

Estados possíveis: SET, RESET, MEMÓRIA, PROIBIDO

– PROIBIDO: Combinação S=0 e R=0

– Não é utilizada por produzir um estado Q=/Q

– Estado SET: Q=1 e /Q=0

– alcançado pela combinação S=0 e R=1

– Estado RESET: Q=0 e /Q=1

– alcançado pela combinação S=1 e R=0

– MEMÓRIA: Combinação S=1 e R=1

– O estado atual é mantido

9

Estado Proibido (obtido por S=0 e R=0) • Quando S=R=0, as saídas das NAND serão Q=1 e /Q=1.

• Agora, as entradas das 1aNAND são S=0 e /Q=1 ==> Q=1

• Agora, as entradas das 2aNAND são Q=1 e R=0 ==> /Q=1

• Q=/Q é PROIBIDO.

10

Estado SET: Q=1 e /Q=0 (obtido por S=0 e R=1)

– Observe na figura a seqüência:

• Quando S=0, a saída da 1a NAND é Q=1.

• As entradas da 2a NAND são Q=1 e R=1 e portanto /Q=0

• As entradas da 1a NAND são S=0 e /Q=0 e portanto Q=1

11

Estado RESET: Q=0 e /Q=1 (obtido por S=1 e R=0)

– Observe na figura a seqüência:

• Quando R=0, a saída da 2a NAND é /Q=1.

• As entradas da 1a NAND são S=1e /Q=1 e portanto Q=0.

• As entradas da 2a NAND são Q=0 e R=0 e portanto /Q=1.

12

Estado Memória: Q e /Q mantido (obtido por S=1 e R=1)

– Exemplo: considere que Q=1 e /Q=0.

• Quando S=1 e R=1 e Q=1 e /Q=0

– As entradas da 1a NAND são S=1 e /Q=0 e portanto Q=1

– As entradas da 2a NAND são Q=1 e R=1 e portanto /Q=0

13

FLIP-FLOP SR

COM

ENTRADA DE CLOCK

Com a entrada de controle (C) não é necessário se fazer uma

combinação de S e R para se manter o estado atual -

memória (basta C=0).

14

1

1

0

Flip-Flop SR com entrada de CLOCK (C)

Flip-Flop SR Flip-Flop SR

Flip-Flop SR com entrada de controle (C)

MEMÓRIA

RESET

SET

PROIBIDO

16

1

Flip-Flop SR com entrada de controle (C)

Flip-Flop SR

Flip-Flop SR com entrada de clock (c)

1

0

Flip-Flop SR Flip-Flop SR com entrada de clock (c)

ESTADO

17

FLIP-FLOP D

18

Motivação:

• Evitar a entrada S=R=1 não determinística, ou

seja, que leva ao estado proibido

• Corresponde ao flip-flop SR com entrada de clock

(C) em que não necessita-se mais duas entradas S

e R: apenas uma entrada D.

• Como S=D e R=/D não existe a possibilidade de

ocorrer o estado proibido (S=1 e R=1).

Flip-Flop D

19

EXEMPLO

Flip-Flop D

MEMÓRIA

RESET

SET

20

Flip-Flop SR, SR com entrada de clock e D

DIFERENÇA ENTRE UM FLIP-

FLOP e um LATCH

Um flip-flop é sensível a uma transição

positiva do sinal de clock e um latch é

sensível ao nível deste mesmo sinal

21 C

DIFERENÇA ENTRE UM FLIP-

FLOP e um LATCH

Um flip-flop é sensível a uma transição positiva do sinal de clock e

um latch é sensível ao nível deste mesmo sinal

22

FLIP – FLOP D

23

FLIP-FLOP JK

24

Flip-Flop JK

25

FLIP-FLOP D a partir do

JK

26

Flip-Flop D

27

FLIP-FLOP T a partir do

JK

28

Flip-Flop T

29

EXERCÍCIOS – FF D Preencha o Diagrama de Estados

30

EXERCÍCIOS – FF T Preencha o Diagrama de Estados

31

APLICAÇÕES – MEMÓRIA

(REGISTRADORES)

32

REGISTRADORES Componente essencial de todo computador.

Armazena tanto dados como instruções a serem executadas

pelo processador.

Algumas memórias RAM, cache e registradores são

construídos com flip-flops.

Registradores – São formados por vários flip-flops.

– 8 bits 8 flip-flops.

– 16 bits 16 flip-flops

33

APLICAÇÕES – CONTADORES

CONTADORES

Contador Assíncrono Crescente Módulo 8

Contador Assíncrono Decrescente Módulo 8

37

MEMÓRIA PRINCIPAL RELEMBRANDO ... FLIP-FLOP SR

MEMÓRIA PRINCIPAL

Sinal de seleção (select)

= 1 (seleciona)

= 0 (não seleciona)

Entrada (Input)

Valor a ser escrito

Sinal de habilitação da escrita (write)

=1 (escreve entrada )

=0 (apenas lê entrada)

Saída (output)

39

MEMÓRIA PRINCIPAL MEMÓRIA DO TIPO SELEÇÃO LINEAR

– CÉLULA BÁSICA DE MEMÓRIA COM 01 BIT (escrevendo valor 1)

ENTRADA = 1

SELECT = 1

1 1

0 1 1

Habilita a Escrita

(W) do valor de

entrada

WRITE = 1

SET

Q

/Q

40

MEMÓRIA PRINCIPAL MEMÓRIA DO TIPO SELEÇÃO LINEAR

– CÉLULA BÁSICA DE MEMÓRIA COM 01 BIT (escrevendo valor 0)

1 0

1 0 0

ENTRADA = 0

RESET

SELECT = 1

Habilita a Escrita

(W) do valor de

entrada

WRITE = 1

Q

/Q

41

MEMÓRIA PRINCIPAL MEMÓRIA DO TIPO SELEÇÃO LINEAR

– CÉLULA BÁSICA DE MEMÓRIA COM 01 BIT (manter o valor atual)

SELEÇÃO = 1

WRITE = 0

(ESCRITA NÃO

HABILITADA)

1 0

0 0 VALOR

MANTIDO

Q

/Q

42

MEMÓRIA PRINCIPAL MEMÓRIA DO TIPO SELEÇÃO LINEAR (célula com 12 bits)

3 bits

3 bits

3 bits

3 bits

Contador Assíncrono Decrescente Módulo 8

Endereço a ser

acessado na

memória

1024

células

10 bits