cms.ac.uma.escms.ac.uma.es/ujaldonmartinez/images/Documentos/... · §/¨ =?> ©«ª ¬ª ª :¯®...

� �� ! #"%$'&)(*�! ,+ -�./&�0*12�!3 4� 5.6�! %�*�718"%&)

Manuel Ujaldón MartínezDoctor en Ingeniería Informática

Profesor Titular de UniversidadDepartamento de Arquitectura de Computadores

Escuela Técnica Superior de Ingeniería InformáticaUniversidad de Málaga

Adjunct Associate ProfessorBiomedical Informatics Dept.

University Medical CenterOhio State University

Noviembre, 2006

Editorial Ciencia-3, S.L.

9 :<;�=?>A@)BDC

“Arquitectura del PC. 1400 cuestiones y problemas resueltos”

Autoedición, estilos, ilustraciones, maquetación y diseño de portada: Autor EImpresión y encuadernación: COFAS, S.A.

Depósito legal:Impreso en EspañaISBN: 84-95391-13-9Editorial Ciencia-3, S.L.C/ Comercio, 4. 28007 MadridTeléfonos: (91) 552 76 80 y (91) 552 86 17Fax: 91 501 57 01e-mail: [email protected]

cF

Manuel Ujaldón Martínez (2006)Reservados todos los derechos. Ni la totalidad ni parte de este libro puede reproducirse o transmi-tirse por ningún procedimiento electrónico o mecánico, incluyendo fotocopia, grabación magné-tica u óptica, o cualquier sistema de almacenamiento y recuperación de información, sin la previaautorización por escrito del titular del Copyright.

Los contenidos de este material están orientados a la formación académica del alumnado uni-versitario. El principal objetivo que el autor persigue con su publicación es el de facilitar su propialabor docente como Profesor Titular en la Escuela Técnica Superior de Ingeniería Informática dela Universidad de Málaga.

El autor estará encantado de recibir cualquier corrección o aportación por parte de docen-tes, estudiantes y lectores en general, para lo cual pueden utilizar libremente su dirección decorreo electrónico, GIHKJML'NMO'PIQKJSRUTVG'WXJYT[ZI\ . Futuras ediciones, mejoradas, revisadas y ampliadas seirán anunciando a través de nuestro servidor Web: ] http:// ^K^_^`TaJ2bMc'GedgfSZIRgf_GMbSJ_N_ZML8hARUTiR'OjW

kalnmpo6qsr[t%u%vxwzy_{}|~ox�[��oxw`o��_��mj��'yM��z�p��yS��u#��g{gyS��oxw��ra|�|�oxu#��rams�~oxw`�gr%w~�x��ox|�r ��¡�|�r%¢£�gr%�pox�[ram¤�'�}w��¡g��r%u#��~|�ox¡poi¥��g¦

§/¨ =?>�©«ª ¬ª ¨ ª�:¯®�°

Prefacio 1

Agradecimientos 2

Postdata 3

±)²´³2µ?¶¯²�·�±¤·´²¹¸)¶�º%±�²�»½¼¾¶�¿#·�À�»Á²´¶�¿5

1. Génesis y evolución 7

Historia del computador personal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Â2. Las magnitudes del procesador 9

Frecuencia de reloj . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÃTecnología de integración . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�ÅParalelismo a nivel de instrucción . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�ÆMemoria caché . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇpÈDualidad RISC-CISC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8ÉInstrucciones multimedia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ê2ÅUnidades funcionales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ê2ÇProblema de integración de chips (2002 - sobre PK2) . . . . . . . . . . . . . . . . . . . . . Ê8ÈProblema de paralelismo a nivel de instrucción (2002 - sobre estrellas y constelaciones) . Ê_ËProblema de parámetros eléctricos (2003 - sobre vientos y costa marítima) . . . . . . . . Ê_ÂProblema de paralelismo a nivel de instrucción (2004 - el procesador Natalia) . . . . . . È2ÅProblema de fabricación de chips (2005 - sobre motores, pilotos y circuitos) . . . . . . . . ÈKÇ

3. La quinta generación 45

El Pentium de Intel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÈKËÌ

Ì�Ì Í�ÎpÏpÐ ÑiÒUÓ_ÒxÎpÒiÔ�Õ�ÖEl Pentium MMX de Intel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . È_ÆEl K5 de AMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . È2Æ

4. La sexta generación 47

Generalidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÈMÂPentium Pro y sucesores en Intel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . È_ÃK6 y sucesores en AMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ËMÄComparativas arquitecturales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ë'Ç

5. La séptima generación 55

Generalidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ë2ËEl K7 de AMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ë2ÂEl Pentium 4 de Intel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÆSÄComparativa entre el K7 y el Pentium 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÆKÂComparativas arquitecturales en general . . . . . . . . . . . . . . . . . . . . . . . . . . . . Æ'ÃProblema de parámetros de séptima generación (2002 - sobre Decaomnium) . . . . . . . Â8ÇProblema sobre parámetros de caché (2002) . . . . . . . . . . . . . . . . . . . . . . . . . . ÂgÈProblema de velocidad e integración de chips (2004 - sobre cataratas) . . . . . . . . . . . ÂpÆ

6. La octava generación 79

Arquitecturas de 64 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÂpÃEl K8 de AMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÂpÃComparativas arquitecturales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . É'ÅControlador de memoria y bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÉIÄProblema de paralelismo en octava generación (2006 - sobre Fiesta Nacional) . . . . . . É2Ç

7. Procesadores gráficos 105

Las principales magnitudes de la GPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÅ2ËProgramación de la GPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�Å_Â

¿`¶�×*Ø*Ù�À«·Ú±¤·´²¹¸)¶�º µ?¶ÛµÜ»Á²´³2·�¿109

8. Memoria principal 111

Evolución . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä2Ä'ÄEtimología . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä2Ä�ÇJerarquía . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä'Ä�Ê

Í�ÎpÏpÐ ÑxÒ�Ó2ÒxÎpÒxÔÝÕgÖ Þ�Þ�ÞRefresco y controlador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä'Ä£ÈTiempo de respuesta y tiempo de ciclo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä'ÄgËFiabilidad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä2ÄjÆConexión a la placa base . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä'ÄgÂFormato . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä2ÄjÉVoltaje y autoconfiguración . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�Ç'ÅDescomposición . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�ÇMÄEntrelazado, concurrencia y subsistemas . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�Ç2ËArquitectura e interfaz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄgÇ8ÆParámetros de funcionalidad y rendimiento . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�Ê2ËEtiquetado y especificaciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÊ2ÆTecnologías emergentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÊ'ÆRelación entre la memoria y el procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÊKÂProblema sobre bancos y entrelazado (2002 - MyMemory) . . . . . . . . . . . . . . . . . . Ä�Ê'ÉProblema sobre módulos y latencias (2003 - Mortadelo y sus amigos) . . . . . . . . . . . ÄjÊ2ÃProblema sobre interoperabilidad (2004 - la empresa Golf) . . . . . . . . . . . . . . . . . ÄjÈIÄProblema sobre módulos, zócalos y buses (2005 - sobre príncipes y princesas) . . . . . . Ä£ÈKËDiez cuestiones generales con enunciado ordinal . . . . . . . . . . . . . . . . . . . . . . . ÄjÆIÄ

9. Memoria caché 163

Constitución interna . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÆ2ÊRendimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÆ8ÈDiseños comerciales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�Æ2ËOrganizacion en líneas y conjuntos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÆ2Æ

10. Memoria de vídeo 169

Diferencias respecto a memoria principal y caché . . . . . . . . . . . . . . . . . . . . . . . ÄjÆ2ÃParámetros de funcionalidad y rendimiento . . . . . . . . . . . . . . . . . . . . . . . . . . ÄpÂKÄ

¸)¶¯²´¼)¶¯²�·ß±¤·´²¹¸)¶�º6àáØ�¿`¶�¿173

11. Conceptos generales de buses 175

La jerarquía de buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄpÂ8ËLos protagonistas del bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄgÂ8ÆEl bus local del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄgÂ2Â

Ìãâ Í�ÎpÏpÐ ÑiÒUÓ_ÒxÎpÒiÔ�Õ�ÖEl bus de expansión . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄpÂpÉ

12. El bus gráfico 181

AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÉIÄPCI-Express . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�É'Ê

13. Buses de disco 185

El bus IDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�É2ËEl bus SCSI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�É'Æ

14. Buses serie multimedia 187

Precursores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÉKÂEl bus USB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�É_ÂEl bus Fire Wire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�É'Ã

15. Comparativa entre buses 191

Variantes más conocidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�ÃSÄVariantes menos conocidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�Ã'Ê

¼¾Ø�·´²¹¸¤·�±�·´²¹¸)¶¾º ±)ä�·�¼¾·�¿àá·�¿å¶195

16. Los elementos que componen la placa base 197

Generalidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÄjÃKÂElementos pasivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ä�Ã'ÃRelojes, osciladores y multiplicadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Å2ÇControladores de reloj (PLL, PIT y RTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Å'ÈEl entorno del procesador: Zocalo, regulador y bus . . . . . . . . . . . . . . . . . . . . . . Ç8Å_ËEl entorno de la memoria: Zócalo, controlador y tag . . . . . . . . . . . . . . . . . . . . . Ç'Å_ÂEl firmware: BIOS, CMOS y jumpers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Å'É

17. El juego de chips 211

Generalidades y funcionalidad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇMÄ'ÄEvolución generacional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇMÄjÊModelos comerciales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇSÄ�Ë

18. Formatos y estándares de placas base 219

Í�ÎpÏpÐ ÑxÒ�Ó2ÒxÎpÒxÔÝÕgÖ æGeneralidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇSÄjÃUbicación de componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'Ç'ÅEvolución . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç2Ç8ÊCaracterización . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç2ÇpÈ

ç Ø�³_Ù�¸�·�±�·´²¹¸)¶¾º6µÜ»èÙ�¸�·´éå¶êÀ�¶Ûäë±Á¼227

19. Adquisición de componentes 229

Cómo, dónde y cuándo comprar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'Ç'ÃQué comprar: Carcasa y placa base . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'ÊSÄQué comprar: Fuente de alimentación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ê_ÇQué comprar: Disipación térmica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ê8ÈQué comprar: Monitores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ê'Æ

20. Las piezas del montaje y sus riesgos eléctricos 239

Elementos pasivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ê'ÃRiesgos y cómo evitarlos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇpÈ_Å

21. El montaje paso a paso 243

Preliminares . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8È2ÊDesmonte de la carcasa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8È'ÈInserción del procesador en su zócalo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇpÈ2ÈIncorporación del disipador de calor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇpÈKËInserción de los módulos de memoria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8È2ÆIncorporación de los discos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÇpÈMÂFijación de la placa base a la lámina de la carcasa . . . . . . . . . . . . . . . . . . . . . . . ÇpÈKÂInserción y dotación de corriente de la placa base . . . . . . . . . . . . . . . . . . . . . . . ÇpÈ_ÃTipos de tarjetas y su conexión al equipo . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'Ë'ÅAcoplamiento de LED y conectores externos . . . . . . . . . . . . . . . . . . . . . . . . . Ç2Ë8ÅConsideraciones globales del proceso de montaje . . . . . . . . . . . . . . . . . . . . . . . Ç2ËMÄ

¿`¶¯ì*¸¤·Ú±¤·´²¹¸)¶�º�¼Á»èÙ�í�³S×�Ø*²´·�¼)³M»èÙîÀ�¶Ûäï±á¼253

22. La capa firmware del sistema (BIOS) 255

Generalidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç2Ë'Ë

â�Ì Í�ÎpÏpÐ ÑiÒUÓ_ÒxÎpÒiÔ�Õ�ÖBIOS autoconfigurables: Plug & Play . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'Ë'ÆBIOS actualizables: Tecnología Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'Ë2ÂSistemas con doble BIOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç2Ë8ÉBIOS secundarias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç2Ë8ÃElementos ligados a la BIOS: RAM-CMOS y pila . . . . . . . . . . . . . . . . . . . . . . . Ç8Æ2ÅFunciones de la BIOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'Æ2ÇLa secuencia de arranque del PC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'Æ2Ë

23. Los menús de configuración del sistema (Setup) 273

Generalidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç2Â8ÊEntrada en los menús de configuración . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç2ÂpÈParámetros y opciones de configuración . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç2Â'Ë

¿`¶ð±¾¸�³_µñ·�±�·´²¹¸�¶�º%²´¶¯±�·´²´·�¼)³M»èÙÚòî·ôó*¶ð²´³_·�¿283

24. Prevención de averías y mantenimiento del sistema 285

Prevención de averías . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç'É2ËMantenimiento del sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8É'Æ

25. Diagnóstico y reparación de averías 289

Negligencias del proceso de montaje . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8É2ÃReparaciones ligadas al sistema de vídeo . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ã'ÅSíntomas ligados a la secuencia de arranque . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8ÃSÄSíntomas ligados a los periféricos y al Setup . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ã_ÇLocalización de averías tras la emisión de pitidos . . . . . . . . . . . . . . . . . . . . . . . Ç8Ã'ÈActuaciones frente a sobrecalentamientos . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ã8ÈAnomalías del firmware y el sistema operativo . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ã2Æ

Í�ÎpÏpÐ ÑxÒ�Ó2ÒxÎpÒxÔÝÕgÖ æAÞ�Þ

¿6»èä�Ø�¼)³S»èÙ�·´²´³M»299

Capítulo 1. Génesis y evolución . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ç8Ã2ÃCapítulo 2. Las magnitudes del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . Ê'Å2ÅCapítulo 3. La quinta generación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ê2Ç8ÈCapítulo 4. La sexta generación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ê2Ç'ËCapítulo 5. La séptima generación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ê'Ê2ÅCapítulo 6. La octava generación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ê8È2ÈCapítulo 7. Procesadores gráficos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ê'Æ'ÊCapítulo 8. Memoria principal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ê'Æ_ËCapítulo 9. Memoria caché . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . È2Å2ËCapítulo 10. Memoria de vídeo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . È2ÅKÂCapítulo 11. Conceptos generales de buses . . . . . . . . . . . . . . . . . . . . . . . . . . ÈIÄ�ÅCapítulo 12. El bus gráfico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÈIÄgÇCapítulo 13. Buses de disco . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÈIÄ�ËCapítulo 14. Buses serie multimedia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÈIÄ�ÆCapítulo 15. Comparativa entre buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ÈIÄpÂCapítulo 16. Los elementos que componen la placa base . . . . . . . . . . . . . . . . . . . ÈAÄjÉCapítulo 17. El juego de chips . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . È_Ç_ÂCapítulo 18. Formatos y estándares de placas base . . . . . . . . . . . . . . . . . . . . . . È2ÊIÄCapítulo 19. Adquisición de componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . È_Ê2ËCapítulo 20. Las piezas del montaje y sus riesgos eléctricos . . . . . . . . . . . . . . . . . È'ÈAÄCapítulo 21. El montaje paso a paso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . È'È_ÊCapítulo 22. La capa firmware del sistema (BIOS) . . . . . . . . . . . . . . . . . . . . . . . È'È_ÃCapítulo 23. Los menús de configuración del sistema (Setup) . . . . . . . . . . . . . . . . ÈKË8ÃCapítulo 24. Prevención y mantenimiento del sistema . . . . . . . . . . . . . . . . . . . . È_Æ8ÈCapítulo 25. Diagnóstico y reparación de averías . . . . . . . . . . . . . . . . . . . . . . . È2Æ2Æ

â�Ì�Ì�Ì Í�ÎpÏpÐ ÑiÒUÓ_ÒxÎpÒiÔ�Õ�Ö

õ ÔöÒ}÷�Õ�ÑxÐ ø ù

ú :<ªáû�®�©´>nB

Desde el año 1997 llevamos impartiendo la asignatura optativa Configuración de Equipos In-formáticos en el Departamento de Arquitectura de Computadores de la Universidad de Málaga.Durante todo este tiempo, unos 3.000 alumnos de las ingenierías en informática y telecomunica-ciones en sus ciclos formativos medio y superior han querido compartir sus inquietudes y cono-cimientos con nosotros. La recopilación de cuestiones y problemas resueltos que presentamos eneste libro ha sido extraída de la confección de pruebas de examen de dicha experiencia docente,así como de numerosas disertaciones que fueron aconteciendo espontáneamente en clase.

Junto a preguntas sueltas, el lector encontrará una serie de problemas o supuestos prácticos queinventamos tratando de recrear fielmente las características de los modelos comerciales, pero conlos que pudimos abstraernos de su excesiva complejidad. Tratamos así de delimitar sus rasgosal ámbito en el que nos interesaba centrar nuestro cuestionario, acotando un diseño real con unaréplica ficticia confeccionada a la carta, y que nos permitiese ser más incisivos en aquellos aspectosque ocuparon más tiempo de discusión durante las tertulias de clase.

La elaboración de cuestiones y problemas de examen ha supuesto para mí uno de los ejerciciosde mayor responsabilidad en mi labor docente, aunque también un continuo estímulo y desafío.Una vez escrita cada pregunta, pasaba su primer control de calidad en las pruebas de examen;posteriormente, era validada mediante el análisis estadístico de los resultados; finalmente, pasabala criba de la revisión de exámenes, donde el alumno tenía la oportunidad de rebatir nuestrosargumentos confrontándolos con los suyos.

Habiendo corregido por este procedimiento más de 10.000 cuestionarios de examen, muchascuestiones se han quedado en el camino, pero aquellas que pasaron estos tres filtros, se ganaronel derecho propio a pertenecer a este libro. Ahora bien, esto no significa que no haya cuestionesmejorables, y otras que admitan rectificaciones. Yo mismo me he encontrado con algunas sorpre-sas en una última lectura del conjunto ü , y seguro que nuestros lectores también encontrarán lassuyas. A ellos quiero dirigirme para animarles a mejorar la calidad de estos cuestionarios, agra-deciendo de antemano cualquier tipo de aportación o rectificación que quieran hacerme llegar através de mi dirección de correo electrónico, GIHKJML'NMO'PIQKJSRUTVG'WXJYT[ZI\ .

Por lo demás, espero que todo este material le sea útil para fines docentes si su gremio es laenseñanza, o para fines formativos si se encuentra inmerso en algún ciclo de estudios de ámbitotecnológico. El resto consiste en disfrutar con el reto que plantea cada cuestión, para que le re-conforte en caso de acertar, pero sobre todo, para que no desdeñe su didáctica en el supuesto deerrar. Así las habrá acertado todas.

ý � mþraw��~råw~r[m£��g�gy2�g|�raw��~r`oi�~r[mg�[��ÿ}m�ox�Io��g�6r[m�¢£�gr�w~r�� }|�uå�g��o#�aox�po6��|�r[{}�gms�Vo�yK�poi�~� ¢£�gr`�g|�r[�ar[�gr%o%�aox�po6r[m£�gmg�[��ox�g�gy�'�}|�¢£�grox��{}�gmpoxwn�a��raw��~��}m�raw�r[m£qsrö¥�ra�[r[m�u%ox�'�%��o�qsr[|��{}��mg�}wVo`r qs�}��g�[��ÿ}m/��r[�[mg�}��ÿ}{}��ao`��oxwn�gox�ar �ãox��wVoxw��gr �gm/o��g�`�pox|�o`�x��|��g¦

� � Ó2ÔÝÕgÏpÒxÑiÐ �%Ð ÒxÎ��öø��

¬ :Û®�=ïª´©´>� >�ª ¨ @�BDC

Aunque todos mis libros pertenecen en realidad al colectivo de mi alumnado, es éste el que másdebieran sentir como suyo. Muchas de las cuestiones aquí recopiladas han partido de sus mentesinquietas, y tras ser resueltas en clase, quedaron impresas en mi retina el tiempo suficiente comopara poder darles la forma en que aquí se presentan.

Es gracias a este colectivo que este material docente se encuentra plagado de preguntas inte-ligentes, sagaces, sorprendentes, ... Y las que partieron de mi cabeza, fueron notablemente me-joradas desde su crítica constructiva. Por mi parte, aparte de reiterar el agradecimiento a todosaquellos que me ayudaron, asumir las imperfecciones de un material del que soy principal res-ponsable.

Para la próxima edición de esta colección, tus preguntas y aportaciones también estarán inclui-das aquí.

õ ø��Ï�Õ �öÕ �

ú BDC!@)= ®�@á®

El solucionario de este libro hace continuas referencias a conceptos y explicaciones que engro-san el manual teórico de clase, actualmente en fase de remodelación. En su última edición de 2003,“Arquitectura del PC” se extendía por encima de las 1.500 páginas, dando cabida a 36 capítulosdesglosados en cinco volúmenes:

1. Microprocesadores.

2. La información: Memorias y buses.

3. La estructura: Placas base y montaje del PC.

4. El taller: Configuración y diagnóstico de averías.

5. Los chips: Variables externas y estructura interna (volumen no impreso; de descarga gratuitaen nuestra Web, ] http:// ^K^_^`TaJ2bMc'GedgfSZIRgf_GMbSJ_NKZMLphXR�TxR8O�W ).

Para la próxima edición del libro, vamos a ser más concisos. Estamos reescribiendo la primeramitad del libro, que es la más perecedera. Bajo el nombre Arquitectura del PC. Componentes,incluirá procesadores, memorias, buses y placas base. La segunda mitad, Arquitectura del PC.El taller, comprenderá el montaje, la configuración y el diagnóstico de averías, y puesto que aúnpermanece vigente, esperará a ser renovada más adelante. Esta parte la hemos excluido del te-mario de la asignatura, incluyendo sus contenidos dentro de la oferta de cursos de verano de laUniversidad de Málaga (] http:// �SZ'P��Xd��MbSZTaJSRUTVG'WXJYTaZS\��MRgG_b \'OM\��Sd�PKNMZ��T �Kf8W L ).

Arquitectura del PC. Componentes será nuestro nuevo material de clase. Un solo libro quefagocitará dos volúmenes y medio, pero que a pesar de ello, va a adelgazar bastante. Primero,porque ya no tendrá los extensos cuestionarios de antaño (que para eso están aquí), y segundo,porque toda la información de generaciones pasadas de procesadores, memorias, buses, etc, secompilarán por separado en un archivo PDF que colgaremos de nuestra Web para su descargagratuita. El nuevo temario de clase pretende así ser más incisivo y vanguardista, solapándosemuy poco con el actual, e incorporando procesadores multi-core, tecnologías de bajo consumopara portátiles, memorias DDR3 y DDR4, buses inalámbricos, PCI-express, placas base de doblecanal, formato BTX, ... El libro tendrá unas 500 páginas a todo color, y será nuestro referentebibliográfico a partir del curso académico 2007/2008. Según vayamos conociendo más detallessobre su lanzamiento, los colocaremos en nuestra Web, ] http:// ^_^K^`TaJ2bKc2GedgfSZSRpf_GMbSJ2NKZML8hARUTiR8OgW ;si el lector quiere que le notifiquemos el evento, allí también encontrará la posibilidad de dejarnossu correo electrónico para tal fin, así como la de descargarse toda la información complementariaque hemos mencionado.

! õ ø��Ï�Õ �öÕ

"$#&%�')(*#,+-".+/#102(&3�"*#54567($8�+/9:4;#,($8 <

PRIMERA PARTE

PROCESADORES

= "*#&%�')(*#,+>"?+,#102(13�"*#54567(�8�+/9@4;#1(�8

Capıtulo 1A ; ¨ ª½CÛ>nC B ªDC B °�E?©´>*F ¨

GIHKJ$LNM)O?HKPRQTSVUXW5MZY\[^]_LNP`QTM)Oa[bSVOcJ$MZdePTU

f(2002) ¿Qué investigador jugó un papel

relevante en los dos puntales clave del desa-rrollo tecnológico que culminaron con el naci-miento del PC en Agosto de 1981?

g Jack Kilby: El transistor y el circuito inte-grado.hRobert Noyce: El circuito integrado y elmicroprocesador.

i Gordon Moore: El microprocesador y lassucesivas escalas de integración.jFederico Faggin: El 4004 y el Z80.

k(2002) ¿Quién está considerado desde los

años 70 como el precursor de los entornos deventanas e iconos en el entorno PC tal y comose conocen en Windows?g Alan Kay, director científico del Palo Alto

Research Center.hBill Gates, fundador de Microsoft.

i Gary Kildall, fundador de Digital Re-search.jSteve Wozniak, fundador de Apple Com-puter.

l(2002) ¿Cuál es el primer computador de

propósito general de la historia?

g El IBM PC.

hEl Apple Macintosh.

i El Busicom.

jEl ENIAC.

m(2002) ¿Qué dispositivo desencadenó la

aparición del microprocesador?

g Un mainframe.

hUna calculadora.

i Una memoria estática.

jUn lector de tarjetas perforadas.

n(2002) ¿En qué marco temporal se suce-

den las distintas generaciones de computado-res?

Â

o prqtsvu w�xty z ù|{.}2~��v�� :�� z�y xv� � ��g En la década de los 40 la primera, en los

50 la segunda, en los 60 la tercera, en los70 la cuarta, en los 80 la quinta, en los 90la sexta y en la década actual la séptima.hLo anterior sólo es correcto hasta la cuartageneración.i Lo anterior sólo es correcto hasta la cuar-ta generación, y además, en las dos déca-das siguientes se suceden seis generacio-nes de microprocesadores.jTodo es incorrecto, ya que nuestro puntode partida, el primer PC, aparece en 1980.

�(2002) ¿Qué generación de computado-

res se origina con la llegada del circuito inte-grado o chip?

g La segunda, ya que aparece en esa déca-da.hLa tercera, ya que no se aplica de formaextendida hasta la década siguiente.i La cuarta, ya que su desarrollo no tienelugar en la industria informática hasta ladécada de los 70 en que entra en escenael microprocesador.jTodas a partir de la cuarta, lo que ha pro-vocado la existencia de subgeneraciones.

�(2006) ¿Qué famoso computador vió la

luz en 1975 ofreciendo conjuntamente un pro-cesador 8080 de Intel y un sistema operativoCP/M junto con el panel frontal, la fuente dealimentación y la carcasa?

g Altair.h

Spectrum.

i Z80.j

Zilog.

�(2006) ¿Cuántos transistores tenía el pri-

mer procesador 8086 de Intel?

g 2.900.h

29.000.i 290.000j

2.900.000

�(2006) ¿Qué procesador dispone por pri-

mera vez de buses de datos y direcciones de32 bits?

g 80386 de Intel.h

68020 de Motorola.i 80486 de Intel.j

68000 de Motorola.

fN�(2006) ¿Qué chip procesador de Intel in-

cluye por primera vez un coprocesador mate-mático integrado para cálculos de punto flo-tante (FPU)?

g El 80296.h

El 80386.i El 80486.j

El Pentium.

Capıtulo 2� ® C ® ¬ ¨ > @�E?=ïª«C =ïª�°��?:ôB ©½ª½C�®�=ïB :

�bO�S@W_]eS�dVW@H�P�QTS�OcSVU�M1�

f&f(2001) La magnitud que mide la veloci-

dad de un microprocesador es

g La frecuencia.h

La tecnología de integración.i El paralelismo a nivel de instrucción.j

El conjunto de instrucciones.

f*k(2001) La señal de reloj emitida desde el

oscilador de cuarzo de un PC llega al procesa-dor en forma de ondag Senoidal, analógica, periódica y síncrona.h

Continua, nanocíclica, periódica y asín-crona.i Cuadrada, digital, periódica y síncrona.

jEléctrica, digital, acíclica y síncrona.

f*l(2005) Ordena los siguientes elementos

en el orden en que intervienen en la señal dereloj desde su nacimiento hasta su aceptaciónpor el microprocesador

g Multiplicador de frecuencia, oscilador decuarzo, circuito PLL.

hMultiplicador de frecuencia, circuito PLL,oscilador de cuarzo.i Oscilador de cuarzo, multiplicador de fre-cuencia, circuito PLL.jOscilador de cuarzo, circuito PLL, multi-plicador de frecuencia.

f7m(2001) El ciclo de reloj de un procesador

es

g La magnitud inversa de su frecuencia dereloj.

hEl máximo tiempo de que dispone pa-ra realizar una operación atómica, ya seaconcurrentemente con otras o no.i Inferior a 1 nanosegundo en los micropro-cesadores actuales.jLas tres respuestas anteriores son correc-tas.

f*n(2001) El período de la señal de reloj de

un microprocesador actual delimita

g El tiempo que tarda en ejecutar completa-mente una instrucción máquina.

Ã

�|� prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡h

El tiempo que tarda en ejecutar parcial-mente una instrucción máquina.i El tiempo que tarda en ejecutar parcial ototalmente una instrucción máquina.jEl tiempo que tarda en ejecutar parcial ototalmente varias instrucciones máquinasimultáneamente.

f*�(1997) ¿Cuál de las siguientes afirmacio-

nes acerca de la frecuencia de un microproce-sador es correcta?g “Un computador siempre es más rápido

si aumentamos la frecuencia de reloj desu microprocesador y sigue funcionandocorrectamente”.h“Un computador cuyo microprocesadorfunciona a una frecuencia mayor que elde otro computador es siempre más rápi-do que éste”.i “La frecuencia en MHz es siempre lamagnitud que mejor refleja la prestezacon que un microprocesador ejecuta undeterminado programa”.j“La ejecución de un programa sobre unmicroprocesador de una frecuencia de-terminada puede bloquearse si ésta últi-

ma se ralentiza hasta la mitad de su valororiginal”.

f �(1999) Ante el diseño de un microproce-

sador que está condenado a funcionar a bajafrecuencia, ¿Cómo suplirías la falta de veloci-dad?

g Aumentando el número de unidades fun-cionales e implementando superescalari-dad.hAcelerando la caché interna.

i Incorporando un sistema de refrigeraciónmás eficiente.jAñadiendo más memoria.

f*�(1999) En la sobreaceleración del sistema,

¿Qué parámetros juegan en nuestra contra?

g A nivel hardware, el tiempo de vida delos circuitos y su temperatura.

hA nivel software, la fiabilidad del sistema.

i Los dos anteriores.j

Ninguno de los anteriores.

£¤S@W_deM¥U�M�¦)§ P�QTSRH d_LNS:¦¥O�PVW@H�¨Zd

f*�(2002) Entre un procesador de primera y

quinta generación, el número de transistoresutilizado en el diseño se ha multiplicado deforma aproximada por un factor...

g Diez.h

Cien.i Mil.j

Diez mil.

k;�(2005) ¿Cuál de las siguientes implicacio-

nes es correcta para las variables eléctricas deun chip?

g Si reducimos la anchura de puerta deltransistor, éste será más rápido, y por tan-to, susceptible de trabajar a una mayorfrecuencia.hSi reducimos la anchura de puerta deltransistor, el chip resultante consumirámenos energía, y por tanto, será suscep-tible de trabajar a inferior voltaje.

0�©�ª «�¬v®¬�¯|°²±e³�©,´µ«.¶�©�¯ ·�±|ª�´²¸�« ùjùi Las dos respuestas anteriores son correc-

tas.jNinguna de las respuestas anteriores soncorrectas.

k5f(2005) ¿Cuál de las siguientes implicacio-

nes es correcta para las variables eléctricas deun chip?

g A mayor frecuencia, menor distancia deintegración.

hA menor distancia de integración, meno-res necesidades de alimentación (consu-mo).i A mayor frecuencia, menores necesida-des de alimentación (consumo).jLas tres respuestas anteriores son correc-tas.

k&k(2000) De entre los siguientes silogismos,

¿Cuál de ellos es falso?g Si subimos el voltaje a un microprocesa-

dor, aumenta su temperatura.h

Si reducimos las micras a que se integransus transistores, disminuirá su tempera-tura.i Si desconectamos las unidades funciona-les que no estén siendo utilizadas en ca-da momento (por ejemplo, la Unidad dePunto Flotante), disminuirá la tempera-tura del conjunto.

jNinguno, todos son verdaderos.

k&l(1999) El disipador de calor del micro-

procesador

g Le inyecta frío.h

Le proporciona aire fresco.i Succiona su exceso de calor.j

Permite su sobreaceleración.

k�m(2004) El retardo en la propagación de se-

ñales eléctricas dentro de un chip es uno delos aspectos que más limita la consecución deelevadas frecuencias en los diseños actuales.¿Cuál sería la geometría 3D ideal para un chipsuponiendo que los transistores fuesen apila-bles?g Un cilindro.h

Un cubo.i Una esfera.j

Un prisma rectangular, mejor cuanto másalargado.

k&n(2004) Un amigo nos comenta que acaba

de ver un chip tridimensional (pongamos cú-bico) fabricado con silicio y distancia de inte-gración de 90 nm. ¿Qué argumento utilizaríaspara refutarle?

g El chip acumularía tanto calor en su nú-cleo que haría inviable su realizaciónhardware.hSus transistores no son apilables, y portanto, sólo pueden disponerse en un es-pacio 2D.i Los transistores admiten una disposición3D, pero sus interconexiones metálicas,no.jEl problema no es de los transistores ni desus interconexiones, sino del patillaje ex-terno.

k&�(2004) Un chip disipa calor

g En los transistores MOS, al conmutar de1 a 0. Por tanto, se calienta más a mayorfrecuencia.hSólo en las capas de metalización, funda-mentalmente por pérdidas ¹�º5»v¼ .i En los dos casos anteriores.

jSólo cuando se encuentra operativo. Si elPC se encuentra en el estado de Stand-By,sus chips no disipan calor alguno.

�|� prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡k �

(2005) ¿Existen gradientes de temperatu-ra en el área de integración del procesador?

g No, porque todos los transistores se inte-gran a la misma distancia de integración,y por tanto, el calor que disipan es el mis-mo, repartiéndose éste de manera unifor-me por toda la superficie.

hNo, porque el voltaje de entrada al proce-sador es el mismo para todo el chip.

i Sí, porque existen zonas donde los tran-sistores pueden estar más apiñados queen otras, y zonas donde los transistorespueden trabajar a una mayor frecuenciaque otras.

jSí, porque existen zonas donde los tran-sistores pueden estar más apiñados queen otras, aunque no existen zonas don-de los transistores puedan trabajar a unamayor frecuencia que otras.

k&�(2005) Un procesador se calienta menos

cuanto

g Menor es su voltaje y menor es el patillajeque dedica a la distribución de su alimen-tación.hMenor es su voltaje y mayor es el patillajeque dedica a la distribución de su alimen-tación.i Mayor es su voltaje y menor es el patillajeque dedica a la distribución de su alimen-tación.jMayor es su voltaje y mayor es el patillajeque dedica a la distribución de su alimen-tación.

k&�(2001) ¿Qué material es el más apropia-

do para interconectar los transistores dentrode un microprocesador de octava generación?

g Aluminio (Al)h

Cobre (Cu)i Silicio (Si)

jArseniuro de Galio (GaAs)

l;�(2005) Cuando aumentamos el número

de capas de metal que se estratifican entre elsilicio y el plato térmico del chip de un micro-procesador

g Reducimos su coste de fabricación y disi-pación de calor.

hReducimos su coste de fabricación y au-mentamos su disipación de calor.

i Aumentamos su coste de fabricación y re-ducimos su disipación de calor.

jAumentamos su coste de fabricación y di-sipación de calor.

l5f(2004) El número de capas de metaliza-

ción que interconectan a los transistores de unchip actual oscila entre 7 y 10. ¿Influye este va-lor de alguna forma en el calentamiento delchip para un mismo diseño arquitectural?

g Sí, el chip con 10 capas se calienta más.h

Sí, el chip con 10 capas se calienta menos.i Sí, pero sólo a través de la frecuencia. Au-

mentando la frecuencia, una fabricacióncon 10 capas amplifica más la generaciónde calor que una fabricación con 7 capas.

jNo.

l&k(2006) Clasifica los materiales que cons-

tituyen un procesador atendiendo a la funciónque desempeñan en el producto comercial

g Semiconductor: Conmutación de estado;Metal: Distribución energética; Cerámi-ca: Difusión térmica.hSemiconductor: Disipación energética;Metal: Disipación energética; Cerámica:Disipación térmica.

i Semiconductor: Distribución elétrica; Me-tal: Distribución energética; Cerámica:Distribución térmica.

0�©�ª «�¬v®¬�¯|°²±e³�©,´µ«.¶�©�¯ ·�±|ª�´²¸�« ù��j

Semiconductor: Conmutación de estado;Metal: Distribución térmica; Cerámica:Difusión energética.

l&l(2001) ¿Qué magnitud de un microproce-

sador es mejor cuanto más bajo es su valor?

g La frecuencia.h

La tecnología de integración.i El paralelismo a nivel de instrucción.j

El tamaño de la memoria caché integrada.

l�m(2001) Cuando decimos que un micro-

procesador se fabrica con tecnología de inte-gración de 0.13 micras, queremos reflejar que

g Se compone de transistores cuya anchurade puerta es de 0.13 micras.

hUtiliza tecnología de semiconductorescon distancias de integración para laspuertas de sus transistores de 0.13 mi-cras.i 0.13 micras es la mínima resolución de lamaquinaria responsable de integrar suscircuitos mediante técnicas de litografía.

jLas tres respuestas anteriores son correc-tas.

l&n(2001) Queremos construir un micropro-

cesador que sea a la vez más rápido y más ba-rato. ¿Cuál de las siguientes cuatro bazas uti-lizarías?g Una ampliación de la caché L2.h

Una reducción en la distancia de integra-ción de sus transistores constituyentes.

i Un mayor grado de superescalaridad.j

Un conjunto de instrucciones más amplio.

l&�(2000) ¿Qué parámetro del microproce-

sador evolucionó con mayor rapidez durantela década de los 90?

g La tecnología de integración (micras).

hLa frecuencia de reloj (MHz).

i El tamaño de la caché L1.

jEl número de transistores.

l �(2000) ¿Cuál de las siguientes implicacio-

nes es cierta con respecto a la integración deun microprocesador?

g A menor número de componentes, mayorfrecuencia de reloj.

hA mayor calidad de integración, mayorvoltaje de alimentación.

i A mayor número de transistores, mayorfuncionalidad en las operaciones atómi-cas del microprocesador.

jSólo dos de las anteriores son ciertas.

l&�(2005) ¿Cuál de las siguientes implicacio-

nes es correcta?

g Si reducimos el voltaje de un procesador,disminuye la potencia disipada.

hSi disminuye la potencia disipada, des-ciende la temperatura del chip.

i Si reducimos el voltaje de un procesador,desciende la temperatura del chip.

jLas tres implicaciones son correctas.

l&�(2005) Permaneciendo constantes todos

los parámetros de fabricación que no se men-cionan explícitamente a continuación, ¿Cuálde los siguientes razonamientos es falso?

g Si aumentamos el número de transistoresdel chip, aumenta el área de integraciónde éste.hSi aumentamos el diámetro de la oblea,aumenta el área de integración de ésta.

� ! prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡i Si ha aumentado el número de chips para

una misma oblea es porque se ha reduci-do el área de integración de los chips.

jNinguno. Todas las implicaciones ante-riores son verdaderas.

m1�(2005) ¿Son iguales todos los chips que

componen una misma oblea?

g No. Suelen combinarse diferentes arqui-tecturas. Por ejemplo, Pentium III conPentium 4.hNo. Suelen combinarse diferentes mode-los. Por ejemplo, Pentium 4 Willamettecon Pentium 4 Northwood, por ejemplo.

i No. Suelen combinarse Pentium 4 North-wood de diferentes precios, ya que al fi-nal pueden terminar vendiéndose a fre-cuencias diferentes e incluso algunos de-secharse.jSí. Todos son exactamente iguales encomposición y velocidad.

m½f(2006) Un nuevo stepping para el proce-

so de fabricación de un procesador en el con-texto de la séptima generación supone

g Un cambio de zócalo para el modelo co-mercial que se deriva de él.

hUn cambio en el diámetro de las obleasutilizadas en el proceso de producción.

i Una nueva distancia de integración parasus transistores.jUna supuesta mejora dentro de una mis-ma distancia de integración, como porejemplo, la incorporación de una capa demetalización adicional para sus interco-nexiones metálicas.

m,k(2005) ¿Qué distancia de integración no

veremos para la tecnología de silicio antes de2010?

g 0.002 micras, porque la anchura de lapuerta del transistor representa apenas150 átomos de silicio, y el material pier-de su consistencia.h20 nanómetros, porque la anchura de lapuerta del transistor representa apenas150 átomos de silicio, y el material pier-de su consistencia.i 20 nanómetros, porque no dispondremospara esa fecha de la maquinaria de lito-grafía capaz de integrar a esa resolución.jLas dos respuestas anteriores son correc-tas.

m,l(2000) ¿Qué fabricante fue el primero en

utilizar la tecnología de integración de 0.18micras en un microprocesador comercial?g Digital, con el Alpha 21264 a 600 MHz.h

IBM, con el Power PC 750 a 300 MHz.i Silicon Graphics, con el R10000.j

Intel, con el Merced ó Itanium.

m&m(2001) ¿Qué beneficios reporta la integra-

ción de un mismo modelo de microprocesadorcon transistores de 0.13 micras en lugar de ha-cerlo con otros de 0.18 micras?g Se calentará menos.h

Podremos bajarle el voltaje.i Tendrá un área de integración inferior.j

Muchos, y los tres anteriores son buenosejemplos.

m,n(2002) ¿Qué beneficios presenta la reduc-

ción de la distancia de integración en los tran-sistores de un chip desde las 0.18 hasta las 0.13micras?g Menor coste en silicio por transistor.h

Cachés integradas más rápidas.i Voltajes más reducidos, y por tanto, tem-

peraturas más bajas y frecuencias más al-tas.

0�©�ª «�¬v®¬�¯|°²±e³�©,´µ«.¶�©�¯ ·�±|ª�´²¸�« ù <j

Todas las anteriores.

m,�(2002) ¿Cuál de las siguientes cuatro va-

riables puede aprovechar en mayor medidauna reducción en la distancia de integraciónde los transistores constituyentes de un micro-procesador?

g El voltaje.h

La frecuencia.i La temperatura.j

El número de transistores.

m �(2001) ¿Qué razón puede justificar la asi-

duidad con la que nuevas arquitecturas irrum-pen en el mercado al final del período de vi-gencia de una determinada tecnología de in-tegración? (por ejemplo, el Pentium vió la luzal final de la integración a 0.8 micras, el K7 alfinal de las 0.25 micras y el Pentium 4 al finalde las 0.18 micras)g Para las nuevas arquitecturas, tiene la

ventaja de que enseguida llega un nuevoproceso de fabricación que permite dedi-car un mayor número de transistores amejorar las principales carencias mostra-das durante el proceso inicial de rodaje.hPorque nueva arquitectura y nueva inte-gración representan demasiadas innova-ciones para ser acometidas conjuntamen-te. Es mejor validad primero un nuevoproceso de fabricación sobre un arqui-tectura ya consolidada, y una vez refina-do éste, emplearlo en la construcción dechips más innovadores.i Las dos respuestas anteriores son correc-tas.

jNinguna de las dos respuestas anterioreses correcta.

m,�(2005) Sean dos chips A y B de idéntico

área de integración CMOS. ¿Es posible que Bcontenga tres veces más transistores que A?

g Sí, porque no todos los transistores ocu-pan el mismo espacio cuando se integranen silicio.hSí, siempre que el proceso de fabricaciónpara B se realice a una menor distancia deintegración. En caso de que ambos com-partan la maquinaria de fabricación, noes posible.

i Las dos respuestas anteriores son correc-tas.jNo.

m,�(2005) Supongamos que B contiene tres

veces más transistores que A. ¿Qué podemosdecir acerca de las capas de metalización deambos chips?

g Son idénticas, puesto que su área de inte-gración es la misma.

hB tendrá en la mayoría de los casos máslíneas de interconexión, ya que al dispo-ner de una mayor población de transisto-res, sus necesidades de comunicación se-rán también superiores.

i Las líneas de interconexión de B serán entodos los casos tres veces más numerosasque las de A.

jNada, mientras no conozcamos la distan-cia de integración en ambos casos.

�|= prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡

¾¿PeO�PbUKS`U�HKJ/YÀMÁPÂdTHKÃ:S`UXQTS�H�deJ$L;Or]VWÄW_HK¨Zd

n;�(2001) ¿Cómo compensarías la ausencia

de una frecuencia de reloj elevada en el diseñode un microprocesador?

g Aumentando el paralelismo a nivel deinstrucción.hIncrementando el tamaño de la memoriacaché integrada.

i Con un conjunto de instrucciones máscomplejo.

jCon un conjunto de instrucciones máscompleto.

n5f(2001) ¿Son la frecuencia y el paralelismo

a nivel de instrucción dos mejoras de un pro-cesador incompatibles entre sí?

g No, porque el incremento de la frecuenciaes una estrategia muy popular dentro delas muchas variantes que incluye el para-lelismo a nivel de instrucción.hSí. Un incremento en la frecuencia siem-pre es llevado a cabo a costa de sacrificarparalelismo a nivel de instrucción y vice-versa.i No, pues reduciendo la distancia de in-tegración de los transistores, éstos seránmás rápidos y estarán disponibles en ma-yor número, con lo que podremos aplicarambas mejoras.

jSí, y el Pentium 4 es un claro ejemplo co-mercial: Dispone de una frecuencia ele-vada pero a costa de reducir su paralelis-mo a nivel de instrucción.

n&k(2001) ¿Qué ventaja principal tiene apos-

tar por la segmentación frente a la superesca-laridad como forma de explotar el paralelismoa nivel de instrucción?

g La segmentación apenas requiere la incor-poración de circuitería adicional, mien-tras que la superescalaridad requiere lareplicación de toda la unidad funcionalcorrespondiente.hLe afectan menos las dependencias de da-tos.i Le afectan menos las dependencias decontrol.jLe afectan menos las dependencias es-tructurales.

n&l(2003) Un procesador con un cauce seg-

mentado en 20 etapas funciona, en relación aotro de 10 etapasg Al doble de frecuencia.h

Dos veces más rápido.i Ejecutando el doble de instrucciones en el

mismo lapso de tiempo.jCompletando la primera instrucción deun programa en el doble de tiempo si am-bos se encuentran trabajando a la mismafrecuencia.

n�m(2004) Disponemos de un procesador

segmentado con dos cachés gemelas de pri-mer nivel, una para datos (L1D) y otra pa-ra instrucciones (L1I), cada una con un únicopuerto para las operaciones de lectura y escri-tura, pero que admiten concurrencia tanto anivel intra-chip caché como a nivel inter-chipcaché (por ejemplo, podemos leer de L1I, leerde L1D, y escribir en L1D al mismo tiempo).De tener que asignar un factor de superescala-ridad N a este procesador en base a la(s) eta-pa(s) segmentada(s) en las que se ven involu-cradas estas cachés, te quedarías con un valorpara N igual a

"N±v·�±v²©�µ´µÅ�ÆV¬_±�«�´ÈÇv©�É³c©,´µ«cÅ�¶È·ËÊ ª�ª ´®¸v« ù�Ìg Uno.h

Dos.i Tres.j

Cuatro.

n&n(2003) La superescalaridad es un concep-

to influenciado por

g El área de integración y los millones detransistores de que disponga el procesa-dor.hLo anterior es cierto, y por lo tanto, la va-riable coste del procesador también entraen juego.

i Todo lo anterior es cierto, y por lo tan-to, la variable temperatura del procesa-dor también entra en juego.

jTodo lo anterior es cierto, y por lo tanto, lavariable distancia de integración tambiénentra en juego.

n&�(2004) Disponemos de un procesador su-

perescalar de factor dos en la fase de cálculode operaciones aritméticas, factor que hemoslogrado por medio de una replicación de laúnica ALU con que contaba el diseño. Quere-mos ahora equilibrar la arquitectura dotándo-la de este mismo factor dos en la fase de bús-queda de operandos que le precede. Para ello,el banco de registros deberá ser ampliado paracontar con

g El doble de registros.h

El mismo número de registros pero el do-ble de puertos para lectura y escritura.

i El mismo número de registros pero con eldoble de anchura cada uno de ellos.jNo hace falta alterar en modo alguno elbanco de registros. Son las cachés de pri-mer nivel las que hay que desdoblar paraequilibrar el diseño.

n �(2004) Disponemos de un procesador su-

perescalar de factor dos en la fase de cálcu-lo de operaciones aritméticas, factor que he-mos logrado por medio de una replicación dela única ALU con que contaba el diseño. Elbanco de registros también ha sido mejoradocon objeto de ser capaz de alimentar a estasdos ALUs de forma concurrente. Para com-pletar una arquitectura equilibrada, queremostrasladar este factor de superescalaridad a lasoperaciones de lectura/escritura con memoria(Load y Store). Para ello, sería necesario

g Colocar dos cachés gemelas, una para da-tos y otra para instrucciones.

hDuplicar el tamaño de la caché L1 de da-tos.

i Desdoblar la funcionalidad de la caché dedatos en sus puertos de acceso de maneraque permita la lectura y escritura del do-ble de líneas de caché que el diseño origi-nal.jEl factor de superescalaridad en lo refe-rente a las operaciones de memoria só-lo puede alterarse modificando la circui-tería de los chips de memoria principalDRAM que se encuentran en la placa ba-se.

n&�(2003) ¿Qué aspecto del paralelismo a ni-

vel de instrucción de un procesador se en-cuentra más relacionado con el diseño del con-junto de instrucciones?

g La segmentación, ya que cada instruccióndebe tratar de aprovechar al máximo ca-da una de sus etapas.

hLa superescalaridad, porque si definimosoperaciones muy complejas en las ins-trucciones, el procesador será incapaz desimultanearlas.

i La supersegmentación, por los dos argu-mentos esgrimidos en las dos opcionesanteriores.

�|o prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡j

La ejecución fuera de orden, porque al ar-gumento que hemos indicado para la su-perescalaridad debemos sumarle la de-finición de las condiciones para el ade-lantamiento en el código de cada instruc-ción.

n&�(2001) ¿Qué mecanismos incorpora un

microprocesador para defenderse del negati-vo impacto que tienen las dependencias de unprograma en su rendimiento?

g BRC (Búfer de Reordenación Circular) pa-ra las dependencias de datos.

hBTB (Branch Target Buffer) para las de-pendencias de control.

i Las dos respuestas anteriores son correc-tas.jNo, es justo lo contrario: BRC para las de-pendencias de control y BTB para las de-pendencias de datos.

�;�(2001) ¿Qué elementos habilita un micro-

procesador para defenderse de la negativa in-fluencia de las dependencias?

g La BTB para las dependencias de datos yel BRC para las dependencias de control.hLa BTB para las dependencias de controly el BRC para las dependencias de datos.

i La BTB para las dependencias de control,el BRC para las dependencias de datos yla separación de la caché de primer nivelen dos (datos e instrucciones) para las de-pendencias estructurales.

jLas instrucciones de carga retrasada paracualquier tipo de dependencias.

�5f(2002) ¿Tiene algo que ver la ejecución

fuera de orden y el BRC (búfer de reordena-ción circular) de un microprocesador?

g Sí, el BRC es parte de la infraestructuraque un procesador necesita para imple-mentar la ejecución fuera de orden.

hSí, se encuentran relacionadas a través dela TLB del procesador.

i Sí, pero sólo en procesadores superescala-res.jNo.

�&k(1999) ¿Dónde se implementa el soporte

para multiprocesador en un PC?

g En el microprocesador, si éste presenta ca-rácter servidor.hEn la placa base, que ocasionalmente loincorpora como valor añadido.

i Las dos anteriores son correctas.

jNinguna de las anteriores es válida.

�&l(2000) ¿Qué técnica para aumentar el

rendimiento de un microprocesador se inclu-ye dentro del paralelismo a nivel de instruc-ción?

g La segmentación.

hLa superescalaridad.

i La supersegmentación.

jLas tres anteriores.

��m(2001) ¿Cuál de los siguientes silogismos

es correcto en relación al diseño de un micro-procesador?

g Si es superescalar, tiene ejecución fuera deorden.hSi tiene ejecución fuera de orden, es supe-rescalar.

i Si es supersegmentado, es segmentado ysuperescalar.

jSólo dos de las anteriores son ciertas.

"N±v·�±v²©�µ´µÅ�ÆV¬_±�«�´ÈÇv©�É³c©,´µ«cÅ�¶È·ËÊ ª�ª ´®¸v« ù�Í�&n

(2000) Un programa compuesto por lasecuencia de instrucciones A, B, C, se ejecutafuera de orden en un procesador. Puede ocu-rrir que

g C comience su fase de decodificación an-tes que B.

hC concluya su fase de ejecución antes queB.i Las dos anteriores.

jNinguna de las anteriores.

�&�(2001) ¿Cuál de las siguientes implicacio-

nes es cierta con respecto al paralelismo a ni-vel de instrucción de un procesador?

g Cuantas más etapas de segmentación,mayor impacto de las dependencias en elrendimiento del código.hCuantas más etapas de segmentación,mayor grado de superescalaridad.i A mayor grado de superescalaridad, másetapas de segmentación.

jDos de las tres anteriores son ciertas.

� �(1999) ¿Qué relación liga al número de

etapas de segmentación (NES) con el factorde superescalaridad (FS) de un microprocesa-dor?g NES Î FS.h

NES Ï FS.i NES Ð FS.j

Ninguna.

�&�(2001) ¿Cúal de las siguientes mejoras en

el paralelismo a nivel de instrucción conducea un aumento en la frecuencia de reloj del pro-cesador?g Un mayor número de etapas de segmen-

tación.hUn mayor grado de superescalaridad.

i La supersegmentación, puesto que llevaconsigo la subdivisión del período de re-loj.

jTodas las anteriores.

�&�(2003) La supersegmentación es un con-

cepto ligado a

g La segmentación.


i La ejecución fuera de orden.

jLa BTB.

� �(2002) ¿Qué procesador de entre los si-

guientes es más eficiente?

g Un segmentado en 5 etapas.

hUn superescalar de factor 3.

i Uno que reúna las dos características an-teriores.jDepende de las dependencias de datosque tenga el programa con el que medi-mos su rendimiento.

� f(2002) La función de una BTB dentro de

un microprocesador es...

g Eliminar los conflictos por dependenciasde control.hAumentar la probabilidad de acertar en lapredicción de salto.

i Reducir la penalización por fallo en unapredicción de salto.

jTodas las anteriores.

� k(2002) ¿Tienen algo que ver la ejecución

fuera de orden y la TLB de un microprocesa-dor?

�� prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡g Son la misma cosa, puesto que TLB son

las iniciales de “Ejecución Fuera de Or-den” en inglés.

hAmbas se encuentran relacionadas a tra-vés del factor de superescalaridad delprocesador: Sólo si es superescalar pue-de adicionalmente disponer de ejecuciónfuera de orden, y para ello, necesita de laTLB para equilibrar su diseño y alcanzaruna eficiencia razonable.

i No. La ejecución fuera de orden es cosadel back-end o núcleo interno de ejecu-ción, mientras que la TLB se sitúa en elfront-end, pues se encuentra ligada a lafase de búsqueda de instrucciones y da-tos.jLa respuesta anterior puede completar-se apostillando que en el caso de dispo-nerse de caché de traza, como en el Pen-tium 4, la TLB se dispone más adelanteen el cauce segmentado del procesador,interactuando ya de forma directa con lasunidades de ejecución (ALU, MMX, FPU,...).

� l(2001) ¿Qué razones previenen a la seg-

mentación de un microprocesador de utilizarun elevado número de etapas?

g El diseño de su Unidad de Control des-bordaría por su excesiva complejidad.

hLas dependencias de datos y control delos programas que no hubiesen podidoser resueltas por el compilador o el hard-ware tendrían un enorme impacto nega-tivo sobre su rendimiento.

i El Banco de Registros alcanzaría un tama-ño de varios Kilobytes.


� m(2001) ¿Qué razones previenen al diseño

de un procesador de utilizar un factor de su-perescalaridad muy elevado?

g La creciente necesidad de memoria prin-cipal que demanda un programa actual.

hEl excesivo coste de su implementación,al tener que replicar circuitería por cadanuevo desdoble de dicho factor.

i La dificultad para encontrar un númerogrande de flujos de ejecución indepen-dientes en un programa que aprovechenlos recursos hardware disponibles.

jLa conjunción de las dos opciones ante-riores, que hace que presente una rela-ción rendimiento/coste desfavorable.

� n(2006) Decimos que una estrategia de pa-

ralelismo es más escalable cuando su aplica-ción resulta más rentable a gran escala desdeel punto de vista del ratio rendimiento/coste.¿Qué estrategia resulta más escalable, la seg-mentación o la superescalaridad, suponiendoque aplicamos ambas a un programa suficien-temente extenso y carente de dependencias?

g La segmentación.


i Depende de las dependencias del progra-ma. Si hay más dependencias de datos,resulta menos escalable la segmentación,y si hay más dependencias estructurales,resulta menos escalable la superescalari-dad. Como suponemos que el programano presenta dependencias de ningún ti-po, las dos estrategias son igualmente es-calables.

jDepende de las dependencias del pro-grama. Si hay más dependencias de da-tos, resulta más escalable la segmenta-ción, y si hay más dependencias estructu-rales, resulta más escalable la superesca-laridad. Como suponemos que el progra-ma no presenta dependencias de ningúntipo, las dos estrategias son igualmenteescalables.

"N±v·�±v²©�µ´µÅ�ÆV¬_±�«�´ÈÇv©�É³c©,´µ«cÅ�¶È·ËÊ ª�ª ´®¸v« � ù� �

(2006) Una estrategia de paralelismo re-sulta más escalable según su aplicación seamás rentable a mayor escala desde el punto devista del ratio rendimiento/coste. Es decir, sitenemos que replicar hardware al implemen-tar su idea subyacente, debiéramos tambiénduplicar rendimiento para que el ratio no de-caiga, y la idea será más escalable a medidaque este crecimiento sea sostenido en coste yrendimiento (o mucho más escalable si es ma-yor en el lado del rendimiento que en el delcoste). Clasifica la escalabilidad del SMT (Si-multaneous MultiThreading), SMP (Symme-tric MultiProcessing) y MC (Multi-Core).

g SMT es más escalable que SMP, y éste a suvez es más escalable que MC.

hSMT y SMP son igualmente escalables, yMC es más escalable que las dos anterio-res.i SMT y SMP son igualmente escalables, yMC es menos escalable que las dos ante-riores.jMC y SMP son igualmente escalables, ySMT es menos escalable que las dos ante-riores.

�&�(2004) ¿Qué tiene lugar en un ciclo de re-

loj de un procesador segmentado y superesca-lar?

g Una etapa de una sola instrucción.h

Una etapa de al menos una instrucción.i Varias etapas de al menos una instruc-

ción.jVarias etapas de múltiples instrucciones.

� �(2004) ¿Qué tiene lugar en un ciclo de re-

loj de un procesador que se encuentra super-segmentado en todas sus etapas? (asume queen cada etapa interviene al completo una uni-dad funcional del procesador)

g Parte de una etapa de una sola instruc-ción.

hParte de una etapa de al menos una ins-trucción.i Una etapa de al menos una instrucción.

jAl menos una etapa de múltiples instruc-ciones.

� �(2002) En un procesador de 5 GHz de

frecuencia, ¿Es posible ejecutar un programacompuesto por 5000 instrucciones en menosde un microsegundo?

g Sí, empleando un gran cauce de segmen-tación y suponiendo que el programaapenas presenta dependencias.hSí, empleando un gran factor de superes-calaridad en todas sus etapas y suponien-do que el programa apenas presenta de-pendencias.i Sí, pero es necesario aplicar las dos estra-tegias anteriores.jNo, el techo de las optimizaciones parael paralelismo a nivel de instrucción con-siste en ejecutar una instrucción por ciclode reloj, y eso nos deja el tiempo mínimoprecisamente en un microsegundo.

�;�(2002) ¿Es posible construir un procesa-

dor en el que el factor de superescalaridad su-pere al número de etapas de segmentación?

g Sí, aunque no ha ocurrido en ninguno delos modelos comerciales de quinta, sextay séptima generación.hSí, aunque lo normal es que sea al contra-rio porque la superescalaridad conllevaun ingente gasto en hardware, mientrasque la segmentación sale casi gratis.i Las dos respuestas anteriores son correc-tas.jNo.

�5f(2002) Hemos construido un procesador

con 50 etapas de segmentación, lo que nosconduce de forma casi inevitable a

�� prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡g Una elevada frecuencia.h

Un gran número de transistores.i Un enorme factor de superescalaridad.j

Un conjunto de instrucciones de tipoRISC.

�&k(2002) Hemos construido un procesador

con un factor de superescalaridad de diez, loque nos lleva de forma casi irreversible ag Una elevada frecuencia.h

Un gran número de transistores.i Un cauce de segmentación muy profun-

do.jUn conjunto de instrucciones de tipoRISC.

�&l(1999) Tomando como referencia cual-

quier período evolutivo superior a los diezaños en el contexto de los microprocesadorespara PC, el factor de superescalaridad ha veni-do creciendo de forma más pausada que el nú-mero de etapas de segmentación. Esto se ex-plica porqueg La superescalaridad depende de una gran

segmentación para progresar adecuada-mente.hAplicar superescalaridad resulta más ca-ro que aplicar segmentación de forma ex-tensiva.i Las dependencias de datos y control afec-tan mucho más al rendimiento de un pro-cesador superescalar que al de un seg-mentado.jLa incorporación de cachés integradas fa-vorece mucho más a la idea de la segmen-tación que a la de la superescalaridad.

��m(2005) Dos procesadores, P1 y P2, se en-

cuentran segmentados en 5 y 20 etapas, res-pectivamente, trabajando a una misma fre-cuencia. Si ejecutamos en ambos un progra-ma compuesto de un millón de instrucciones

carente de dependencias, ¿Cuánto tiempo tar-da en ejecutarse en cada procesador de formaaproximada?

g El mismo tiempo.h

El doble en P1 que en P2.i Cuatro veces menos en P1 que en P2.j

Cuatro veces menos en P2 que en P1.

�&n(2005) Dos procesadores, P3 y P4, traba-

jan a una misma frecuencia y disponen de unfactor de superescalaridad de 5 y 20, respecti-vamente, en cada una de sus 10 etapas de eje-cución. Si ejecutamos en ambos un programacompuesto de un millón de instrucciones sindependencias, ¿Cuánto tiempo tarda en ejecu-tarse en cada procesador de forma aproxima-da?

g El mismo tiempo.h

El doble en P3 que en P4.i Cuatro veces menos en P3 que en P4.j

Cuatro veces menos en P4 que en P3.

�&�(2005) ¿Son compatibles la predicción es-

tática y dinámica para resolver las dependen-cias de control dentro de un procesador dota-do de unidad funcional BTB?

g Sí. La predicción estática se utiliza paralas instrucciones de salto incondicional yla predicción dinámica se utiliza para lasinstrucciones de salto condicional.hSí. Primero se utiliza predicción estática,y si ésta falla, conmutamos a prediccióndinámica.i Sí. Primero empleamos predicción diná-mica consultando a la BTB, y si la instruc-ción de salto no se encuentra registradaen la BTB, conmutamos a predicción es-tática.jNo.

"N±v·�±v²©�µ´µÅ�ÆV¬_±�«�´ÈÇv©�É³c©,´µ«cÅ�¶È·ËÊ ª�ª ´®¸v« � ��

(2005) ¿Qué información alberga la BTBque implementa la predicción dinámica den-tro del microprocesador para cada una de lasinstrucciones de salto que tiene registradas?

g El código de instrucción.h

La dirección de salto.i Si saltó o no en las N últimas ocasiones

que se ejecutó dicha instrucción.j

Las tres opciones anteriores son correctas.

�&�(2005) ¿Existe alguna relación entre el

porcentaje de aciertos a caché y el porcentajede aciertos a BTB?

g Sí. Si acierto mucho en la BTB es porque elprograma salta mucho, lo que indica quepresenta poca localidad de referencia enel acceso a memoria, y por tanto, un bajoporcentaje de aciertos a caché.

hSí. Existe una clara relación, pero si limi-tamos la caché a la parte de instrucciones,no a la de datos, ya que en ambos casostenemos registrados códigos de instruc-ción, y en ambos casos confiamos nuestrasuerte en el índice de aciertos a las pro-piedades de localidad de referencia quepresenta el programa.

i Sí. Existe una clara relación, pero si limi-tamos la caché a la parte de datos, no ala de instrucciones, ya que en ambos ca-sos lo que guardamos son contenidos depalabras de memoria, operandos aritmé-ticos en el caso de la caché y operandospara evaluar la condición de salto en elcaso de la BTB. En ambos casos, además,el porcentaje de aciertos aumenta a ma-yor localidad de referencia en el acceso amemoria.

jNo.

�&�(2005) La ejecución fuera de orden se si-

túa en el microprocesador entre las fases de

g Búsqueda y decodificación.h

Decodificación y ejecución.i Ejecución y escritura.j

Dependiendo del diseño puede situarseen cualquiera de las posiciones descritaspor las tres opciones anteriores.

�;�(2005) Tres unidades funcionales de un

microprocesador implicadas en la ejecuciónfuera de orden de un microprocesador son

g El búfer de reordenación circular, el plani-ficador de instrucción y las estaciones dereserva.hALU, MMX, FPU.

i Caché L2, BTB, TLB.j

L1D, L1I, L2.

�5f(2003) Queremos duplicar el rendimien-

to de un procesador de la manera menos sen-sible al programa que se ejecuta en él. ¿Quéacción acometerías?g Duplicar la frecuencia.h

Duplicar el número de etapas de segmen-tación.i Duplicar el factor de superescalaridad.

jDuplicar el tamaño de todas las cachés in-tegradas.

� ! prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡

ÑRS�YÀM)O?HKP�WÄPVW_ÒeÓ

�&k(2002) ¿Qué procesadores de Intel para

PC incluyeron por primera vez la caché L1 yL2 dentro del propio producto comercial?

g El 80486 la L1 y el Pentium la L2.

hEl 80486 la L1 y el Pentium Pro la L2.

i El Pentium la L1 y el Pentium Pro la L2.

jEl Pentium la L1 y el Pentium II la L2.

�&l(2005) De las tres formas de memoria ca-

ché estudiadas para la L2, asociarías cada unade ellas a la siguiente generación de procesa-dores

g Externa a la quinta sin excepciones, inter-na a la sexta con excepciones e integradaa la séptima sin excepciones.

hExterna a la quinta con excepciones, inter-na a la sexta con excepciones e integradaa la séptima con excepciones.

i Externa a la quinta sin excepciones, inter-na a la sexta con excepciones e integradaa la séptima con excepciones.

jExterna a la quinta sin excepciones, inter-na a la sexta sin excepciones e integradaa la séptima sin excepciones.

��m(2006) ¿Qué implementación de caché ha

permanecido invariable desde el nacimientodel Pentium hasta nuestros días?

g La L1, siempre integrada.

hLa L2, siempre interna (en caso de existir).

i La L3, siempre externa (en caso de exis-tir).

jNinguna de ellas, todas han ido movién-dose en distintas configuraciones de ex-terna, interna e integrada.

�&n(2005) ¿Qué tipo de memoria caché L2

empleada mayoritariamente por Intel en unageneración de microprocesadores no fue utili-zada por AMD en ninguno de sus modelos deesa misma generación?

g Externa a lo largo de la quinta generación.

hInterna a lo largo de la sexta generación.

i Integrada a lo largo de la séptima genera-ción.jLas tres respuestas anteriores son correc-tas.

�&�(2003) La memoria caché L2 integrada

tiene un rasgo muy peculiar en su orografíadentro del área de integración del procesador.¿Cuál?

g Más de diez niveles de metalización enci-ma de sus transistores, cuyas puertas sonademás más pequeñas que en el resto delchip.

hLos mismos niveles de metal, pero máspoblados que en el resto del chip.

i Los transistores ocupan menos espacio ensilicio que en el resto del chip.

jLas dos respuestas anteriores son correc-tas.

� �(2001) A la hora de elegir la configura-

ción óptima de caché L2 para nuestro sistema,deberemos tener en consideración

'b©�ÆV¬v·�´®±@ª�±�ªÕÔ�Ö � <g Que el procesador de que dispongamos

condiciona más la velocidad de la L2que su tamaño, mientras que la memoriaprincipal condiciona más el tamaño de laL2 que su velocidad.

hQue en la mayoría de los procesadores ac-tuales, la caché L2 forma parte constitu-yente del mismo, y por lo tanto, la cachéL2 no se elige separadamente, sino con-juntamente con él.

i Que cuanto más grandes sean el banco deregistros y la caché L1 del procesador ymás pequeña sea la cantidad de memo-ria principal de que dispongamos, me-nos necesidad tenemos de contar con unagran caché L2.


�&�(2006) Los procesadores K6-II y K6-III

comparten el zócalo Super 7 que AMD les di-señó para las placas base con bus local a 100MHz. Si sustituimos un K6-II por un K6-III enuna de estas placas, ¿Qué riesgo estamos asu-miendo?

g Ninguno. Todo funciona perfectamente.

hLa placa base funciona perfectamente, pe-ro el K6-III no es seguro que lo haga.

i El K6-III funciona perfectamente, pero laplaca base no es seguro que lo haga.

jTanto la placa base como el procesadorpodrían no funcionar correctamente.

�&�(2006) Los procesadores K6-II y K6-III

comparten el zócalo Super 7 que AMD les di-señó para las placas base con bus local a 100MHz. Si sustituimos un K6-II por un K6-III enuna de estas placas, ¿Qué riesgo estamos asu-miendo?

g Ninguno. El nuevo procesador funcionaperfectamente.

hEl PC puede no dar síntoma de actividadalguna porque al nuevo procesador le fal-ta energía para alimentar a la caché L2 in-tegrada de que carecía el K6-II.i La opción × es correcta, y el riesgo pue-de subsanarse sustituyendo la fuente dealimentación del PC por otra de mayorpotencia.jLa opción Ø es correcta, aunque debiéra-mos reglar los jumpers de la placa basepara una selección del voltaje y la inten-sidad de corriente más apropiados parael nuevo procesador.

fN�1�(2006) El procesador K6-II comparte ha-

bitáculo con el Pentium en un zócalo de tipoSocket, que en el caso de Intel se denominóSocket 7 y en el de AMD, Super 7. Si dispone-mos de un PC dotado de K6-II y sustituimosel procesador por un Pentium, ¿Qué riesgo es-tamos asumiendo?g Ninguno. El Pentium funciona perfecta-

mente.hNinguno. Las placas base para K6-II noadmitían la conexión de un procesadorPentium.i El Pentium está pensado para un bus a66 MHz, y por tanto, el procesador pue-de bloquearse y/o quedar dañado comoconsecuencia de un sobrecalentamiento.jEl Pentium necesita más energía, y por lotanto, deberíamos colocar una fuente dealimentación más potente.

fN�½f(2006) En una placa base con K6-II y ca-

ché L2 externa de 512 Kbytes sustituimos elprocesador por un K6-III, que como sabemosestá dotado de una L2 integrada de 256 Kby-tes. ¿Qué papel juega ahora la caché externade la placa base?

g Queda desactivada por la presencia deotra más rápida.hActuá de L3 en un nivel adicional de lajerarquía de memoria.

��= prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡i Entra en conflicto con la caché L2 del pro-

cesador y por tanto conviene desactivarlautilizando para ello uno de los mecanis-mos que proporciona la placa base: Me-diante jumpers o desde la BIOS.

jEl sistema no funciona de ninguna forma.

fN�,k(2001) En un PC con caché L1 integrada,

caché L2 interna y caché L3 externa, los busespara acceder a cada caché reciben, respectiva-mente, los siguientes nombres:

g Ninguno, trasero (backside) y frontal(frontside).hLocal, frontal (frontside) y trasero (back-side).i Local, trasero (backside) y de memoria.

jDe caché, local y de memoria.

fN�,l(2001) ¿Cómo podemos hacer una me-

moria caché más rápida desde el punto de vis-ta del microprocesador?

g Integrando el controlador de caché dentrodel chip procesador.

hAcelerando la conexión por el bus.

i Cambiando la caché de interna a integra-da.jCualquiera de las anteriores puede seruna alternativa válida.

fN�&m(2001) ¿Qué devuelve una caché L2 como

salida frente a una petición de acceso?

g Una palabra de memoria.h

Una línea de caché.i Una palabra de caché.j

Una palabra del procesador.

fN�,n(2001) ¿Puede un microprocesador acce-

der a la caché L2 sin pasar por la L1?

g Sí, a través del banco de registros.h

Sí, utilizando para ello su bus trasero(backside).i Sí, pero únicamente si la caché L2 es inte-grada.

jSólo deshabilitando la caché L1 interna-mente en caso de que el microprocesadorasí lo permita (por ejemplo, a través deuna opción de la BIOS del sistema).

fN�1�(2001) ¿Por qué cuando la caché L2 de

un microprocesador evoluciona de interna aintegrada suele ver disminuido su tamaño enKbytes?

g Porque al sumar su área de integración ala del chip CPU resultan unas dimensio-nes conjuntas que plantean problemas detemperatura, retardos, testeo del conjun-to, etc.hPorque al ser más rápida, ya no hace faltaque sea tan grande.

i Porque se fabrica con transistores más pe-queños.


fN� �(2001) ¿Qué transición representa una

mayor ganancia en velocidad para una caché?

g El paso de externa a interna.h

El paso de integrada a interna.i El paso de interna a integrada.j

El paso de externa a integrada.

fN�1�(2001) ¿Qué transición requiere un ma-

yor aumento en el número de transistores ne-cesarios para integrar el área de datos de unamemoria caché?g El paso de externa a interna.h

El paso de interna a integrada.

'b©�ÆV¬v·�´®±@ª�±�ªÕÔ�Ö � Ìi El paso de externa a integrada.j

Ninguna. En todos los casos se requiere elmismo número de transistores.

f*�1�(2001) ¿Qué bus se esquiva en la transi-

ción de un tipo de caché a otro?

g El bus local en la transición de caché ex-terna a interna.hEl bus trasero en la transición de caché in-terna a integrada.

i Las dos respuestas anteriores son correc-tas.jDepende del nivel de caché a que se hagareferencia en las respuestas anteriores.

f1fN�(2001) ¿Qué configuración de entre las si-

guientes produce un mayor rendimiento?

g CPU a 100 MHz, bus local a 100 MHz, ca-ché L2 interna de 512Kb.hCPU a 200 MHz, bus local a 100 MHz, ca-ché L2 interna de 256 Kb.i CPU a 133 MHz, bus local a 133 MHz, ca-ché L2 interna de 256 Kb.jCPU a 300 MHz, bus local a 100 MHz, ca-ché L2 externa de 256 Kb.

f1f&f(2002) ¿Dónde se encuentran implemen-

tados el controlador y directorio caché de unamemoria caché interna al procesador?

g En un chip aparte.h

Junto al chip que contiene el área de da-tos.i Dentro del procesador.

jCualquiera de las tres opciones anterioreses posible.

f1f*k(2002) ¿Qué parte de una caché experi-

menta una mayor metamorfosis cuando éstacambia de interna a integrada?

g El área de datos.h

El modo de direccionamiento.i El controlador de caché.

jEl bus trasero que la conecta al procesa-dor.

f&f$l(2004) ¿Qué estrategia para el diseño de

memoria caché se repite sistemáticamente entodos los modelos de microprocesadores paraPC?

g Unificada (conjuntamente para datos einstrucciones) en su primer nivel L1; se-paradas (una para datos y otra para ins-trucciones) en su segundo nivel L2.

hSeparadas en L1; unificada en L2.

i Separadas tanto en L1 como en L2.j

Unificadas en todos los casos.

f&fNm(2002) ¿Qué falla en la siguiente propo-

sición? “Si el Pentium con 3 millones de tran-sistores dispone de dos cachés L1 de 8 Kbytes,el Pentium 4 con 42 millones (14 veces más)debiera tener dos cachés L1 de 112 Kbytes”

g Que esos 112 Kbytes en realidad están re-partidos entre la L1 y la L2 en el Pentium4.hQue el Pentium 4 dispone de caché de tra-za. Si no fuera por eso, la opción Ù seríacorrecta.

i Estamos asumiendo que el procesadorcrece proporcionalmente en todas susunidades funcionales (incluidas las ca-chés), cuando en realidad se trata de ar-quitecturas diferentes.

jLos transistores del Pentium 4 son muchomás pequeños, por lo que su capacidadde almacenamiento en Kbytes es menora igual número de transistores

��o prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡f&f$n

(2003) El procesador Duron de AMD dis-pone de 64 Kbytes de L1D, 64 Kbytes de L1I y64 Kbytes de L2. Por lo tanto,

g El número de transistores que contienecada una es similar, y en los tres casos seocupa también un área de integración si-milar.hLa opción Ù es correcta, pero sobre ellaañadiríamos que los transistores de lasdos L1 son más rápidos que los de la L2.

i La opción Ù es correcta, pero sobre ellaañadiríamos que las unidades funciona-les L1 son más veloces en su conjunto quelas de la L2.jLa afirmación del enunciado es falsa.

f&f$�(2002) Un PC tiene una memoria caché

L2 de 256 Kbytes, otro PC dispone de dosmódulos de memoria principal de 128 Mby-tes (total: 256 Mbytes), y un tercer PC cuentacon un disco duro de distintas particiones enel que el espacio total es de 256 Gbytes. Deter-minar cuál de ellos tiene el procesador con elbus de datos más grande.

g El primero.

hEl segundo.

i El tercero.j

Ninguno de los valores indicados permitecalcular un tamaño concreto para el busde datos del procesador.

f&f �(2003) El procesador Pentium 13 del año

2013 continúa aceptando código compatiblex86, pero el número total de instruccionesmultimedia incorporadas respecto al Pentiumes ya de 13000. Hay que decidir el tamaño delas cachés L1 del Pentium 13. Sabiendo quedisponemos de 1000 millones de transistorespara ello. ¿Qué decisión tomarías?

g Mantendría dos cachés gemelas, de 10Mbytes cada una.

hDedicaría 15 Mbytes a la L1D y 5 Mbytesa la L1I.i Dedicaría 5 Mbytes a la L1D y 15 Mbytesa la L1I.jCon el número de transistores ofertado esimposible alcanzar 20 Mbytes de cachéL1.

ÚÛ]ePTU�H QTPVQÝÜßÞ�àâá¤ã�áäÞ�àâá

f&f$�(2006) Trata de resumir con una sola sen-

tencia la tendencia que nos ha acompaña-do en la década 1995-2005 respecto al diseñoCISC/RISC de la arquitectura de un procesa-dor para PC.

g Comienza siendo un CISC puro y acabasiendo un RISC puro.

hComienza con cierto carácter RISC que seva transformando en CISC de la mano delas instrucciones multimedia.i Comienza inclasificable y acaba incla-sificable, si bien la implementación de

los sucesivos conjuntos de instruccionesmultimedia y el creciente número de eta-pas de segmentación suponen una mi-gración hacia CISC.

jNo podemos dictaminar si es RISC oCISC, pues siempre mezcla cosas de am-bas. Por ejemplo, los sucesivos conjuntosde instrucciones multimedia incremen-tan el peso de la escuela CISC, mientrasque el creciente número de etapas de seg-mentación potencia la filosofía RISC.

9:Êt±�¢´²³�± ³V#&%�8?67åÕ62%�8r6 � Íf1f*�

(2001) ¿Qué nombre recibe la estrategiapara reducir la complejidad inherente al re-pertorio de instrucciones de un microprocesa-dor?g CISC.h

MISC.i RISC.j

VLIW.

f$k;�(2001) ¿Qué es VLIW?

g "Very Long Instruction Word", una filoso-fía de diseño de microprocesadores.h"Very Last Input Well", una nueva especi-ficación de bus.i "Visit Longer, Intruder Welcome", una po-lítica de gestión de peticiones en el juegode chips de la placa base.jLo contrario de WILV.

f$k5f(2002) ¿Cuál de los siguientes aspectos

influye en el rendimiento de un microproce-sador RISC?g Los criterios de selección de su conjunto

de instrucciones.hEl diseño de sus compiladores.

i El diseño de sus sistemas operativos.j

Los tres anteriores son importantes.

f$k&k(2000) ¿Por qué la caché L2 no está inte-

grada dentro del microprocesador en muchosde los procesadores RISC comerciales?g Sí que lo está.h

Porque después de meter la TLB, la BTB,el enorme banco de registros y los búferesde prebúsqueda, no queda espacio libre.i Porque los primeros niveles de la jerar-quía de memoria son más eficientes en unRISC y no se hace tan necesario.jPorque el bus local es más rápido en to-dos estos micros y no hay tanta diferenciaentre una L2 interna y una externa.

f*k1l(1999) Nos piden mejorar un RISC de 300

MHz, superescalar 4, bus local a 200 MHz ycaché L2 interna de 512 Kb. ¿Qué característi-ca mejorarías atendiendo al mejor ratio rendi-miento/coste?g La frecuencia a 500 MHz (150 euros).h

El factor superescalar de 20 (300 euros).i El bus local a 300 MHz (150 euros).j

La caché L2 de 1 Mbyte (210 euros).

f*k;m(1999) ¿Cuál de las siguientes series de

palabras describe mejor un acercamiento pun-tual del mercado de microprocesadores haciafilosofías de tipo CISC?

g Klamath, Deschutes, Xeon.h

ISA, PCI, AGP.i Silicio, cobre, aluminio.j

MMX, KNI, SIMD.

f*k1n(1998) ¿Qué familia de procesadores pre-

senta en general un carácter superescalar másacusado?g El Alpha de Digital.h

El Power PC de Motorola.i El UltraSparc de Sun.j

El R10000 de Silicon Graphics.

f*k1�(1998) ¿Cuál fue la saga de procesadores

que menos evolucionó en la segunda mitad dela década de los 90 respecto a sus competido-res?g El Alpha de Digital.h

El Pentium de Intel.i El PA8000 de Hewlett-Packard.j

El R10000 de Silicon Graphics.

æ�� prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡

Þ�deJ*L;OÉ]VWÄW@H�MZdeS�JçYè]TUéL;H�YÀS:QZH�P

f*k �(2006) La implementación del conjunto

de instrucciones multimedia MMX y suceso-res basa su eficiencia en el paralelismo de

g Datos.h

Instrucciones.i Datos o instrucciones: De datos en el caso

MMX y de instrucciones en los conjuntosmás recientes, como SSE3.jDatos o instrucciones: De instruccionesen el caso MMX y de datos en los con-juntos más recientes, como SSE3.

f*k1�(2005) Las mejoras de rendimiento que

aportan las instrucciones multimedia se basanen el paralelismo de

g Instrucciones.h

Datos.i Tareas.j

APIs (Application Program Interface).

f*k1�(2006) ¿Es compatible el paralelismo de

datos que trata de explotar un conjunto de ins-trucciones multimedia MMX con el paralelis-mo a nivel de instrucción que se utiliza en losprocesadores segmentados y superescalares?

g No. Dado que ambas formas de parale-lismo son excluyentes, debemos apostarpor una de ellas y prescindir de su ho-móloga.

hSí, aunque la mejora de rendimiento quese obtiene con el paralelismo de datos su-pone una merma considerable en el po-tencial de mejora a que puede aspirar elparalelismo a nivel de instrucción, por

lo que no conviene implementar ambosconjuntamente.

i Sí, aunque el paralelismo de datos incre-menta el volumen de datos referenciadopor la aplicación, lo que supone una ma-yor incidencia de las dependencias de da-tos, las cuales a su vez destruyen buenaparte del rendimiento a que puede aspi-rar el paralelismo a nivel de instrucción.

jSí, y ambos logran mejoras de rendimien-to en buena parte ortogonales, ya que elparalelismo de datos se explota en el con-texto multimedia, donde los datos suelenestar exentos de dependencias.

f*l;�(2001) ¿Qué conjunto de instrucciones es

más completo?

g MMX2.

hMMX3.

i SSE2.

jEnhanced 3DNow!.

f*l5f(2001) ¿Qué agente permite que el con-

junto de instrucciones multimedia de un pro-cesador pueda ser aprovechado durante la eje-cución de los programas?

g El Sistema Operativo, a través de un API(Application Program Interface) como elDirect3D de Windows.hEl compilador, soportando las nuevas ins-trucciones en su fase de generación de có-digo (fichero ejecutable).

i Un ensamblador que reconozca sus códi-gos de instrucción.

%�«cÅ�¶È·ËÊ ª�ª ´®¬v«�©�Å;Æ�Ê�ê¶È´¢Æ`©�³�´®± �8ùj

Cualquiera de las tres vías anteriores pue-de habilitar el aprovechamiento de lasinstrucciones multimedia.

f$l&k(2001) ¿Cuál es el rasgo más distintivo de

una instrucción multimedia?g Tiene un único código de operación.h

Dispone de múltiples operandos (nor-malmente, más de dos).i Lleva a cabo operaciones aritméticas.

jTiene un código de operación del tipoVLIW (Very Long Instruction Word).

f$l&l(1999) El conjunto de instrucciones MMX

se fundamenta en

g El paralelismo que exhiben los algoritmosmultimedia.hLas operaciones repetitivas de elevadocoste computacional.

i Los tipos de datos de tamaño reducido.j

Todas las respuestas anteriores.

f$l�m(2000) ¿Cuál de las siguientes series

de palabras describe mejor cronológicamen-te una tendencia del conjunto de instruccio-nes del procesador hacia implementacionesSIMD?

g MMX, 3DNow!, KNI.h

Instrucciones en punto flotante, MMX,MMX2.i Multimedia, punto flotante, resto de ins-trucciones.jMultimedia, punto flotante, enteras.

f$l&n(2005) ¿Qué es un API?

g Una capa software bastante ligada al dri-ver del dispositivo que se pretende pro-gramar.

hUna librería de funciones que adoptan laforma de llamadas al sistema y que per-miten a un programa ser compatible consucesivas mejoras introducidas en la ca-pa hardware.i Un interfaz para la programación de apli-caciones.jTodas las respuestas anteriores.

f*l1�(2004) ¿Qué relación existe desde MMX

y 3DNow! a OpenGL y DirectX?g Los dos primeros son extensiones multi-

media; los dos últimos son las API quepermiten su ejecución de manera más efi-ciente sobre el hardware disponible.hLos dos primeros son ampliaciones SIMDdel conjunto de instrucciones del proce-sador; los dos últimos son las API queposibilitan una ejecución más cómoda ala capa software aprovechando los recur-sos hardware disponibles.i Los dos primeros se encuentran más re-lacionados con el hardware del procesa-dor; los dos últimos, con el hardware dela tarjeta gráfica.jTodas las respuestas anteriores.

f*l �(2004) ¿Por qué niveles y en qué orden

pasa la ejecución de una llamada a Direct-Draw() desde un programa de usuario?g HAL, HEL, driver, hardware.h

HEL, HAL, driver, hardware.i API, HAL, driver, hardware.j

API, driver, HAL, hardware.

f*l1�(2004) ¿Qué fase de una instrucción

muestra una diferencia más acusada en tiem-po de ejecución si comparamos WIGIL (productode números enteros), h'WIGAL (producto paralelodel conjunto MMX) y ëgWIGAL (producto de nú-meros de punto flotante)? Puedes tomar comoreferencia cualquier modelo de la quinta o sex-ta generación de procesadores.

æ�� prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡g La búsqueda de instrucción.h

La decodificación.i La lectura de operandos.j

El cálculo de la operación aritmética.

f*l1�(2005) Disponemos de un sistema com-

puesto, de abajo (hardware) a arriba (softwa-re) de las siguientes capas: (1) Unidades fun-cionales que incluyen extensiones multime-dia, (2) drivers para los dispositivos, (3) APIy (4) aplicaciones de usuario. Se cumple queg Si ampliamos las extensiones multimedia,

estamos obligados a instalar un nuevodriver para que las aplicaciones puedanseguir ejecutándose.hSi instalamos un nuevo driver, estamosobligados a reescribir el API para que lasaplicaciones puedan seguir ejecutándose.i Si cambiamos el API (por ejemplo,OpenGL por DirectX), estamos obligadosa reescribir las aplicaciones para que pue-dan seguir ejecutándose.jTodas las respuestas anteriores.

f7m1�(2006) Disponemos de un dispositivo

hardware muy antiguo (pongamos una tarjetagráfica GeForce 4), y decidimos renovar su ca-pa software de bajo nivel sustituyendo su con-trolador (driver) por otro muy actual (ponga-mos que diseñado para una GeForce 7). ¿Cuáles el comportamiento más esperado del rendi-miento?

g Puede ser contraproducente utilizar undriver reciente sobre un hardware anti-guo. Por lo tanto, existe la posibilidad deque el hardware se ralentice.

hEl nuevo driver prima mejorar el hard-ware más reciente respecto a mantener lacompatibilidad con el hardware más an-tiguo, por lo que existe un riesgo de quela nueva combinación no funcione.

i Es más probable que funcione el nuevodriver sobre un hardware antiguo a quelo haga un nuevo hardware sobre el dri-ver antiguo.

jTodas las respuestas anteriores.

ìídTH QTPVQTS:JïîÉ]bdVW@H�MZdePTUKS:J

f7m�f(2005) ¿Qué dos unidades funcionales de

un microprocesador no persiguen aumentarsu funcionalidad, sino únicamente tratar demejorar el rendimiento?

g La BTB y la caché.

hLa caché y las unidades multimedia.

i La BTB y las unidades multimedia.

jLa caché y las ALU.

f7m/k(2005) Tres unidades funcionales de un

microprocesador con claro predominio de ele-mentos de computación aritmética song El búfer de reordenación circular, el plani-

ficador de instrucción y las estaciones dereserva.hALU, MMX, FPU.

i Caché L2, BTB, TLB.j

L1D, L1I, L2.

f7m,l(2005) Las unidades funcionales con cla-

ro predominio de elementos de computaciónaritmética se caracterizan físicamente porque

ð2«c´²³�± ³c©ÕÅ;ñ�Ê|«�ª ´®¬v«�±v²©�Å ��g Sus transistores son algo más grandes en

la capa de silicio, pero sus capas metáli-cas son algo menos densas.hSus transistores son un poco más peque-ños respecto al área de silicio ocupada,mientras que sus capas metálicas son unpoco más densas.i Los transistores no tienen necesidades deinterconexión.jLas capas metálicas son de cobre en lugarde aluminio.

fNm&m(8700) Las unidades funcionales con cla-

ro predominio de elementos de almacena-miento (memoria estática) se caracterizan físi-camente porqueg Sus transistores son algo más grandes en

la capa de silicio, pero sus capas metáli-cas son algo menos densas.hSus transistores son un poco más peque-ños respecto al área de silicio ocupada,mientras que sus capas metálicas son unpoco más densas.i Los transistores requieren silicio semicon-ductor y metal de interconexión a partesiguales.jLos transistores no tienen necesidades deinterconexión.

fNm,n(2005) Tres unidades funcionales de un

microprocesador con claro predominio de ele-mentos de almacenamiento (memoria estáti-ca) song MMX, SSE, SSE2.h

ALU, MMX, FPU.i Caché L2, BTB, TLB.j

Banco de registros, decodificador de ins-trucción, caché de traza.

fNm,�(2005) Tres unidades funcionales del mi-

croprocesador orientadas al procesamientomultimedia son

g MMX, SSE, SSE2.

hALU, MMX, FPU.

i Caché L2, BTB, TLB.

jSIMD, MISD, MIMD.

f7m �(2002) Ha llegado el anhelado momento

en que el bus de direcciones del procesadorpasa de tener 32 líneas a disponer de 64. Todaslas firmas comerciales deciden producir mo-delos iguales a los que ya poseen, pero intro-duciendo, únicamente, esta innovación. ¿Quéunidades funcionales deberemos sustituir?

g Los controladores o directorios de todaslas memorias caché (aunque no sus áreasde datos).

hEl controlador de bus local.

i Las TLB.


f7m/�(2002) Un PC tiene una memoria caché

L2 de 256 Kbytes, otro PC dispone de dosmódulos de memoria principal de 128 Mby-tes (total: 256 Mbytes), y un tercer PC cuentacon un disco duro de distintas particiones enel que el espacio total es de 256 Gbytes. Deter-minar cuál de ellos tiene el procesador con elbus de datos más grande.

g El primero.

hEl segundo.

i El tercero.

jNinguno de los valores indicados permitecalcular un tamaño concreto para el busde datos del procesador.

æ ! prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡f7m/�

(2005) En la evolución de los procesado-res a lo largo de la década actual se observandos cambios que involucran a un gran númerode transistores y otros dos que suponen modi-ficaciones a mucha menor escala. ¿Cuáles?g Pocos cambios: Segmentación y superes-

calaridad (PNI). Muchos cambios: Am-pliaciones de la memoria caché y del con-junto de instrucciones.

hPocos cambios: Segmentación y amplia-ción de la memoria caché. Muchos cam-

bios: Superescalaridad y ampliación delconjunto de instrucciones.

i Pocos cambios: Segmentación y amplia-ción del conjunto de instrucciones. Mu-chos cambios: Superescalaridad y am-pliación de la memoria caché.

jPocos cambios: Superescalaridad y am-pliación del conjunto de instrucciones.Muchos cambios: Segmentación y am-pliación de la memoria caché.

¾òOcM¥óbUKS�YÀPèQTS�H�d_LNS:¦ôOcPVW@H�¨¥d�QbSõW_ÒbH�[VJöÉ÷`ø)øT÷ ãùJ�M¥óVOcSÁ¾aú ÷Tû

En base a un viejo procesador PK1 integrado a 250 nanómetros (nm.), funcionando a 2 GHz ydotado de 50 millones de transistores (Mt.), se deciden desarrollar tres nuevas versiones con lassiguientes características:

v ü_ý¿þNÿ 180 nm, 2.6 GHz y 50 Mt.

v ü_ý��*ÿ 130 nm, 2 GHz y 200 Mt.

v ü_ý��$ÿ 130 nm, 4 GHz y 50 Mt.

Asumiendo la visión simplista del sistema que nos proporciona el solo conocimiento de esosparámetros, se pide elegir el modelo que mejor cumple cada una de las siguientes premisas:

f*n&�(2002) Mayor potencia disipada.

g PK2.h

PK3.i PK4.j

Los tres están muy igualados.

f*nÄf(2002) Menor área de integración.

g PK2.h

PK3.i PK4.j


f*n&k(2002) Mayor rendimiento bruto (toda la

frecuencia y todos los transistores reviertensobre él de forma similar).

g PK2.h

PK3.i PK4.j


f*n&l(2002) Menor coste de producción supo-

niendo amortizada la planta de fabricación dechips.

g PK2.h

PK3.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬_±�«c´êÇ�©�É³�©1´µ«cÅ�¶È·ËÊtª�ª ´®¸v«�� eå7Å�¬��· ©5©�Å�¶È· ©�µ®±vÅ��^ª�¬v«�Å�¶�©�®±|ª ´®¬v«�©�Å�� <i PK4.j


f$n�m(2002) Mejor predisposición para encarar

un diseño de marcado carácter superescalar.

g PK2.h

PK3.i PK4.j


f$n&n(2002) Mejor predisposición para abor-

dar un diseño supersegmentado suponiendoque PK1 ya era superescalar.

g PK2.h

PK3.i PK4.j


f$n&�(2002) Posibilidad de integrarle una ca-

ché L3 de 2 Mbytes.

g PK2.h

PK3.i PK4.j


f*n �(2002) Posibilidad de ampliarle el con-

junto de instrucciones y/o incorporarle juegosde instrucciones multimedia.

g PK2.h

PK3.i PK4.j


f*n1�(2002) Mejor predisposición para encarar

un diseño de tipo RISC.

g PK2.h

PK3.i PK4.j


f*n1�(2002) Mayor vulnerabilidad a las de-

pendencias de datos y control.

g PK2.h

PK3.i PK4.j

Tendríamos que conocer en qué medidalos transistores se emplean en dotar degenerosas BRC y BTB al sistema.

¾òOcMôóÛKS�YÀP\QbS�[VPVO�PTU�SVU HKJ/YÀMRP dTHéÃ@SÙZQTSRH dVJ*L;OÉ]VWÄW@H�¨¥döÉ÷`ø)øT÷ ãùJ�M¥óVOcS S:J*L;OcSVU UKPeJ��W5MZdeJ*LNSÙKP`W@HKMZdeS:J û

Sean los cuatro procesadores que se presentan en la Tabla 2.1 todos ellos con idéntico conjunto deinstrucciones, y dos programas compilados para ellos con las siguientes propiedades:

v �� g�� "! ÿ Compuesto de tan sólo 10 instrucciones, todas ellas miméticas en duración eindependientes (esto es, no hay dependencias ni saltos).

v �� g��äg�#$�%! ÿ Compuesto de un millón de instrucciones, igualmente con idéntica duracióny en el que las dependencias entre ellas inciden también de forma despreciable.

æ�= prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡&�')(�* +,(.- *�/ 0 1324035 0,6879( :$+95.(�')6;(=<%>?(.-�@ &.0 *A2CB�'D7�(7�(E'F(.G BAH 64(=<%>?(.-�240 *�/ I%- 240 *�/ I%- 6A+35.(.'F(=6J*=03G 0�'K/ 730 7

L?MONQP.R)S ÇUTWVYX Ã ZY[ Ê\ [ M)P�S ÇUTWVYX Æ Æ^]IÇ Ç_ R)S;R [ È�TWVYX Ç8Ê ZY[ ZY[`badc P Ë8Å'ÅEe�V?X ZY[�f a=c9gih ZY[ ËjlkDm$n�kpoqsr t � z � svq|¡vu �/� w�¡¢z � � �� x � � w�¡¢z � �vxvq�w ¡®z`s|¡¢z�� qv� zt¡ ��/�µ� qv� �µ� q|¡ � z ��{

Bajo estas premisas, responder a las siguientes cuestiones:

f*�&�(2002) ¿Cuánto tarda en ejecutarse Osa

Menor en Altair?g 4 ns.h

6 ns.i 8 ns.j

10 ns.

f*�Äf(2002) ¿Cuánto tarda en ejecutarse Osa

Menor en Polar?g 4 ns.h

6 ns.i 8 ns.j

10 ns.

f*�1k(2002) ¿Cuánto tarda en ejecutarse Osa

Menor en Sirio?g 4 ns.h

6 ns.i 8 ns.j

10 ns.

f*�1l(2002) ¿Cuánto tarda en ejecutarse Osa

Menor en Vega?

g 4 ns.h

6 ns.

i 8 ns.j

10 ns.

f*��m(2002) ¿Qué procesador presenta un ma-

yor potencial respecto al número máximo deinstrucciones que puede ejecutar de forma si-multánea (mayor grado de paralelismo inhe-rente)?

g Altair.h

Polar.i Sirio.j

Vega.

f*�&n(2002) ¿Qué procesador presenta un me-

nor potencial respecto al número máximo deinstrucciones que puede ejecutar de forma si-multánea (menor grado de paralelismo inhe-rente)?

g Altair.h

Polar.i Sirio.j

Vega.

f*�&�(2002) ¿Qué procesador tarda menos en

ejecutar Osa Mayor?

g Altair.

"*·�¬��²©�ÆV±@³�©��?±�·4wvÆ`©�¶È·�¬�Å,©�²Ö�ªv¶È·�´®ª�¬vÅ=�� Axeå7Å�¬9�v· ©½Çv´ ©Õ«.¶K¬�Å �^ª�¬vÅ�¶K±:ÆV±v·�°ê¶È´µÆV±A� ��Ìh

Polar.i Sirio.j

Vega.

f$� �(2002) ¿Qué procesador tarda más en eje-

cutar Osa Mayor?

g Altair.h

Polar.i Sirio.j

Vega.

f$�&�(2002) ¿Qué procesador presenta un ma-

yor número medio de ciclos por instrucciónejecutada (parámetro CPI) sobre Osa Mayor?

g Altair.h

Polar.i Sirio.j

Vega.

f*�1�(2002) ¿Qué procesador presenta un me-

nor número medio de ciclos por instrucciónejecutada (parámetro CPI) sobre Osa Mayor?

g Altair.h

Polar.i Sirio.j

Vega.

¾ O�M¥óbUKS�YÀP�QTSR[VPeO3ybYÀS�L;O�M)JISVU�Ó:W5L;O?H�WÄM�JöÉ÷`ø�ø�z ã J�M¥óVOcS Ã�HKS�d_LNM)J{�èW5M)J*LNPÂYÀPeO�§�L;H YÀP û

Sean los procesadores que se presentan en las tablas 2.2 y 2.3, pertenecientes todos ellos a lagama de productos comerciales de octava generación de las empresas Terral y Mediterráneo,respectivamente, y derivados del diseño base para esa generación que se muestra en la primerafila de dichas tablas.

Para simplificar nuestro análisis, consideraremos que un incremento lineal del voltaje sólo incre-menta linealmente la potencia disipada siempre que el patillaje de alimentación se incremente enla misma proporción.

Adicionalmente, disponemos de información privilegiada que adjuntamos de mayor a menorimportancia:

1. Terral ha fabricado todos sus modelos con idéntico comportamiento térmico, esto es, todosellos disipan igual cantidad de calor.

2. Mediterráneo ha sido acusada de plagio por copiar al menos un modelo de su rival, Terral.

Con toda esta información, se pide responder a las siguientes cuestiones:

f � �(2003) ¿Cuántos transistores y área de in-

tegración estimas para Alisio (casillas (1))?

g 50 millones y 50 mm º .h

50 millones y 100 mm º .

i 100 millones y 50 mm º .

j100 millones y 100 mm º .

æ�o prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡| z�� y z_� � } ¡ � ��x �� q ~ � � w�q � � � q5� � ��t�,� ¡¢z_� � �.�� qËw � y y q�� ¡ � q�� s�¡®z�� qv� z�¡ � � ¡ � y z4� � � w � ��¡²qv� � �� w�¡®q �� w�z�¡ �� q�y � �/�v� w�qv� � �� qty �µ�,�� w q�� µ� w � ��¡®qv� � ��Q�9�W��=�� W�8�l� ��d��3�U� ��d�W��O��d�3�Q� �d� ��,��C�� Q��W�3��9�Q� ��d�W E U¡¢ �O�� 8�l� ��d��3�U� £��¤ �d� ��,��C�� ¥=��W�3��9�Q� £��A¤¦ §C��C� £s¥d¤ �=��3�U� £s¥d¤ �.� ¨d��,��C�� ¥=��W�3��9�Q� �d�© E ¡ª ��J§C�Q� £K«�¤ ��d��3�U� ¥d�d�W��O��d�3�Q� £K«,¤ �Q��W�3��9�Q� ¥d�d�W E ¡��J�"��¬�§ ��8�l� �=��3�U� ��d�W��O��d�3�Q� £� ¤ �Q��W�3��9�Q� £� ¤

jlkDm$n�k�o®qvo t � q5�|q � q½� � s|¡¢z��cxv� w�z � � �8�?� ¡é¡®qty {�� z�� z � y z �,� z�� y z � s|¡ ��v� w�q �� ~�� w � ��z½��z � s�zt¡¢w q �� v� w z�w ~ ¡ �� z {

¯°B±79(.G BU7�( &�'F(d* +,(.- *�/ 0 ²³/ 6C2403- *�/ 0^7�( ´³µ3>?(�')B¶79( ·"(�-�6�/ I¸-°79( ¹¸B�2C(.- *�/ 05.')B±*=(=6;0 79B�' 79(^'F(.G BAH /O-d2C(d<¸'�0 *�/ I¸- 2�'F03-,6Q/ 642CB�')(d6 03G /O>?(�-d240 *,/ I¸- 7�/ 6�/O5,0 730º R f ad» [¶¼ P f a ËUTWVYX ÄjÅ'Å^½ g¾h ÄjÅ2Å g R)M)M [9½ a f Ä h Ë^¿�[ MvN;R [9f ÄjÅEÀ hL8N [ M)Á ½ ÄjÅ¶TWV?X ÄjÅ'Å^½ g¾h ÄjÅ2Å g R)M)M [9½ a f Ä h Ë^¿�[ MvN;R [9f Â~Ë�ÃÄ P�Å¸ÆFP ËUTWVYX Ë8Å^½ g¾h Ç8Å2Å g R)M)M [9½ a f Å h Â8Ë°¿�[ MONJR [3f Â�Æ9ÃÇ [ SQP.M ËUTWVYX Ë8Å^½ g¾h È2Å2Å g R)M)M [9½ a f Å h Â8Ë°¿�[ MONJR [3f ÂVÂ.Ãº?a MOÈKÆ ½ Ç h ËUTWVYX ÄjÅ'Å^½ g¾h Ç8Å2Å g R)M)M [9½ a f Ä h Ë^¿�[ MvN;R [9f Â�É9Ãj³kDm$n9kÉoq)Ê t � q�� q � q�� s�¡¢z��cxv� w z � � � | � � � w � ¡È¡vu �v� z {.� y ��x � z`s|z��c¡®u q �� ¡*x � sty q�� z:� �� z�� y z � � �8�?� ¡é¡®qty {

f � f(2003) ¿Qué frecuencia en GHz y núme-

ro de transistores estimas para Brisa (casillas(2))?g 5 GHz y 200 millones.h

10 GHz y 100 millones.i 10 GHz y 50 millones.j

20 GHz y 50 millones.

f � k(2003) ¿Qué frecuencia y voltaje estimas

para Cierzo (3)?

g 5 GHz y 1.5 voltios.h

10 GHz y 0.75 voltios.i 5 GHz y 0.75 voltios.j

2.5 GHz y 1.5 voltios.

f � l(2003) ¿Qué tensión de alimentación y

área de integración estimas para Del sur (4)?

g 1.5 voltios y 50 mm º .h

1.5 voltios y 25 mm º .

i 0.75 voltios y 50 mm º .

j0.75 voltios y 25 mm º .

f � m(2003) ¿Qué potencia disipada estimas

para Atolón (5)?

g 5 W.

h10 W.

i 20 W.

j40 W.

f � n(2003) ¿Qué potencia disipada estimas

para Bahía (6)?

g 5 W.

h10 W.

i 20 W.

j40 W.

"*·�¬��²©�ÆV±@³�©��?±�·4wvÆ`©�¶È·�¬�Å,©�²Ö�ªv¶È·�´®ª�¬vÅ=�� Axeå7Å�¬9�v· ©½Çv´ ©Õ«.¶K¬�Å �^ª�¬vÅ�¶K±:ÆV±v·�°ê¶È´µÆV±A� ��Íf � �

(2003) ¿Qué potencia disipada estimaspara Coral (7)?

g 5 W.h

10 W.i 20 W.j

40 W.

f �&�(2003) ¿Qué potencia disipada estimas

para Delfín (8)?

g 5 W.h

10 W.i 20 W.j

40 W.

f � �(2003) De entre los modelos de Terral,

¿Cuál de ellos presenta el mayor área de in-tegración?

g Alisio.h

Brisa.i Cierzo.j

Del sur.

f � �(2003) De entre los modelos de Terral,

¿Qué pareja podría utilizar el mismo zócalo deconexión en placa base siempre que ésta dis-pusiera de mecanismos para programar la fre-cuencia y el voltaje de alimentación?

g Alisio y Brisa.h

Brisa y Cierzo.i Cierzo y Del sur.j

Ninguna.

f*�;�(2003) De entre los modelos de Medite-

rráneo, ¿Qué pareja podría utilizar el mismozócalo de conexión en placa base aunque éstano dispusiera de mecanismos para programarla frecuencia y el voltaje de alimentación?

g Atolón y Bahía.h

Bahía y Coral.i Coral y Delfín.j

Ninguna.

f*�Äf(2003) ¿Cuál es el modelo o modelos que

Mediterráneo ha plagiado de Terral?

g Atolón de Alisio.h

Bahía de Brisa.i Delfín de Cierzo.j

Los dos anteriores.

f*�1k(2006) ¿Qué procesador de Mediterrá-

neo tiene un mayor coste de fabricación en suplanta de manufacturación?

g Atolón.h

Bahía.i Coral.j

Delfín.

f*�1l(2006) ¿Qué procesador de Mediterráneo

presenta una mejor predisposición pra encararun diseño superescalar?

g Atolón.h

Bahía.i Coral.j

Delfín.

! � prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡

¾ O�M¥óbU�S`YÀPèQTSR[VPVO�PTU�SVU HKJ/YÀMRP dTHéÃ@SVUXQTSRH deJ$L;Or]`WÄW@HK¨ZdöÉ÷`ø�øEË ãùS`Uâ[`O�MZW5S:J$PVQbM)OÍÌaP_LNPbU�HKP û

Búsqueda de

Decodificaciónde instrucción

Búsqueda de

Ejecución dela operación

Escritura delresultado

operandos

instrucción1

2

3

5

4

Tiempo

Inst

rucc

ione

s

Cálculo de la dirección para la siguiente instrucción

Lectura del código de operación de la instrucción

Macrodecodificación

Microdecodificación

Generación de la dirección de los operandos fuente

Lectura de los operandos fuente

Múltiple entrada de operandos en ALU o unids. MMX

Computación del resultado

Encaminamiento de datos a la unidad destino del resultado

Escritura del resultado

instrucciónBúsqueda de Decodificación operandos

Búsqueda de Ejecución dela operación

Escritura delresultado

10

9

8

7

6

5

4

3

2

1

Î ÌKÏDÐDÑ kpoqÒr t � ¡²qAÓ�q�� 5� � � ��xv� � �� ycs|¡¢z�� qv� zt¡ � qËw�qty � q {Sea el microprocesador Natalia cuya traza de ejecución se adjunta en la figura 2.1. En base a dichainformación, se pide clasificar al procesador en algunos de sus rasgos más relevantes.

f*�;m(2004) Natalia es un procesador

g Segmentado en cinco etapas.h

Segmentado en cinco etapas y, además,supersegmentado hasta alcanzar las diez.i Segmentado en diez etapas.

jSegmentado en dos etapas.

f*�1n(2004) Natalia es un procesador

g Supersegmentado, pero no superescalar.h

Supersegmentado, y por tanto, tambiénsuperescalar.i Superescalar, y por tanto, también super-segmentado.jSupersegmentado, y por tanto, tambiénsegmentado.

f*�1�(2004) Natalia es un procesador

g No superescalar.

hSuperescalar de factor dos.

i Superescalar de factor tres.

jSuperescalar de factor cinco.

f*� �(2004) La excesiva complejidad en la de-

codificación de instrucciones apunta a queNatalia es un procesador

g Más CISC que RISC.

hMás RISC que CISC.

i Es un híbrido entre CISC y RISC, y co-mo tal, lo clasificamos como VLIW (VeryLong Instruction Word).

jLa fase de decodificación no es un indica-tivo del carácter RISC o CISC del proce-sador.

"*·�¬��²©�ÆV±@³�©,ñê±��·�´®ª�±|ª�´²¸�«ô³c©�ª�Ôc´ ��Å=�� dÔÄå*Å�¬��· ©,ÆV¬t¶K¬v· ©�Å;Õ9��´µ®¬�¶K¬�ÅÖ�bª ´µ·�ª�Ê�´È¶K¬�Å�� × ùf$�&�

(2004) La fase más lenta de Natalia es ladecodificación de instrucciones, que comple-ta en un nanosegundo, aunque alcanzando unperfecto equilibrio entre las dos tareas de ma-cro y microdecodificación, que consumen ca-da una la mitad de ese tiempo. Ayudándonosde su traza de ejecución, podemos establecerla frecuencia de Natalia eng 0.5 GHz.h

1 GHz.i 2 GHz.j

4 GHz.

f$�&�(2004) ¿En cuál de las cinco fases de eje-

cución de Natalia podría eventualmente utili-zarse la caché de instrucciones de primer nivel(L1)?g En la última.h

En las tres intermedias.i En la primera.j

En la primera, pero sólo en caso de no en-contrar dicha información en el banco deregistros.

f$�;�(2004) ¿En cuál(es) de las cinco fases de

ejecución de Natalia no interviene nunca elprimer nivel de caché del procesador?

g En las tres primeras.h

En las dos últimas.i En las fases impares (1, 3 y 5).j

En las fases pares (2 y 4).

f*�Äf(2004) Atendiendo exclusivamente a la

información dada en la parte superior izquier-da de la figura 2.1, (texto en negrita sobre lainstrucción dispuesta en vertical y dividida encinco fases de ejecución), podríamos confun-dir el diseño de Natalia con la arquitecturamás conocida de la siguiente generación demicroprocesadores para PC.

g Quinta.h

Sexta.i Séptima.j

Octava.

f*�1k(2004) ¿Cuál de las cinco fases de ejecu-

ción de Natalia se parece más a la del procesa-dor K7 de AMD?

g Búsqueda de instrucción.h

Decodificación de instrucción.i Ejecución de instrucción.j

Escritura del resultado.

f*�1l(2004) ¿Cuál de las cinco fases de ejecu-

ción de Natalia se parece más a la del Pentium4 de Intel?

g Búsqueda de instrucción.h

Búsqueda de operandos.i Ejecución de instrucción.j

Escritura del resultado.

! � prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡¹ ')B±*A(d64B¶79( ²³/ 6C2403- *�/ 0°79( Ø�'F(d0E7�( · 'F03-,6Q/ 642=Ù ÚbÛ�/O5�6 Ú®B�6C2C( ²³/ Ü3>?(A2�'FBÝ 03Þ.'s/ *=0 *,/ I¸- /O-�2C(=<%'F0 *,/ I¸- /O-d2C(d<¸'�0 *�/ I%- ß * Û�/O5 ß B¸Þ3G (d0 ß,B%Þ9G (�0 79(�B¸Þ3G (d0Ä e�À Ä�Ê'Å^½ g¾h Ä�Å'Å gEg º Ë8Å3àMÄjÅ9á Ê'Å2Å Ê2Å'Å'ÅÖâ Ç'Å�ã gVY[9½%ä P Ã'Å^½ g¾h Ä�Å'Å gEg º Ä�Å'Å�àKÄjÅ9á Æ'Å2Å È_Å'Å'ÅÖâ Ê2Å�ã ge a S ã a ä a f Ã'Å^½ g¾h Ç'Å'Å gEg º Ä�Å'Å�àKÄjÅ9á ÄjÅ2Å È_Å'Å'ÅÖâ Ê2Å�ã gå [ æ�[ NQP Æ2Ë°½ g¾h È_Å'Å gEg º Ç'Å'Å�àKÄjÅ9á Ç8Å2Å Ë'Å'Å'ÅÖâ È_Å�ã gjlkDm$n�kçoqOè t � z � �vxvq�w ¡®zXs�¡®z�� z � � �êé q.ë�¡ � ��q�� z �� ¡®q�� z � svq|¡®q � x �� w ¡¢z¥��x � � w � z � q|¡ � z {Öì yÉ��z � w �T� � ��y x �Ë� y qsvq|¡µw � s�¡¢z�s�z�¡®� � z � qtyt� � y q_sty q � w q5� �lé q ë|¡ � ��qv� � ��:�v� � �� q|¡ � q_svq|¡²q � x½q � zt¡¢w � Ó�qv� � �� q@y z`y q|¡®��z@� � y�s � ¡®u z�� z ��?í x �,~�� w q��5�� x �v� w�¡®q½z�s � ¡²qËw � � q {

¾ O�M¥óbU�S`YÀPèQTS î�PbóVO?H W5PVW@H�¨Zd�QTSèW_ÒTH [VJöÉ÷`ø�øUî ã J�M¥óVOcS�YÀM�LNM)O�S:JYïâ[bH�U�M`LNM)J��W@H�O�W_]THéLNM)J û

Sean los 4 procesos de fabricación ficticios descritos en la Tabla 2.4. En base a la información allírecopilada, responder a las siguientes cuestiones:

f*�;m(2005) ¿Qué silogismo de la Tabla 2.4 re-

produce menos fielmente el comportamientodel mercado de microprocesadores para PC alo largo de la década 1995-2005?

g A menor distancia de integración, mayorárea de integración.

hA menor distancia de integración, mayornúmero de transistores.

i A menor distancia de integración, mayordiámetro de oblea.jNinguno. Todos ellos representan una ex-celente caracterización de lo sucedido enel mercado durante el período indicado.

f*�1n(2005) Uno de los cuatro procesos de fa-

bricación presenta un valor difícilmente justi-ficable en la columna Chips/oblea de la Tabla2.4. ¿Cuál?

g BMW.h

Honda.i Mercedes.

jToyota.

f*�&�(2005) ¿Qué proceso de fabricación resul-

ta más barato atendiendo al coste de cada chipintegrado?g BMW.h

Honda.i Mercedes.j

Toyota.

f*� �(2005) ¿Qué proceso de fabricación resul-

ta más barato atendiendo al coste de cada tran-sistor integrado?g BMW.h

Honda.i Mercedes.j

Toyota.

f*�&�(2005) ¿Qué oblea tiene más transisto-

res?

"*·�¬��²©�ÆV±@³�©,ñê±��·�´®ª�±|ª�´²¸�«ô³c©�ª�Ôc´ ��Å=�� dÔÄå*Å�¬��· ©,ÆV¬t¶K¬v· ©�Å;Õ9��´µ®¬�¶K¬�ÅÖ�bª ´µ·�ª�Ê�´È¶K¬�Å�� × �g BMW.h

Honda.i Mercedes.j

Toyota.

f$�&�(2005) ¿Qué oblea tiene menor densi-

dad de integración (transistores por cm º deoblea)?g BMW.h

Honda.i Mercedes.j

Toyota.

Sean los 4 procesadores ficticios siguientes:

v ðòñ �$� � � ÿ Segmentado en 40 etapas.v ü ! � �=ó�ÿ Superescalar de factor 8, pero sin

segmentar en etapas.v ô i,õö ÷¤g?i�õ��3! ÿ Supersegmentado, con 10

etapas de segmentación en su primer ni-vel, y cada una de las anteriores descom-puesta a su vez en 3 etapas.

v ô �� g ÿ Segmentado en 20 etapas y supe-rescalar de factor 3 en todas sus etapas.

Asumiendo la visión simplista del sistema quenos proporciona el solo conocimiento de esosparámetros, responder a las siguientes cues-tiones:k&�&�

(2005) ¿Qué diseño apunta a una mayorfrecuencia de reloj?

g Alonso.h

Prost.i Schumacher.j

Senna.

k&�Äf(2005) ¿Qué diseño apunta a un mayor

número de transistores?

g Alonso.h


Senna.

k;�,k(2005) ¿Qué procesador presenta un ma-

yor grado de paralelismo a nivel de instruc-ción en circunstancias óptimas?

g Alonso.h


Senna.

k;�,l(2005) ¿Tiene algún procesador facilidad

para implementar ejecución fuera de orden?

g Sí. Prost y Senna, y el primero de ellos enmayor medida.

hSí. Alonso y Schumacher, y el primero deellos en mayor medida.

i Sí. Todos ellos, en tanto disponen de al-guna forma de paralelismo a nivel de ins-trucción.jNo, ninguno de ellos.

k;�&m(2005) Si la predicción de salto se valida

en la última etapa de segmentación junto conla escritura del resultado, ¿Cuántos ciclos pue-de como máximo ejecutar una instrucción in-troducida por especulación en el cauce de seg-mentación de cualquiera de los cuatro proce-sadores sin conocer si realmente le correspon-de ser ejecutada o no?

g 30.h

39.i 40.j

60.

!�! prq�svu w�xty z�� {?� q �� qv� �|� w�xv� � � � � y�s�¡¢z�� qv� zt¡¹ 'FB�<¸'�03>©0 ²Ö(�5.(.- 7�(�-,*,/ 0,6 ²Ö(.5.(.- 79(.- *�/ 0,6 Ø�*d*A(d64B�6�06;B Ý 2ùø³0.'F( 79(�790�2CB96 79(ê*AB¸-�2�'FB¸G >?(.>©B�'K/ 0ú�g [ M)P Ç'Ålû Ë'Ålû ÄjÅlûü9a S a X ÄgË³û Æ2Ålû ÄjÅlûe�[�½ N gUa M)Á Ç2Ë³û Ç2Ë³û ÄjÅlû_ RvM ¿ a S f N [9½ a Ç'Ålû Ç2Ë³û Ä�Ë³ûjlkDm$n�kýoq)þ t � z � ��xvqËw�¡¢z_s|¡¢z|��¡®q � q � ��z �� ¡®qv� z � svq|¡²q � x �� w�¡¢z��x �� w � z � q|¡ � zÄ� z �� x � s�¡®z�s � � �tqv� ��;� u � ¡ � y � � q � w ��{

k;�,n(2005) ¿Qué planta de fabricación se ade-

cúa mejor a las características del procesadorProst?g BMW.h

Honda.i Mercedes.j

Toyota.

Sean los 4 programas descritos en la Tabla 2.5.En base a la información allí recopilada, res-ponder a las siguientes cuestiones:k;�,�

(2005) ¿Cuál de los cuatro programasperjudica menos al paralelismo a nivel de ins-trucción del procesador Alonso?

g Imola.h

Jerez.i Montmeló.j

Silverstone.

k;� �(2005) ¿Qué programa saca mayor pro-

vecho de una BTB?g Imola.h

Jerez.i Montmeló.j

Silverstone.

k;�1�(2005) ¿Qué programa necesita más una

TLB?

g Imola.h

Jerez.i Montmeló.j

Silverstone.

k;�1�(2005) ¿Qué programa se beneficiaría

más de la presencia de una caché L1 de datosintegrada en el procesador?

g Imola.h

Jerez.i Montmeló.j

Silverstone.

k5fN�(2005) ¿Qué procesador se adecúa mejor

a las características del programa Jerez?

g El de mayor grado de segmentación.h

El de mayor factor de superescalaridad.i El que obtenga un mayor valor al multi-

plicar los dos valores anteriores.j

El procesador que cumpla la condiciónanterior resulta el más penalizado si nin-guno de ellos dispone de BTB ni meca-nismos para la predicción estática de lossaltos.

Capıtulo 3� ® ÿ E?> ¨ @á® ¬ª ¨ ª´:Û®�©´>*F ¨

� ]TH�d_LNP�¦)S�deSVOcPVW@H�¨¥d��âU>¾¿S`deL;H ]bY

kÄf&f(2002) ¿En qué generación se encuentra

Intel más desprovisto de competencia en el di-seño de procesadores?

g En la primera.h

En la cuarta.i En la quinta.j

En la sexta.

kÄf*k(2001) ¿Qué arquitectura está considera-

da como la más importante de toda la quin-ta generación de microprocesadores? (toma elvolumen de ventas y la repercusión sobre mo-delos futuros como referencia)g El K5 de AMD.h

El Pentium de Intel.i El Pentium MMX de Intel.j

El K6 de AMD.

kÄf*l(2001) El Pentium de Intel

g Integra sus cachés L1 de datos e instruc-ciones en el propio chip del procesador.

hDispone de una ejecución superescalar ysegmentada.

i Integra varias ALU y una FPU interna-mente.jTodas las respuestas anteriores son co-rrectas.

k5fNm(2001) ¿Cuáles son los aspectos más ne-

gativos de la arquitectura de un procesadorPentium?

g Las intrincadas restricciones en su factorde superescalaridad.

hLa ausencia de cobertura para caché desegundo nivel (L2).

i Las dos anteriores.j

La frecuencia de reloj.

k5f$n(2001) ¿Qué aspecto del microprocesa-

dor Pentium se encuentra fuertemente acota-do en su rendimiento por la caprichosa com-binación de complejidad y tipo (entero o depunto flotante) que puedan presentar instruc-ciones adyacentes del programa fuente?

ÈKË

! = p?q�svu w xty z ��{?� q í x �µ� w�q�� v� ¡®q�� g La memoria caché.h

La superescalaridad.i La segmentación.j

Las ALU.

k5f$�(1999) ¿Qué material utilizan los Pen-

tium para conectar los transistores?

g Aluminio (Al).

hCobre (Cu).

i Silicio (Si).

jArseniuro de Galio (GaAs).

� ]TH�d_LNP�¦)S�deSVOcPVW@H�¨¥d��âU-¾¿S`d_L;H�]bY Ñ Ñ��

k5f �(1999) ¿Por qué razón muchos de los zó-

calos para Pentium no son válidos para la ver-sión MMX del procesador?

g El MMX tiene más patillas.h

El MMX funciona a diferente voltaje.i El MMX no es simétrico.j

El MMX incluye una caché interna mayor.

k5f$�(2000) La Unidad de Punto Flotante

(FPU) del Pentium MMX se encontraba mejo-rada respecto a la del Pentium clásico.

g Falso, era la misma en ambos casos.

hVerdadero, la FPU del MMX era másavanzada puesto que también ejecutabalas instrucciones MMX.i Falso, puesto que las operaciones MMXse realizaban en una Unidad Funcionaldedicada. Era el banco de registros pa-ra operandos en punto flotante lo que seencontraba reutilizado por los operandosMMX.jEl matiz señalado en la opción R es correc-to, pero eso no contradice la afirmacióndel enunciado de la cuestión, puesto quela FPU del microprocesador MMX permi-tía además operar con números reales re-presentados en formato IEEE-1394.

� ]bH d_LNPR¦�S�deS`O�PVW_HK¨Zd��U-ú î

k5f$�(2001) El K5 fue, comparado con el Pen-

tium, un procesador

g Posterior pero más sofisticado.h

Anterior y más sofisticado.i Posterior pero menos sofisticado.j

Anterior y menos sofisticado.

k&k;�(2001) ¿Por qué tuvo el K5 una acepta-

ción tan baja en el mercado?g Era una arquitectura rudimentaria.h

Tenía un precio excesivo.i Llegó demasiado tarde.j

No era compatible con los programas x86.

Capıtulo 4� ® C¯ª� @á® ¬ª ¨ ª�:¯®�©´>*F ¨

àZS�@LNP�¦)S�deSVOcPVW@H�¨¥d�� S�deS`O�PTU H�QTP`QTS�J

k1k5f(1999) ¿Qué compañía de microprocesa-

dores cambió tres veces de propietario duran-te el lustro 1995-2000?g Intel.h

AMD.i Cyrix.j

Transmeta.

k1k&k(2001) La sexta generación de micropro-

cesadores adopta esta denominación porque

g Su bus local es de 66 MHz.h

Sus arquitecturas son todas segmentadasen 6 etapas.

i Incorpora una unidad funcional más so-bre las 5 de que disponen los diseños dequinta generación.


k1k&l(2001) Tenemos ante nosotros un proce-

sador de quinta generación y otro de sexta ge-neración. A la hora de distinguir cada uno, sa-bemos que

g Si vemos uno de ellos en formato cartu-cho cerámico y que se monta sobre zóca-lo Slot, ése es el de sexta porque no puedeser de quinta.

hSi vemos uno de ellos en formato PGA yque se monta sobre zócalo Socket, ése esel de quinta porque no puede ser de sex-ta.

i Si vemos uno de ellos con ventilador y di-sipador de calor acoplados, ése es el desexta porque no puede ser de quinta.

jNunca va a ser posible distinguirlos porsu aspecto externo.

k&k;m(2001) ¿Qué microprocesador de sexta

generación fue el primero en incluir instruc-ciones multimedia?

g El Pentium Pro.

hEl Pentium MMX.

i El K6.

jEl K6-2.

ÈMÂ

! o prq�svu w�xty z × {r� q �� w q�� v� ¡®q�� k&k1n

(2001) ¿Qué rasgo de un microprocesa-dor para PC se ve por primera vez en el con-texto de su sexta generación?

g Un cauce segmentado en 20 etapas.h

Una caché integrada L2.i Un multiplicador interno para la frecuen-

cia de reloj.j

La extensión multimedia para el conjuntode instrucciones.

k&k1�(1999) ¿Por qué razón abandonó Intel el

zócalo Socket 7 con la llegada de la sexta ge-neración de microprocesadores?

g Porque es un diseño rudimentario y obso-leto.hPorque quería fabricar placas incompati-bles con las de sus rivales.i Porque introducía interferencias al com-portarse sus pistas como antenas.

jDos de las respuestas anteriores son cier-tas.

k&k �(2000) ¿Qué relación guardan los térmi-

nos SECC y Slot?

g Son sinónimos.h

Son antónimos.i Un microprocesador que se presenta en

formato SECC puede acoplarse sobre unzócalo de tipo Slot.

jUn microprocesador que se presenta enformato Slot puede acoplarse sobre unzócalo de tipo SECC.

k&k1�(1998) ¿Cuál es el punto fuerte de los mi-

croprocesadores de Intel de sexta generacióncon respecto a sus competidores AMD y Cy-rix?

g La potencia bruta de cálculo.

hLa mayor caché interna de segundo nivel.

i La mayor disponibilidad de placas basesobre las que montarlos.jEn las tres variables anteriores Intel lleva-ba ventaja.

k&k&�(2004) ¿Por qué se demora tanto la fase

de búsqueda de instrucción en la arquitecturade la sexta generación de Intel?

g Porque deben delimitarse las instruccio-nes de longitud variable que se encuen-tran dentro de los 16 bytes que el procesa-dor captura como código de instrucción.

hPorque la caché de instrucciones no se en-cuentra a la altura del diseño en lo querespecta a la velocidad.

i Por la sofisticada jerarquía de caché por laque apuesta el diseño.

jPor la lentitud del bus local del procesa-dor.

k&l;�(2001) ¿Cómo resumirías una arquitectu-

ra AMD de sexta generación?

g Mayor capacidad para la decodificaciónque para la ejecución de instrucciones.

hMayor capacidad para la ejecución quepara la decodificación de instrucciones.

i Empleo muy acusado de la segmentación.j

Empleo de cachés integradas de segundonivel (L2).

k&l5f(1998) ¿Qué fabricante de microprocesa-

dores para PC consiguió en la sexta genera-ción una arquitectura en la que el rendimien-to del equipo mostraba poca dependencia res-pecto a la frecuencia del bus local?

g Intel.h

AMD.i Cyrix.

8�©��.¶K±Ä¯�©�«.©Õ·�±|ª ´®¸v«r3�"*©�«�¶È´ÈÊ|Æa"*·�¬��)ÅËÊ ªË©�Å�¬v· ©ÕÅ5©�«�%�«�¶�©� × Íj

IDT.

k1l&k(1999) ¿Qué compañía cruzó por primera

vez la barrera de los 500 MHz en un micropro-cesador?g Intel.

hAMD.

i Digital.

jMotorola.

àZS�@LNP�¦)S�deSVOcPVW@H�¨¥d��¤¾¿S`deL;H ]bY ¾òOcM �\J/]VW5S:J�M)O�S:JïS`d ÞËd_LNS`U

k1l&l(1998) “El Pentium Pro es más rápido

que el Pentium clásico”.

g No, depende de la frecuencia de reloj decada procesador.

hSí, siempre que se utilice un código de 32bits.i Sí, siempre que el código no tenga depen-dencias de datos.jTodas las respuestas anteriores son co-rrectas.

k1l�m(2001) ¿Por qué le llevó tanto tiempo a

Intel desarrollar el Pentium Pro y tan pocotiempo a AMD desarrollar el K6?

g El Pentium Pro era una arquitectura nue-va que partió prácticamente de cero,mientras que el K6 se basó en otra yaexistente.hEl Pentium Pro contiene muchos mástransistores.i El Pentium Pro es una arquitectura mu-cho más completa.

jEl K6 no es realmente un microprocesa-dor, sino un coprocesador.

k1l&n(1999) ¿Cuál fué la razón de ser del pri-

mer microprocesador Celeron de Intel?

g Ofrecer mayor rendimiento a menor cos-te.

hPrecios más bajos para extinguir los zóca-los Socket 7.i Eliminar la caché interna para reducir eltamaño del microprocesador.jLas tres anteriores.

k&l1�(1999) ¿Qué distingue a un microproce-

sador Celeron de un Celeron A?g La frecuencia de reloj.h

El tamaño de caché interna.i La frecuencia del bus local.j

El zócalo al que se acopla.

k&l �(2002) Disponemos de un modelo de

procesador Celeron. Sabemos que es...

g Un Pentium II sin caché.h

Un Pentium III con menos caché.i Un Pentium III con el bus local más lento.j

Un procesador derivado de otro de gamamás alta al que se recorta el tamaño decaché y adicionalmente la velocidad delbus local.

k&l1�(2001) ¿Por qué el Celeron es el procesa-

dor de Intel que más tiempo lleva conviviendocon nosotros (desde comienzos de 1998 hastafinales de 2001 van casi cuatro años)?

� � prq�svu w�xty z × {r� q �� w q�� v� ¡®q�� g Porque a Intel le ha interesado desde en-

tonces mantener siempre un modelo debajo coste para responder al perfil deusuario menos exigente.

hPorque es el producto que permite dar sa-lida a las muestras de otros chips que pre-sentaron algún error en su integración.

i En realidad no es un único procesador, si-no versiones reducidas de la arquitecturaestrella de Intel en cada período tempo-ral, y por lo tanto, se encuentra sujeto alos cambios producidos en éstas.

jTodas las respuestas anteriores son co-rrectas.

k&l1�(1999) ¿Qué distingue internamente al

Pentium II 333 MHz del Pentium II 350 MHz?

g El controlador del bus local.h

El controlador de la memoria caché inter-na.i El diseño del cauce segmentado.

jEl factor de superescalaridad.

k�m,�(1998) ¿Qué rasgo diferencia al Pentium

II Xeon de un Pentium II Deschutes?

g El bus local a 100 MHz.h

El zócalo Slot 2.i La caché L2 interna de mayor tamaño y

sincronizada a la frecuencia del micro.jLa tecnología de integración a 0.25 mi-cras.

k�m�f(1999) Resume la configuración de un

Pentium III 500 MHz (buses de datos y dirs,caché L1, caché L2, frec. bus, micras).

g 64 y 32, 16Kb y 16Kb, 512Kb, 66MHz, 0.35.h

32 y 64, 32Kb y 32Kb, 512Kb, 100MHz,0.25.

i 64 y 32, 16Kb y 16Kb, 512Kb, 100MHz,0.25.j32 y 64, 32Kb y 32Kb, 512Kb, 133MHz,0.18.

k�m,k(2000) ¿En qué evolucionaron los Pen-

tium III respecto a los Pentium II?

g En que pueden ejecutar hasta tres instruc-ciones por ciclo de reloj, frente a dos en elPentium II.hEn que disponen de tres unidades MMXen lugar de dos.

i En que tienen tres cachés internas en lu-gar de dos.

jEn ninguna de las tres características an-teriores.

k�m,l(2000) ¿Qué diferencia hay entre un Pen-

tium III 450 MHz y un Pentium III 500 MHz?

g El número de transistores que contiene.h

Lo bien que se han integrado sus transis-tores en la planta de fabricación.

i La distancia de integración.j

El voltaje nominal.

k�m&m(2000) ¿Dónde se encuentra la caché L2

del microprocesador Pentium III?

g Dentro del chip en el que se integra su nú-cleo de ejecución, como la L1.

hFuera de ese chip, pero dentro de la placade circuito impreso recubierta a modo decartucho cerámico que constituye el pro-ducto comercial.i En la placa base.

j Ø seguro que es falsa. Elegiría Ù o × de-pendiendo del formato de presentacióndel microprocesador (FC-PGA o SECC2,respectivamente).

8�©��.¶K±Ä¯�©�«.©Õ·�±|ª ´®¸v«r3��³�)ÅËÊ ªË©�Å�¬v· ©ÕÅ5©�«�+�')9 < ùk;m,n

(2000) Si Intel fabricase su viejo PentiumIII de 500 MHz con el nuevo proceso de in-tegración de 0.18 micras, ¿ Cómo le resulta-ría comparativamente atendiendo a la varia-ble coste por unidad fabricada?

g Más caro, puesto que cada transistor a0.18 micras es de una calidad superior.

hIgual, pues ambos tienen el mismo núme-ro de transistores.i Igual, pues ambos tienen la misma fre-cuencia.jMás barato, pues el espacio ocupado esinferior y, por tanto, el gasto de materiaprima también lo será.

à¥S�:LNP�¦�S�deS`O�PVW_HK¨Zd��-ú�� èJ/]VW5S:J$M)OcS�JÛS`d�� Ñ Ú

k;m,�(2004) En los procesadores AMD de sex-

ta generación, la memoria caché de segundonivel evoluciona pasando directamente de

g Externa a integrada.h

Interna a integrada.i Externa a interna.j

Encontrarse unificada a separarse en dospartes, una para datos y otra para ins-trucciones.

k;m �(2004) Los procesadores K6 de AMD con

bus a 100 MHz pueden montarse sobre zóca-losg Socket 7, pero no sobre Super 7.h

Super 7, pero no sobre Socket 7.i Super 7, pero no sobre Socket 7, ya que

este último es un modelo exclusivo de laquinta generación.jSuper 7, y también sobre Socket 7, aunqueen este caso lo más probable es que la fre-cuencia de bus haya que bajarla hasta los66 MHz.

k;m,�(2000) Matiza la frase siguiente: El micro-

procesador K6-2 dispone de caché propia.

g Si se está refiriendo a la caché L1, es cierta.

hSi se está refiriendo a la caché L2, es falsa.

i Las dos respuestas anteriores son correc-tas.jTodo depende de si la caché interna de unprocesador se considera caché propia ono.

k�m/�(1999) Resume la configuración de un

K6-III 400 MHz (zócalo, voltaje, caché L2, frec.bus, micras).

g Socket 7, 2.7v, 512Kb, 100MHz, 0.35.h

Slot A, 2v, 512Kb, 100MHz, 0.25.i Slot A, 1.8v, 512Kb, 133MHz, 0.25.j

Super 7, 2.4v, 256Kb, 100MHz, 0.25.

k&n&�(2006) Caracteriza por anualidades el

marco temporal de aparición en el mercado delos procesadores K6, K6-III y K7, respectiva-mente

g 1996, 1997, 1998.h

1997, 1998, 1999.i 1998, 1999, 2000.j

1999, 2000, 2001.

� � prq�svu w�xty z × {r� q �� w q�� v� ¡®q��

àZS�@LNP�¦)S`dVSVOcPVW@HK¨Zd��á MZY\[VPVO�P_L;HKÃ:PVJïPeO��X]THéLNS@W�L&]TOcPTUKS:J

k&nÄf(1999) ¿Qué microprocesador mantiene

el mismo núcleo arquitectural respecto a supredecesor?

g El Pentium del K5.h

El K6-2 del K6.i El Itanium del Pentium III.j

El K7 del Pentium III.

k&n1k(1999) Si comparamos un Pentium III

frente a un K6-III y un Pentium II frente aun K6-2, ¿Qué arquitecturas resultan más re-comendables?g Los Pentium, porque resultan más fiables.h

Los Pentium, porque ofrecen una compa-tibilidad superior con los modelos futu-ros.i Los K6, porque tienen una frecuencia su-perior.jLos Pentium para operaciones normales ylos K6 para operaciones multimedia.

k&n1l(2002) ¿Son parecidas las innovaciones

introducidas por el Pentium II y el K6-2 res-pecto a sus predecesores y las del Pentium IIIy el K6-III respecto a éstos?

g Depende de qué modelos de Pentium II yIII estemos hablando. Si se trata del Des-chutes y el Coppermine, sí.hSí. Los primeros mejoran el conjunto mul-timedia, y los segundos, la caché L2, quepasa a ser integrada de 256 Kbytes.i La respuesta anterior es correcta, aunqueconviene matizar que en el caso del K6 sepasa directamente de caché externa a in-tegrada.

jNo.

k&n�m(2000) ¿Cuál ha sido la progresión de la

saga de procesadores Pentium al respecto delas instrucciones multimedia (tómese como re-ferencia el primer modelo aparecido de cadaversión)?

g El Pentium II tiene 57 más que el Pentium,y el Pentium III, 70 más que el Pentium II.

hTodos aceptan el mismo conjunto de ins-trucciones.i El Pentium II tiene el mismo conjunto deinstrucciones que el Pentium, y el Pen-tium III dispone de 70 más que éstos.

jEl Pentium II dispone de 57 instruccionesmás que el Pentium, y el Pentium III in-corpora 13 más sobre éstas hasta comple-tar las 70.

k&n&n(2000) ¿Qué pareja de microprocesadores

presenta mayores similitudes atendiendo a sunúcleo interno (decodificación y ejecución deinstrucciones)?

g El K5 y el K6.h

El K6 y el K6-2.i El K6-2 y el K6-III.j

El K6-III y el K7.

k&n&�(2000) ¿Qué pareja de microprocesadores

presenta mayores divergencias atendiendo asu arquitectura interna?

g El Pentium y el Pentium MMX.h

El Pentium Pro y el Pentium II.

8�©��.¶K±Ä¯�©�«.©Õ·�±|ª ´®¸v«r326N¬�Æ��?±v·�±t¶È´êÇË±�Å/±�·��cÊ|´ê¶�©�ªv¶ÕÊ�·�±v²©�Å < �i El Pentium II y el Pentium III.j

El Pentium III y el Itanium.

k1n �(2001) ¿Qué unidad funcional requiere

un mayor número de transistores a la hora desu integración en silicio?

g La unidad de ejecución 3DNow! del K6original.

hLa caché L2 integrada del K6-2.

i El controlador de bus local de hasta 200MHz en el K6-III.jNinguno de los tres procesadores ante-riores incluye las unidades de ejecuciónmencionadas en sus respectivas respues-tas.

k1n&�(2001) ¿Qué unidad funcional requiere

un mayor número de transistores a la hora desu integración en un chip?

g La unidad de ejecución 3DNow! del K6-2.h

La caché L2 integrada del K6-III.i El controlador de bus local de 200 MHz

del K7.jNinguno de los tres procesadores anterio-res contiene las unidades funcionales quese le presuponen.

k1n&�(2002) Uno de los escasos ejemplos que

conocemos de paso directo de caché L2 exter-na a integrada en dos modelos consecutivosde una misma familia de procesadores se pro-duce en la transición

g Del K5 al primer K6.h

Del primer Pentium II al último PentiumIII.i Del K6-2 al K6-III.

jDel K7 Athlon al K7 Thunderbird.

k&�;�(2003) ¿Qué combinación NO se presen-

ta en sexta generación?

g Procesador de Intel y caché L2 interna.h

Procesador de Intel y caché L2 integrada.i Procesador de AMD y caché L2 interna.j

Procesador de AMD y caché L2 integrada.

k&�Äf(2004) Consideremos la terna de procesa-

dores Pentium Pro, Pentium II y Pentium III,cada uno en el modelo más avanzado que vióla luz en el mercado (0.35, 0.25 y 0.18 micras,respectivamente). Podemos asegurar con res-pecto a su memoria caché de segundo nivelque

g Todos ellos presentan una caché interna,que en algunos casos es más interna queen otros.hTodos ellos presentan una caché integra-da, que en algunos casos es más velozque en otros.

i Todos ellos presentan una caché de al me-nos 512 Kbytes, que en algunos casos escualitativamente mejor que en otros.

jTodos ellos presentan una caché con di-ferente grado de cercanía al procesador,que además no necesariamente aumentaa medida que nos fijamos en los modelosmás recientes.

k&�1k(2005) ¿Qué cualidad posee la arquitec-

tura de Intel de sexta generación para PC queno se encuentra implementada en los diseñosde quinta generación de dicha compañía?

g La segmentación.h

La superescalaridad.i La supersegmentación.j

La ejecución fuera de orden.

��! prq�svu w�xty z × {r� q �� w q�� v� ¡®q�� k&�1l

(2004) Si comparamos la memoria cachéde primer nivel (L1) en las arquitecturas de In-tel y AMD dentro de la sexta generación, po-demos decir queg AMD ofrece más cantidad pero menos ca-

lidad.hAMD ofrece más calidad pero menos can-tidad.i Intel innova gracias a la presencia de lacaché de traza en el lado que atañe a lacaché de instrucciones.jIntel presenta mayor calidad en la partecorrespondiente a los datos que en la par-te referente a las instrucciones.

k&�;m(2006) ¿Qué procesador concluye la sex-

ta generación con frecuencias nominales supe-riores a 1 GHz?

g El Pentium II.

hEl Pentium III.

i El K6-2.

jEl K6-III.

k&�&n(2006) Qué variante arquitectural no se

produce en sexta generación

g Xeon.

hCeleron.

i Duron.

jNinguno de los anteriores.

Capıtulo 5� ® C¯; � @¾>$ ® ¬ª ¨ ª�:¯®�©´>*F ¨

à¥ÓV[VL;H YÀPè¦)S`dVSVOcPVW@HK¨Zd�� S�deS`O�PTU H�QTPVQbS�J

k1�&�(2004) La séptima generación de AMD

comienza en los 500 MHz y la de Intel lo hacepor encima de 1 GHz debido a que

g Los primeros modelos de AMD son de0.25 micras, mientras que los de Intel sonya de 0.18 micras.

hLos primeros modelos de AMD salen almercado año y medio antes que los ho-mólogos de Intel.

i La frecuencia efectiva del primer bus deAMD es de 200 MHz, mientras que la deIntel es de 400 MHz.jLas tres razones anteriores podrían expli-carlo, y se listan de mayor a menor peso.

k1� �(2006) ¿Qué magnitud del procesador ha

permanecido invariable a lo largo de la década1995-2004?

g La anchura del bus de datos: 64 bits.h

La anchura del bus de instrucciones: 32bits.

i Las dos respuestas anteriores son correc-tas.

jNingún parámetro de la configuraciónbásica del procesador ha logrado perma-necer al margen de la evolución tecnoló-gica durante tanto tiempo.

k&�1�(2004) De todos es conocido que las me-

joras en la distancia de integración a la horade fabricar un procesador suele aprovecharsepara introducir mejoras en sus niveles de ca-ché. Si en el contexto de la séptima generacióntomamos la secuencia 0.25, 0.18 y 0.13 micras,la caché responde

g Mejorando el nivel L1 en su grado de aso-ciatividad.hMejorando el nivel L2 en su cercanía alprocesador.

i Mejorando el nivel L2 en su tamaño.j

La opción × es correcta para la transiciónde 0.25 a 0.18 micras, mientras que la op-ción Ø los es para la transición de 0.18 a0.13 micras.

k&�1�(2005) La ejecución fuera de orden (pla-

nificación y reordenación de instrucciones)tarda en realizarse

Ë2Ë

� = p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� g Un ciclo en los diseños de Intel de sexta

generación.h

Tres ciclos en los diseños de Intel de sextageneración.

i Cinco ciclos en los diseños de Intel de sép-tima generación.

jSiete ciclos en los diseños de Intel de sép-tima generación.

k � �(2002) Nos encontramos en la fase inau-

gural de una nueva generación de microproce-sadores, con los primeros modelos comercia-les en la calle. Atendiendo a como se ha com-portado el mercado hasta ahora, podemos va-ticinar que...

g No es un buen momento para encarar lacompra de un PC.

hPronto cambiaremos a un nuevo procesode fabricación basado en distancias de in-tegración más pequeñas.

i La frecuencia más baja del nuevo produc-to es superior a la frecuencia más alta delúltimo de la generación anterior para unamisma marca.jEn vista de que el ciclo completo de de-sarrollo de un procesador se estima enunos seis años, ha transcurrido al menosun lustro desde que inauguramos la ge-neración anterior, y pasará al menos otrohasta que inauguremos la siguiente.

k � f(2001) ¿Qué es una caché de traza?

g La caché de instrucciones de primer niveldel Pentium 4.hUna caché que almacena las instruccionesya decodificadas.

i Las dos respuestas anteriores son válidas.j

La pregunta está mal formulada, pues só-lo existe el concepto de traza de caché.

k � k(2003) ¿Qué procesador de séptima gene-

ración se ha fabricado a tres distancias de in-tegración diferentes hasta 2003?g El K7.h

El Duron.i El Pentium 4.j

El Celeron.

k � l(2003) Matiza la siguiente afirmación

“Hay un Celeron para cada modelo de proce-sador de Intel en sexta generación, y un Duronpara cada modelo de procesador de AMD enséptima generación”.g No es cierto en el caso de Intel.h

No es cierto en el caso de AMD.i El primer modelo de cada firma (Pentium

Pro y K7 Athlon) no dispone de su corres-pondiente versión de gama baja.jSólo es cierto para las versiones de 0.18micras en adelante en ambos casos.

k � m(2003) Para distinguir la interpreta-

ción/ejecución de instrucciones en el inte-rior de un microprocesador, los estadouni-denses utilizan los términos front-end/back-end, mientras que nosotros hemos emplea-do la analogía boca/estómago. ¿Qué fases deuna instrucción comprende cada una de estasfunciones? (debe respetarse el orden en queenumeramos las fases respecto a la cronologíatemporal en que se suceden)g Boca: Búsqueda de instrucción y operan-

dos y decodificación de instrucción. Es-tómago: Planificación de la instrucción,cálculo de la operación y escritura del re-sultado.hLa opción Ù no es correcta. La fase de pla-nificación de instrucción pertenece a laboca como última fase.i La opción Ù no es correcta. La fase de bús-queda de operandos pertenece al estóma-go.

8�Ö��É¶È´¢ÆV±�¯�©Õ«.©�·�±�ª ´®¸v«É3c(*��! < Ìj

La opción Ù es correcta, pero sería máscompleta si incluyéramos el renombradode registros y la emisión de instruccionesen el estómago.

k � n(2003) Un programa en ejecución sobre

un procesador Pentium III podremos ejecutar-lo siempre sobre un procesadorg 8086.h

Pentium.i Pentium 4.j

K7.

k � �(2003) Un programa compilado sobre un

procesador Pentium III podremos ejecutarlosiempre sobre un procesadorg Pentium.h

Pentium 4.i K8.j

El que se haya compilado en un PentiumIII no obliga a que el código ejecutable segenere para un modelo de procesador es-pecífico. Podemos utilizar un compilador

cruzado que se ejecuta sobre una plata-forma y genera el código ejecutable paraotra.

k �1�(2004) ¿En qué diseños arquitecturales

de la séptima generación son gemelas las ca-chés L1 para datos e instrucciones?

g En el K7.h

En el Pentium 4.i En ambos.j

En ninguno.

k � �(2006) ¿Cómo clasificarías de forma se-

parada el front-end y el back-end de un pro-cesador para PC de séptima generación?

g El front-end es más CISC que RISC, y elback-end justo al contrario.

hEl front-end es más RISC que CISC, y elback-end justo al contrario.

i Ambos son claramente CISC.j

Ambos son claramente RISC.

à¥Ó`[eL;H YÀPè¦)S�deS`O�PVW@H�¨Zd��âU>ú#"

k � �(2001) ¿Cómo ha evolucionado la familia

del procesador K7?g En tecnología de integración: 0.25, 0.18,

0.13 micras.hEn caché L2: Interna de 512 Kbytes, in-tegrada de 256 Kbytes, integrada de 128Kbytes.i En paralelismo a nivel de instrucción:Factor de superescalaridad 3, 4 y 5.jEn el conjunto de instrucciones: 3DNow!,Enhanced 3DNow!, Hyper-Enhanced

3DNow!.

k&�&�(2001) Tenemos ante nosotros a un K7 de

800 MHz. Podemos asegurar con plena certezaque se trata de un modelo fabricado median-te:

g CMOS de 0.25 micras e interconexionesde aluminio.hCMOS de 0.18 micras e interconexionesde aluminio.

� o p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� i CMOS de 0.18 micras e interconexiones

de cobre.jNo podemos asegurar nada a priori.

k&�Äf(2001) ¿Qué rasgo comparten todos los

modelos de microprocesador K7 del merca-do?g El zócalo Socket A y la caché L2 integra-

da.hLa integración CMOS de 0.18 micras e in-terconexiones de cobre.i El conjunto de instrucciones Enhanced3DNow!.jLa caché L1 de 128 Kbytes y la L2 de 256Kbytes.

k&�1k(2001) ¿Qué fase del procesador K7 con-

sume un mayor número de ciclos?

g Búsqueda.h

Decodificación.i Reordenación.j

Ejecución.

k&�1l(2001) ¿Qué es un Duron?

g Un K7 con 1/4 de su tamaño de caché L2.h

Un K7 de bajo coste.i Las dos respuestas anteriores son correc-

tas.jUn Device-Under-Rambus-Or-Network.

k&�;m(2002) Disponemos de un modelo de

procesador Duron. Sabemos que es...

g Una arquitectura intermedia entre el K6 yel K7.hUn K7 Thunderbird con el bus local máslento: 200 MHz frente a 266 MHz.i Un K7 Thunderbird con la cuarta parte decaché: 64 Kbytes frente a 256 Kbytes.


k&�&n(2001) ¿Qué multiplicador fue el más uti-

lizado por AMD para la caché L2 interna de suprimer Athlon de 0.25 micras?

g 1/3 de la frecuencia del procesador.h

1/2 de la frecuencia del procesador.i 1 (la misma frecuencia del procesador).j

La L2 del primer Athlon es externa.

k&�&�(2003) En el caso de que el K7 dispusiese

de una caché de traza, indica junto a qué uni-dad funcional del procesador estaría colocada

g Los bancos de registros.h

Las unidades aritmético-lógicas (ALU).i El triple decodificador de instrucción.j

La caché de primer nivel de instrucciones(L1I).

k&� �(2005) La ejecución fuera de orden (pla-

nificación y reordenación de instrucciones)tarda en realizarse

g Un ciclo en los diseños de Intel de sextageneración.

hTres ciclos en los diseños de Intel de sextageneración.

i Cinco ciclos en los diseños de Intel de sép-tima generación.

jSiete ciclos en los diseños de Intel de sép-tima generación.

k&�&�(2002) A la hora de discriminar el pere-

grinar de una instrucción entera y otra de pun-to flotante por el cauce segmentado del proce-sador K7, las únicas etapas que son comparti-das por ambas son

8�Ö��É¶È´¢ÆV±�¯�©Õ«.©�·�±�ª ´®¸v«É3c(*��! < Íg Las de la fase de búsqueda, como en cual-

quier otro procesador.h

Las de la fase de búsqueda y decodifica-ción, como en cualquier otro procesador.

i Las de la fase de búsqueda, decodifica-ción y búsqueda de operandos.

jTodas hasta la entrada en la ALU en elprimer caso y en la FPU en el segundo,como en el Pentium 4.

k1�&�(2005) La ejecución fuera de orden (pla-

nificación y reordenación de instrucciones)tarda en realizarseg Apenas un ciclo en los diseños de AMD

de sexta generación.h

Apenas un ciclo en los diseños de AMDde séptima generación.

i Las dos respuestas anteriores son correc-tas.jNinguna de las respuestas anteriores escorrecta.

k1�;�(2002) Hay procesadores cuyas mejoras

son marginales respecto a su predecesor, otrosque introducen cambios sustanciales en el ren-dimiento, y otros que representan ya una nue-va arquitectura. En el mundo del software, siel producto original constituye la versión 1.0,los primeros estarían etiquetados como la ver-sión 1.01, los segundos como la 1.1 y los terce-ros como la 2.0. Si adjudicamos al Athlon ori-ginal la versión 7.0 de AMD, ¿cómo cataloga-rías a los procesadores Athlon Thunderbird,Athlon XP y Clawhammer, respectivamente?(considerar en todos ellos la primera versiónaparecida)

g 7.1, 7.2 y 8.0.h

7.01, 7.02 y 7.1.i 7.1, 7.11 y 8.0.j

7.01, 7.11 y 8.0

k&�5f(2002) AMD nos ha encargado el diseño

de un nuevo procesador basado en la arqui-tectura K7, pero que rompe la compatibilidadcon el código x86, aceptando el conjunto deinstrucciones máquina nativo desde un princi-pio. Sin embargo, se quieren aprovechar todaslas unidades funcionales que sea posible de lavieja arquitectura. ¿Cuál de las siguientes esimposible reutilizar?

g El acelerador para las predicciones de sal-to o BTB.hEl búfer de reordenación circular o BRC.

i El acelerador para las traducciones dememoria virtual a física o TLB.jLos bancos de registros y las unidadesaritmético-lógicas que se nutren de ellos.

k&�1k(2002) Disponemos de un procesador At-

hlon XP con código de referencia Palomino.¿Cuál de las siguientes mejoras incrementamás el ancho de banda del bus local del proce-sador? (suponer que todas ellas disponen desu implementación comercial)

g Sustituir los módulos de memoriaRDRAM 2x400 MHz por otros de 2x533MHz y acelerar el bus de memoria con-venientemente.hSustituir los módulos de memoria DDR2x133 MHz por otros de 2x166 MHz yacelerar el bus de memoria proporcional-mente.i Colocar un doble puerto en el juego dechips y duplicar el bus de memoria pa-ra disponer de uno por puerto, mante-niendo los mismos módulos de memoriaDDR 2x133 MHz.jNinguna de las anteriores.

k&�1l(2004) ¿Qué aspecto del procesador K7

coincide más en su evolución con la transiciónde sus modelos hacia las 0.18 micras primero(Thunderbird) y hacia las 0.13 micras con pos-terioridad (Barton)?

=�� p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� g La replicación de unidades funcionales,

para aumentar el factor de superescala-ridad.hLos decodificadores de instrucción, pa-ra incorporar el conjunto multimedia En-hanced 3DNow! primero y 3DNow! Pro-fessional después.

i La velocidad del bus local, para acelerar a2x133 MHz primero y a 2x166 MHz pos-teriormente.jEl número de niveles de metalización delos transistores, para pasar de 7 a 8 pri-mero y de 8 a 9 después.

k&�;m(2004) ¿Qué cambios en la caché y en el

conjunto de instrucciones se reflejan en el pro-cesador K7 aprovechando la migración a dis-tancias de integración de 0.18 micras prime-ro (Thunderbird) y 0.13 micras después (Bar-ton)?

g Primero: Integración de una caché L2 de256 Kbytes y ampliación del conjuntode instrucciones incorporando Enhanced3DNow!. Después: Integración de unacaché L2 de 512 Kbytes y ampliación delconjunto de instrucciones incorporando3DNow! Professional.hEl conjunto de instrucciones evolucionacomo se indica en la opción anterior, pe-ro la caché no evoluciona en tamaño, si-no que éste permanece fijo y lo que me-joran son sus parámetros de calidad, enconcreto, la cercanía al procesador (pasade interna a integrada) y el grado de aso-ciatividad (el número de líneas pasa de 2a 16).i La rectificación de la opción anterior escorrecta, y puede completarse indicandoque ambos procesadores cambian el zó-calo y el patillaje del procesador respectoa su predecesor.

jNi el conjunto Enhanced 3DNow! fueinaugurado con el Thunderbird, ni elconjunto 3DNow! Professional fue inau-gurado con el Barton.

k&�&n(2006) De entre la terna de procesadores

K7 Athlon, K7 Thunderbird y Athlon XP, ¿Quépareja comparte un mismo zócalo para la fija-ción de su patillaje a la placa base?

g El K7 Athlon y el K7 Thunderbird.h

El K7 Thunderbird y el Athlon XP.i El K7 Athlon y el Athlon XP.j

Ninguno de ellos.

k&�&�(2006) Los procesadores K7 Thunderbird

y Athlon XP comparten el zócalo Socket A de462 pines que AMD les diseñó tras su efíme-ro paso por el tipo Slot del Athlon original. Sisustituimos un K7 Thunderbird por un Ath-lon XP en una placa base con Socket A, ¿Quériesgo estamos asumiendo?

g Ninguno. El nuevo procesador funcionaperfectamente.

hEl PC puede no dar síntoma de actividadalguna porque al nuevo procesador le fal-ta energía para alimentar a la caché L2 in-tegrada de que carecía el Thunderbird.

i La opción × es correcta, y el riesgo pue-de subsanarse sustituyendo la fuente dealimentación del PC por otra de mayorpotencia.

jLa regulación de voltaje e intensidad eléc-trica es diferente en ambos casos, y pa-ra ello, lo mejor es actualizar la BIOS delequipo antes que cambiar la fuente de ali-mentación.

k&� �(2005) Un programa consta de un lazo

de 1000 iteraciones dentro del cual se encuen-tra la instrucción B en solitario. ¿Cuántas ve-ces se decodifica el código de instrucción de Bdurante la ejecución de dicho programa en elK7?

g 1.h

999.

8�Ö��É¶È´¢ÆV±�¯�©Õ«.©�·�±�ª ´®¸v«É3c(*r"*©�«�¶È´ÈÊ|Æ%$ & ùi 1000. j

Depende de las dependencias que presen-te el programa.

à¥Ó`[eL;H YÀPè¦)S�deS`O�PVW@H�¨Zd��âU>¾¿S�d_L;H ]bY Ë

k1�&�(2001) El primer microprocesador Pen-

tium 4 lanzado al mercado en Noviembre de2000 disponía de

g 1.4 GHz, 0.18 micras y 256 Kbytes de ca-ché L2 integrada.

h1.4 GHz en su núcleo, 400 MHz en su buslocal y 100 MHz en su caché L2.

i Una caché L1 de mayor tamaño que suL2.jTodas las respuestas anteriores son co-rrectas.

k1�&�(2001) ¿Cuál era la configuración de ca-

ché predominante en el mercado en el mo-mento del lanzamiento del Pentium 4?

g 256 Kbytes de caché L3 interna.h

256 Kbytes de caché L2 integrada.i 256 Kbytes de caché L1 integrada.j

32 Kbytes de caché L1 integrada.

l&�&�(2004) ¿Qué relación hay entre la caché

de datos de primer nivel (L1D) y la caché detraza de un procesador?

g La caché de traza sustituye a la L1D endiseños como el Pentium 4.hLa caché de traza se sitúa en un nivel pos-terior de la jerarquía caché del procesa-dor.i La L1D se sitúa en un nivel posterior dela jerarquía caché del procesador.

jSon dos cachés situadas en el mismo ni-vel de la jerarquía de memoria del proce-sador, sólo que una se ocupa de los datosy la otra de las instrucciones.

l;�½f(2001) ¿Cuál es la principal contribución

del Pentium 4 desde el punto de vista de suarquitectura interna?g La tecnología de integración: 0.13 micras.h

El paralelismo a nivel de instrucción: Pue-de ejecutar hasta 100 instrucciones de for-ma simultánea.i El conjunto de instrucciones: Se deshacepor fin del tormentoso legado x86.jLa presencia de una caché de traza.

l;�,k(2001) La caché de traza (CT) y el hypert-

hreading (HT) son las dos grandes novedadesdel Pentium 4 de Intel para la séptima genera-ción. ¿Dónde se encuentra implementada cadauna de ellas?g CT en el front-end ; HT en el back-end.h

CT en el back-end ; HT en el front-end.i Ambas en el front-end.j

Ambas en el back-end.

l;�,l(2002) ¿Qué aspecto altera una caché de

traza con respecto al rendimiento de una ca-ché convencional?g A igual número de transistores, aumenta

el índice de aciertos, pero reduce el bene-ficio que se obtiene en cada uno de ellos.

=�� p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� h

A igual número de Kbytes, el número deinstrucciones máquina que caben en ellaes inferior.i A igual velocidad, ralentiza la computa-ción de la instrucción que sale de ella, yaque éstas ocupan más espacio, y ya se sa-be que en microelectrónica, “más grande,más lento”.jAltera los tres aspectos mencionados enlas opciones anteriores, pero precisamen-te en el sentido contrario al que éstas es-tipulan.

l;�&m(2002) ¿Pueden montarse cachés de traza

a diferentes niveles de una jerarquía de me-moria como ocurre con las cachés convencio-nales? Asumir que se prescinde tan sólo de lascachés de instrucciones, manteniendo íntegra-mente la L1D y la parte proporcional de datosen cualquier caché unificada (L2, L3, ...).

g Sí, la extensión del concepto es inmediata,colocando progresivamente niveles másgrandes y lentos.

hNo, porque cada instrucción se decodificauna sola vez.i Sólo sería posible en arquitecturas comola del K7, donde se efectúa una decodifi-cación también a diferentes niveles: Ma-crodecodificación y microdecodificación.

jSólo sería posible en arquitecturas comola del Pentium 4, donde el número de eta-pas de segmentación es muy elevado.

l;�,n(2006) Cuando se produce un acierto a la

caché de traza del Pentium 4 se ahorran ciclosde reloj en

g El front-end del procesador.h

El back-end del procesador.i La caché L1I de instrucciones del procesa-

dor.jLa caché L1D de datos del procesador.

l;�1�(2001) La caché de traza del Pentium 4

tiene, respecto a la caché L1I del Pentium III

g Más transistores y mayor capacidad rela-tiva para el almacenamiento de instruc-ciones.hMás transistores y menor capacidad rela-tiva para el almacenamiento de instruc-ciones.

i Menos transistores y mayor capacidad re-lativa para el almacenamiento de instruc-ciones.jMenos transistores y menor capacidad re-lativa para el almacenamiento de instruc-ciones.

l;� �(2001) El sistema de memoria con el que

dialoga un Pentium 4 Willamette se componede

g Un nivel de caché integrada y memoriaprincipal RDRAM.

hDos niveles de caché integrada y memo-ria principal RDRAM.

i Dos niveles de caché integrada y memo-ria principal RDRAM o DDR.

jDos niveles de caché integrada y memo-ria principal RDRAM o DDR dependien-do del puente norte del juego de chipsque le acompañe en placa base.

l;�1�(2005) Disponemos de un Pentium 4 de

2.666 GHz de frecuencia. Por lo tanto

g El controlador del bus local trabaja a 666MHz y el interior del procesador se que-da con los 2 GHz restantes.hTodas las unidades funcionales del proce-sador trabajan a esa frecuencia.

i El bus local funciona a 533 MHz, el núcleode la CPU lo hace a 2.666 GHz y las ALUtrabajan a 5.333 GHz.

8�Ö��É¶È´¢ÆV±�¯�©Õ«.©�·�±�ª ´®¸v«É3c(*r"*©�«�¶È´ÈÊ|Æ%$ & �j

El bus local funciona a 533 MHz, el nú-cleo de la CPU lo hace a 2.666 GHz y lascachés de primer nivel trabajan a 5.333GHz.

l&�1�(2003) ¿Qué matización es correcta res-

pecto a la veracidad de la siguiente afirma-ción? “El Pentium II cuenta con dos ALU, elPentium III tiene tres ALU y el Pentium 4 dis-pone de cuatro ALU”.

g Las dos ALU del Pentium II se refieren ala ALU de aritmética entera y a la ALUde aritmética de punto flotante.hLas tres ALU del Pentium III contabilizanya la unidad funcional MMX que se in-corpora como aditivo al Pentium II.

i Las cuatro ALU del Pentium 4 son en rea-lidad dos ALU funcionando al doble defrecuencia que el resto del procesador.jLa respuesta anterior es correcta, y ade-más, los Pentium II y III cuentan amboscon sólo dos ALU si excluimos los aditi-vos de las unidades multimedia.

lÄfN�(2002) En un Pentium 4 de 2 GHz

g Todas sus unidades funcionales se en-cuentran sincronizadas a un periodo dereloj que emite dos mil millones de pul-sos por segundo.hEs imposible sincronizar 42 millones detransistores a una frecuencia de reloj tanelevada debido a los retrasos en el trans-porte de la señal por un área de integra-ción tan grande.

i La mayoría de sus unidades funcionalesestán sincronizadas por esa señal de re-loj, pero el controlador de bus respondecinco veces más lento, y las ALU, dos ve-ces más rápido.

jLo más que pueden hacer la placa base yla memoria principal es trabajar a la vigé-sima parte de esa velocidad.

l5f&f(2001) ¿Cómo se cubre el Pentium 4 de la

vulnerabilidad que supone un cauce de ejecu-ción segmentado en 20 etapas?

g Ampliando la frecuencia de trabajo delbus local hasta los 400 MHz e incorporan-do el interfaz de conexión dual con me-moria RDRAM y DDR.

hIncorporando nuevos bancos de registrose incrementando el tamaño de caché.i Aumentando sobremanera el tamaño dela BTB y el BRC en relación a su predece-sor, el Pentium III.jHaciendo trabajar a las ALU internas aldoble de velocidad que el resto del pro-cesador.

l5f$k(2005) ¿Qué procesador tarda más ciclos

en computar la fase de ejecución fuera de or-den de su diseño segmentado?

g El Pentium II.h

El Pentium 4.i El K6.j

El K7.

l5f$l(2002) Intel nos encarga el diseño de

un procesador lo más parecido posible en suhardware al Pentium 4 y que conserva su mis-mo patillaje y zócalo, pero que acepta un re-pertorio de instrucciones propio, incompatiblecon el código x86. Indica cuál de las cuatrounidades funcionales siguientes es más ajenaa la selección del conjunto de instrucciones, ypor lo tanto, puede reutilizarse para nuestrodiseño.

g El controlador de bus local.h

La caché de traza.i Los diferentes bancos de registros.j

Las ALU al doble de frecuencia de reloj.

= ! p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� l5fNm

(2002) Elige la sentencia que mejor resu-me la arquitectura del Pentium 4g Gran número de transistores para cons-

truir unas amplias cachés en sus dos ni-veles integrados dentro del procesador.hElevada frecuencia para un profundocauce de segmentación.i Dependencia del compilador dado sumarcado diseño RISC.jGran número de transistores y elevadafrecuencia que conducen a un marcadodiseño superescalar.

l5f$n(2004) ¿Cómo se encuentran ligadas las

estrategias de caché de traza e hyperthreadingen un Pentium 4?g No se encuentran ligadas. Son indepen-

dientes y ninguna de ellas exige la pre-sencia de la otra.hPara que el procesador pueda tener unacaché de traza, debe contar antes con hy-perthreading.i Para que el procesador pueda tener hy-perthreading, debe contar antes con unacaché de traza.jAmbas se encuentran ligadas a través delos decodificadores de instrucción x86.

l5f$�(2003) Hyperthreading es una estrategia

de Intel que se incluye activa por primera vezdentro del procesadorg Pentium III Coppermine.h

Pentium 4 Willamette.i Pentium 4 Northwood.j

Pentium 4 Centrino.

l5f �(2003) El predecesor del Hyperthreading

de Intel fue el Alpha 21464. Sin embargo, esteprocesador permitía la entrada de hasta ochoaplicaciones simultáneas, mientras que el Pen-tium 4 limitaba este valor a sólo dos. ¿Porqué?

g Porque el Alpha era superescalar de fac-tor ocho y el Pentium 4 no lo es.

hPorque el Alpha no contaba con la restric-ción de introducir la caché de traza en sudiseño.

i Porque el Alpha tenía quinientos millo-nes de transistores en su diseño, y el Pen-tium 4 sólo cincuenta.

jPorque el núcleo de ejecución del Alphapudo diseñarse de acuerdo a una especi-ficación que incluía ocho bocas, mientrasque el diseño del Pentium 4 se concibióoriginalmente como un procesador dota-do de una sola boca.

l5f*�(2005) Durante las fases de ejecución del

procesador comprendidas dentro del HyperT-hreading del Pentium 4

g Puede haber al menos dos instruccionesx86 de un mismo proceso ejecutándoseen un mismo ciclo de reloj.

hPuede haber más de dos microinstruccio-nes de un mismo proceso ejecutándoseen un mismo ciclo de reloj.

i Las dos respuestas anteriores son correc-tas.

jNinguna de las tres respuestas anterioreses correcta.

l5f*�(2003) ¿Cuál es la principal diferencia en-

tre un procesador superescalar y un procesa-dor con Hyperthreading tal y como lo imple-menta Intel?

g El superescalar desdobla el estómago,mientras que Hyperthreading desdoblala boca del procesador.

hEl superescalar desdobla la boca, mien-tras que Hyperthreading desdobla el es-tómago del procesador.

8�Ö��É¶È´¢ÆV±�¯�©Õ«.©�·�±�ª ´®¸v«É3c(*r"*©�«�¶È´ÈÊ|Æ%$ &�<i Hyperthreading es un superescalar cir-

cunscrito al factor dos.jHyperthreading no es una forma de para-lelismo a nivel de instrucción.

l1k;�(2004) ¿Qué estrategia es más potente pa-

ra explotar la concurrencia de la capa softwareal nivel hardware de un procesador?

g El multithread simultáneo o hyperthrea-ding.

hEl multiprocesamiento simétrico (SMP).

i Las dos anteriores combinadas.j

Sólo SMP, ya que no es posible combinar-lo con SMT.

l1k5f(2003) Un sistema basado en el micropro-

cesador Pentium 4 Xeon MP, dotado de multi-procesamiento simétrico (SMP) y multithreadsimétrico (SMT ó Hyperthreading) combina-dos, ambos de factor dos, dispone de

g Dos bocas (front-end) y dos estómagos(back-end).

hCuatro bocas y dos estómagos.

i Dos bocas y cuatro estómagos.j

Cuatro bocas y cuatro estómagos.

l1k&k(2004) ¿Cuál es la relación entre las es-

trategias de SMT (Simultaneous MultiThrea-ding) y SMP (Symmetric MultiProcessing) pa-ra el diseño de microprocesadores?

g Si el procesador tiene SMT, entonces dis-pone de SMP.

hSi el procesador tiene SMP, entonces dis-pone de SMT.

i El procesador puede combinar SMP ySMT para lograr un mayor rendimientoque de forma aislada sobre cualquiera deellas.

jLas estrategias SMP y SMT son incompa-tibles.

l&k1l(2004) Los conceptos de SMT (Simul-

taneous MultiProcessing) y SMP (SymmetricMultiProcessing) pueden combinarse sólo sig El procesador es segmentado.h

El procesador es superescalar.i El procesador es supersegmentado.j

Ninguna respuesta anterior es correcta.

l&k;m(2006) Desde un punto de vista algo sim-

plista, las estrategias de HyperThreading (HT)y Dual-Core (DC) que confluyen en algunosdiseños del Pentium 4 pueden encuadrarse enel marco de una superescalaridad de factor2 aplicada sobre las unidades funcionales in-volucradas en ciertas etapas del procesador.¿Cuáles?g HT representa a la superescalaridad en

las etapas que conforman el front-end delprocesador, mientras que DC lo hace enlas etapas que conforman el back-end.hHT representa a la superescalaridad enlas etapas que conforman el front-end delprocesador, mientras que DC lo hace entodas las etapas, tanto las que formanparte del front-end como las que compo-nen el back-end.i Si DC desdoblara el front-end del proce-sador entraría en conflicto con HT, lo quedescarta la opción × y nos deja como úni-ca posibilidad la opción Ù .jLa veracidad de la opción Ù es lo que ex-plica que HT y DC sean compatibles ypuedan aplicarse de forma simultánea,como ocurre en algunos diseños realesdel Pentium 4.

l&k1n(2005) Si miramos exclusivamente a la

entrada del front-end (boca) y el back-end (es-tómago) de procesadores como el Pentium IIIy el K7, diríamos que

=�= p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� g El front-end constituye un diseño RISC y

el estómago un diseño CISC.h

El front-end constituye un diseño CISC yel estómago un diseño RISC.

i Tanto el front-end como el back-endconstituyen diseños de tipo RISC.

jTanto el front-end como el back-endconstituyen diseños de tipo CISC.

l&k1�(2005) Ordena las siguientes fases de una

instrucción máquina del Pentium 4 según elorden en que se suceden dentro del cauce seg-mentado del procesador la primera vez que seejecuta dicha instrucción (puedes suponer quellega desde memoria principal): Almacena-miento en la caché de traza (TRAZA), alinea-miento y delimitación de códigos de instruc-ción x86 (ALIDEL), descomposición en mi-croinstrucciones nativas (DESCOM), predic-ción de salto consultando la decisión en la BTB(LEEBTB).

g LEEBTB, TRAZA, ALIDEL, DESCOM.

hTRAZA, LEEBTB, ALIDEL, DESCOM.

i LEEBTB, ALIDEL, DESCOM, TRAZA.

jTRAZA, ALIDEL, DESCOM, LEEBTB.

l&k �(2005) Un programa consta de un lazo

de 1000 iteraciones dentro del cual se encuen-tra la instrucción A en solitario. ¿Cuántas ve-ces se decodifica el código de instrucción de Adurante la ejecución de dicho programa en elPentium 4?

g 1.

h999.

i 1000.

jDepende de las dependencias que presen-te el programa.

l&k&�(2005) Caractericemos las cuatro versio-

nes de Pentium 4 más populares en el mercadoPC de comienzos de 2005. PA es el procesadorde mayor área de integración; PF es el de ma-yor número de etapas de segmentación; PH esel primero en habilitar Hyperthreading; PT esel de mayor número de transistores.

g PA es Willamette, PF es Prescott, PH esNorthwood y PT es Gallatin.

hPA y PT son siempre el mismo, y en el ca-so del Pentium 4, se trata de Gallatin.i PF y PH son siempre el mismo, y en el ca-so del Pentium 4, se trata de Prescott.jSe trata en todos los casos del Pentium 4Prescott.

l&k&�(2003) Disponemos de un procesador

Pentium 4 con código de referencia North-wood. ¿Cuál de las siguientes mejoras incre-menta menos porcentualmente el ancho debanda del bus local del procesador? (suponerque todas ellas disponen de su implementa-ción comercial)

g Sustituir los módulos de memoriaRDRAM 2x400 MHz por otros de 2x533MHz y acelerar el bus de memoria con-venientemente.hSustituir los módulos de memoria DDR2x133 MHz por otros de 2x166 MHz yacelerar el bus de memoria proporcional-mente.i Sustituir los módulos de memoriaSDRAM de 133 MHz por otros de 166MHz y acelerar el bus de memoria pro-porcionalmente.

jColocar un doble puerto en el juego dechips y duplicar el bus de memoria pa-ra disponer de uno por puerto, mante-niendo los mismos módulos de memoriaDDR 2x133 MHz.

l&l;�(2005) Sea la instrucción x86 A descom-

puesta en 3 microinstrucciones A1, A2 y A3 a

6N¬vÆ��?±�·�±�¶È´êÇ�±@©�«�¶È· ©5©��! �^©�r"*©�«�¶È´ÈÊ|Æ%$ & Ìsu paso por las fases de búsqueda y decodifi-cación del Pentium 4. ¿Cuántos ciclos de relojtarda en ejecutarse dicha instrucción (conside-ra ó � j g � las etapas del cauce segmentado delprocesador y ausencia de dependencias)?

g 15.h

20.i 22.j

23.

l1l5f(2005) Sea la instrucción x86 B acepta-

da por el front-end del procesador K7, don-de se decodifica en un total de 6 microinstruc-ciones B1, B2, B3, B4, B5 y B6, que se enca-minan al back-end del procesador. ¿Cuántasmicroinstrucciones puede estar procesando si-multáneamente el procesador K7 en el mejorde los escenarios posibles?

g Tres.h

Cuatro.i Cinco.j

Seis.

l1l&k(2005) Vista la complejidad de las ins-

trucciones x86 A y B, medida en el númerode microinstrucciones que generan, la hipóte-sis más probable es que

g A sea una instrucción entera y B de puntoflotante.

hB sea una instrucción entera y A de puntoflotante.i B sea una instrucción multimedia y A depunto flotante.

jB sea una instrucción de salto y A sea unainstrucción multimedia.

l&l1l(2005) Puesto que A y B son instruccio-

nes de diferente tipo, ¿Cuántas etapas de pro-cesamiento tienen en común con toda seguri-dad dentro del cauce de segmentación del K7?

g Dos.h

Tres.i Cinco.j

Seis.

l&l;m(2005) Puesto que A y B son instruccio-

nes de diferente tipo, ¿Cómo de probable esque existan dependencias de datos entre ellasrespecto al supuesto de que fuesen instruccio-nes del mismo tipo?

g Es menos probable.h

Es igual de probable.i Es más probable.j

La respuesta depende de si la secuenciaque establece el programa es que ambasse ejecuten en el orden A-B o B-A.

áòM¥Y\[`PeO�PeL;HéÃ@PõS�d_L;OcS S`U-ú#" �èS`U¤¾¿S�d_L;H ]bY Ë

l1l&n(2002) Entre la quinta y la séptima gene-

ración, el número de etapas de segmentaciónha crecido más en las arquitecturas

g De AMD.

hDe Intel.

i De Intel, porque en AMD ha venido des-cendiendo.

=�o p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� j

En ambas marcas la evolución ha venidosiendo muy similar.

l&l1�(2003) Mi PC del año 2007 tiene un pro-

cesador K9 con bus de datos y bus de memoriade 128 bits, y una memoria principal RDRAMde 64 bits. Haciendo la salvedad de que TO-DAS las líneas duplican su anchura, su diagra-ma de conexión es idéntico a otro comerciali-zado en el lustro 2000-2005. ¿ Cuál?g K7 + DDR.h

Pentium 4 + DDR.i Pentium 4 + RDRAM de 16 bits.j

Pentium 4 + RDRAM de 32 bits.

l&l �(2001) ¿Cuál de las siguientes es la ca-

racterística más sobresaliente del procesadorK7 en comparación a los modelos equivalen-tes provenientes de Intel?

g Frecuencia de reloj.h

Tecnología de integración.i El tamaño de la caché L1.j

El tamaño de la caché L2.

l&l1�(2001) ¿Qué microprocesadores hemos

visto fabricados tanto en formato Slot como enSocket?g El Pentium II, III y 4 de Intel y el K6-2,

K6-III y K7 de AMD.hEl Pentium III y su versión Celeron porparte de Intel y el K7 y su versión Duronpor parte de AMD.i El Pentium III de Intel y el K7 de AMD,cambiando en ambos casos de 512 Kby-tes de caché interna bajo el formato Slot,a 256 Kbytes de caché integrada bajo elformato Socket.jNinguno. Cada microprocesador se ha fa-bricado exclusivamente en un tipo de for-mato.

l&l&�(2001) ¿Qué procesador es más rápido a

la hora de ejecutar un programa, el K7 de 1GHz o el Pentium 4 de 1.4 GHz?

g Siempre el K7.

hSiempre el Pentium 4.

i Empatan en todos los casos.

jEstán muy igualados, pero dependerá delas características del programa a ejecu-tar el que la balanza se decante a favorde uno u otro.

l�m1�(2001) ¿En qué facetas saca ventaja el K7

frente al Pentium 4?

g El grado de superescalaridad.

hEl tamaño de las cachés de primer nivel.


l�m½f(2001) ¿En qué facetas saca ventaja el

Pentium 4 frente al K7?

g La segmentación en el caso ideal.

hLa resolución de las dependencias de da-tos.


l�m,k(2006) Ordena las siguientes parejas de

procesadores de mayor a menor diferencia enel número de etapas segmentadas que los se-para en su cauce de ejecución entero: (1) Pen-tium MMX y K6. (2) K7 y K8. (3) Pentium 4Northwood y Pentium 4 Prescott.

g 1, 2, 3.

6N¬vÆ��?±�·�±�¶È´êÇ�±vÅ,±v·��cÊ|´ê¶�©�ª�¶ÕÊ|·�±v²©�Å/³�©1Å Ö��2¶È´µÆV±5¯�©�«�©�·�±|ª ´®¸�« & Íh

2, 1, 3.

i 3, 2, 1.

j3, 1, 2.

l;m,l(2004) Existen en el mercado dos Athlon

XP de 256 y 512 Kbytes de caché L2, y dos Pen-tium 4 con similares características. Sin embar-go, entre los Athlon XP la diferencia es de 16millones de transistores, mientras que los Pen-tium 4 sólo difieren en 12 millones de tran-sistores. ¿Qué inferencia podemos extraer ala vista de estos datos si presumimos que losrespectivos modelos con más Kbytes en am-bas firmas no presentan mejoras arquitectura-les más allá de la caché?

g La distancia de integración es más pe-queña en las factorías de fabricación deAMD.hEl número de capas de metal de los tran-sistores es mayor en los chips de AMD.

i El controlador de caché de AMD es mássofisticado, y organiza el área de datoscon mayor asociatividad (número de lí-neas por conjunto) que las variantes deIntel.jComo no todos los transistores son igua-les en el área de integración, los deAMD son comparativamente más peque-ños que los de Intel, y por ello se necesitamayor número de ellos.

áòM¥Y\[`PeO�PeL;HéÃ@PeJïPeO��X]THKLNS:W�L&]bO�PTU�S�JÛQbS J�ÓV[VL;H YÀP\¦)S`deS`O�P`W@HK¨Zd

l;m&m(2002) Pretendemos idear una fórmula

para relacionar el número cardinal de una ge-neración de microprocesadores, G, con el nú-mero de etapas de segmentación en los mode-los de Intel para esa generación, I. La expre-sión matemática que acierta con error máximode una etapa para G restringida a los valores5, 6 y 7 (esto es, entre quinta y séptima gene-ración) es:

g ¹`Ï('*)�+-,/.1032�4h ¹`Ï('*)576(89;:i ¹`Ï=<>)576(8?<@:j ¹`Ï=6BA=5C6D8E'F:G)�'

l;m,n(2001) Sabemos que el Pentium 4 tiene

una arquitectura diferente de la del PentiumIII porque

g Su ordinal se escribe en números arábi-gos, frente a la numeración romana de to-dos los modelos predecesores en los que

se comparte la misma arquitectura basedel Pentium.hEl tiempo que separa sus fechas de lanza-miento es muy superior al que separa lasde los modelos que comparten arquitec-tura, como el Pentium II y III, por ejem-plo.

i La tecnología de integración del primerPentium 4 es diferente de la del últimoPentium III.jNinguno de los razonamientos anterio-res nos permite inferir que la arquitecturadel Pentium 4 es diferente de la del Pen-tium III.

l�m/�(2001) ¿Cuál de los siguientes micro-

procesadores cuenta con un marcado diseñoVLIW?g El K7.h

El Pentium 4.i El Pentium 4 con HyperThreading.

H � p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� j


l�m �(2001) ¿Qué rasgo ha caracterizado uní-

vocamente al microprocesador Pentium II,Pentium III y Pentium 4, respectivamente?

g Tecnología de integración: 0.25, 0.18 y0.13 micras.hCaché: L2 interna, L2 integrada, L3 inter-na.i Instrucciones multimedia: MMX, SSE ySSE2.jFrecuencia de reloj: 500 MHz, 1000 MHzy 1500 MHz.

l�m/�(2001) Hemos desarrollado un micropro-

cesador de ciertas carencias y lentitud en sufase de búsqueda/decodificación, y de extre-mada agilidad y rapidez en su fase de reor-denación/ejecución. ¿Con qué arquitectura leencuentras un mayor parecido?

g El Pentium Pro (sexta generación en In-tel).

hEl K6 (sexta generación en AMD).

i El Pentium 4 (séptima generación en In-tel).

jEl K7 (séptima generación en AMD).

l�m/�(2001) ¿Qué pareja de microprocesadores

recorta su tamaño de caché L2 cuando ésta pa-sa de ser interna a ser integrada en el mismochip de la CPU?

g El K6-III y el Pentium II.h

El K6-2 y el Pentium III.i El Pentium II y el Pentium III.j

El Pentium III y el K7.

l&n&�(1998) ¿Qué característica destacarías de

Intel como fabricante de microprocesadores?

g Su capacidad de adelanto a las exigenciasdel mercado.hLa rapidez de procesamiento bruto en susALU y FPU.i La integración de enormes cachés dentrodel chip.jEl bajo precio de sus productos.

l&n5f(2000) El aspecto que resume la meta-

morfosis producida desde el K6 al K7 es

g La superior frecuencia de reloj.h

El diferente formato de instrucción.i La mayor anchura en los buses.j

Son de generaciones diferentes.

l&n&k(1999) ¿Qué compañía partió con ventaja

en el lanzamiento de su primer microprocesa-dor de séptima generación?

g Intel, porque desarrollaba productos másbaratos.hIntel, porque su arquitectura era más po-tente.i AMD, porque su K7 vió la luz un año an-tes.jAMD, gracias a la generosa coberturaproporcionada por los fabricantes de pla-ca base.

l&n&l(1999) ¿Que compañía llegó primera al

hito del Gigahercio en la frecuencia de reloj deun microprocesador?

g Intel y AMD. Tanto el Pentium III como elK7 lo consiguieron, y casi al alimón.hCompaq, a través del Alpha 21364 de Di-gital.i Seguro que fue algún diseño RISC orien-tado al segmento de servidores.jAMD, con su K8.

"*·�¬��²©�ÆV±@³�©��?±�·4wvÆ`©�¶È·�¬�Å,³c©,Å Ö��É¶È´¢ÆV±5¯�©�«�©�·�±|ª�´²¸�«�� A_åNÅ�¬9�v· ©/9Ä©�ª�±�¬vÆ_«c´ÈÊ�ÆW� Ì8ùl1n�m

(1999) ¿Qué antiguo inconveniente delos microprocesadores de AMD es un paráme-tro que juega ahora a su favor?

g La frecuencia de reloj.h

La fecha de comercialización de sus dise-ños.i El precio.

jLos tres anteriores.

l1n&n(1999) ¿ Qué innovación tecnológica apo-

yada por Intel se volvió en su contra al iniciar-se la andadura de la séptima generación demicroprocesadores?

g El bus AST.h

La memoria RDRAM.i El formato ATX de las placas base.j

Las tres anteriores.

l1n&�(2000) ¿Qué razón estuvo detrás de la

vuelta al formato Socket con la llegada delmicroprocesador K7 de 0.18 micras (Thunder-bird)?g AMD se pasa a Slot cuando las grandes

cachés de segundo nivel (L2) le obligan,y regresa al Socket cuando éstas L2 redu-cen su capacidad y aumentan su veloci-dad, imitando el proceder de Intel con suPentium III.hQue el voltaje sufrió una drástica reduc-ción.i Siempre que Intel pase de Slot a Socket,AMD recorrerá el camino inverso y vice-versa.


l&n �(2004) ¿Qué rasgo tienen en común los

procesadores de Intel y AMD dentro del pro-ceso de fabricación bajo 0.13 micras en la sépti-ma generación que no abunda en los procesosde fabricación anteriores?g La presencia de una caché de traza en sus-

titución de la caché de instrucciones deprimer nivel.

hEl predominio de una caché L2 de 512Kbytes.

i La presencia de un triple decodificador deinstrucción.jLa adopción del zócalo de tipo Socket (enel proceso de fabricación anterior predo-minaba el zócalo Slot).

l&n1�(2004) ¿Qué procesador de la séptima ge-

neración cruza la frontera entre el front-endy el back-end en una etapa del cauce de seg-mentación entero más posterior?

g El Pentium 4, pero sólo se debe a que susinstrucciones atraviesan el doble de eta-pas de segmentación que las del K7.

hDepende de qué modelo de Pentium 4 yqué modelo de K7 escojamos para con-trastar ambas arquitecturas.

i El K7, ya que cuenta con un mayor factorde superescalaridad.

jEl K7, ya que realiza un análisis más ex-haustivo de las instrucciones durante sufase de decodificación.

H � p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q��

¾ O�M¥óbU�S`YÀPèQTSR[VPeO3ybYÀS�L;O�M)JïQTSõJ$Ó`[eL;H YÀPè¦)S�deS`O�PVW@H�¨Zdör÷`ø)øb÷ ãIJ$M¥ó`O�SÁÚ S@W5PeMZYèdTH�]bY û

Un grupo de viejos alumnos de nuestra escuela ha fundado Sol Valley, una novel empresa de-dicada al diseño de procesadores para PC. Su primer producto es ISZSR'JKOgWIPXd�G'W , un revoluciona-rio procesador de séptima generación (2003). Ellos lo denominan “la arquitectura diez”, porqueaseguran haber alineado sus principales magnitudes en torno a ese número. Por el momento, co-nocemos que cuenta con 10 millones de transistores, fabricados a 0.10 micras y dispuestos en 10etapas de segmentación.

l&n1�(2002) Corren rumores de queISZIR'JKO�WIPed�G'W logra alcanzar una frecuencia de

10 GHz. ¿Qué argumentarías al respecto?

g Atendiendo exclusivamente al número detransistores y su integración a 0.10 mi-cras, tiene al alcance dicho valor.

hAtendiendo exclusivamente a la integra-ción a 0.10 micras y a las 10 etapas de seg-mentación, tiene al alcance dicho valor.

i Atendiendo exclusivamente a los 10 mi-llones de transistores y las 10 etapas desegmentación, tiene al alcance dicho va-lor.jEs un farol de sus creadores.

l&�&�(2002) Dicen de ISZSR'JKOgWIPXd�G'W que dispo-

ne de un factor 10 de superescalaridad. ¿Quétienes que decir al respecto?

g Atendiendo al número de transistores,apuesto a que es un farol.

hAtendiendo a la integración a 0.10 micras,apuesto a que es un farol.

i Atendiendo al número de etapas de seg-mentación, apuesto a que es un farol.

jAtendiendo exclusivamente a las tresmagnitudes anteriores, lo considero unvalor factible.

l&�5f(2002) ¿Cuenta ISZIR'JKO�WIPed�G'W con ingre-

dientes suficientes para apostar por su super-segmentación?

g Sí.h

No. Hacen falta más transistores.i No. Sería necesario contar de partida con

una segmentación más profunda.j

No. No conocemos la frecuencia del dise-ño, magnitud clave para poder superseg-mentar.

l&�&k(2002) Se especula con la posibilidad de

que IMZIR'JKOgWSPed�G'W disponga de un único nivelde caché integrada, con una L1D de 10 Kby-tes y una L1I también de 10 Kbytes. ¿Es unaalternativa razonable?g No. Por las magnitudes que conocemos,

esas capacidades se quedan muy por de-bajo de lo que el diseño puede dar de sí.

hSí, pero colocando ambas cachés en unchip aparte.

i No es lo mejor desde el punto de vistadel rendimiento, pero con 10 millones detransistores en total, pocas alegrías nospodemos conceder en este sentido.

jEsa elección descompensa el diseño des-de el punto de vista de la segmentación ysuperescalaridad consideradas.

"*·�¬��²©�ÆV±@³�©��?±�·4wvÆ`©�¶È·�¬�Å,³c©,Å Ö��É¶È´¢ÆV±5¯�©�«�©�·�±|ª�´²¸�«�� A_åNÅ�¬9�v· ©/9Ä©�ª�±�¬vÆ_«c´ÈÊ�ÆW� Ì��l1�&l

(2002) ¿Cuál es el punto fuerte deIMZIR'JKOgWSPed�G'W para ser competitivo frente al K7de AMD?g La elevada frecuencia.h

El bajo coste del producto (integración ymateriales).i El paralelismo a nivel de instrucción.

jSus cachés integradas.

l1��m(2002) ¿Cuál es el punto fuerte deIMZIR'JKOgWSPed�G'W frente al Pentium 4 de Intel?

g La tecnología de integración.h

El número de etapas de segmentación.i El factor de superescalaridad.j

El conjunto de instrucciones.

l1�&n(2002) De las tres magnitudes que se die-

ron como conocidas para ISZIR'JKO�WIPed�G'W , ¿Cuálha sido la peor elección?g El bajo número de transistores, que no

permitirá cubrirse apropiadamente delas dependencias para un cauce de seg-mentación bastante largo, ni construir rá-pidas ALU que estén a la altura de la fre-cuencia a que aspira el diseño.hDisponer de pocos transistores no es ungran problema si se compensa adecuada-mente con las múltiples ventajas que reú-ne un diseño de gran simplicidad. El pro-blema son las micras: Apostar por 0.10cuando los gigantes del sector acaban dellegar a las 0.13 obliga cuando menos adudar de que Sol Valley conseguirá darcon alguien que pueda integrarle el dise-ño.i Las 0.10 micras serían un problema para100 millones de transistores, pero no pa-ra 10. El problema son las etapas de seg-mentación: Dado que es el mejor meca-nismo para explotar el paralelismo a ni-vel de instrucción cuando la infraestruc-tura hardware es limitada, debiera haber-se apostado por una veintena de etapas.


l&�1�(2002) ¿Satisface ISZSR'JKOgWIPXd�G'W las premi-

sas básicas para considerarla una arquitecturaRISC?g Sí. Apuesta por la simplicidad y la fre-

cuencia elevada.hSí, aunque 10 etapas de segmentación sonmuchas para un RISC.i Sí, aunque 10 millones de transistores sonpocos para un RISC.jNo.

l&� �(2002) Asumiendo los tres siguientes ras-

gos de ISZIR8JKOgWIPedjG'W : (A) Pocos transistores, (B)Estrecha distancia de integración, y (C) Eleva-da frecuencia, ¿Cuáles juegan a favor y cuálesen contra de adjudicar al procesador un volta-je de alimentación lo más bajo posible?g A y B a favor; C en contra.h

Todos a favor.i Todos en contra.j

A a favor; B y C en contra.

l&�1�(2002) ¿Dispone ISZIR8JKOgWIPedjG'W de una gran

facilidad para la incorporación de un conjuntode instrucciones multimedia?g Sí.h

No. Un diseño RISC como se presuponeque abandera ISZIR'J_OgWIPed�G8W es incompati-ble con la idea de las instrucciones multi-media.i No. 10 etapas de segmentación son pocaspara la complejidad que introducen lasinstrucciones multimedia.jTendríamos que conocer algunos detallessobre el conjunto de instrucciones máqui-na del procesador, pero en cualquier casoharía falta tener una mayor holgura en ladisponibilidad de transistores.

H�! p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q��

¾òOcM¥óbUKS�YÀP\J$M¥óVOcS�[VPVO9ybYÀS�L;O�M)JïQTSèW5P`W_ÒeÓ öÉ÷`ø)øT÷Tû

Establecemos un baremo para puntuar la memoria caché de una serie de procesadores en sus dosprimeros niveles (L1 y L2), otorgando un punto por cada una de las premisas siguientes:

v Su presencia externa, sin importar el tamaño, en caso de existir configuraciones que dispon-gan de ella en placa base.

v Cada 64 Kbytes disponibles en otro chip adjunto (caché interna).

v Cada 16 Kbytes integrados en el chip procesador (caché integrada).v Cada 2 Kbytes de espacio equivalente en la caché de traza respecto al tamaño convencional

de una L1I.

Los puntos conseguidos en el primer nivel cuentan el triple que los del segundo. Por lo tanto,puntuaremos el primer y el segundo nivel por separado, y luego multiplicaremos por tres elprimero antes de sumarlo con el segundo para obtener la puntuación total de cada procesador.Las cantidades residuales no puntúan (por ejemplo, 8 Kbytes de caché integrada no obtienenpunto, y 3 Kbytes de caché de traza puntúan lo mismo que 2 Kbytes).

El ránking se establece entre los siguientes 12 procesadores: Por parte de Intel, el primer Celeron,el Klamath, el Deschutes, el Katmai, el Coppermine, el Willamette y el Tualatin. Por parte deAMD, el primer K6, el Sharptooth, el primer Athlon, el Duron y el Thunderbird. Ambas series sehan enumerado respetando la evolución temporal seguida por cada firma, y de la serie de doceordenada según el baremo de puntuación que hemos establecido, obtenemos 7, 13, 14, 14, 14, 22,28, 28, 32, 37, 38 y 40 puntos.

Se recomienda construir una tabla con doce filas (una para cada procesador) y cinco columnas(L1 integrada, L1 de traza, L2 externa, L2 interna y L2 integrada) donde registrar la puntuaciónde cada procesador en cada caché, acumular su puntuación global, identificarla con alguna delas doce cantidades indicadas anteriormente, y finalmente proceder a responder a las siguientescuestiones:l&�1�

(2002) Hay un procesador tan especialque puntúa en una casilla que ningún otro lohace. ¿Cuál es?g El Tualatin.h

El Willamette.i El primer K6.j

El primer Celeron.

l � �(2002) Hay un procesador que no pun-

túa en una casilla en la que sí lo hacen todoslos demás. ¿Cuál es?g El Celeron.

hEl K6.

i El Duron.

jEl Willamette.

l � f(2002) Existe un empate a 28 puntos en-

tre dos procesadores a pesar de que presentanconfiguraciones muy dispares. ¿Cuáles son?

g El primer Celeron y el primer K6.

hEl Sharptooth y el Duron.

i El Athlon y el Thunderbird.

"*·�¬��²©�ÆV±½Å�¬��· ©��.±v·4wvÆ`©Ë¶È·�¬vÅ/³c©�ª�±�ªÕÔ�Ö��.�d�A�� Ì <j

El Coppermine y el Tualatin.

l � k(2002) Existe un triple empate a 14 pun-

tos entre tres procesadores que dadas sus simi-litudes no podrían desempatar por mucho quecambiáramos el baremo de puntuación. ¿Cuá-les son?g Primer K6, primer Celeron y primer Pen-

tium II (Klamath).hKlamath, Deschutes y Katmai.

i Coppermine, Tualatin y Willamette.j

Sharptooth, Athlon y Thunderbird.

l � l(2002) ¿Qué procesador brilla tanto en

uno de sus niveles de caché que la puntuaciónaislada de este nivel supera ya los 30 puntos?g El Willamette con su caché de traza.h

El Tualatin con su caché L2.i El Athlon con su caché L1.j

Los tres anteriores.

l � m(2002) ¿Qué procesador queda en último

lugar en nuestra clasificación?g El primer K6.h

El primer Celeron.i El Klamath.j

El Duron.

l � n(2002) El baremo anterior no favorece a

las configuraciones equilibradas. Si otorgára-mos un plus de 10 puntos al procesador quemenos diferencias presenta entre la puntua-ción de su L1 y la de su L2, ¿cambiaría el ga-nador del ránking?g Sí, sería el que ahora queda segundo.h

Sí, sería el que ahora queda tercero.i Sí, sería el que ahora queda cuarto.j

No.

l � �(2002) Si introdujésemos en nuestro rán-

king al último procesador Pentium (esto es, laversión MMX), ¿tendría la oportunidad de su-perar a alguno de los últimos clasificados?g Sí, al primer Celeron.h

Sí, al primer K6.i No.j

No, aunque quedaría empatado con elprimer Celeron.

l �1�(2002) Si introdujésemos en nuestro rán-

king al Athlon XP, ¿Con qué procesador que-daría siempre empatado al margen de nuestrobaremo?g Con el Athlon.h

Con el Thunderbird.i Con el Sharptooth.j

Con ninguno de los tres anteriores.

l � �(2002) Para evaluar la caché, más fácil

que usando el baremo anterior lo tenemos fi-jándonos en la distancia de integración de lostransistores de cada modelo, ya que de lascinco magnitudes estudiadas para el procesa-dor, es la que más facilita la consecución degrandes cachés integradas. ¿Corrobora nues-tro ránking esta percepción, al menos aten-diendo al primer y último clasificado?g Sí, porque el líder obedece al único mode-

lo de 0.18 micras, y el último clasificado,al único de 0.35 micras.hNo, el que gana a todos no es de 0.18 mi-cras, y el que pierde ante todos mejoraluego sus cachés mánteniéndose su fabri-cación de 0.35 micras.i No, el que gana a todos no es de 0.18 mi-cras, y el que es de 0.18 micras no gana.jNo, no hay ningún modelo de 0.18 micrasy sí varios de 0.35 micras en la lista de 12modelos evaluados.

H = p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� J <¸+ 0LK µ ¯^B¸-�2�>?B�')(�-,*MKON ´�/ Ü,<90�'�0 P8/ *�2CB�'s/ 0

Q S a ãSR a ½%ã R)P ¼ P f a ÄjÊ2Ê h Êê�V?X ÄjÆ2Æ h Æê VYX Ç'Å'ÅEe�VYX Ç'Æ'Æ h Æê�VYXe�R MvN;RUT¸MvR ã P ä±[ S æ ]KÈ ]SÊ ]MÈ ]IÇÈKS a ãSR a ½%ã RFP ä a ¼VR%f Ë8Ê2Ê h Êê�V?X Ë8Å'ÅEe�V?X É2Å'ÅEe�VYX Ë'Ê'Ê h Êê�VYXe�R MvN;RUT¸MvR ã P ä±[ S ä a MWT¸S [±ã a f P ä¸[ S ]SË ]IË ]SÊ ]MÈæ ÈKS a ãSR a ½%ã RFPES a f�R MONQP ½ N a Ç8Æ2Æ'Æ h Æ°e VYX Ç h ËUTWV?X Ç h È�TWVYX ÇSÄjÊ'Ê h Êê�VYXº R f NQP ½%ã R)P ä a R ½ N a=c SJP ã R)Á ½ ÄjÊ2Å°½ gih Ä�Ê'Å^½ g¾h Ã'ÅE½ g¾h Ã'ÅE½ g¾he RvM)M [�½ a f ä a N;SQP ½%f R f N [ S a f Æ'Å Ä�Ç'Å Ä�Å'Å Ç8Å2ÅQ P ã N [ S ä a f�R T a S a fJã P�M)P�S;R ä P ä Ê È È ÆjlkDm$n�k�þ®qsr t � qÄ� q � q�� s|¡¢z�� q�� zt¡ �� s�z �|� ëty � svq|¡®q@prq�w q|¡®q�w q {

¾ O�M¥óbU�S`YÀPèQTS Ã:SÙKMZW@H QTPVQ�S H deLNS�¦¥O�P`W@HK¨Zd�QTS\W_ÒTH [VJör÷`ø)øEË ãIJ$M¥óÒ�S WÄP_LNPeOcP_LNPeJ û

Sea la gama de productos de la empresa Catarata que adjuntamos en la Tabla 5.1, todos ellospertenecientes a la séptima generación de microprocesadores para el año 2004. En base a dichainformación, se pide responder a las siguientes cuestiones:

l � �(2004) Catarata dispone de procesadores

que tienen uno o incluso los dos multiplica-dores con valor impar. ¿Resulta esto habitualtomando como referencia los modelos realesexistentes en el mercado de 2004?g No, en ningún caso.h

Sí, en el caso del multiplicador para la fre-cuencia de bus.i Sí, en el caso del multiplicador para la fre-cuencia del procesador.

jSí, en los dos casos anteriores.

l&�&�(2004) Si suponemos que todos los pro-

cesadores concluyen la ejecución de una mis-ma instrucción multiciclo en el mismo tiempoaproximado y segmentamos el diseño en eta-pas de un solo ciclo. ¿Cuál de ellos tiene unmayor número de etapas segmentadas?

g Iguazú.h

Montmorenczy.

i Niágara.j

Victoria.

l&�5f(2004) Suponiendo que todos los proce-

sadores tienen la misma segmentación y enel mismo número de etapas, ¿Qué procesa-dor concluye antes la ejecución de un progra-ma compuesto de un millón de instruccionesindependientes (no existen dependencias deningún tipo)?

g Iguazú.h

Montmorenczy.i Niágara.j

Victoria.

l&�&k(2004) Sabemos que uno de los procesa-

dores de Catarata dispone de una caché L2 in-tegrada de 2 Mbytes. A tenor de los datos queconocemos de la Tabla 5.1, ¿Qué procesadorapunta como candidato más firme?

"*·�¬��²©�ÆV±@³�©½Ç�©�®¬tª ´²³�±|³)©,´µ«�¶�©Õ¯ ·�±�ª ´®¸v«^³�©�ªÕÔ�´��Å=��.�d�S$@å7Å�¬9�v· ©�ª�±�¶K±�·�±�¶K±vÅ�� Ì�Ìg Iguazú.h


Victoria.

l1�&l(2004) ¿Qué dato resulta menos creíble

de los que se presentan en la Tabla 5.1?

g La mayor frecuencia de bus no correspon-de con el procesador de mayor frecuen-cia.hEl procesador de mayor frecuencia estambién el que tiene mayor distancia deintegración en sus transistores.

i El procesador con mayor número de tran-sistores es el que trabaja a menor frecuen-cia.jEl procesador de mayor frecuencia es elque tiene el menor factor de superescala-ridad.

l1��m(2004) ¿Qué procesador presenta un ma-

yor parecido con un modelo comercial de Intelo AMD en séptima generación?

g Iguazú con el Pentium 4 Willamette.h

Iguazú con el Pentium 4 Northwood.i Montmorenczy con el K7 Barton.j

Niágara con el K7 Athlon.

l1�&n(2004) ¿Qué procesador saca un mayor

partido del bus de memoria que le conecta conmódulos de RDRAM provenientes de los pri-meros equipos comerciales existentes bajo estaclase de memoria?g Iguazú.h


Victoria.

l&�1�(2004) ¿Qué procesador se sincroniza

más fácilmente con una memoria principalDDR etiquetada como PC-2100?

g Iguazú.h


Victoria.

l&� �(2004) ¿Qué procesador se sincroniza

más fácilmente con una memoria principalque tuviese habilitado un sistema de triplepuerto para aumentar el ancho de banda delbus de memoria en su camino hacia el bus lo-cal?

g Iguazú.h


Victoria.

Suponiendo amortizada la planta de fabrica-ción de chips y atendiendo exclusivamentea la información presentada en la Tabla 5.1(esto es, se pueden tomar iguales para todoslos procesadores cualesquiera otros paráme-tros que pudieran ser necesarios para resolverlas cuestiones que se plantean), responder alas siguientes preguntas adicionales:l&�1�

(2004) ¿Qué procesador duplica en costede fabricación (área de integración) a otro deCatarata?

g Victoria a Iguazú.h

Montmorenczy a Iguazú.i Victoria a Niágara.j

Las respuestas b y c son correctas.

l&�1�(2004) ¿Qué procesador dispone de la

menor área de integración?

H o p?q�svu w xty z < {?� q ��~ sËw �µ� q½� ��v� ¡®q�� g Iguazú.h


Victoria.

l&�&�(2004) ¿Qué procesador tiene mayor área

de integración?

g Montmorenczy.h

Niágara.i Los dos anteriores.j

Ninguno de los dos anteriores.

l&�Äf(2004) ¿Por qué los procesadores que du-

plican en número de transistores a otros deCatarata no duplican asímismo su factor desuperescalaridad?

g Porque todos los transistores no ocupanel mismo área de integración en silicio.hPorque una superescalaridad de factor 2no significa duplicar funcionalmente to-das las etapas de segmentación del pro-cesador.

i Porque para duplicar el rendimiento dealgunas unidades funcionales del caucesegmentado del procesador no es necesa-rio duplicar el número de transistores.


l&�&k(2004) ¿Qué razón justifica que los proce-

sadores que duplican en factor de superesca-laridad a otros de Catarata no dupliquen tam-bién su número de transistores?

g El hecho de que todos los transistores noocupen el mismo área de integración ensilicio.hEl hecho de que los transistores se fabri-quen a una distancia de integración dife-rente en cada caso.i El diagrama de bloques de la arquitecturade cada procesador es distinto, por lo quelas unidades funcionales que lo constitu-yen son diferentes, y el número de tran-sistores que requiere la implementaciónde cada una de ellas también.jLas tres respuestas anteriores son correc-tas.

Capıtulo 6� ® B ©�@á®>C® ¬ª ¨ ª´:Û®�©´>*F ¨

X W�LNP_Ã@P�¦)S�deSVOcPVW@H�¨¥d��IO��X]THKLNS:W�L&]bO�PeJÛQbSY� Ë óbHéLNJ

l1�&l(2001) En un procesador de 64 bits,

g Los buses de datos y direcciones son de64 bits.hEl bus de datos es de 64 bits; el de direc-ciones no tiene por qué.i La forma normal de procesar datos y di-recciones es de 64 bits.jEl bus de direcciones es de 64 bits; el dedatos no tiene por qué.

l1��m(2000) Una arquitectura de 64 bits es

aquella

g Sobre la que se monta un conjunto de ins-trucciones de 64 bits.hQue dispone de al menos un camino dedatos de 64 bits.i Que dispone de al menos un banco de re-gistros de 64 bits.

jQue dispone de un banco de registros depropósito general de 64 bits sobre el queactúan unidades aritmético-lógicas paraprocesar tanto datos como direcciones deesa misma longitud.

X W�LNP_Ã@P�¦)S�deS`O�PVW@H�¨Zd��E�âU ú#Z

l1�&n(2002) ¿Qué anchura tiene el bus de da-

tos de una arquitectura K8?

g 16 bits.

h32 bits.

i 64 bits.

jEscogería la opción Ù si se refiriera al tra-mo que conecta con otros procesadores,la opción × si se refiriera al tramno queconecta con la tarjeta gráfica AGP, y la op-ción Ø si se refiriera al tramo que conectacon memoria principal.

Â8Ã

o�� prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� l&�1�

(2002) ¿Qué bus de una arquitectura K8dispone de un multiplicador de reloj 2x?g El bus de acceso a memoria principal.h

El bus de acceso al juego de chips en placabase.i El bus de acceso a otros procesadores.

jLos tres anteriores.

l&� �(2002) Ponemos a ejecutar una aplicación

A sobre un sistema operativo B y dos platafor-mas monoprocesador diferentes: una bajo At-hlon 64 y otra bajo Opteron. El programa fina-liza su ejecución antes en el Athlon 64. ¿Quéha ocurrido?g El Athlon 64 trabaja a mayor frecuencia

que el Opteron.hLa aplicación es de 32 bits.

i El sistema operativo es de 32 bits.j

La aplicación que se lanzó en el Athlon 64no se ha recompilado antes de lanzarla enel Opteron.

l&�&�(2005) En el K8 de AMD

g El interfaz externo es muy similar al delK7 en su versión de 130 nanómetros dedistancia de integración.

hEl núcleo de ejecución interno es muy si-milar al del K7 en su versión de 130 na-nómetros de distancia de integración.

i Las dos respuestas anteriores son correc-tas.jNinguna de las tres respuestas anterioreses correcta.

X W�LNP_Ã@P�¦)S`dVSVOcPVW@HK¨Zd��âá MZY\[VPVO�P_L;HKÃ:PeJÛPeO;� ]THéLNS@W�L&]TOcPTUKS:J

l&�1�(2003) ¿Cuáles son las principales dife-

rencias entre el Athlon 64 y el Opteron?g El Opteron triplica el bus de memoria

DDR y duplica el bus Hypertransport.hEl Opteron duplica el bus de memoriaDDR y triplica el bus Hypertransport.i El Opteron incluye configuraciones conL2 de mayor tamaño.jLas dos respuestas anteriores son correc-tas.

m1�1�(2002) ¿Qué procesador con arquitectura

K8 es compatible con las aplicaciones softwa-re de 32 bits provenientes de un procesador deséptima generación?g El Athlon 64.h

El Opteron.

i Los dos.

jNinguno.

m1�Äf(2002) ¿En qué aspecto se parece más la

arquitectura del K8 a la del K7?

g En el rango de frecuencia inicial.

hEn el paralelismo a nivel de instrucción(segmentación y superescalaridad).

i En la composición de sus niveles de me-moria interna (banco de registros, L1 yL2).

jApenas se asemeja en ninguna de las ca-racterísticas anteriores, pues para eso esuna nueva arquitectura de otra genera-ción.

4&ªv¶K±|ÇË±5¯�©�«�©�·�±|ª ´®¸�«É326N¬�«�¶È·�¬v®± ³�¬v·�³c©1Æ`©�ÆV¬�·�´®±8��Ê�Å [ ùm,�1k

(2003) Si tomamos la sexta y séptima ge-neración en Intel y la séptima y octava genera-ción en AMD. ¿Qué parámetro del procesadorha permanecido constante en ambas compa-ñías?

g El número de etapas de segmentación.h

El factor de superescalaridad.i El número de niveles de caché integrada.j

La anchura de los registros de propósitogeneral.

m,�1l(2002) ¿A qué arquitectura se parece más

el Athlon 64?

g Al Athlon original.

hAl Athlon Thunderbird.

i Al Athlon XP.j

Al Opteron.

m1�&m(2004) ¿Qué forma de paralelismo a nivel

de instrucción se encuentra más igualada en-tre la matriz arquitectural de los procesadoresK7 y K8?

g La segmentación.h

La superescalaridad.i La supersegmentación.j

El multiprocesamiento simétrico (SMP).

X W�LNP_Ã@P�¦)S`dVSVOcPVW@HK¨Zd��á MZd_L;OcM¥UKPVQTM)OßQTSRYÀS�YÀM)O?H�P � óô]eJ

m,�1n(2002) ¿Cuál es la principal razón de que

el patillaje del Opteron ascienda a casi mil pi-nes (descontando que la mitad son para repar-tir la alimentación)?g La enorme caché L2 de que dispone inter-

namente.hEl doble puerto de acceso a memoriaprincipal con controlador integrado en elchip.

i Los tres enlaces HyperTransport de quedispone.

jLas tres respuestas anteriores incremen-tan el patillaje, y de menos a más en elorden listado.

m,�1�(2004) El controlador de bus Hyper-

Transport que sustituye al tradicional bus lo-cal del procesador difiere de éste en que ya nose emplea para acceder a

g Memoria caché L2 integrada.

hMemoria principal DDR.

i Memoria secundaria (disco duro).j

Las tres respuestas anteriores son correc-tas.

m1� �(2003) En una placa base de octava gene-

ración dotada de cuatro procesadores K8 Op-teron. ¿De cuantos puertos dispone el sistemapara acceder a memoria DDR?

g Uno.h

Dos.i Cuatro.j

Ocho.

m1�,�(2003) En una placa base de 2003 dotada

de cuatro procesadores Athlon 64. ¿De cuan-tos puertos dispone el sistema para acceder amemoria DDR?

o�� prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� g Uno.h

Dos.i Cuatro.j

La cuestión está mal formulada, ya queel procesador Athlon 64 no dispone demultiprocesamiento simétrico SMP, y portanto, no puede coexistir en una mismaplaca base con sus homólogos.

m1�,�(2004) ¿Dónde encontramos el número

ocho dentro de la configuración del procesa-dor K8?

g En el número de zócalos de memoriaDIMM de que dispone la versión Athlon64.hEn el número máximo de zócalos PCI-Xde que dispone la versión Athlon 64.

i En el número de controladores de busHyperTransport de que dispone la ver-sión Opteron bajo multiprocesamiento si-métrico de cuatro procesadores.

jEn el número de puertos de memoriaDDR de que dispone la versión Opte-ron bajo multiprocesamiento simétricode cuatro procesadores.

m½fN�(2004) ¿Qué tipo de memoria principal

puede aprovechar la arquitectura K8 a plenorendimiento?g La memoria DDR de 128 bits.h

La memoria DDR de 64 bits.i La memoria RDRAM de 64 bits.j

La memoria RDRAM de 32 bits.

¾òOcMôó^UKS�YÀP\QbS�[VPVO�PTU�SVU HKJ/YÀMRS�d�MZW�LNP_Ã@P�¦)S`dVSVOcPVW@HK¨ZdöÉ÷`ø)ø �\ãùJ�M¥óVOcS��XHKS:J*LNP Ì PVW@H�MZdePTU û

Desde tiempos ancestrales, la empresa Fiesta Nacional ha venido desarrollando su conjunto deinstrucciones Tauromaquia con relativo éxito. El diseño levanta pasiones, e históricamente arras-tra fervientes seguidores junto a feroces detractores. Las instrucciones de que consta este conjun-to, junto a sus correspondientes etapas, se resumen en la Tabla 6.1.La etapa Capote se emplea en el reconocimiento del tipo de instrucción, que se completa con laetapa de Varas. Ambas recorren el front-end o boca de la arquitectura subyacente. Capote permiteademás revelar mediante un análisis preliminar si la instrucción es de tipo Inválido o Manso,en cuyo caso, se enciende el flag o pañuelo verde y el reconocimiento no se completa siquiera,finalizando la instrucción de forma abrupta en una o dos etapas adicionales, respectivamente,según revela la tabla 6.1.Si la instrucción es de Lidia, termina de interpretarse en la etapa de Varas y desde ahí se encaminaal back-end o estómago del procesador, donde completa sus cuatro últimas etapas: Banderillas,Muleta, Estoque/Indulto y Premios.Una de las cosas que se realizan al final de la etapa de Muleta es una evaluación comparativa quepermite decidir si Lidia tiene Casta o no:

v En caso afirmativo, se enciende el pañuelo o flag marrón y se cambia la etapa convencionalde Estoque por otra de Indulto, lo que supone la finalización del programa.

v En caso negativo, el programa prosigue ejecutando instrucciones hasta que se cumpla lacondición de Casta.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� [ �� s|z@� �Ä�µ�� w ¡éxv�� ~ �� z ��µ� q�� y q �&� w�qtsvq �`"�ba��v�^£dcQ��;a9�ecQ�ef��ga�� ¦ §4��,� ¤ h �d� ª �d�±�d�C�\i%¥.� j �=§4�d�ki�«�� ¦Ö�=��a9�;§C�O��O�d�ki�9� lE¬3��J�4�mi%�.� n®��C�mo.¬9�pi-h.� q®§C�Q��d�`"�ba��v�^£dcQ��;a9�ecQ�ef��ga�� ª �d��4��¤ h �d� ª �d�±�d�C�\i%¥.� j �=§4�d�ki�«�� ¦Ö�=��a9�;§C�O��O�d�ki�9� lE¬3��J�4�mi%�.� rù�;a9¬9��C�Fi�h.� q®§C�Q��d�lU�d�9�� « �d� ª �d�±�d�C�\i%¥.� ª �d�±�J��§C��ki¸«.� n®�;cJ�O�;§�§C�rù�.�\sd��ba9� ¥ �d� ª �d�±�d�C�\i%¥.� ��Q��¬;cQ�efd�

jlkDm$n�kutqsr t ì y��z � ��x � w z@� �½� �� w�¡Èxv�� z �v�� qtxt¡¢z � q í x � qFv�� z � � �� y � qty zt¡ � � z�¡È¡ �� s�z � � � qty � �t�,� ¡¢z_� �� w�qtsvq ��{

ì w�qtsvq�� } q ��&�� y q �bí x � stx � � � � ¡¢z�� q�� zt¡ ��lí x � qtsty � ��q �s|¡¢z�� z � � � ��z � s�z �v� ¡ �� y q � w q�svq y q½� �� z � s|z �� ª �d�±�=�C� «mw�q®¬3�;§��4�MxCy,�kz �d�v�mi�jD�J§�f��9�ec��d�ki�`$�d�@cQ�{xÒ�d�|xCc��=��d�� }mf��~ �ey�¬�§4�j �=§4�d� «mw�n®��9��C�{xÒ�d�|xCc��d�3�d��@i-q®¬@z �d�Q�Fi-}��d��ba3�Mx7a��Q�|x7cQ�d��=��O� ��Q��§C��z^��¬9��cQ�� C�Q��±�=§�sd�3�J��¦Ö�=��a9�;§C�O��O�d� «mw�¦��d��a��J§C��O�;§C�\xC�©�\i¸¦Ö�d�;a9�J§C��J§C�\x��i�¦Ö�=��a��J§C��O��J§C�MxC� ¥ ��Q��§C��z^��¬9��cQ�� C�Q��±�=§�sd�3�J��lE¬3��J�4� hmw ¢ �C�d��C�@i ª �=§�§C�J�C�Q�@i q�=��Q�ki �l�Q��eckf��i ¦�¬9§C�O�pa��J§C�@i ¢ §�§C�Q��C� }mf��n®��±�� sd�9�Q�¶£��,�J§��9�d�4�°��¤lE¬3��J�4� «mw ª�� ecQ¬3�Q��=�ki�lU�d�9��J�C��=�kiVlE�d�O��9�J�C�Q� ��Q��§C��z�cJ�� C�Q��"�%£��9�d�4�^��¤n®��C�mo.¬9� «mw-}.¬3�J§��C��xÒ��¬9�9§C�Q�ê�mi ª �d§��4�Sxs��§C�M�F�Q�d�ki ¢ §�§4�=��§C� ��Q��§C��z�cJ�� C�Q��"�%£��9�d�4��¥d¤rù�;a9¬9��C� «mw;�8�=�C¬�§4�d��Q�ki��³�kcQ�\y��ba3�Sxs�±�d§�xs�ê�d�9��ki;nD� ��§4�pa9�MxÒ�MxCcQ�=§�§4�d� ��Q��§C��z�cJ�� C�Q��"�%£��9�d�4�W«�¤q§C�Q�� mw��8�\i-��¥�i-�b«Fi��Ö@i;��mi��1hFi-��¨�i-�1� }mf��W�Q�%��ma9�Q��lU�A§C�±�Q��e�q§C�Q�� «mw-lE¬9�Q��§4�MxK��§C�M�F�Q�d�ki-j ¬9�Q��4�MxÒ�d�|xK§C¬3�ka9�@i;�8�d�\cQ�efd�@x��3�d� ��Q��§C��z�cJ�� C�Q��"�%£��9�d�4��,¤jlkDm$n�k?tqvo t � z �� ëty � � � � � ��y z �� y q �*� w q�svq � � � s|¡¢z�� q �� w�z½� �b� qtxt¡¢z � q í x � q � ��q � z �$�� y z �Dí x �&�� q�sty � ��q.ëty �|{� z�w q ù t�� x � w�zTq � w �� y qe��z � ��y x �� y q � w q�svqV� � | xty � w q � � s|¡¢z��cxv� � y q_� �v�v� ¡®q�� qv� � z¥svq��tx � y z � � ��z�y zt¡Dëty q � ��z@z � q|¡È¡ �� v�q �� s|� � �� y � xtstx �� w�z ��©í x � | xty � w�q é x �� ½� � � ��xËw�qv�tqVs�zt¡ ì�� s�z � w�u �v� z@v �� x � ze��q � z� x � ��q �� v� ¡²qesvqm�tx � y z@qty ��x � z {� z�w q:� t � q é q �� p?zt¡¢w qS�Èw ¡®z éê� z �,�� y z �� ¡ � qty � Ó�q:��xvq � � z �� v�v� ¡®q@q�y � �t� svq��tx � y zEëty q � ��z@� �Õ�É� z��vq � svq��tx � y z � � �� w � w � s�z;vcp?zt¡µw�qO�éw ¡¢z éê� z �&�� x � w � w�x �� s�z�¡*x � q5z�s � ¡®q�� z�y �|zt¡ � z\�Õs�z�stxty q|¡ {� z�w q � t � q � w�qtsvq½� �_�µ� �cxty w z � x � w � w x �Ë� qey q:� �Wì�� w�z í x ��t�|� ��q �,�� w � ��xvq � � z �� q � z � q � y�svq��tx � y z � q|¡È¡ �� M��zí x � q � x �v� Ó �� s|¡¢z��cxv� �5� � y ze��xvq � � z)y q �µ�� w ¡Èxv�� e� � � � q½��x � sty � y q��z � � � � � �� prq � w�qmv � � � �t� � ��.�|�µ� z �;� qsvq|¡²q � y�� z � s|zt¡µw�q �� w�z@� ��~�� w�q ��{� z�w q × t � q � w q�svq5� �?� ¡ �� z � x �|� ��q �,�� w � w � ��v� y x�� q|¡��xvq � � z�qtsvq|¡ � � � qty � �t� svqm�tx � y z�ëty q � � z½z � q|¡é¡ ��{@�� z��vq �svqm�tx � y z � � �5� � w z � ��z�y zt¡ �� v �� w q � w q�svq �� x � w � w�x �� s�z�¡?w�¡ �� z�s � ¡²qv� � z �v�� z�y �|zt¡ � z\�Õs�z�stxty q|¡ {

El resultado producido por la ejecución de cada instrucción de Lidia se escribe en la fase deEstoque/Indulto, y puede ser:

v SinTrofeo (no se enciende ningún flag o pañuelo).v UnaOreja (se enciende un pañuelo blanco).v DosOrejas (se encienden dos pañuelos blancos).v OrejasyRabo (se encienden tres pañuelos blancos).v Indultado (se enciende el pañuelo marrón).

En el caso de que se encienda alguno de estos pañuelos, cosa que tiene lugar al final de la etapade Muleta (ver figura 6.1), la instrucción finaliza con la etapa de Premios. Adicionalmente, elencendido de algún pañuelo blanco tiene como consecuencia la ejecución de la fase Corta-trofeosdentro de la etapa Estoque, empleando para ello la unidad funcional Alguacil.

Las posibles descomposiciones de etapas en fases de instrucción se resumen en la Tabla 6.2. Cuan-do una descomposición no es aplicable, la etapa se considera indivisible, consumiendo su ciclode reloj íntegro. Cuando una fase o etapa no es aplicable, se ejecuta en su lugar una operación

o ! prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� -�/ 790 7¾&�+3- *�/ B¸- 03G ÚD03-d2J/ 730 7 1324035 0�¡s6{¢£N Ý 0,64(=6�(�-�¤¸+,(E59+,(d79(E+d2J/OG / Kd0.'F64(Ç Å¸R¦¥ R a S [9f Ä¶Âùà�Ã Ç PmT [ N a Âsf Á�M [ a ½ a M§T¸SJR gEa S�N a S ã R [Uä a MFP a NJPFT%P Ã_ R¸¼ P�MON a S ½¸[ Ä¶Âùà�Ã Ç PmT [ N a\ R ã P ä¸[ S Ç ` P.SQP fÄ P ½%ä a S;R)M)M a S [ Ç Ä P ½%ä a SJRvM)M)P f¨ f T%P ä P Ç ¨ f N [ ¥ R a Â ÈsP f a ä a _ R a S;N aM© f�R T¸S a=g P ÃSª ú ½%ä-R MvN [�Â ÈsP f a ä a Z P.N R SQP.M a fQÃLYM c R P ã R)M Ç ¨ f N [ ¥ R a Â ÈsP f a ä a Ç [ S4NQP © N;S [ È a [9fQÃe�R M)RvM)MFP f Ê ¨ f N [ ¥ R a Â ÈsP f a ä a L?S;SQP f N;S a ÃÇ [ SJSJP�M a f Ç ú ½%ä-R MON [�Â ÈsP f a ä a_¨ ½ N;SQP ä P © P.M © ã=[ SJSJP�M ÃSª ¨ ½%ã R a S;S [�ª º©a ¿9[ M R%ã R)Á ½e P ½ P ä P Ä ú ½%ä-R MON [�Â ÈsP f a ä a�« a ãA[ c R ä P © T [ S ©�g P ½%f;[9fQÃOª Ç P ¼ a f N;S [9fåDa ½%ä R ä±[9f Ä \ S a=g R [9fjlkDm$n�k t®qvÊ t � q � x �|� �tqv� ��%é x � � � z � q�y � � � � � s�z �|� ëty ��2�� y q,� � ¡²�vx � w � ¡®u q;� � y z � �\� � s � s|¡¢z�s � � �tq��/� �8}�� w�q � q�� z � qty {��¬\�ì�� y q �$� q|¡ � q � w �� s�¡®z�� qv� z�¡ �;� ë � � � �� w�¡¢z � | xty w �µ� q � � w�¡¢z;v�y q � x �|� �tq�� ®é x � � � z � q�y � � p§� � í x � ¡®z �*�� x ëvq�y w � ¡ � z �� x �� w ¡®q � � � � � z9ëty qv�tq �;�� z ��{9�¿� x �v� Ó\v �� y q �� q|¡ � q � w �� s|¡¢z�� qv� zt¡ | qËw�qv� z�¡Cv�®$y w ¡®q�w�z�¡ � ¡¢z � | xty w �µ� q �� w�¡¢z;v��:� xty w � sty � ��q � y � �t�,� ¡¢z@� � w z��tq � y q � x �|� �tqv� �� é x � � � z � q�y � � s�z�¡É� z � v �� z��M��z;v.¡ � � s � � w � � q �,�� w ��{

Ø°¯�B ± (�-�(�'F0 *,/ I¸- ·l/O5.B�79(E5.'FB�*=(=6J0 7�B�' Ú®I±7�/ <9B�¡Ò6{¢87�(E'F( Ý (�')(�-,*,/ 0ÄjÃ'É_Ç \ S;R gUa SQP ¨ f T [�½ N{² ½ a [ e³R M a N;R)MvMFPÄjÃ'Ã'È ´�R R ½ NJP Z?[ ¿ R)M)M a S [ « [�½%ä ad» [�ª¸e P.S ¼ a MvM)ÆÄjÃ'Ã2Æ _ a ] NJP º R a f NJS [ Ç R S;S [�ª ü [9f a M)RON [�ª « R ¿ a SJPÄjÃ'Ã2É _ a ] NJP Q R c R SQP ¨ f T%P�S4NQP ã=[�ª \ [�½%ã aÇ8Å'Å2Ê _-µ T±NJR g P L g ¼ R ä R a f N;S [ Q P ½%ä R ª%e�[ SQP ½ N aÇ8Å'Å2Æ ¶�ã NJP ¿ P e P.NJP ä±[ S Ç P ½ P.M a f ©�« R ¿ a SQP ÂÒä-R P.M © ãA[ S a_« R ¿ a SQP ÃÇ8Å'Å2É Z?[ ¿ a ½ P ·?MONJSJP.N [ S a S [ \ P ãA[ ©�\Öa T a Âsä±[3f Ç R S;S [9f8æiãSR P.N;S [ ü [9f a M)RON [9fQÃÇ8ÅSÄ�Å º µ ã R g P e�R MONJR e P a f N;S [ e�[ SQP ½ N;Æ f R g [iÂ g R MvN;R © ãA[ S a ãA[9½ò[±ã Å [Ue�[ SQP ½ N a fQÃjlkDm$n�k#tq�è t � z � ��xvqËw�¡¢zb� � �� z � w�¡®qv� � � � z � q�y � � svq|¡®q^y z � s|¡¢z�� qv� zt¡ �� U}�� w q � qv� � z � q�y ��x � w�zTq`zvw�¡¢z � ��xvqËw�¡¢z

� u �� q � ��xvq|¡®� � � w q ��{

especial denominada Jolgorio-popular, en la que el tiempo se consume sin utilizar recursos hard-ware. De esta manera, todas las instrucciones de Lidia tardan lo mismo al margen del númerode recursos que utilicen y las fases por las que atraviesen. Esto simplifica la unidad de control ysincronización, que establece en 18 minutos la duración uniforme de cada instrucción de Lidia,en 3 minutos cada una de las etapas de una instrucción de Lidia, y en 1 minuto cada fase de unaetapa.

Tras mucho tiempo funcionando de forma secuencial, la empresa Fiesta Nacional decide introdu-cir novedades en Tauromaquia con objeto de simultanear la ejecución del mayor número posiblede instrucciones. Es lo que ya se conoce como MultiTauromaquia, una ejecución mucho más vis-tosa en la que el ruedo que constituye el área de integración del chip se divide en compartimentosestancos para que cuando una instrucción concluya una etapa y migre hasta la siguiente, otra pue-da avanzar a su vez ocupando los recurso de la etapa que ha quedado libre, y así sucesivamente.En base a este principio se construyen los siguientes procesadores:

v El diseño Espontáneo, que actúa únicamente en las etapas de Muleta de las instrucciones conmás faena, y que descompone en seis fases: Asalto, Correteo, Pases, Revolcón, Burladero yArrestado. Cuando una instrucción realiza su fase de Muleta en el procesador Espontáneo,

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� [�<tarda seis fases en lugar de tres, pero a cambio luego no ejecuta la etapa de Premios, con loque su duración total sigue respetando el lapso de 18 minutos.

v El procesador Novillero es el más regular de todos, pues ha sido creado para computar lasseis etapas de las instrucciones de Lidia en otros tantos períodos de reloj idénticos de 3minutos.

v El tipo Diestro se adorna en la etapa de Muleta, cuya ejecución descompone en tres fases:Chicuelinas, Manoletinas y Molinetes. Otras etapas de este procesador y sus sucesores enFiesta Nacional también se desglosan en tres fases, según se detalla en la tabla 6.2.

v Adicionalmente, la etapa de Capote, que es realizada en todos los diseños por la unidadfuncional Subalterno, incorpora cierto virtuosismo en el procesador Figura, que descomponeen tres fases: Puerta-gayola, Verónicas y Lance-al-caballo.

Estos cuatro modelos comerciales se encuentran plenamente consolidados a fecha de hoy. Hitosmás recientes de Fiesta Nacional incluyen otros cuatro diseños:

v En 2003, el área de integración convencional o ruedo del diseño Diestro se modifica conla variante AmbiDiestro, que habilita una segunda puerta de Chiqueros por la que puedeentrar una segunda instrucción, replicándose toda la circuitería correspondiente al front-enddel procesador (esto es, la unidad funcional Subalterno encargarda de la etapa de Capote ylas dos unidades funcionales Picadores encargadas de Varas). Se persigue así la búsqueda ydecodificación de una segunda instrucción en paralelo con la primera, si bien el resto de laejecución se lleva a cabo sin introducir cambios en el back-end o estómago del procesador,donde las instrucciones de Lidia prosiguen el mismo curso que ya contempla la ejecuciónMultitauromaquia en Fiesta Nacional.

v Con objeto de mantener su constante ritmo evolutivo, Fiesta Nacional innova en 2006 conMatador, un diseño dual-core (de dos CPU) que integra en un mismo ruedo dos procesado-res Rivera gemelos.

v Para 2008, Fiesta Nacional planea el producto UltraTorero, en cuyo ruedo se integran con-juntamente dos procesadores Curro y cuatro procesadores Joselito.

v En 2010, se persigue el producto MultiMaestro, consistente en la integración en un solo chipde ocho procesadores Morante.

La Tabla 6.4 resume todos los modelos tradicionales y vanguardistas de la factoría Fiesta Nacio-nal, mientras que la Figura 6.1 muestra el diagrama temporal que nos informa de la asignación delas unidades funcionales a las instrucciones en sus diferentes fases y etapas por parte de la unidadde control. Se ha tomado como ejemplo ilustrativo la traza de ejecución en el procesador Rondeñodel programa Corrida-Malagueta-2006, compuesto por las ocho instrucciones siguientes:

1. Lidia1 (Bravo). Resultado: DosOrejas.2. Lidia2 (Bravo). Resultado: Ninguno, ya que de la etapa de Muleta de esta instrucción va a

encargarse un procesador Espontáneo.3. Lidia3 (Bravo). Resultado: DosOrejasyRabo.4. Manso.5. Lidia4 (Bravo). Resultado: UnaOreja.6. Inválido.7. Lidia5 (Bravo). Resultado: SinTrofeo.8. Lidia6 (Casta). Resultado: Indultado, lo que provoca la finalización del programa.

En base a toda esta información, se pide responder a las siguientes cuestiones:

o�= prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q��

CAPOTE ESTOQUE PREMIOSMULETABANDER.VARAS



CAPOTE MULETABANDER.VARAS

CAPOTE BANDER.VARAS ESTOQUEMULETA

CAPOTE

CAPOTE

Tiempo

Instrucción 1

Instrucción 2

Instrucción 3

Instrucción 4

Instrucción 5

Instrucción 6

Instrucción 7

Instrucción 8

Chiqueros

Picador 1

Picador 2

Espada 1

Espada 2

Alguacil 1

Alguacil 2

Mulillas 1

Mulillas 2

Mulillas 3

Corrales 1

Corrales 2

Manada

Tendidos

3 minutos

Subalterno

Banderillero 1

Banderillero 2

Instr. 1

Instr. 1

I1 I1

I1

I1

I1

Instr. 1

I1

I2

I2

Instr. 2

Instr. 2

I2 I2

I2

Instr. 3

I3

I3

I3

I3

I3

Instr. 3

Instr. 3

Instr. 6Instr. 4

Instr. 4

Instr. 4

Instr. 5 Instr. 6

Instr. 5

Instr. 7

Instr. 7

I5

I5

I5 I7

I7

I7

I5

DEVOLUCION

CABESTROS ENCIERRO

I7

I5

I5 I7

I8

Instr. 5

OCUPACION TEMPORAL DE LAS UNIDADES FUNCIONALES:

Instr. 8

CAPOTE ESTOQUEMULETABANDER.VARAS

I8

I8

I8

Instr. 8

Instr. 8

INDULTO PREMIOS

I8

I8

I1 I2 I3 I5 I7 I8I4 I6

GENERACION DE FLAGS O PANUELOS:

por i

nstr

ucci

ón 4

Uno

ver

de,

Dos

bla

ncos

,po

r ins

truc

ción

1

Uno

ver

de,

por i

nstr

ucci

ón 6

Tres

bla

ncos

,po

r ins

truc

ción

3

Uno

bla

nco,

por i

nstr

ucci

ón 5

por i

nstr

ucci

ón 8

Dos

Ore

jasy

Rab

ode

sde

inst

rucc

ión

3

<Nin

guno

>de

sde

inst

rucc

ión

2

Una

Ore

jade

sde

inst

rucc

ión

5

SinT

rofe

ode

sde

inst

rucc

ión

7

desd

e in

stru

cció

n 8PRODUCCION DE RESULTADOS:

desd

e in

stru

cció

n 1

Dos

Ore

jas,

I3

Uno

mar

rón,

Indu

ltado

Î ÌKÏ Ð®Ñ k¸tqsr t � ¡®qAÓ�q&� �� xv� � �� y�s�¡¢z|��¡®q � q�p?zt¡È¡ � �tqO� | qty qv��x � w�qO�K�p¹\¹ & ��&� y�s|¡¢z�� q�� zt¡�º�z � � � ��z@v�� z � � � stx � � �z9ë �� ¡ � q|¡ �� y q½q �� qv� � �� ¡ � ��xt¡ � z �,�v� y q � � � éê� ¡ �� w ��é q ��;�� w q�svq � � �½�µ�� w ¡Èxv�� z �v�� s�zt¡$svq|¡µw � � � y q!® �|� �tqv�:� �p?z � w ¡¢z�y�� w � s�¡®z�� qv� z�¡ {m½f1f

(2006) Tal y como está narrado el proble-ma, conviene aclarar que el procesador no esel torero en sí, sino su cuadrilla al completo; eltorero sólo actúa en la etapa de Muleta, y portanto, desempeña más el papel de una unidadfuncional en el diagrama de bloques de la ar-quitectura que representa la cuadrilla. ¿A quéunidad funcional nos referimos?

g El decodificador de instrucción.

hEl banco de registros.

i La ALU.j

La BTB.

m½f*k(2006) En consonancia con el comentario

anterior, el Espontáneo tampoco es en realidadun procesador, sino otra unidad funcional dela arquitectura. ¿Cuál?

g Una ALU.h

Una unidad multimedia o SSE3.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� [ Ìi Una unidad de punto flotante o FPU.j

Puede ser cualquiera de las dos anterio-res, aunque presenta la anomalía de queno escribe resultado alguno.

m�f*l(2006) ¿Cómo clasificarías la arquitectura

que conforma la cuadrilla del procesador Ron-deño?

g Se trata de un procesador multiciclo de 6ciclos.hSe trata de un procesador segmentado en6 etapas.

i Se trata de un procesador superescalar defactor 3 en todas sus etapas.

jSe trata de un procesador que reúne si-multáneamente todas las condiciones an-teriores.

m�f7m(2006) ¿Qué frecuencia tiene Rondeño?

g 0.016666 Hz.h

16.666 Hz.i 0.005555 Hz.j

5.555 Hz.

m�f*n(2006) ¿Cómo clasificarías la arquitectura

que conforma la cuadrilla del procesador Pon-ce?

g Es un procesador segmentado en 18 eta-pas de 1 minuto de duración cada una.

hEs un procesador segmentado y superes-calar.i Es un procesador supersegmentado en to-das sus etapas, con un primer nivel desegmentación en 6 etapas, y una segundadescomposición de éstas en 3 subetapas.

jPor la información que suministra elenunciado del problema, existen clarosindicios para pensar en que se cumple la

opción anterior, pero la hipótesis sólo po-dría validarse si dispusiéramos del dia-grama temporal de ejecución que se hadado para Rondeño, y del que carecemospara Ponce.

m½f$�(2006) ¿Qué frecuencia tiene Ponce?

g El triple que la de Rondeño si Ponce fue-ra superescalar de factor tres en todas susetapas.

hEl triple que la de Rondeño si Ponce fuerasupersegmentado en todas sus etapas.

i La tercera parte que la de Rondeño si Pon-ce fuera superescalar de factor tres en to-das sus etapas.

jLa tercera parte que la de Rondeño si Pon-ce fuera supersegmentado en todas susetapas.

m½f �(2006) Fijémonos en la fase de Muleta del

diseño Diestro. ¿Cómo es posible que si Dies-tro está realizando Chicuelinas sobre una ins-trucción de Lidia, el propio Diestro se encuen-tre a su vez aplicando Manoletinas sobre unasegunda instrucción y ejecutando Molinetessobre una tercera? (imaginarse el símil tauri-no no ayuda en este caso; céntrese exclusiva-mente en sus conocimientos de hardware pararesponder)

g Porque la cuadrilla de Diestro es un pro-cesador superescalar de factor 3 en la eta-pa de Muleta.

hPorque la cuadrilla de Diestro es un pro-cesador supersegmentado en 3 subetapaso fases dentro de la etapa de Muleta.

i Las dos condiciones anteriores debencumplirse de forma simultánea.

jLa facultad de aplicar paralelismo a esastres instrucciones de Lidia no recae sobrela superescalaridad ni la supersegmenta-ción, ya que con la segmentación es sufi-ciente.

o�o prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� m½f$�

(2006) El Espada es un personaje que nose corresponde con la realidad de la fiesta delos toros, ya que el problema considera queel torero no ejecuta la fase de Suerte-suprema(entrar a matar), sino que en su lugar lo haceotro miembro de su cuadrilla (alias Espada).¿Qué ocurriría si no hubiésemos introducidola presencia del Espada?

g Se producirían muchas dependenciasde datos en el programa Corrida-Malagueta-2006.

hSe producirían muchas dependenciasde control en el programa Corrida-Malagueta-2006.

i Se producirían muchas dependencias es-tructurales en el programa Corrida-Malagueta-2006.

jNecesitaríamos un banco de registrosmultipuerto.

m½f$�(2006) ¿Qué ocurriría en la etapa de Es-

toque donde concurren las instrucciones 2 y 3de Corrida-Malagueta-2006 si sólo dispusiéra-mos de una unidad funcional Espada?

g La instrucción 3 no podría ejecutarse y elprograma daría un error.

hLa instrucción 3 demoraría su ejecuciónun ciclo para solventar la dependenciaestructural.i La instrucción 2 adelantaría su ejecuciónun ciclo para solventar la dependenciaestructural.jNada. El programa se ejecutaría sin retar-do ni error alguno.

m,k&�(2006) En los eventos taurinos, el pañue-

lo marrón que simboliza el indulto del toro de-be enseñarse justo antes de que comience lasuerte de matar (final de la etapa de Muleta),mientras que los pañuelos blancos que marcanla entrega de trofeos como resultado de la lidiase enseñan al finalizar dicha suerte (tras la fasede Estoque/Naturales). En nuestro problema,

en cambio, hemos de suponer que todos estospañuelos se muestran conjuntamente al finalde la etapa de Muleta. ¿Por qué?

g Porque Muleta es la fase de cálculo arit-mético, que es la que produce los flags,mientras que Estoque/Indulto corres-ponde a la escritura del resultado, dondeun procesador no suele generar ningúnflag.

hPorque Muleta es la fase de cálculo arit-mético, que es la que produce los flags,y todos ellos suelen generarse práctica-mente de forma síncrona en la ALU.i Por una simple dependencia temporal: Silos pañuelos blancos se activaran mástarde (esto es, tras la fase de Estoque), launidad funcional Alguacil aún no sabríaqué tarea tendría que realizar en el caucesegmentado del procesador.


m,k5f(2006) ¿Cómo distingue la arquitectura si

una instrucción debe proseguir su ejecuciónpor la etapa de Estoque o Indulto?

g Con la búsqueda de instrucción, que debeacontecer en Capote.

hDesde la macrodecodificación que tienelugar en Capote.

i Desde la microdecodificación que tienelugar en Varas.

jDesde la unidad de control del procesa-dor, justo antes de comenzar la etapa deEstoque o Indulto, en función de que seactive el flag marrón o no.

m,k&k(2006) ¿A qué conocido procesador co-

mercial se parece el esquema de predecodifi-cación que se describe en la etapa Capote y secompleta con la decodificación en Varas?

g Al Pentium de Intel.h

Al K7 de AMD.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� [ Íi Al Pentium 4 de Intel.j

A cualquiera de los anteriores, ya que elproceso de decodificación es complejo entodos ellos, al partir de un farragoso códi-go de instrucción x86, y requiere una de-codificación en dos niveles.

m/k&l(2006) Las instrucciones de Man-

so/Inválido requieren una decodificación me-nos sofisticada que las de Lidia, y su ejecuciónes más efímera y regular. ¿Con qué conceptocomputacional guardarían relación en una ar-quitectura como la del procesador Pentium deIntel?

g Las de Manso/Inválido con el control ca-bledo y las de Lidia con el control micro-programado.

hLas de Manso/Inválido con el control mi-croprogramado y las de Lidia con el con-trol cableado.

i Las de Manso/Inválido son instruccionesx86 y las de Lidia son microinstrucciones.

jLas de Manso/Inválido son microinstruc-ciones y las de Lidia son instruccionesx86.

m/k�m(2006) Tal y como está narrado el proble-

ma, el resultado generado por una instrucciónse escribe en la fase de Estoque/Indulto. ¿Aqué podría dedicarse la posterior etapa de Pre-mios en el contexto de un procesador de sép-tima generación?

g Al direccionamiento de la caché de ins-trucciones.hA la validación de la predicción de salto,ya sea estática o dinámica mediante BTB.

i A la validación de la predicción de salto,pero sólo si es estática.

jA la validación de la predicción de salto,pero sólo si es dinámica.

m,k&n(2006) ¿Dónde se encuentra el banco de

registros en las arquitecturas de Fiesta Nacio-nal y cuáles son los resultados generados porla ejecución de sus programas?g No consigo distinguir los operandos

fuente ni el banco de registros, pero sí eloperando destino: Se escriben los resulta-dos de la lidia de cada instrucción comosi de una crónica taurina se tratara.hEn nuestro símil, el banco de registros se-ría el lote de banderillas, y los operandosfuente serían los tres pares de banderillasque se colocan a las instrucciones de Li-dia. Con la salvedad de que todas las ins-trucciones tendrían tres operandos fuen-te, todo encaja respecto a la ejecución deinstrucciones en una CPU actual.i Los operandos fuente serían las banderi-llas, y el operando destino también, yaque es la única forma congruente de queel lote de banderillas pueda encarnar albanco de registros.jLas tres respuestas anteriores son correc-tas.

m,k1�(2006) Si pudiésemos ver los contenidos

de la caché de datos (L1D) de los procesadoresde Fiesta Nacional, ¿Qué valores encontraría-mos almacenados en ella? (por ejemplo)g Lidia, Manso, ...h

Bravo, Casta, ...i Chicuelinas, Manoletinas, ...j

SinTrofeo, UnaOreja, ...

m,k �(2006) Si pudiésemos ver los contenidos

de la caché de instrucciones (L1I) de los proce-sadores de Fiesta Nacional en mitad de la eje-cución de un programa, ¿Qué valores encon-traríamos almacenados en ella? (por ejemplo)g Lidia, Manso, ...h

Bravo, Casta, ...i Chicuelinas, Manoletinas, ...

»�� prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� j


m,k1�(2006) Tras su paso por el front-end de

la arquitectura, las instrucciones de Lidia delongitud variable que pasan al back-end se de-codifican en un formato fijo de 100 bits, Toro,donde cada uno de estos 100 bits se dedica areflejar una de las 100 posibles cualidades queexpresan los matices diferenciadores de su eje-cución en las etapas de Banderillas y Mule-ta, así como de la producción del consiguien-te resultado en la etapa de Estoque/Indulto.Por ejemplo, si nos limitamos a los tres pri-meros bits de este centenar, denominados As-tifino, Bizco y Cárdeno, la primera instruc-ción de Corrida-Malagueta-2006 quedó expre-sada al promocionar al back-end como "ToroBizco"(010), la segunda como "Toro Astifino yCárdeno"(101), y la tercera como "Toro Bizco yCárdeno"(011). ¿A qué concepto computacio-nal se parece más el formato Toro?

g Corresponde al código fuente (C, Java)que se ejecuta en un procesador, y elfront-end hace de compilador.

hCorresponde al código máquina de unprocesador, y el front-end hace de enla-zador (linker).

i Corresponde al código x86 de un procesa-dor.jCorresponde al formato de microins-trucciones del procesador en su núcleoRISC interno, mientras que las instruc-ciones formato Lidia-Manso-Inválido co-rresponden al formato x86.

m,k1�(2006) ¿Qué les ocurre a las instrucciones

de Manso/Inválido desde el punto de vista desu funcionalidad y descomposición en el for-mato Toro?

g Se transforman en 100 bits, todos ellos acero.hNo alcanzan el back-end, y por lo tanto,no son decodificadas.

i Son decodificadas, pero tras esta tarea, launidad de control interpreta que no de-ben promocionar al back-end y las retiradel cauce de segmentación del procesa-dor.jDeben permanecer en el cauce de seg-mentación del procesador hasta el final,con objeto de no romper la homogenei-dad en el diseño del procesador segmen-tado.

m,l;�(2006) ¿Dónde se guardan los 100 bits del

formato Toro?g En la ROM de proyección.h

En la memoria de microprograma.i En la ROM de proyección durante las eta-

pas correspondientes al front-end, y en lamemoria de microprograma durante lasetapas correspondientes al back-end.jEn la memoria de microprograma duran-te las etapas correspondientes al front-end, y en la ROM de proyección durantelas etapas correspondientes al back-end.

m,l5f(2006) Si pudiésemos ver los contenidos

de la caché de traza del procesador AmbiDies-tro, encontraríamos en ella almacenados valo-res comog Lidia, Manso, ...h

Bravo, Casta, ...i Toro Cárdeno, Toro Astifino y Bizco, ...j


m,l&k(2006) ¿Cómo pueden considerarse las

instrucciones de Lidia desde el punto de vis-ta de las bifurcaciones que introducen?g Secuenciales.h

De salto condicional.i De salto incondicional.j

De acceso a la BTB.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� Í8ùm/l&l

(2006) Si pudiésemos ver los contenidosde la BTB de los procesadores de Fiesta Na-cional en mitad de la ejecución de un progra-ma, encontraríamos en ella almacenados valo-res como

g Las últimas X instrucciones que entraronal procesador fueron de Lidia (antes hu-bo una de Manso).hLas últimas X instrucciones de Lidia queentraron al procesador tenían condiciónde Bravo (aún no ha llegado la de Casta).

i Las últimas X instrucciones de Lidia queentraron al procesador se han promocio-nado en Toro de tipo Astifino al alcanzarel back-endjLas últimas X instrucciones de Lidia queentraron al procesador NO se han pro-mocionado en Toro de tipo Cárdeno al al-canzar el back-end.

m/l�m(2006) ¿Qué tipo de programa recrea

Corrida-Malagueta-2006?

g Un bucle Repeat/Until, donde el cuer-po del bucle es una instrucción condi-cional IF que bajo ciertas condiciones noejecuta instrucciones de Lidia, sino Man-so/Inválido.hUn bucle While/Do, donde el cuerpo delbucle es una instrucción de acceso a me-moria, que acierta a caché en el caso deManso/Inválido y en el caso de Lidia fa-lla en el acceso al primer nivel de cachéde instrucciones.i Un bucle FOR de seis iteraciones, dondeel cuerpo del bucle es una instrucción deacceso a memoria, que acierta a caché enel caso de Manso/Inválido y en el caso deLidia falla en el acceso al primer nivel decaché de datos.jUn bucle FOR de seis iteraciones, dondeel cuerpo del bucle es una instrucción deacceso a memoria, que acierta a caché enel caso de Manso/Inválido y en el caso deLidia falla en el acceso a la caché de traza.

m,l1n(2006) Si expresáramos el programa

Corrida-Malagueta-2006 en lenguaje de altonivel (como Pascal o C) para que una vez com-pilado se trasladara al código máquina quedescribe el problema, ¿Qué aspecto tendría?

g WHILE (condicion Ï_Ï Bravo) Lidia;

hREPEAT Lidia UNTIL (condicion Ï_ÏCasta);

i REPEAT IF (cond1) THEN Manso ELSEIF (cond2) THEN Invalido ELSE LidiaUNTIL Lidia(Casta);

jFor 5�¼�Ï¾½V¿�¼&ÎÁÀ�¿�¼WAÂA_: Toro

m,l1�(2006) Concretando ahora un poco más

para el aspecto que tendrían las instruccionesde Lidia, fijándonos en su capacidad de alte-rar el flujo secuencial del programa, Lidia de-biera incluir en su representación en el códi-go máquina del procesador, entre otras cosas,una instrucción expresada en ensamblador dela forma

g Î�ÃpG'WIh¾ÄVÅrÐ , que salte si el flag Z (deZero) de la ALU no es cero, y que no lohaga cuando sea cero, coincidiendo conel final de la cuenta en el contador de lasiteraciones del bucle.

h Î�ÃpG'WIh¾ÄSO@ÆSL_J��ÇSJ'bKbSO'P7Ð , donde el progra-ma se bifurca hacia una instrucción an-terior (que marca las iteraciones del la-zo) cuando la condición de Casta nose cumple, y prosigue secuencialmen-te cuando dicha condición se cumple.Siempre y cuando esta instrucción Ã8G'WShsea la última del programa en curso,la ejecución concluye tras la instrucciónÈ dgN d8JÊÉ{ËKJI\pfSJ�Ì como se pretende.

i Î�ÃpG'WIhÎÍ ��c�rÐ , que salta de forma incon-dicional a la posición de memoria 1000,donde se supone que se encuentra otrainstrucción máquina que realiza el traba-jo relacionado con las etapas de Muleta,Estoque, etc.

»�� prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� j Î�R8JMLKLÁÆSJKZ'PSJrÐ , que llama a una subruti-

na Faena que realiza el trabajo relaciona-do con las etapas de Muleta, Estoque, etc.

m,l �(2006) La condición de Casta que marca

el final de la ejecución del programa Corrida-Malagueta-2006 no puede evaluarse hasta elfinal de la fase de Muleta de su instrucción deLidia (último tercio de la cuarta etapa de di-cha instrucción), ya que es el momento en quese genera el pertinente flag o pañuelo marrón.Sin embargo, el procesador Rondeño continúaaceptando instrucciones secuencialmente has-ta percibirse de ello (tres en nuestro caso), mo-mento en que detiene la ejecución cancelandolas etapas sobrantes de las mismas (la primerainstrucción aceptada habrá concluido la etapaBanderillas en ese instante, la segunda instruc-ción habrá finalizado la etapa Varas, y la terce-ra, la etapa Capote), pero notar que en ningúncaso se ha llegado a generar resultado alguno,por lo que se preserva la semántica del progra-ma (puede servirnos para ello el diagrama dela figura 6.1, tomando como referencia la pri-mera instrucción seguida de las tres siguien-tes). Esta estrategia permite al procesador ade-lantar seis etapas de ejecución para las tres ins-trucciones siguientes (tres de la primera, dosde la segunda y una de la tercera). ¿Qué im-plementa Rondeño?

g Predicción estática de salto: El programasalta siempre.

hPredicción estática de salto: El programano salta nunca.

i Predicción dinámica de salto que se hapredecido correctamente.

jPredicción dinámica de salto que se hapredecido incorrectamente.

m,l1�(2006) Atendiendo a la estadística re-

copilada internamente tras la ejecución delbenchmark Temporada-Taurina-2006, la cua-drilla del Diestro Joselito sabe que si la instruc-ción de Lidia pertenece a Ganadería-Miura,nunca cumple la condición de Casta. ¿De qué

unidad funcional dispone la arquitectura deJoselito?g Uno o varios niveles de memoria caché

integrada.h

Una TLB o caché para la traducción de di-recciones virtuales a físicas.i Un mecanismo de predicción estática pa-ra los saltos.jUna BTB o unidad de predicción dinámi-ca para los saltos.

m,l&�(2006) Atendiendo a un historial más

amplio, encontramos en el benchmark Feria-Malaga-2004 la ejecución de una instrucciónproveniente de Ganadería-Miura que sí cum-plió la condición de Casta, pasando a la etapade Indulto. ¿De qué tipo es esta instrucción?

g Cualquier instrucción del flujo secuencialdel programa (esto es, todas las que noson de salto).hDe salto condicional.

i De salto incondicional.j

De acceso a memoria que por una vez hafallado en el acceso a todas las cachés in-tegradas en la arquitectura del procesa-dor.

m&m1�(2006) Cabe destacar la implementación

Curro del tipo Diestro (ver tabla 6.4), en cuyaetapa de Muleta históricamente nunca se haproducido la generación de pañuelo marrónpor parte de las instrucciones de Lidia. ¿Quépodemos decir acerca de las instrucciones deLidia registradas por Curro en su BTB?

g Son instrucciones aritmético/lógicas.h

Son instrucciones de salto incondicional.i Son instrucciones de salto condicional en

las que la presencia de una BTB en Curroha tenido menor probabilidad de acertarla predicción de salto en las ejecucionesde Lidia más recientes.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� Í��j

Son instrucciones de salto condicional enlas que la presencia de una BTB en Curroha tenido mayor probabilidad de acertarla predicción de salto en las ejecucionesde Lidia más recientes.

m1m½f(2006) Puesto que existe concurrencia en

la ejecución de instrucciones de Lidia, cual-quier momento de la misma puede generarun evento asíncrono e imprevisible, ËKO��XdpNMJ ,que provoca la suspensión temporal del pro-grama en curso y la activación de un meca-nismo especial para la atención de tal even-to, con el concurso de Unidades Funcionalesadicionales como Camilla, Enfermería y Mé-dico. ¿Qué puede ser Cogida si pretendemosque coincida de la forma más fiel posible consu ocurrencia en el esquema hardware que co-nocemos para Fiesta Nacional y software paralas distintas posibilidades que ofrece Corrida-Malagueta-2006?

g Una situación de overflow o desborda-miento numérico.hUna interrupción de tipo software.

i Una interrupción de tipo hardware.j

Una excepción generada por el programa.

m1m,k(2006) Además de los casos contempla-

dos en el supuesto anterior, otro tipo de Co-gida más previsible se produce cuando Torotiene activo el bit 4 de su microinstrucción,correspondiente a la cualidad Distraído. ¿Quénuevo aspecto conocemos ahora?

g Las instrucciones de Lidia que se descom-ponen en microinstrucciones con el bit 4activo son interrupciones hardware.

hLas instrucciones de Lidia que se descom-ponen en microinstrucciones con el bit 4activo son interrupciones software.

i Las instrucciones de Lidia que se descom-ponen en microinstrucciones con el bit 4activo son excepciones generadas por elprograma.


m&m/l(2006) ¿Qué recursos hardware adicio-

nales hacen falta para ejecutar el programaCorrida-Malagueta-2006 sobre Rondeño conun factor de superescalaridad 2 en todas susetapas suponiendo que la Unidad de Con-trol trata de aprovechar al máximo las Unida-des Funcionales ya existentes para esta ejecu-ción en concreto y que se resuelven todas lasdependencias estructurales satisfactoriamen-te? (para responder, ayúdate de la traza de eje-cución del programa, trabajo que amortizarásdurante la resolución de algunas de las cues-tiones que prosiguen)

g Nada. Es suficiente con lo que ya sedispone, pero reorganizándolo de formamás eficiente.hDos unidades funcionales Chiqueros ydos Subalternos.i Dos Chiqueros, dos Subalternos y tres Es-padas.

jDos Chiqueros, dos Subalternos, tres Es-padas y dos Tendidos.

m&m1m(2006) ¿Qué unidades funcionales resul-

tan superfluas en la ejecución del programaCorrida-Malagueta-2006 sobre Rondeño conun factor de superescalaridad 2 en todas susetapas?

g Ninguna.h

Una unidad funcional Alguacil.i Una unidad funcional Mulillas.j

Las dos respuestas anteriores son correc-tas.

m&m/n(2006) ¿Qué unidades funcionales resul-

tan superfluas en la ejecución del programaCorrida-Malagueta-2006 sobre Rondeño conun factor de superescalaridad 2 en todas susetapas?

» ! prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� g Una unidad funcional Espada.h

Una unidad funcional Corrales.i Las dos respuestas anteriores son correc-

tas.jNinguna de las unidades funcionales deEspada y Corrales resulta superflua.

m&m/�(2006) Como resultado de la resolución

de las cuestiones anteriores ha nacido un nue-vo procesador superescalar de factor 2 para laejecución de Corrida-Malagueta-2006 que to-mando a Rondeño como referencia, incorporauna unidad adicional de Chiqueros y Subal-terno, y prescinde de una unidad funcional deAlguacil y Mulillas. El diseño resultante reci-be el código de referencia Rondeño2. Si a unainstrucción de Lidia(Bravo) ejecutada por unprocesador Espontáneo le sucedieran al me-nos dos instrucciones más de Lidia(Bravo) noejecutadas por él, sino por el propio Ronde-ño2, ¿Qué unidades funcionales tendríamosque incorporar al hardware para evitar que elprograma penalizase su ejecución por la pre-sencia de dependencias estructurales? (paraconcretar el supuesto, si se dispone del diagra-ma temporal de Corrida-Malagueta-2006 so-bre el procesador Rondeño en su versión su-perescalar, consiste en sustituir la instrucciónde Manso por otra de Lidia (Bravo))

g No necesitaríamos incorporar ningunamás.hNecesitaríamos al menos un Subalternoadicional.i Necesitaríamos al menos un Banderilleroadicional.jNecesitaríamos al menos un Espada adi-cional.

m&m �(2006) ¿Qué ocurriría sobre el procesador

Rondeño2 si las instrucciones 3 y 4 del pro-grama Corrida-Malagueta-2006 fueran de tipoManso?g Nada. Se ejecutaría el programa sin el me-

nor conflicto.

hExistiría un riesgo estructural en la uni-dad funcional Manada que impediría laejecución concurrente de estas dos ins-trucciones.i El conflicto de la opción anterior existe, yse solventaría incorporando una segundaunidad funcional Manada.jAdemás de la segunda unidad funcionalManada, harían falta más unidades fun-cionales de otro tipo para terminar de re-solver el conflicto.

m&m,�(2006) ¿Qué ocurriría sobre el procesa-

dor Rondeño2 si la instrucción 2 de Corrida-Malagueta-2006 fuera idéntica en su ejecucióna la instrucción 1?g Nada. Se ejecutaría el programa sin el me-

nor conflicto.hExistiría un riesgo estructural en la uni-dad funcional Tendidos que impediría laejecución concurrente de estas dos ins-trucciones.i El conflicto de la opción anterior existe, yse solventaría incorporando una segundaunidad funcional Tendidos.jAdemás de la segunda unidad funcionalTendidos, harían falta más unidades fun-cionales de otro tipo para terminar de re-solver el conflicto.

m&m,�(2006) ¿Cuánto tiempo tardaría en ser

ejecutado el programa Corrida-Malagueta-2006 sobre Rondeño2?g 21 minutos.h

27 minutos.i 30 minutos.j

33 minutos.

m,n;�(2006) ¿Cómo se ejecutaría el programa

Corrida-Malagueta-2006sobre una implemen-tación supersegmentada de Ponce respecto ala ejecución mostrada en la Figura 6.1 sobreRondeño?

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� Í <g Gastando un mayor número de ciclos.h

Utilizando un período de reloj más pe-queño.i Consumiendo un menor tiempo de CPU.


m/n5f(2006) Supongamos el programa

Corrida-Convencional-2005, compuesto porcinco instrucciones de Lidia(Bravo) seguidasde una instrucción de Lidia(Casta) con la quefinaliza el programa. ¿Qué unidades funciona-les tendríamos que incorporar en la etapa deCapote sobre el procesador Ponce superseg-mentado para solventar todas las dependen-cias estructurales que se producen durantela ejecución de Corrida-Convencional-2005?(ayúdate de la traza de ejecución para res-ponder, que también te será útil para resolverotras cuestiones que se suceden a ésta)g Ninguna.h

Dos Chiqueros más.i Dos Subalternos más.j

Dos Chiqueros y dos Subalternos más.

m/n&k(2006) ¿Qué unidades funcionales ten-

dríamos que incorporar en la etapa de Varassobre el procesador Ponce supersegmentadopara solventar todas las dependencias estruc-turales que se producen durante la ejecuciónde Corrida-Convencional-2005?g Ninguna.h

Un Picador más.i Dos Picadores más.j

Tres Picadores más.

m/n&l(2006) ¿Qué unidades funcionales ten-

dríamos que incorporar en la etapa de Bande-rillas sobre el procesador Ponce supersegmen-tado para solventar todas las dependencias es-tructurales que se producen con la ejecuciónde Corrida-Convencional-2005?

g Ninguna.

hUn Banderillero más.

i Dos Banderilleros más.

jCuatro Banderilleros más.

m,n;m(2006) De cara a competir con Ponce,

el procesador Rondeño evoluciona hasta otrodenominado ÇMJ2bc�IZML_L�Ï , que reorganiza la uni-dad funcional Tendidos particionando su cir-cuitería circular en ocho sectores de 1/8 de cir-cunferencia, de tal forma que la ejecución de laetapa de Premios se descompone en ocho fa-ses, T1, T2, ..., T8, simétricas e independientes,de 22.5 segundos de duración cada una. Estasfases se ejecutan una tras otra de forma síncro-na gobernadas por un reloj que para adaptar-se al nuevo diseño acorta su período hasta los22.5 segundos. ¿Qué diseño presenta Marbe-llí considerando lo ya heredado de Rondeño ysus nuevas aportaciones?

g Un diseño segmentado en 8 etapas.

hUn diseño segmentado en 6 etapas, y su-persegmentado en 8 subetapas o fasespara la última etapa.

i Un diseño supersegmentado en 8 fasespara todas sus etapas.

jUn diseño supersegmentado en 14 etapas.

m,n1n(2006) ¿Cuántos ciclos de reloj dura una

instrucción de Lidia del procesador Marbellíen base a la información anterior?

g 8.

h14.

i 15.

j48.

»�= prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� m,n1�

(2006) ¿Cuántos ciclos de reloj dura laetapa Capote de una instrucción de Lidia delprocesador Marbellí en base a la informaciónanterior?g Uno de 3 minutos.h

Ocho de 22.5 segundos.i Seis de 22.5 segundos.j

Cuarenta y ocho de 7.5 segundos.

m,n �(2006) ¿Qué procesador es más rápido a

la hora de ejecutar una sucesión de instruccio-nes de Lidia, Rondeño o Marbellí?g Rondeño en todos los casos.h

Marbellí en todos los casos.i Marbellí o Rondeño, dependiendo de los

resultados que vayan produciendo lasinstrucciones de Lidia.jLo único que podemos afirmar es queMarbellí nunca será más lento que Ron-deño.

m,n1�(2006) En ausencia de dependencias de

todo tipo (datos, control y estructurales), ¿Quéprocesador es más rápido a la hora de ejecutaruna sucesión de instrucciones de Lidia, Ponceo Marbellí?g Ponce en todos los casos.h

Marbellí en todos los casos.i Marbellí o Ponce, dependiendo de los re-

sultados que vayan produciendo las ins-trucciones de Lidia.jLo único que podemos afirmar es quePonce nunca será más lento que Marbe-llí.

m,n1�(2006) Tras conocer la arquitectura de

Marbellí, los diseñadores de Ponce decidenaplicar una estrategia similar a la fase Vuelta-al-ruedo (dentro de la etapa Premios), des-componiendo su ejecución en 8 subfases de 7.5

segundos (que pasa a ser el nuevo ciclo de re-loj del procesador), y subdividiendo la unidadfuncional Tendidos en ocho sectores circularessimétricos, por los que transcurre la ejecuciónde forma consecutiva. ¿Qué procesador resul-ta ahora más rápido a la hora de ejecutar ins-trucciones de Lidia, Ponce o Marbellí?

g Ponce en todos los casos.h

Marbellí en todos los casos.i Marbellí o Ponce, dependiendo de los re-

sultados que vayan produciendo las ins-trucciones de Lidia.jExiste un claro empate entre los dos pro-cesadores a la hora de ejecutar instruccio-nes de Lidia.

m,�;�(2006) ¿Qué tipo de procesador es aho-

ra Ponce tras su última novedad de descom-poner la fase Vuelta-al-ruedo en 8 subfases in-volucrando 8 subzonas independientes de launidad funcional Tendidos?

g Es un procesador segmentado en 6x3x8etapas.

hEs un procesador segmentado en (6x3)+8etapas.

i Es un procesador supersegmentado condos niveles de supersegmentación.

jEs un procesador superescalar de factor3x8.

m,�5f(2006) El procesador Espartaco es un di-

seño de la arquitectura Figura, compartiendola misma matriz que Ponce tal y como revelala Tabla 6.4. Sin embargo, el objetivo final en laconcepción de Espartaco nunca fue aplicar lasupersegmentación, sino implementar la eje-cución fuera de orden tal y como fue aplicadasobre el procesador Pentium Pro en sus oríge-nes por parte de Intel (y heredada a partir deahí por toda la saga Pentium). Bajo esta pre-misa, ¿resulta superflua la descomposición deetapas en fases que aplica Espartaco en la eje-cución de instrucciones?

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� Í�Ìg Sí.h

No. La ejecución fuera de orden puede sa-car partido de la descomposición en fasespara las etapas del front-end del procesa-dor, aunque no para las etapas pertene-cientes al back-end del procesador.

i No. La ejecución fuera de orden puede sa-car partido de la descomposición en fasespara las etapas del back-end del procesa-dor, aunque no para las etapas pertene-cientes al front-end del procesador.

jNo. La ejecución fuera de orden puede sa-car partido de la descomposición en fasespara todas las etapas de Espartaco.

m/�&k(2006) Una vez que conocemos que Es-

partaco dispone de ejecución fuera de orden,sean dos instrucciones X e Y consecutivas enun programa, cuyas etapas denominaremosCapoteX, VarasX, ... y CapoteY, VarasY, ..., res-pectivamente. Dentro de su arquitectura, pue-de ocurrir que ...

g CapoteY concluya antes que CapoteX.h

CapoteY concluya antes que VarasX.i CapoteY concluya antes que Banderi-

llasX.jNinguna de las tres planeaciones anterio-res es posible en un procesador como Es-partaco.

m/�&l(2006) En el mismo contexto de la pre-

gunta anterior, dentro de Espartaco puedeacontecer que ...

g BanderillasX adelante en la ejecución aCapoteX.

hMuletaX adelante a CapoteX.

i EstoqueX adelante a CapoteX.j

Ninguno de los tres adelantamientos pre-vios es posible en un procesador con eje-cución fuera de orden como Espartaco.

m,��m(2006) Lo que sí puede ocurrir dentro de

Espartaco es que ...

g BanderillasY se compute antes que Esto-queX.

hBanderillasY se compute antes que Mule-taX.i BanderillasY se compute antes que Ban-derillasX.jLas tres planeaciones anteriores son posi-bles en un procesador con ejecución fuerade orden como Espartaco.

m,�1n(2006) Sabemos que Espartaco ha aplica-

do una permutación a la secuencia de códi-go formada por la instrucción X seguida de lainstrucción Y, logrando con ello una ejecuciónmás eficiente. ¿Qué permutación de entre lasque se presentan es más probable? (fíjate enla licitez de la misma atendiendo a que Ban-derillas es la etapa de lectura de operandos yMuleta la de producción de resultados)

g BanderillasY ha adelantado a Banderi-llasX.hMuletaY ha adelantado a BanderillasX.

i EstoqueY ha adelantado a BanderillasX.j

PremiosY ha adelantado a BanderillasX.

m,�1�(2006) En el mismo contexto de la pre-

gunta anterior, es más probable que ...

g BanderillasX se retrase respecto a Bande-rillasY.hMuletaX se retrase respecto a Banderi-llasY.i EstoqueX se adelante respecto a Banderi-llasY.jPremiosX se adelante respecto a Banderi-llasY.

m,� �(2006) ¿A qué tipo de procesador corres-

ponde el diseño Ambidiestro según lo relata-do en sus especificaciones funcionales?

»�o prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� g Es un procesador supersegmentado.h

Es un procesador superescalar.i Es un procesador dotado de Hyperthrea-

ding (HT), similar al implementado porIntel en su Pentium 4.jEs un procesador de doble núcleo, similaral implementado por AMD.

m,�1�(2006) Tomando como referencia las dos

primeras instrucciones del programa Corrida-Malagueta-2006 ejecutadas sobre el procesa-dor Rondeño2 ya estudiado en cuestiones pre-vias, ¿Qué diferencia(s) existe(n) entre la eje-cución de estas dos mismas instrucciones so-bre Fandi si nos circunscribimos a la etapa Ca-pote?g Ninguna.h

Se ejecuta más eficientemente sobre Fan-di.i Se ejecuta más eficientemente sobre Ron-deño2.jSe ejecutan de distinta forma en los dosprocesadores, por lo que unas veces serámás eficiente Fandi y otras veces lo seráRondeño2.

m,�1�(2006) La misma cuestión anterior referi-

da sobre la etapa Varas (sustituir en el enun-ciado la última palabra Capote por Varas)g Ninguna.h

Se ejecuta más eficientemente sobre Fan-di.i Se ejecuta más eficientemente sobre Ron-deño2.jSe ejecutan de distinta forma en los dosprocesadores, por lo que unas veces seráFandi más eficiente y otras veces lo seráRondeño2.

m � �(2006) La misma cuestión anterior refe-

rida sobre la etapa Banderillas (sustituir estavez la última palabra por Banderillas)

g Ninguna.

hSe ejecuta más eficientemente sobre Fan-di.

i Se ejecuta más eficientemente sobre Ron-deño2.jSe ejecutan de distinta forma en los dosprocesadores, por lo que unas veces seráFandi más eficiente y otras veces lo seráRondeño2.

m � f(2006) ¿Es posible implementar el hy-

perthreading en el procesador Morante sincontar con al menos dos Picadores?

g No.

hSí, aunque perderemos rendimiento en laejecución de programas como Corrida-Malagueta-2006.

i Sí, y no perderemos rendimiento en laejecución de programas como Corrida-Malagueta-2006, aunque sí en otros pro-gramas de mayor complejidad.

jSí, y no perderemos rendimiento en la eje-cución de ningún programa sobre él. Lapresencia de una segunda unidad funcio-nal Picador sólo se aprovecha en arqui-tecturas de doble núcleo como Canales-Rivera.

m � k(2006) ¿Es posible implementar el hy-

perthreading en el procesador Morante pres-cindiendo de una de sus dos unidades funcio-nales Banderillero?

g No, necesitamos al menos dos de ellas.

hSí, aunque perderemos rendimiento en laejecución de programas como Corrida-Malagueta-2006.

i Sí, y no perderemos rendimiento en laejecución de programas como Corrida-Malagueta-2006, aunque sí en otros.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� Í�Íj

Sí, y no perderemos rendimiento en la eje-cución de ningún programa sobre él. A lasegunda unidad funcional Banderillerosólo se le saca provecho en arquitecturasde doble núcleo como Canales-Rivera.

m � l(2006) Según se desprende de la reso-

lución de cuestiones previas, Rondeño pue-de convertirse en Rondeño2, un procesadorsuperescalar de factor 2 para la ejecución deCorrida-Malagueta-2006, incorporando paraello una unidad adicional de Chiqueros y Su-balterno, y prescindiendo de una unidad fun-cional de Alguacil y Mulillas. Asumiendo quetodas estas unidades funcionales presentanidéntico número de transistores y que se reem-plazan las dos últimas (superfluas en una ver-sión minimalista) por las dos primeras (ne-cesarias para la superescalaridad), ¿Podemosconcluir que Rondeño y Rondeño2 tienen tam-bién idéntico área de integración?g Sí.h

No, porque como la funcionalidad es di-ferente, los transistores pueden ocuparmayor área de integración en unas uni-dades funcionales que en otras.i No, porque de cara al área de integraciónsólo cuentan los transistores de las unida-des funcionales ubicadas en el front-endo boca del procesador.jNo, porque de cara al área de integraciónsólo cuentan los transistores de las unida-des funcionales ubicadas en el back-endo estómago del procesador.

m � m(2006) ¿Qué número de transistores tie-

ne Rondeño2 comparado con Canales-Riverasi suponemos que Rondeño y Rivera cuentancon el mismo número de transistores en su di-seño? (ayúdate de la información que se sumi-nistra en el enunciado de la cuestión anterior)g La mitad.h

La misma.i Un poco mayor.

jEl doble.

m � n(2006) Bajo la ejecución de un programa

sin ningún tipo de dependencias ni conflictosque hagan detener el cauce de segmentacióndel procesador al introducir las instruccionespor pares, ¿Cuál de los dos procesadores esmás rápido, Rondeño2 o Canales-Rivera?

g Rondeño2.

hCanales-Rivera es un poco más rápido.

i Canales-Rivera es el doble de rápido.

jLos dos por igual.

m � �(2006) ¿Qué alteración en la traza de eje-

cución del programa Corrida-Malagueta-2006por pares de instrucciones de forma simultá-nea le harían concluir antes en la arquitectu-ra de Canales-Rivera que en la de Rondeño2?(fijarse en las dependencias estructurales queacontecen en la pareja de unidades funciona-les Corrales tras una eventual coincidencia enel tiempo de las etapas de Encierro y Devolu-ción)

g La permutación de las instrucciones 4 y 5,de forma que Manso anteceda a Inválidocomo instrucciones 5 y 6, respectivamen-te.

hLa permutación de las instrucciones 5 y 6,de forma que Manso anteceda a Inválidocomo instrucciones 4 y 5, respectivamen-te.

i La supresión de la instrucción 5, de for-ma que Manso e Inválido queden ahoracomo nuevas instrucciones 4 y 5.

jNinguna de las planeaciones anterioresproducen que Canales-Rivera sea más rá-pido que Rondeño2.

�|�� prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� m �1�

(2006) ¿Qué alteración en la traza de eje-cución del programa Corrida-Malagueta-2006por pares de instrucciones de forma simultá-nea le harían concluir antes en la arquitectu-ra de Canales-Rivera que en la de Rondeño2?(fijarse en las dependencias estructurales queacontecen en la pareja de unidades funciona-les Corrales tras una eventual coincidencia enel tiempo de las etapas de Encierro y Devolu-ción)g La sustitución de la instrucción 3 por una

de Manso.hLa sustitución de la instrucción 5 por unade Invalido.i Cualquiera de las dos anteriores.

jNinguna de las dos anteriores.

m � �(2006) ¿Cuáles de los cambios indicados

para el programa Corrida-Malagueta-2006 enel conjunto de las dos cuestiones planteadasanteriormente podría realizar en tiempo deejecución el procesador Rondeño2 si lo dotára-mos de ejecución fuera de orden y el programano tuviera dependencias de datos de ningúntipo?g Los que comienzan por “La permuta-

ción...”.hEl que comienza por “La supresión...”.

i Los que comienzan por “La sustitu-ción...”.jNinguna de las respuestas anteriores escorrecta.

m � �(2006) Sea el programa Ð �"!,!LÑ j g-Ò� g ñ gVÓ$ö�� ó g�Ò þ�Ô�Ô�Õ , que es idéntico al Corrida-

Malagueta-2006 salvo en dos detalles: La ins-trucción 3 es de tipo Manso y la instrucción5 es de tipo Inválido. ¿Sobre qué procesadorsería más efectiva la incorporación de la eje-cución fuera de orden para este programaconcreto? (fijarse una vez más en las depen-dencias estructurales que se producen en la(s)unidad(es) funcional(es) Corrales por la coin-cidencia temporal de etapas Encierro y Devo-lución)

g Sobre Rondeño2.

hSobre Canales-Rivera.

i Sobre los dos por igual.

jSobre ninguno de los dos, ya que la ejecu-ción fuera de orden no mejora el tiempode CPU en ninguna de las dos arquitec-turas.

m,�;�(2006) ¿Qué alteración del flujo de ejecu-

ción de instrucciones podría efectuar la uni-dad de control del procesador Rondeño2 parauna ejecución lícita y más eficiente del progra-ma Corrida-Malagueta-2007? (fijarse en la po-sible existencia de todo tipo de dependencias:control, datos y estructurales)

g La permutación de las instrucciones 1 y 2por las instrucciones 3 y 4.

hLa permutación de las instrucciones 3 y 4por las instrucciones 5 y 6.

i La permutación de las instrucciones 5 y 6por las instrucciones 7 y 8.

jCualquiera de las permutaciones anterio-res es lícita y evita la introducción deun ciclo extra para la resolución de de-pendencias estructurales en las unidadesfuncionales Corrales de Rondeño2.

m,�5f(2006) ¿Qué cambio en el programa

Corrida-Malagueta-2006 provocaría la apari-ción de una dependencia estructural a solven-tar en la arquitectura del procesador Ronde-ño2?

g La sustitución de la instrucción 3 por unade Inválido.hLa sustitución de la instrucción 5 por unade Manso.

i La sustitución de la instrucción 7 por otrade Lidia que provocara la activación dealgún pañuelo blanco y por consiguientela producción de algún resultado.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� ù ¹ ùj

Ninguno de los tres cambios anterio-res produce una dependencia estructuralpor separado, aunque sí si se acometende forma conjunta.

m/�&k(2006) ¿Cómo podría resolver el procesa-

dor Rondeño2 el conflicto anterior (apariciónde una nueva dependencia estructural) refor-mando su arquitectura de forma que se mini-mizara el coste de la nueva circuitería introdu-cida?

g Introduciendo una tercera unidad funcio-nal de Corrales.hIntroduciendo una segunda unidad fun-cional de Manada.

i Introduciendo una segunda unidad fun-cional de Tendidos.jDescartando el desglose de la etapa Pre-mios en tres fases e introduciendo en sulugar una nueva descomposición en ochofases, tal y como realiza el procesadorMarbellí.

m/�&l(2006) ¿Necesita algún cambio el proce-

sador Canales-Rivera para resolver el conflic-to anterior?

g Sí, el mismo que Rondeño2.

hSí, pero otro diferente al que hemos re-suelto para Rondeño.

i Sí, el mismo que Rondeño2, junto a otrosadicionales.jNo.

m/��m(2006) ¿Resulta suficiente la arquitectura

de Rondeño2 en la ejecución superescalar deun programa que comience con dos instruc-ciones de Manso?

g Sí, porque todas las unidades funcionalesque pertenecen al front-end del procesa-dor se encuentran desdobladas en él.

hSí, porque todas las unidades funciona-les que pertenecen al front-end del pro-cesador se encuentran desdobladas en él,concretamente, Chiqueros y Subalterno.i Sí, porque en un procesador superescalarde factor 2 como Rondeño2 siempre esposible ejecutar dos instrucciones por ci-clo de reloj, y por tanto, es posible ejecu-tar dos de tipo Manso como caso particu-lar.jNo, porque coincidirían en el tiempo dosetapas de Cabestros que exigen el concur-so de la unidad funcional Manada, de laque sólo disponemos de una unidad en elprocesador Rondeño2.

m,�1n(2006) ¿Qué procesador requiere una

transformación más compleja en su unidad decontrol?g Rondeño2 respecto a Rondeño.h

Canales-Rivera respecto a Rivera.i Los dos anteriores requieren idéntico nú-

mero de cambios.jLa respuesta anterior es correcta porqueninguno de los dos casos referidos re-quiere cambio alguno en la unidad decontrol.

m,�1�(2006) ¿Cuánto tarda en ejecutarse

Corrida-Malagueta-2006 sobre el procesadorMorante? (ayúdate de la traza de ejecución,que también será útil para resolver otras cues-tiones ligadas a ésta)g 6 ciclos de 3 minutos.h

9 ciclos de 3 minutos.i 13 ciclos de 3 minutos.j

13 ciclos de 1 minuto.

m,� �(2006) ¿Qué procesador tarda más

tiempo en ejecutar el programa Corrida-Malagueta-2006, Morante o Rondeño2?g Morante.

�|�� prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q�� h

Rondeño2.i Los dos tardan lo mismo.j

Ambos consumen el mismo número deciclos, pero de distinta duración.

m,�1�(2006) ¿Existe alguna diferencia entre la

ejecución del programa Corrida-Malagueta-2006 sobre Morante y sobre Rondeño2?

g Sí, en la política de asignación de recur-sos, ya que Morante cuenta con cuatro Pi-cadores y Rondeño2 sólo con dos.

hLa respuesta anterior es correcta, y adi-cionalmente, la presencia de más Pica-dores en Morante, provoca que Corrida-Malagueta-2006 se ejecute más eficiente-mente en su back-end que en el de Ron-deño2.i La primera respuesta es correcta, yaunque la presencia de más Picadoresen Morante no provoca que Corrida-Malagueta-2006 se ejecute más eficiente-mente en su back-end que en el de Ron-deño2, sí puede producir una ejecuciónmás eficiente de otros programas.

jNo.

m,�1�(2006) ¿Qué procesador de Fiesta Nacio-

nal se parece más en su boca o front-end alprocesador Pentium 4 con HyperThreading deIntel?

g Morante.h

Canales-Rivera.i Paco-Pepe.j

Morantísimo.

m,�&�(2006) ¿Qué procesador de Fiesta Nacio-

nal se parece más en su diseño arquitectural alprocesador Athlon 64 X2 de AMD?

g Morante.

hCanales-Rivera.

i Paco-Pepe.j

Morantísimo.

m,�5f(2006) ¿Qué procesador de Fiesta Nacio-

nal tiene un diseño arquitectural que se alejamás respecto a lo que encontramos en los mo-delos comerciales de Intel y AMD? (toma co-mo referencia un amplio marco temporal entre1985 y 2010)

g Muletilla.h

Curro.i Paco-Pepe.j

Morantísimo.

m,�&k(2006) ¿Cuántas instrucciones puede

aceptar como máximo el procesador Morantí-simo en un mismo ciclo de reloj?

g Cuatro.h

Ocho.i Dieciséis.j

Treinta y dos.

m,�&l(2006) ¿Cuál es el mayor grado de para-

lelismo (número de instrucciones que puedeejecutar de forma simultánea en un mismo ci-clo de reloj) que puede exhibir el procesadorMorantísimo durante la computación de unprograma? (toma como referencia el programamás benévolo posible dentro de su arquitectu-ra)

g Ocho.h

Dieciséis.i Veinticuatro.j

Treinta y dos.

"*·�¬��²©�ÆV±@³�©��?±�·�±v²©�µ´µÅ�ÆV¬e©�«T¬tªv¶K±|Ç�±½¯�©Õ«.©�·�±�ª ´®¸v«�� \�:å7Å�¬��· ©G]2´²©�Å�¶K±_^�±�ª ´®¬v«�±v�� ù ¹ �m/��m

(2006) ¿Cuánto tarda en ejecutarse el pro-grama Corrida-Malagueta-2006 sobre el pro-cesador Morantísimo?g 6 ciclos de reloj de 3 minutos.h

7 ciclos de reloj de 3 minutos.i 18 ciclos de reloj de 1 minuto.j

13 ciclos de reloj de 3 minutos.

m/�&n(2006) El esquema general de los diseños

de Fiesta-Nacional comparte la inclusión dedos unidades funcionales Corrales y tres Mu-lillas. Sin embargo, Corrales se utiliza en tresetapas (Indulto, Encierro y Devolución), mien-tras que Mulillas se utiliza sólo en la etapa deEstoque. ¿Representa esto un contrasentido enrelación al rendimiento a que aspira la arqui-tectura? (toma al procesador Rondeño comoreferencia)g Sí. Hubiera resultado más lógico habilitar

dos Mulillas y tres Corrales, ya que la Leyde Amdahl que tipifica el rendimiento delos sistemas informáticos indica que de-bemos disponer en mayor número de lasunidades funcionales que más porcentajede uso tienen durante la ejecución de losprogramas.hSí, y la afirmación anterior queda co-rroborada porque la unidad funcionalCorrales se utiliza durante tres minutosen las etapas de Encierro y Devolución,mientras que Mulillas se utiliza siempreen intervalos de un solo minuto.i No. Mulillas actúa en las instruccionesde Lidia(Bravo), mientras que Corra-les lo hace en las instrucciones de Li-dia(Casta), Manso e Inválido. Por la se-mántica que trasciende de estas instruc-ciones y los programas que han desfiladocomo ejemplo en las cuestiones de Fiesta-Nacional, parece que las instrucciones deLidia(Bravo) predominan sobre el con-junto de las otras tres, y por lo tanto, laarquitectura es más eficiente con tres Mu-lillas y dos Corrales que al contrario.jNo. Al argumento esgrimido en la opciónanterior, hay que sumar el hecho de que

la unidad funcional Mulillas se sitúa enuna parte mucho más profunda del cau-ce segmentado del procesador que Co-rrales, y por lo tanto, es conveniente quecuente con un mayor número de unida-des funcionales.

m,�1�(2006) ¿Qué arquitectura puede requerir

el concurso de las tres unidades funcionalesMulillas de forma simultánea en el caso de quela presencia de dependencias y conflictos en elprograma nos lleven a retrasar algunas etapasde ciertas instrucciones para su resolución?

g Morante, gracias a su implementación delHyperthreading.

hCanales-Rivera, por la presencia de su do-ble núcleo.i Morantísimo, por ser el único con más dedos núcleos de ejecución.

jLos tres procesadores anteriores.

m,� �(2006) ¿Qué procesador ocupará durante

un mayor porcentaje de tiempo las tres uni-dades funcionales Mulillas de forma simultá-nea?g Rondeño.h

Rivera.i Morante.j

Los tres por igual.

m,�1�(2006) ¿Qué procesador ocupará durante

un mayor porcentaje de tiempo las dos unida-des funcionales Subalterno de forma simultá-nea?g Rondeño2.h

Morante.i Canales-Rivera.j

Los tres por igual.

�|� ! prqtsvu w xty z & {É� qÄz�� w�q � q�� v� ¡®q��

Capıtulo 7ú :<B ©«ª½C)®�=ïB :ôª½C ¬ :�ÖD× ©½BDC

ØePVJç[`O?H d`W@H�[VPbUKS:J YÀPe¦ZdTHKL&]VQTS:JïQTSRUKPÙ�ï¾ ì

m/�&�(2004) Tenemos ante sí cuatro procesado-

res del año 2005. Tres son CPU (procesadorcentral) y uno es GPU (procesador gráfico).¿Cuál escogerías como candidato más proba-ble para ser este último?

g El de frecuencia más baja.h

El de frecuencia más alta.i El de voltaje más bajo.j

El de voltaje más alto.

n&�&�(2004) Tenemos ante sí cuatro procesado-

res del año 2005. Tres son CPU (procesadorcentral) y uno es GPU (procesador gráfico).¿Cuál escogerías como candidato más proba-ble para ser este último?

g El que tenga más transistores y patillaje.h

El que tenga menos transistores y patilla-je.

i El que tenga más transistores y menos pa-tillaje.

jEl que tenga menos transistores y más pa-tillaje.

n;�½f(2006) ¿En qué magnitudes es compara-

tivamente mejor la GPU respecto a la CPU?

g Frecuencia y distancia de integración.

hNúmero de transistores y ancho de ban-da.

i Distancia de integración y número detransistores.jDistancia de integración y ancho de ban-da.

n;�,k(2003) Si mi CPU tiene 100 millones de

transistores a 10 GHz y 1000 pines de patilla-je, la GPU que le acompaña en el subsistemagráfico normalmente tendrá

g 10 millones de transistores a 10 GHz y1000 pines.

h100 millones de transistores a 100 GHZ y100 pines.

i 200 millones de transistores a 1 GHz y2000 pines.

j200 millones de transistores a 5 GHz y10000 pines.

Ä�Å2Ë

�|��= prqtsvu w xty z Ì�{$� ¡®z�� qv� z�¡ �� ¡)u � ��z �n;�,l

(2006) El patillaje de la GPU es algo supe-rior al de la CPU: La GPU ha sobrepasado am-pliamente el millar de pines, mientras que laCPU presenta algunos modelos por encima deeste umbral y otros por debajo. ¿En cuál de lascuatro partidas siguientes es ampliamente su-perior el número de pines que dedica la GPUcomo para que la ventaja no pueda ser enju-gada por eventuales desventajas de las otrastres?

g En el patillaje de alimentación.h

En el patillaje de control.i En los pines de datos.j

En los pines de direccionamiento.

n;�&m(2006) La reputada firma de procesado-

res gráficos ATI testea sus GPU a 120 gradosCelsius como techo térmico, mientras que detodos es conocido que Intel y AMD propug-nan que no se sobrepase el entorno de los 95-100 grados Celsius en el corazón de sus CPU.Justifica mediante una argumentación técnicaesta diferencia de criterio.

g El chip GPU funciona actualmente a unafrecuencia entre 4 y 6 veces inferior a lade la CPU, por lo que la temperatura esmenos nociva para él.

hEl área de integración es muy superior enla GPU (casi el doble que en la CPU), ypor lo tanto, la temperatura tiene mayorespacio para repartirse y menor capaci-dad de concentración en los puntos tórri-dos que en definitiva marcan el límite deresistencia térmica del chip.

i El área de integración es muy superior enla GPU (casi el doble que en la CPU), loque permite a ATI disponer de disipado-res de calor de mayores dimensiones, queaumentan la eficiencia en el subsistemade disipación térmica del chip.


n;�1n(2006) Aunque históricamente la CPU ha

ido por encima en consumo de potencia y disi-pación de calor respecto a la GPU, los modelosde GPU más recientes han establecido récordssuperiores a los 120 W. Asumiendo un empatetécnico en el momento presente, cada procesa-dor gasta la energía de forma diferente. ¿Có-mo?

g La CPU consume un 20 % más que la GPUen computación, y menos en comunica-ción.hLa GPU consume un 20 % más que la CPUen computación, y menos en comunica-ción.i La CPU consume un 40 % más que la GPUen computación, y menos en comunica-ción.jLa GPU consume un 40 % más que la CPUen computación, y menos en comunica-ción.

n;�1�(2004) A cierto nivel de abstracción, la di-

ferencia más radical entre el cauce segmenta-do de un procesador convencional o CPU y unprocesador gráfico o GPU es que

g Por el cauce de la CPU fluyen códigos;por el cauce de la GPU fluyen vértices.

hPor el cauce de la CPU fluyen operadores;por el cauce de la GPU fluyen operandos.

i Por el cauce de la CPU fluyen eminente-mente instrucciones; por el cauce de laGPU fluyen eminentemente datos.

jEs al contrario que en la opción anterior:Por el cauce de la CPU fluyen datos y porel de la GPU, instrucciones.

n;� �(2004) ¿Qué diferencia fundamental exis-

te entre el cauce segmentado de un procesadorconvencional o CPU y un procesador gráfico oGPU?

g Que el de la CPU tiene más etapas.h

Que el de la CPU tiene mayor frecuencia.

"*·�¬Ë¯ ·�±vÆV±�ª ´®¸v«^³�©,®±*Ú;"Äð ù ¹ Ìi Que el de la GPU no se ve tan mermado

en su rendimiento por las dependenciasde datos y control.


n&�1�(2004) ¿Existen las dependencias de da-

tos y control dentro del cauce segmentado deun procesador gráfico?

g Sí.h

Sólo existen las dependencias de datos.i Sólo existen las dependencias de control.

jNo existen ninguna de las dos.

n;�,�(2004) Si realizamos una abstracción del

modelo de computación de una GPU con res-pecto al de una CPU, nos encontramos con lapresencia en ambos casos de

g Bancos de registros.h

Un cauce segmentado.i Una jerarquía de memoria.j


¾ O�M)¦¥O�P^YÀPVW@HK¨ZdèQTSRUKPÛ�I¾ßì

nÄfN�(2004) A lo largo del proceso de genera-

ción de imágenes en la tarjeta gráfica del PC

g Los téxeles se convierten en píxeles.h

Los vértices se convierten en píxeles.i Los atributos de los vértices se convierten

en texturas.jLas respuestas × y Ø son correctas.

nÄf&f(2004) ¿Cuál de los siguientes programas

no existe en una aplicación gráfica escrita me-diante OpenGL y Cg para sacar el mayor par-tido de una arquitectura gráfica del tipo de lasseries 6 y 7 de GeForce?

g El que se aloja en la memoria principal.h

El que se aloja en el sombreador para vér-tices.i El que se aloja en el sombreador para pí-xeles.jEl que se aloja en la memoria de vídeo.

n5f*k(2004) ¿Dónde se aloja el programa C con

llamadas a OpenGL o DirectX que pretendesacar partido de la arquitectura de un proce-sador gráfico?

g En memoria principal.

hEn el sombreador para vértices.

i En el sombreador para píxeles.

jEn la memoria de vídeo.

n5f$l(2004) ¿De qué forma describirías la pro-

gramación de una GPU actual?

g Un programa C convencional incluye lla-madas a las funciones del API estándarOpenGL o DirectX para especificar la lis-ta de vértices a transformar en píxelesdentro de la GPU.hUn programa C convencional incluye lla-madas a las funciones del API estándarOpenGL o DirectX para indicar las fun-ciones que debe realizar la GPU.

�|��o prqtsvu w xty z Ì�{$� ¡®z�� qv� z�¡ �� ¡)u � ��z �i Los sombreadores de la GPU pueden pro-

gramarse para realizar una función con-creta que se describe utilizando lenguajescomo Cg.


n5fNm(2004) Los sombreadores de un procesa-

dor gráfico pueden entenderse como

g Bancos de registros.

hCachés de instrucciones.

i Procesadores programables o configura-bles.

jMemoria para albergar vértices o texturas(sombreador para vértices y píxeles, res-pectivamente.

n5f*n(2004) ¿Qué se programa dentro de un

sombreador?g La posición que éste ocupa dentro del pi-

peline gráfico.h

La función que éste ejecuta dentro del pi-peline gráfico.

i Las dos cosas anteriores.j

Ninguno de los aspectos anteriormentemencionados.

8�(ÜÚ:ðW^/91+¤".+/#102(13c')($'Z4;#1%�+�8 ù ¹ Í

SEGUNDA PARTE

MEMORIAS

�� 8�(£Ú:ð3^/91+>".+/#102(&3�')(�'Z4;#&% +/8

Capıtulo 8Ý ª B :ð>U® �?:<> ¨ ©´>$� ®�°

�ôÃ@M¥U ]VW@H�¨Zd

nÄf*�(2001) Ordena cronológicamente el naci-

miento de los siguientes conceptos

g La memoria electrónica (ME), la memoriacaché (MC), el microprocesador (MI) y elPC.hME, MI, MC y PC.

i MI, ME, MC y PC.j

ME, MI, PC y MC.

nÄf �(2004) Respecto al microprocesador, la

evolución de los circuitos integrados de me-moria principal

g Comienza antes pero se desarrolla máslentamente.hComienza más tarde y se desarrolla máslentamente.i Comienza antes y se desarrolla más rápi-damente.jComienza más tarde pero se desarrollamás rápidamente.

nÄf*�(2002) La memoria, en cualquiera de sus

formas estática o dinámica, es más antigua

que el microprocesador. Sin embargo, nume-rosas optimizaciones en su arquitectura hansido aplicadas sobre ella tras su efectivo pasopor el diseño del procesador. ¿Cuales?

g La sincronización de su interfaz.h

La segmentación de sus operaciones in-ternas.i El múltiple puerto para el acceso a datos.

jLas tres anteriores.

n5f$�(2006) ¿En qué rasgo evolutivo se pare-

cen los chips de memoria y los chips micro-procesador?

g Nacieron en la misma década: Los sesen-ta.hNacieron en la misma década: Los seten-ta.i Evolucionaron desde entonces con unatendencia similar en lo que respecta a suvelocidad.jCoincidieron en velocidad a finales de lossetenta.

Ä2Ä'Ä

�� prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yn&k&�

(2000) En la década de los 90, la memo-ria principal ha ganado velocidad gracias so-bre todo a las mejoras eng La velocidad del transistor.h

El interfaz de diálogo.i La reducción del número de chips que

componen un módulo de memoria.jLas tres anteriores.

n&kÄf(2001) ¿En qué aspecto evolucionó más

la memoria principal durante la década de los90?g En el esquema de decodificación de direc-

ciones.hEn la salida de los amplificadores de señalde la fila de la matriz de celdas, lo cualfue aprovechado mediante sucesivas me-joras en el interfaz de diálogo.i En la incorporación de coprocesamientoespecífico adicional.jEn sus transistores, gracias a su increíblemejora en la velocidad.

n&k1k(2001) El tamaño de la memoria princi-

pal ha evolucionado a un ritmo muy similar aldeg La velocidad de memoria principal.h

El tamaño de la memoria caché.i La velocidad del microprocesador (Ley

de Moore).

jEl tamaño del microprocesador (área deintegración).

n&k&l(2006) Un módulo de memoria ha evo-

lucionado en la última década pasando porla siguiente serie de cuatro modelos comer-ciales: (1994) SIMM72-EDO, (1998) DIMM168-SDRAM, (2002) DIMM184-DDR, y (2006)DIMM240-DDR. ¿Cuántas veces se ha dupli-cado la anchura del bus de datos de la memo-ria en el período 1994-2006?

g Ninguna.

hUna.

i Dos.

jTres.

n&k�m(2006) Sea la siguiente lista de innova-

ciones de la memoria: (1) De SIMM a DIMM.(2) De SDRAM a DDR. (3) De single-sideda double-sided. (4) De single-channel a dual-channel. Señala cuáles de ellas han necesitadoduplicar la anchura del bus de datos en su co-nexión al puente norte de la placa base.

g 1 y 3.

h2 y 4.

i 1 y 4.

j3 y 4.

�ôL;H YÀM¥U�M�¦)§ P

n&k1n(2000) ¿Por qué la memoria principal es

de naturaleza estática y la memoria caché denaturaleza dinámica?

g Porque la estática ocupa menos.

hPorque la dinámica es más rápida.

i Por las dos circunstancias anteriores.

jEs al revés, la principal es dinámica y la

Þt©�·�±v·��cÊ�°²± ù�ù��caché estática.

n1k&�(2004) ¿Cuál de las siguientes afirmacio-

nes es falsa?g Toda memoria principal es RAM.h

Toda memoria caché es RAM.i Toda memoria principal es dinámica.j

Toda memoria dinámica es principal.

n1k �(2004) ¿Qué rasgo confiere a la memoria

principal su atributo de dinámica?

g Su utilización en multitud de subsistemasdel PC, como por ejemplo, la memoriaprincipal y la memoria de vídeo.

hSu respuesta de forma casi inmediata gra-cias a su comportamiento dinámico.

i El valor de su carga, que se encuentra enpermanente cambio.

jNinguna de las respuestas anteriores escorrecta.

ß�SVOcPeO;� ]e§�P

n1k&�(2002) La jerarquía de memoria se esta-

blece sobre un principio básico. ¿Cuál?

g Más cara, más rápida.h

Más rápida, más cerca del procesador.i Más grande, más lejos del procesador.j

Más grande, más lenta.

n1k&�(2002) Si la memoria principal de la pla-

ca base es la caché del procesador, entonces lacaché externa de la placa base es X en el pro-cesador. ¿Quién es X si la analogía se estableceen términos de velocidad de acceso a entes dealmacenamiento?g El directorio caché.h

Los bancos de registros.i La(s) ALU.j

El conjunto de instrucciones multimedia.

n1l;�(2002) ¿Entre qué dos niveles de la jerar-

quía de memoria de un PC existe una mayordiferencia en velocidad?

g Entre las cachés de primer y segundo ni-vel (L1 y L2).

hEntre caché L2 y memoria principal.

i Entre memoria principal y disco.j

Entre disco y memoria de disco en estadosólido.

n&lÄf(2002) ¿Qué tipo de memoria es no volá-

til?g Memoria caché (SRAM).h

Memoria principal (DRAM).i Memoria secundaria (disco duro).j

Ninguna de las anteriores.

n&l1k(2003) ¿Qué papeles han ido cambiando

en la jerarquía de memoria con el paso de losaños?g El disco ha suplantado a la cinta, la

DRAM al disco y la caché L2 a la DRAM.h

La SRAM ha suplantado a la DRAM, laDRAM a la DDR y la DDR a la RDRAM.

�� ! prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yi La SRAM ha suplantado a la DRAM, la

DRAM al disco y la fila de celdas a la ca-ché.

jNinguno en lo que respecta a la veloci-dad.

Ü¤S½îrO�S:J�WÄM ��W5MZd_L;OcM¥UKPVQTM)O

n&l1l(2000) ¿En qué consiste la operación de

refresco asociada a una celda básica de memo-ria principal?

g En la refrigeración de sus valores térmi-cos.hEn el restablecimiento de la carga atenua-da de su condensador.i En la deceleración de las cargas acelera-das en el interior de su condensador.jEn la inyección de corriente de alimenta-ción adicional.

n&l;m(2003) Disponemos de un módulo de

memoria àSZ��Xd_\gfSZ2bSZ_N . ¿Qué podemos deciracerca de la ubicación de su temporización derefresco?g Se encuentra en el controlador de memo-

ria, que a su vez está presente en el mó-dulo, e incluso puede estar de forma re-dundante en el juego de chips de la placabase.hSe encuentra dentro del propio módulo.

i Se encuentra fuera del módulo.j

Puede encontrarse dentro o fuera del mó-dulo de memoria, ya que lo único se se-guro está dentro del módulo es el contro-lador de memoria.

n&l1n(2003) Tenemos que elegir la memoria

principal con que irán equipados los PC quese instalarán en los colegios andaluces segúnel plan de informatización escolar de la Juntade Andalucía. Se precisa bajo coste, alta intero-perabilidad entre las diversas configuraciones

disponibles, y una fácil ampliación del equi-po en el futuro. No tenemos claro si la mejorapuesta es DDR o RDRAM porque el mercadoha atravesado una fase convulsa a lo largo de2003, pero sí conocemos una variante que NOdebe seleccionarse en ninguno de los supues-tos. ¿Cuál?

g Módulos con pocos chips.h

Módulos de doble cara.i Módulos Registered.j

Módulos con los contactos dorados.

n&l&�(2006) ¿Qué relación guardan la señal de

reloj que marca la cadencia en la salida de da-tos de un módulo de memoria y la señal dereloj que delimita el período de refresco de sucontrolador?

g Es la misma, conceptual y físicamente.h

Aunque conceptualmente son dos señalesdiferentes, físicamente se trata de la mis-ma señal.i Aunque físicamente esas dos señales vanpor caminos diferentes, su valor es siem-pre el mismo y conceptualmente pode-mos considerar que se trata de la mismaseñal.jNinguna.

n&l �(2006) Una placa base dispone de do-

ble controlador para memoria DDR/RDRAM.Por lo tanto, el bus de memoria principal com-parte para ambas

0É´ ©ÕÆ��É¬@³c©,· ©ÕÅù�7Ê�©ÕÅ�¶K±��¥¶È´ ©ÕÆ��É¬@³c©,ª ´®ª ®¬ ù�ù <g El bus de control.h

El bus de datos.i El bus de direcciones.

jNinguno de los buses anteriores.

£ïH�S`Y\[bMÁQTSRO�S:J1[ô]eS�J$LNP �\L;HKS�Y\[bMRQTS\W@H�W_UKM

n1l&�(2002) ¿Qué relación existe entre el tiem-

po de ciclo y el tiempo de respuesta de la me-moria principal?

g Ninguna, son completamente indepen-dientes.hA mayor tiempo de respuesta, mayortiempo de ciclo.i A menor tiempo de ciclo, menor tiempode respuesta.jEl tiempo de ciclo no puede ser mayorque el tiempo de respuesta.

n1l&�(2002) ¿Qué magnitud de un chip de me-

moria principal representa un mejor reflejo desu rendimiento dentro de un PC?g El tamaño.h

El tiempo de acceso a fila mas el de co-lumna.i El tiempo de acceso a columna.

jEl tiempo de ciclo.

n;m1�(2002) ¿Cómo se mide la velocidad de

respuesta de un chip de memoria principalDRAM?g Por la frecuencia.h

Por el tiempo de respuesta.i Por el tiempo de ciclo.j

Las memorias asíncronas suelen indicartiempo de respuesta, y las síncronas,tiempo de ciclo. Como las memorias son

de tipo síncrono desde mediados de los90 (SDRAM), el tiempo de ciclo se conso-lida cada vez más como el parámetro másrepresentativo.

n�m�f(1999) ¿Es una memoria SDRAM de 10

ns. cinco veces más rápida que una memoriaEDO de 50 ns.?

g Sí.h

Sí, siempre que la EDO venga en formatoDIMM.i No, en realidad es más lenta.

jEs más rápida, pero no tanto como esosnúmeros parecen indicar.

n�m/k(2006) Si consideramos los diseños de

memoria principal síncronos, el tiempo de ci-clo es una métrica de rendimiento más realistaque el tiempo de respuesta porque

g Entra más veces en juego a la hora de ser-vir una línea de memoria principal haciacaché.hCondiciona la segmentación del diseñopuesto que el tiempo de ciclo se corres-ponde también con la duración de cadaetapa segmentada.

i Determina la frecuencia de trabajo delbus de memoria con el que debe sincro-nizarse para optimizar el rendimiento.


��= prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y

�ZH�PTóbH�U H�QTP`Q

n�m/l(2001) ¿A qué aspecto(s) de la memoria

principal afecta su paridad?

g A la fiabilidad.h

A la fiabilidad e interoperabilidad conplaca base.

i Al número de celdas de que se componeel producto comercial.

jTodas las respuestas anteriores son co-rrectas.

n�m1m(2000) ¿Se pueden mezclar módulos de

memoria con y sin paridad en los zócalos deuna placa base?

g Sí, pero unos serán más fiables que otros.h

Sí, pero unos serán más lentos que otros.i Sí, siempre que la placa admita memoria

sin paridad.j

No.

n�m/n(2001) ¿Cuál es la principal ventaja de la

memoria con paridad?

g Su menor fiabilidad.h

Su compatibilidad con todo tipo de pla-cas.i Su mayor velocidad.

jSu menor coste.

n�m/�(2004) ¿Podemos estar seguros de que un

módulo de memoria es sin paridad atendien-do únicamente a su aspecto externo?

g Sí, esa característica viene especificada enun campo de la etiqueta.

hSí, si el número de chips que tiene es po-tencia de dos.i Sí, ya que está escrito en el código del fa-bricante.jNo.

n�m �(2003) ¿En qué elemento del PC resulta

más usual encontrar implementado un esque-ma de paridad/ECC para la verificación de losdatos alojados en memoria principal?

g En los módulos de memoria, que dispo-nen de un chip adicional.

hEn el controlador de memoria principal,donde se genera y comprueba la exacti-tud de esa información adicional.i En el controlador de bus del procesador,que cuenta con 72 líneas por el bus de da-tos en lugar de 64.

jEn los tres anteriores, ya que si uno deellos dispone de paridad/ECC, los otrosdos deben acompañarle para que el PCfuncione adecuadamente.

n�m,�(2003) SEC/DED es un esquema de

g Paridad par o impar.h

Paridad artificial.i ECC.j

ECC sobre paridad.

n�m,�(2003) ¿Cuál es el error transitorio que

estadísticamente afecta más a los chips de me-moria?

g La temperatura.

6N¬v«.©��´®¸�«b±�®±Y��®±�ª�±E� ±�Å © ù�ù�Ìh

Las radiaciones provocadas por rayoscósmicos.i La suciedad y polución atmosférica.

jLas tres anteriores, y por ese orden.

n1n;�(2003) Vamos a montar un servidor en el

servicio central de informática de un banco.¿Qué tipo de memoria principal elegirías pa-ra él?

g EDO, porque es lenta pero la más fiable.

hDDR de la máxima velocidad posible.

i RDRAM de la máxima velocidad posible.

jAquella que admita la placa base de entrelas dos anteriores, pero en su modalidadde paridad, o preferiblemente ECC.

áòM¥dVS�)HK¨ZdèP U�P [bU�PVW5PÂóVPeJ�S

n1n5f(2004) ¿Cuál es la secuencia cronológica

en la aparición y extinción de los tres forma-tos de conexión a la placa base por parte de lamemoria DRAM del PC?g DIP, SIPP, DIMM.h

SIPP, DIP, DIMM.i La opción Ù corresponde a la secuencia de

aparición en los PC, mientras que la op-ción × refleja la secuencia de extinción.jLa opción × corresponde a la secuencia deaparición en los PC, mientras que la op-ción Ù refleja la secuencia de extinción.

n1n&k(1999) ¿Cómo se distingue externamen-

te un módulo de memoria DIMM de otroSIMM?g El DIMM es más alargado.h

El DIMM tiene más chips.i El SIMM pesa menos.j

De ninguna manera.

n1n&l(2001) ¿Cuál es la diferencia entre un mó-

dulo de memoria SIMM y otro DIMM?

g SIMM contiene menos de cien contactos;DIMM más de cien.hEn un módulo SIMM, los contactos que sesitúan flanqueando la arista de conexióna la placa base a cada uno de sus dos late-rales representan el mismo contacto fun-cionalmente, mientras que en DIMM sondiferentes.i El DIMM permite obtener como salida 64bits de datos; el SIMM, menos.jTodas las respuestas anteriores son co-rrectas.

n&n;m(2001) Ordena las siguientes memorias

de menor a mayor número de contactos en re-lación a su conexión con el zócalo de la pla-ca base (recuerda que un modelo más recientenormalmente tiene más contactos).

g DIP, SIPP, SIMM, DIMM.h

DIMM, DIP, SIMM, SIPP.i SIPP, SIMM, DIP, DIMM.j

DIP, SIMM, DIMM, SIPP.

��o prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y

�VM)OrYÀP_LNM

n&n1n(2002) ¿Cómo explicas que un módulo

DIMM168 sea físicamente menos del doble delargo que un SIMM72 cuando tiene más deldoble de patillas?

g Porque el SIMM sólo dispone de contac-tos en una de sus caras, mientras que elDIMM los tiene por las dos.

hPorque el SIMM sólo dispone de contac-tos en una de sus aristas, mientras que elDIMM los tiene por las dos.

i Porque en el SIMM los contactos de unacara replican a los de la otra cara, mien-tras que en el DIMM son funcionalmentediferentes.jPorque en el DIMM los contactos son másestrechos, lo que le permite una mayordensidad de éstos.

n&n1�(2004) Si alineamos frente a frente la aris-

ta en contacto con la placa base de dos módu-los de memoria, un SIMM de 72 contactos porun lado y un DIMM de 168 contactos por elotro, y luego tomamos como referencia los pri-meros 20 contactos de ambos, nos encontrare-mos con que

g El tramo de los contactos SIMM es máslargo, pues sus contactos se encuentranmás espaciados entre sí.

hEl tramo de los contactos SIMM es máslargo, pues el área metálica de cada con-tacto es mayor.

i El tramo de los contactos SIMM es máslargo, pues su disposición es más alarga-da (el rectángulo del contacto se expandea lo ancho, no a lo alto).jLos dos tramos son exactamente iguales.

n&n �(1999) ¿Por qué los módulos de memoria

SIMM72 (32 bits de datos) pueden montarseaisladamente sobre una placa 80486 mientrasque en una placa Pentium deben ir por pares?

g Porque la memoria no se encuentra entre-lazada en el 80486.hPorque la anchura del bus de datos exter-no del 80486 es la mitad que la del Pen-tium (32 frente a 64).i Porque las placas del 80486 funcionabana la mitad de frecuencia que las del Pen-tium (33 MHz frente a 66 MHz).

jPorque la caché L1 del 80486 está unifica-da, mientras que la del Pentium está se-parada en datos e instrucciones.

n&n&�(2004) ¿Qué diferencia existe entre los

contactos de los módulos SIMM de 72 contac-tos y los DIMM de 168 contactos?

g SIMM tiene contactos en una sola cara dela arista que lo pone en conexión con laplaca base. DIMM tiene contactos en am-bas caras.hLos contactos SIMM son funcionalmenteequivalentes en las dos caras, mientrasque los contactos DIMM cubren funcio-nes diferentes según la cara en la que seencuentren.i Físicamente, ninguna. Funcionalmente, laapuntada en la opción anterior.

jLos contactos SIMM responden de uno enuno ante una petición de memoria; losDIMM, de dos en dos.

n&n&�(2004) ¿Cuál de las siguientes afirmacio-

nes es falsa?

]�¬v·�ÆV±t¶K¬ ù�ù�Íg Los módulos SIMM de 30 contactos dis-

ponen sus contactos por una sola cara dela arista que linda a la placa base.hLos módulos SIMM de 72 contactos dis-ponen sus contactos por una sola cara.i Los módulos SIMM de 72 contactos dis-ponen sus contactos por ambas caras.jLos módulos DIMM de 168 contactos dis-ponen sus contactos por ambas caras.

n1�;�(2001) ¿Qué secuencia de cuatro tipos de

memoria DRAM se encuentra ordenada cro-nológicamente y en velocidad atendiendo alformato y número de contactos de su zócalo?

g SIMM30 para FPM, SIMM72 paraSIMM-EDO, DIMM72 para DIMM-EDO,DIMM168 para SDRAM.hSIMM30 para FPM, SIMM72 para EDO,DIMM168 para SDRAM, RIMM168 paraRDRAM.i SIPP, SIMM y DIMM para memoria prin-cipal y DIP para tarjeta gráfica.jAsíncrona, síncrona, burst y pipeline.

n1�5f(2002) Queremos convertir un módulo

de memoria principal EDO SIMM72 en otro dememoria EDO DIMM168. ¿Qué cambio debe-remos efectuar en sus chips constituyentes?

g Duplicar el número de chips del módu-lo manteniendo la misma partida del pa-tillaje de cada chip para conectarlo a lascorrespondientes salidas de datos.hDuplicar la anchura de sus chips y el pa-tillaje que éstos dedican a la salida de da-tos.

i Las dos respuestas anteriores son correc-tas.jNo se puede acometer la operación por-que el interfaz hacia los chips es diferenteen cada formato.

n&�1k(2004) Nuestra placa base para PC cuen-

ta con dos zócalos de memoria DDR. ¿Pode-mos montar un sistema de memoria cuya ca-pacidad sea un número impar de Mbytes?

g No, porque los módulos deben llenarsepor pares.

hNo, porque ya no se fabrican módulos deDDR con capacidad de 1 Mbyte.

i Las dos respuestas anteriores son correc-tas.jSí.

n&�1l(2006) ¿Es posible conformar un banco

de memoria con tres zócalos en placa base?

g No.h

Sí, por ejemplo, con dos zócalos SIMM72y un zócalo DIMM168 que solapan su es-pacio de direcciones, y por tanto, si lle-namos los dos zócalos SIMM72 con mó-dulos de ese formato, el zócalo DIMM168debe quedar vacío, y viceversa.

i La respuesta × es correcta, pero siempreque el espacio de direcciones sea disjun-to.jLa respuesta Ø es correcta, pero siempreque llenemos todos los zócalos. No pue-de quedar ninguno vacío.

�|�� prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y

áaM¥UéLNP��ÉS �èPb]_LNMZW5MZd�âZ¦¥]bO�PVW@H�¨Zd

n&�;m(2001) El voltaje de los módulos de me-

moria y el del microprocesadorg Difieren en que el del microprocesador

suele ser unas décimas de voltio inferioral de la memoria para productos de unmismo marco temporal.hSe asemejan en que ambos suelen utilizarun voltaje dual, donde el valor más pe-queño suele alimentar al núcleo más in-terno.i Las dos respuestas anteriores son correc-tas.jNinguna de las respuestas anteriores escorrecta.

n&�1n(2004) En la placa de circuito impreso de

un módulo de memoria principal para PC deséptima generación y gama baja advertimosla presencia de un diminuto chip X con áreade integración y patillaje en torno a la décimaparte que el resto de chips. ¿Qué implementaX?g La paridad para la detección de un núme-

ro impar de errores.hLa descripción de los principales paráme-tros del módulo, que serán utilizados du-rante su autoconfiguración.i El controlador de memoria principal quedialoga con los chips de datos.jLas tres cosas anteriores y, eventualmen-te, alguna que otra más.

n&�&�(1999) ¿ Qué elemento de un módulo de

memoria es responsable de su autoconfigura-ción (PnP - Plug & Play)?

g Las propias celdas de datos.

hEl chip EPROM de Serial Presence Detect(SPD).

i El controlador de memoria.

jNinguno. Es la placa base la que imple-menta tal funcionalidad.

n&� �(2003) Los módulos SIMM72 codifican

mediante un código de cinco bits todas las po-sibles combinaciones entre seis valores de ve-locidad y cinco de capacidad. Esos cinco bitsse implementan mediante:

g Cinco de los 72 contactos del módulo.

hCinco pines de cada uno de los chips queconforman el módulo SIMM72.

i Los dos anteriores, ya que los contactosestán siempre vinculados al patillaje delos chips a través de líneas de transmi-sión que discurren por la placa de circui-to impreso del módulo.

jCinco pines del chip SPD (Serial PresenceDetect).

9Ä©�Å�ª�¬�Æ��É¬vÅ�´®ª ´®¸v« ù � ù

ÚäS:J�W5MZY\[bM�J,H�W_HK¨Zd

n1�&�(2001) En una memoria principal DRAM

de 128 Mbytes, el byte denota la anchura del:

g Banco de memoria.h

Módulo de memoria.i Chip de memoria.j

Ninguno de los tres. El byte es una medi-da de tamaño que para los aspectos orga-nizativos confunde más que otra cosa.

n1�&�(2001) En un chip de memoria principal

DRAM contemporáneo de 8 Mbytes con an-chura de 4 bits, el número de patillas dedicadoal direccionamiento es:g 24.h

23.i 12.j

10.

n � �(2001) ¿Sería posible disponer de un PC

con una memoria principal de 257 Mbytes?

g No, porque 257 Mbytes no es un númeroque sea potencia de dos.

hSí, se puede montar cualquier cantidad dememoria en un PC.i Sí, siempre que sumando las cantidadesque hay en cada banco (y que deben serpotencia de dos) consigamos esa canti-dad. Por ejemplo, el primer banco deDRAM albergaría 256 Mbytes, y el se-gundo, 1 Mbyte.

jAunque la combinación anterior es facti-ble sobre el papel, en la práctica es difícil-mente aplicable porque el tamaño de los

módulos es muy dispar para que amboscoincidan en el mercado en un mismo pe-ríodo temporal.

n � f(2006) ¿Es posible componer un banco de

memoria con tres módulos comerciales?g Sí.h

No, en un mismo banco de memoria nopuede haber ni tres módulos funcionan-do simultáneamente ni tres zócalos sol-dados permanentemente a la placa base.i No, a lo sumo podría componerse de unoo dos módulos a voluntad, y esa libertadde elección es lo que provoca que el nú-mero de zócalos pertenecientes a ese ban-co en la placa base sí pueda ser tres.jLa respuesta anterior es correcta, y ade-más se produce cuando la memoria deun mismo interfaz se presenta en módu-los de diferente formato.

n � k(2000) ¿ Existe alguna relación entre el

número de chips que tiene un módulo de me-moria y su tamaño en Mbytes ?

g Sí, un módulo con más chips que otrosiempre tiene mayor capacidad.hNo, un módulo puede tener más chipsque otro, pero el excedente puede corres-ponder a los chips que albergan la pari-dad, con lo que el tamaño en Mbytes deambos sería el mismo.i No, un módulo puede tener menos chipspero más grandes, con lo que en totalpuede disponer de una mayor capacidad.jNo puede establecerse ninguna relación,y la muestra está en los dos contraejem-plos esgrimidos en las opciones × y Ø .

�|�� prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yn � l

(2006) Existe un módulo SIMM72 comer-cial que cuenta con 12 chips de datos, 8 por lacara A dispuestos en vertical y 4 por la cara Bdispuestos en horizontal. Si partimos de la hi-pótesis de que ninguno de ellos es de paridad,¿qué está sucediendo?

g Todos los chips son idénticos en el inter-faz que implementan, pero los de la caraA sólo sacan 2 bits de datos, mientras quelos de la cara B sacan 4 bits de datos cadauno.hLos chips de la cara A responden dos ve-ces en cada salida al bus y los de la caraB sólo una.i Es al contrario, los chips de la cara B sonlos que responden dos veces; los de la ca-ra A sólo lo hacen una.jNinguna de las respuestas anteriores escorrecta, ya que para responder es nece-sario saber si el módulo es single-sided odouble-sided.

n � m(2001) ¿Cuál de las siguientes caracterís-

ticas de la memoria principal NO entra en jue-go si nos disponemos a efectuar una amplia-ción de la misma?

g El número de pines del módulo.h

La paridad.i La velocidad.j

El número de chips del módulo.

n � n(2000) ¿Por qué se estructura bidimen-

sionalmente la memoria principal?

g Para diferenciar el acceso a la fila del ac-ceso a su columna y poder simultanearambas operaciones para diferentes peti-ciones a memoria.hPorque así se acelera el acceso a datosconsecutivos.i Para reducir el número de patillas de di-rección.

jTodas las anteriores son correctas.

n � �(2000) La memoria principal es más rápi-

da cuantos...g Más bancos contenga.h

Más módulos contenga.i Más chips contenga.j

Ninguno de los conceptos anteriores estárelacionado con la velocidad.

n �&�(1999) En una descomposición de la me-

moria de más alto a bajo nivel, los 4 nivelesson, por ese orden:g Bancos, módulos, chips y celdas.h

Módulos, bancos, chips y celdas.i Chips, bancos, módulos y celdas.j

Chips, módulos, bancos y celdas.

n � �(2000) Desde la memoria FPM-RAM has-

ta la memoria DDR han transcurrido más de10 años, pero siempre se ha mantenido inal-terable que un acceso a memoria principal seencuentra en un/a solo/ag Banco.h

Módulo.i Chip.j

Matriz bidimensional.

n � �(2002) Leemos en un catálogo de precios

de componentes para PC: “Módulo DRAM de128 Mbytes ....... 50 euros”. Conocemos, portanto:g Su capacidad, pero no su organización

(número de chips del módulo y estructu-ra interna de éstos).hSu capacidad y descomposición, ya quealberga 128 Mega-palabras, cada una deellas con anchura de un byte.

9Ä©�Å�ª�¬�Æ��É¬vÅ�´®ª ´®¸v« ù � �i Su capacidad, formato (SIMM o DIMM)

e interfaz (EDO, SDRAM, ...), pero no suorganización.

jSu capacidad, formato, interfaz y organi-zación.

n1�;�(2002) Leemos en un catálogo de precios

de componentes para PC: “Módulo DRAMPC-133 de 128 Mbytes ....... 50 euros”. Cono-cemos, por tanto:

g Todo acerca de su capacidad, pero na-da acerca de su organización (número dechips que traerá el módulo y estructurainterna de éstos).hTodo acerca de su capacidad, algo acercade su formato (por la velocidad se pue-de inferir casi con seguridad que es unDIMM), algo acerca de su interfaz (es unamemoria síncrona), y nada acerca de suorganización.

i Todo acerca de su capacidad, formato einterfaz, pero nada acerca de su organi-zación.jConsultando la especificación PC-133puedo conocer de forma exacta su capa-cidad, formato, interfaz, voltaje y organi-zación.

n1�5f(2002) Supongamos que aparece un pro-

cesador con un bus de datos de 128 bits y queel mercado articula para él una solución simi-lar a la que se ofreció en su día con la llegadade los 32 y los 64 bits. Ocurre entonces que

g Se mantiene temporalmente la anchurade los módulos de memoria en 64 bits,que pasan a conectarse por parejas.hSe diseña un nuevo módulo conteniendo128 contactos para datos, y entretanto seutilizan los zócalos por pares entrelaza-dos en anchura.i Las dos opciones anteriores son correctas.

jNinguna de las tres opciones anteriores escorrecta.

n&�1k(2003) Si disponemos de un microproce-

sador con bus de datos de 128 bits, ¿Qué estra-tegia resulta más adecuado aplicarle para au-mentar el ancho de banda de su bus local?

g Duplicar la anchura de los módulos dememoria actuales.hDuplicar el número de chips del módulode memoria.

i Duplicar el valor del multiplicador de re-loj.

jDuplicar el valor de su frecuencia de tra-bajo.

n&�1l(2003) Queremos adquirir un sistema de

memoria para PC cuya principal premisa seala ampliación posterior del tamaño, pasando asegundo plano los parámetros de rendimiento(latencia, ancho de banda, ...). Elegiremos co-mo favorita:

g Una placa base con controlador de memo-ria EDO y zócalos SIMM72 y DIMM168.

hUna placa base con doble controlador dememoria para SDRAM/DDR y zócalosDIMM168 y DIMM184.

i Una placa base con doble controlador dememoria para DDR/RDRAM y zócalosDIMM184 y RIMM184.

jLo anterior es correcto, pero no son ne-cesarios los dos tipos de zócalo, ya queDIMM y RIMM pueden compartir unmismo zócalo al disponer ambos del mis-mo número de contactos y anchura delmódulo.

n&�;m(2003) Un fabricante de módulos de me-

moria EDO en formato SIMM72 dotados de 8chips idénticos de 36 pines incluye por errorun chip SDRAM con idéntico patillaje acom-pañando a los siete EDO restantes. El conjuntopasa la fase de soldadura y control de calidaddel producto, que se establece por una mera

�|� ! prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y

inspección visual, y alcanza el mercado, ins-talándose en un PC con procesador PentiumMMX. ¿Qué le ocurre al sistema de memoriade ese equipo?

g El error afecta sólo a los 4 bits del chipSDRAM. Perdemos un 12.5 % de la ca-pacidad de almacenamiento del módu-lo, pero todo lo demás funciona perfec-tamente.hEl error inutiliza todas las palabras de esemódulo de memoria, pero el resto de mó-dulos funcionan perfectamente.i El error inutiliza todas las palabras delbanco de memoria al que pertenece elmódulo defectuoso. Los demás bancosde memoria funcionan perfectamente.jEl error inutiliza el sistema de memoria alcompleto. El PC se queda colgado.

n&�1n(2003) ¿Qué subgrupo del patillaje de un

chip SDRAM acude a la multiplexación comoestrategia para tratar de minimizar el númerototal de líneas del chip?

g Alimentación.h

Control.i Datos.j

Direcciones.

n&�1�(2002) ¿Qué subgrupo del patillaje de un

chip de un módulo de memoria principal sinparidad puede ser responsable de que en el re-cuento de pines resulte un número impar?

g El de direcciones.h

El de datos.i El de alimentación.

jNinguno de los anteriores. Sólo el de con-trol.

n&� �(2004) Si se quema un chip de datos de

nuestro sistema de memoria SDRAM, el errorse propaga

g A ningún otro ente del sistema de memo-ria.hAl resto de chips del módulo.

i Al resto de chips del módulo y al resto demódulos del banco.jAl resto de chips del módulo, al resto demódulos del banco y al resto de bancosdel sistema.

n&�&�(2003) Tomemos la temperatura en el lo-

mo de un chip de memoria como valor esti-mativo para el grado de actividad que se es-tá produciendo en su interior. Si ahora vamostocando sistemáticamente todos los chips delsistema de memoria de un PC, percibiremosque

g No hay diferencia alguna en la tempera-tura de todos ellos.hDos chips lindantes en la placa de circuitoimpreso de un módulo siempre tendránidéntica temperatura.

i Dos módulos lindantes que componen unmismo banco siempre tendrán idénticatemperatura.

jNo hay diferencia alguna en la tempera-tura de los chips y módulos que confor-man un mismo banco, siempre que todala memoria sea DDR del mismo modelocomercial.

(*«�¶È· ©�®±MãË± ³�¬�Õrª�¬�«�ª�Ê�·�· ©�«�ª�´²±8�TÅËÊ3��Å�´µÅ�¶�©�ÆV±�Å ù � <

��d_L;OcSVU�P�ä5PVQTM ïZWÄM¥d`W_]TO?OcS`d`W@HKP �èJ/]TóVJ,HKJ$LNS`YÀPeJ

n1�&�(2001) ¿Qué razón primordial ha mante-

nido al entrelazado en longitud a nivel de ban-co alejado de los diseños de memoria principalde un PC?

g Las exigencias del entrelazado obligan aque los bancos sean idénticos en tamañoy velocidad, lo que sacrifica toda la flexi-bilidad que aporta el concepto de banco.

hEl hecho de que podemos conseguir unamejora en rendimiento muy similar a tra-vés de una descomposición de las celdasen una matriz bidimensional que permitela reutilización de la coordenada de fila yla rápida extracción de sus datos.

i Las dos anteriores.j


n1�;�(1999) ¿Por qué no es usual encontrar el

entrelazado en longitud implementado al ni-vel de los módulos de memoria?

g Porque es demasiado caro de integrar.h

Porque la mejora que produce se consigueya con la descomposición bidimensionalde las celdas de memoria en filas y co-lumnas.i Porque es mejor delegarlo al nivel dechip, que cubre un ámbito más arquitec-tural que comercial.

jLa pregunta está mal formulada. Sí que esfrecuente encontrarlo.

n1�5f(2004) ¿Qué restricción afecta al entrela-

zado de la memoria principal del PC?

g Si se aplica en longitud, no se puede apli-car en anchura.

hSi se aplica en anchura, no se puede apli-car en longitud.

i Si se aplica sobre los módulos, ya sea enenchura o en longitud), no puede aplicar-se sobre los chips en su misma vertientede anchura o longitud.

jNo existe ninguna restricción a priori.

n&�1k(2006) ¿Es posible implementar un entre-

lazado de factor dos en anchura sobre un busde memoria cuatro veces más estrecho que elbus local del procesador?

g No. En ese caso el factor debe ser cuatroobligatoriamente.

hNo. En ese caso el bus debe ser dos vecesmás estrecho obligatoriamente.

i Sí, pero para ello la frecuencia de la me-moria y su bus deben duplicar a la delbus local.jSí, pero para ello el ancho de banda delbus de memoria debe duplicar al anchode banda del bus local del procesador.

n&�1l(2002) ¿Cuál de las siguientes afirmacio-

nes pasa de verdadera a falsa cuando cam-biamos la memoria principal para entrelazarlaen anchura al nivel de módulo? (por ejemplo,sustituimos un módulo DIMM por dos SIMMen una placa base para Pentium III; consideretodas las anchuras como referidas a la parte dedatos, sin involucrar a los tramos de direccio-nes y control)?

g La anchura del banco de memoria es iguala la anchura del bus de memoria.hLa anchura del módulo de memoria esigual a la anchura del banco de memoria.

�|��= prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yi La anchura del bus de memoria es igual a

la anchura del bus del procesador.jLa anchura del chip de memoria es iguala la anchura del módulo de memoria enel que se encuentra insertado.

n&�;m(2003) ¿Qué chip de memoria no lleva

nunca implementado el entrelazado en anchu-ra por el interfaz que emplea su arquitecturacuando forma parte de un módulo de memo-ria principal?

g Un chip EDO sobre módulos SIMM.h

Un chip SDRAM sobre módulos DIMM.i Un chip DDR sobre módulos DIMM.j

Un chip RDRAM sobre módulos RIMM.

n&�1n(2004) ¿Afectan los esquemas de entre-

lazado utilizados en un módulo de memoriaDDR-SDRAM al número mínimo y máximode chips que éste puede tener?

g Sí. El entrelazado en longitud condicionaun valor mínimo de dos.hSí. El entrelazado en anchura condicionaun valor máximo de 64.i Sí. Las dos respuestas anteriores son co-rrectas.jNo.

n&�&�(2004) Disponemos de un servidor con

cuatro procesadores y otros tantos sistemas dememoria principal que aceptan peticiones deforma concurrente. ¿Qué forma de entrelaza-do no puede tener lugar en ninguno de estossistemas de memoria?

g Entrelazado en longitud.h

Entrelazado en anchura sobre los módu-los.i Entrelazado en anchura sobre los chips.

jLa concurrencia no plantea restriccionesde entrelazado sobre ninguno de estossistemas de memoria.

n&� �(2004) ¿En qué gama de computadores

podemos encontrar comercialmente subsiste-mas de memoria en los que se disponga demúltiples espacios de direcciones y accesos si-multáneos a sus datos?

g En un PC de corte doméstico.h

En un PC de gama alta.i En un servidor dotado de multiprocesa-

miento simétrico (múltiples procesado-res alojados en una misma placa base).

jEn un sistema multiprocesador de memo-ria compartida.

�IO;� ]THéLNS@W�L&]TOcPõSRH deLNSVO�î�P�ä

n&�1�(2001) Son memorias DRAM síncronas

g FPM, EDO, BEDO.h

EDO, BEDO, SDRAM.i BEDO, SDRAM, DDR.j

SDRAM, DDR, RDRAM.

n&�&�(2001) ¿Qué secuencia de cuatro tipos de

memoria DRAM se encuentra ordenada demás lenta a más rápida atendiendo a su inter-faz de diálogo?

g SIMM, DIMM, SDRAM, DDR.

hSIMM, SDRAM, DIMM, DDR.

+,·��cÊ|´ê¶�©�ªv¶ÕÊ�·�±:©,´µ«�¶�©�·�ñ ±Mã ù � Ìi EDO, BEDO, SDRAM, DDR.j

SDRAM, DDR, RDRAM, VDRAM.

�&�&�(2004) Decimos que A es una memoria

superconjunto de B cuando ha sido construidatomándola como base, es decir, A tiene todo lode B y, además, incorpora prestaciones adicio-nales. En base a este criterio, ¿Qué memoria essuperconjunto de otra?

g SDRAM de EDO.h

SDRAM de DDR.i DDR de SDRAM.j

RDRAM de DDR.

�&�Äf(2004) ¿Qué memoria A no es supercon-

junto de otra B (esto es, B tiene cualidades queno posee A)?

g EDO de FPM.h

BEDO de EDO.i SDRAM de BEDO.j

DDR de SDRAM.

�&�1k(2000) ¿Cómo se consigue llenar una lí-

nea de caché de 32 bytes de la forma más efi-ciente en las arquitecturas de quinta, sexta yséptima generación donde el bus de datos esde 8 bytes?

g Organizando los chips en matrices bidi-mensionales y manteniendo activa la sa-lida de todas las palabras de una mismafila para minimizar el acceso a columna.

hIntroduciendo un contador de direcciónpara que los accesos a columnas conse-cutivas puedan generarse de forma auto-mática.i Sincronizando la salida de datos al buscon la frecuencia de éste.jTodas las respuestas anteriores son cier-tas.

�;�,l(1999) ¿Qué señales controlan la tempo-

rización de una memoria EDO?

g RAS y CAS.

hLas de dirección y comando.

i Las que envía su controlador.

jTodas las anteriores son correctas.

�;�&m(1999) ¿Qué señales del bus de memoria

controlan la temporización de una memoriaSDRAM?

g RAS y CAS.h

Las que marcan la longitud de la ráfaga.i Las de dirección y comando.

jLas que envía su controlador.

�;�,n(1998) ¿Se puede reemplazar un módulo

SIMM72 EDO por otro que no sea EDO en unaplaca base para Pentium?

g Sí, siempre que el voltaje de alimentaciónde ambos sea el mismo.hSí, siempre que ambos sean módulos cono sin paridad.

i Sí, siempre que ambos módulos tengan elmismo tamaño.jDeben considerarse los tres aspectos an-teriores.

�;�,�(2003) ¿Por qué la memoria SDRAM sólo

se fabrica en formato DIMM?

g Porque cuando apareció en el mercado,todos los PC disponían ya de un bus dedatos de 64 bits.hPorque es una memoria síncrona, y resul-ta más fácil sincronizar los bits de datossi todos ellos proceden de un mismo mó-dulo.

�|��o prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yi Porque su interfaz y su alimentación re-

quieren en conjunto de un número decontactos superior al centenar.

jTodas las respuestas anteriores son váli-das.

�;� �(2003) ¿Cuál es la principal mejora que

introduce la implementación SDRAM de me-moria principal?

g La segmentación de la salida de un da-to con la selección de la columna del si-guiente.

hLa generación automática de 4 direccio-nes de columna a través de un contadorinterno.i La sincronización con el reloj de la placabase.jLa configuración multimódulo de unaplaca de memoria.

�;�,�(1999) ¿Qué parámetro es más descrip-

tivo del rendimiento de un chip de memoriaSDRAM?

g El tamaño.h

El tiempo de ciclo.i El tiempo de respuesta.j

El tiempo de servicio.

�;�,�(1999) ¿Qué propiedad distintiva presen-

ta una memoria principal PC-100?

g Funciona perfectamente sobre un bus a100 MHz.hEs compatible 100 % con el resto de com-ponentes del PC.

i Está preparada para afrontar los retos delos buses por encima de 100 MHz.

jEs de séptima generación.

�5fN�(2002) La memoria SIMM dispone de 72

contactos y la DIMM, de 168, pero las partesdedicadas a alimentación, control, datos y di-recciones no crecen todas de forma proporcio-nal. Una de ellas crece menos del doble, otrajusto el doble, y otra más del doble. Respecti-vamente, serían:g Direcciones, datos y paridad.h

Control, datos y direcciones.i Control, alimentación y datos.j

Direcciones, datos y alimentación.

�5f&f(2004) La respuesta de un chip SDRAM

puede estructurarse en las tres partidas si-guientesg Entrada de la dirección por el bus de di-

recciones, obtención del valor por el busde control y salida del dato por el bus dedatos hacia el controlador de memoria.hLa respuesta Ù es correcta si la preguntahiciera referencia a un módulo SDRAM,no a un chip SDRAM.i Selección de fila, selección de columna ysalida de la ráfaga de datos.jLa respuesta Ø es correcta si la preguntahiciera referencia a un módulo SDRAM,no a un chip SDRAM.

�5f*k(2004) Nos encontramos, con cierta per-

plejidad, frente a un módulo de memoria prin-cipal SDRAM en el que la mitad de sus chipstienen un tiempo de ciclo de 6 ns. y la otra mi-tad, un tiempo de ciclo de 3 ns. Por lo tanto, elmódulo de memoria aprovecha al máximo elancho de banda de un bus de memoria de 64bits bajo una frecuencia deg 166 MHz, como inversa de 6 ns.h

333 MHz, como inversa de 3 ns.i 233 MHz, como inversa de 4.5 ns.j

El módulo de memoria no funciona deninguna de las maneras.

+,·��cÊ|´ê¶�©�ªv¶ÕÊ�·�±:©,´µ«�¶�©�·�ñ ±Mã ù � Í�Äf*l

(2006) Una memoria double-sided du-plica las señales RAS y CAS respecto a otrasingle-sided. Esto se debe a que

g El módulo double-sided tiene chips dis-puestos por sus dos caras (anverso y re-verso de la placa de circuito impreso), yen cada cara se atienden señales RAS yCAS diferentes.hEl módulo single-sided se utiliza en el for-mato SIMM y el módulo double-sided seutiliza en el formato DIMM. Por lo tanto,dos de los 96 pines que amplía el forma-to DIMM respecto al SIMM son precisa-mente éstos.i El módulo double-sided duplica el núme-ro de bloques entrelazados en longitudque presentan sus chips constituyentes.

jEl módulo double-sided se utiliza en lasplacas base de doble canal y el módulosingle-sided se emplea en las placas basede un solo canal.

�Äf7m(2006) ¿Cuántas líneas RAS y CAS tiene

un chip SDRAM que se entrelaza en longitudcon å)Ï¾9 , habilitando otras tantas filas de am-plificadores de señal?

g Una RAS y otra CAS.h

Dos RAS y dos CAS.i Dos RAS y cuatro CAS.j

Cuatro RAS y cuatro CAS.

�Äf*n(2006) ¿Cuántas líneas RAS y CAS tiene

un chip DDR-SDRAM que se entrelaza en lon-gitud con å¿Ï%9 , habilitando otras tantas filasde amplificadores de señal?

g Una RAS y otra CAS.h

Dos RAS y dos CAS.i Dos RAS y cuatro CAS.j

Cuatro RAS y cuatro CAS.

�5f*�(2006) ¿Puede tener un chip SDRAM o

DDR un número diferente de señales RAS yCAS (una vez efectuada la pertinente decodi-ficación del comando correspondiente emitidopor el bus de control)?

g No.h

No en SDRAM, pero sí en DDR, dondese desdoblan las líneas RAS pero no lasCAS.

i No en SDRAM, pero sí en DDR, dondese desdoblan las líneas CAS pero no lasRAS.jNo, aunque el módulo del chip DDRsiempre tiene el doble de líneasRAS/CAS que su homólogo SDRAM.

�5f �(2001) ¿Qué es una memoria DDR?

g Una SDRAM cuya salida de datos respon-de dos veces por cada ciclo de reloj.

hUna DDR-SDRAM (Double Data RateSynchronous Dynamic RAM).

i Una SDRAM 2x.j


�5f$�(2004) ¿Qué partida de las siguientes

consume más tiempo en la arquitectura de unPC actual dotado de memoria principal DDR?

g Descubrir el fallo en caché L1.h

Descubrir el fallo en caché L2.i El transporte de datos entre caché y me-

moria principal.j

El tiempo de respuesta de memoria prin-cipal.

�5f$�(2003) ¿Existe algún mecanismo para op-

timizar el sistema de memoria DDR de un PCsin alterar la frecuencia del bus de memoria?

�|æ�� prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yg Sí, aumentando el tiempo de ciclo del mó-

dulo de memoria.hSí, reduciendo la frecuencia del chip dememoria.i No. La latencia de esta memoria se midesiempre en función del tiempo de ciclo,parámetro que es a su vez la inversa dela frecuencia del bus de memoria.jSí. Si el módulo se programa para CL =2 frente a CL = 2.5 y sigue funcionandocorrectamente, habremos conseguido unsistema de memoria más rápido sin alte-rar la frecuencia del bus, pues el valor CLviene dado implícitamente utilizando co-mo magnitud la frecuencia de este bus.

�&k&�(2004) En función del interfaz y la res-

puesta dada por un chip DDR-SDRAM res-pecto a otro SDRAM de 133 MHz, la maneramás acertada de especificar la frecuencia delchip DDR es

g Un chip DDR-SDRAM de 266 MHz, yaque duplica la frecuencia a lo largo de to-do su funcionamiento.hUn chip DDR-SDRAM de 2x133 MHz, yaque introduce un multiplicador de dosdurante la selección de fila y columna, yresponde en flanco de subida y bajada enla salida de datos.i Un chip DDR-SDRAM de 133 MHz, yaque todo el funcionamiento del chip pre-valece a 133 MHz excepto la salida de laráfaga de datos, que duplica la velocidadde salida.jUn chip SDRAM de 2x133 MHz, ya quees SDRAM a todos los efectos, sólo quedesdoblando la velocidad para convertir-se en una memoria el doble de rápida.

�&kÄf(2004) Un módulo de memoria SDRAM

A se construye con chips de 6 ns. de tiem-po de ciclo y otro módulo de memoria DDR-SDRAM B se construye con chips de 3 ns. detiempo de ciclo. El ancho de banda máximo desalida de datos de B respecto a A es

g El mismo.h

Dos veces superior.i Cuatro veces superior.j

La respuesta depende del número dechips que conformen el módulo A y elmódulo B.

�&k&k(2004) Con la misma capacidad de chips

utilizados para construir un módulo A de me-moria SDRAM dotado de 16 chips cuyo eti-quetado refleja un tiempo de ciclo de 6 ns., en-samblamos otro módulo B de memoria DDRque tiene el doble de capacidad. ¿De cuántoschips dispone el módulo B?

g 16.h

32.i 64.j

128.

�&k&l(2004) Con la misma tecnología utilizada

para construir los 16 chips de un módulo A dememoria SDRAM cuyo etiquetado refleja untiempo de ciclo de 6 ns., fabricamos chips paraotro módulo B de memoria DDR-SDRAM pa-ra que funcione sobre un bus de memoria de64 bits cuya frecuencia duplique a la de aquelen el que situemos a A. ¿Qué ancho de ban-da máximo aproximado en Mbytes/sg. pue-den desplegar los buses de datos de A y B, res-pectivamente?

g 166x8 y 166x8.h

166x8 y 333x8.i 166x64 y 333x64.j

333x64 y 666x64.

�&k�m(2006) En un módulo de memoria DDR

2x200 MHz con CL Ï 3 (bastante representati-vo del mercado en 2006), el retardo entre laselección de fila (señal RAS) y la selección decolumna (señal CAS) es de

+,·��cÊ|´ê¶�©�ªv¶ÕÊ�·�±:©,´µ«�¶�©�·�ñ ±Mã ùË�8ùg 10 nanosegundos.h

15 nanosegundos.i 30 nanosegundos.j

No lo conocemos con certeza.

�1k&n(2006) En un módulo de memoria DDR

2x200 MHz con CL Ï 3 (bastante representati-vo del mercado en 2006), la latencia CAS esdeg 2 ciclos.h

3 ciclos.i 6 ciclos.j

No lo conocemos con certeza.

�1k&�(2006) Vemos en un catálogo dos módu-

los DDR de una misma partida comercial, unocon CL Ï 2 y otro con CL Ï 3. ¿Qué hipótesises más probable acerca de las respectivas fre-cuencias a que trabajan estos módulos?

g Los dos módulos tendrán la misma fre-cuencia, sobre todo si tienen el mismoRCD.hAunque no tengan el mismo RCD, siguesiendo más probable la hipótesis de queque los dos módulos tengan la misma fre-cuencia.i Lo normal es que el módulo con CL másbajo funcione a una frecuencia más baja.

jLo normal es que el módulo con CL másbajo funcione a una frecuencia más alta.

�1k �(2006) En un módulo DDR2 de 2x333

MHz y CL Ï 5, señala la configuración alterna-tiva más improbable a la que trabajará correc-tamenteg 2x333 y CL Ï 4.h

2x266 y CL Ï 5.i 2x266 y CL Ï 4.

jTodas ellas tienen garantizado su correctofuncionamiento.

�&k1�(2006) En un módulo DDR2, señala la

configuración que otorga un mayor rendi-miento a un sistema de memoria suponien-do que todas ellas lo hacen funcionar correc-tamente.

g 2x333 y CL Ï 5.

h2x333 y CL Ï 4.

i 2x266 y CL Ï 5.

j2x266 y CL Ï 4.

�&k1�(2006) ¿Qué tiempo transcurre entre la

entrada de la dirección de columna a la matrizde celdas por el bus de direcciones y la sali-da del primer dato de la ráfaga por el bus dedatos en un módulo DDR2 de 2x333 MHz conCL Ï 5?

g 3 ns.

h5 ns.

i 9 ns.

j15 ns.

�&l&�(2006) ¿Qué configuración es más arries-

gada para un módulo de memoria DDR2?(cuantifica el riesgo como la probabilidad deque el retardo o latencia en la selección de lacolumna y su salida de datos pueda bloqueara una placa base con bus de memoria de 200MHz y doble canal)

g 2x333 MHz y CL Ï 5.

h2x266 MHz y CL Ï 4.

i 2x200 MHz y CL Ï 3.

jLas tres son igual de arriesgadas.

�|æ�� prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y�&lÄf

(2006) ¿Qué configuración es más arries-gada para un módulo de memoria DDR2?(cuantifica el riesgo como la probabilidad deque pueda bloquear a un sistema de memoriaque cumple las especificaciones PC-333)

g 2x333 MHz y CL Ï 5.h

2x266 MHz y CL Ï 4.i 2x200 MHz y CL Ï 3.j

Las tres son igual de arriesgadas.

�&l1k(2006) ¿Qué configuración produce un

menor ancho de banda suponiendo que todasellas funcionan correctamente sobre un siste-ma de memoria DDR2 que respeta la frecuen-cia indicada?

g 2x333 MHz y CL Ï 5.h

2x266 MHz y CL Ï 4.i 2x200 MHz y CL Ï 3.j

Las tres proporcionan el mismo ancho debanda si sus respectivos buses son de 333,266 y 200 MHz.

�&l1l(2001) ¿Quién es Rambus?

g Una compañía co-fundada por Intel yHewlett-Packard.hEl propietario de la especificación de lamemoria RDRAM.i El bus que conecta al microprocesadorcon los módulos de memoria RDRAM.jUn diseño especial de módulos de memo-ria principal particularmente orientado ala arquitectura del microprocesador Pen-tium 4.

�&l;m(1999) ¿Cuál es el rasgo de diseño más

característico en la memoria RDRAM?

g El bus estrecho para unificar el comporta-miento eléctrico de sus líneas.

hEl carácter síncrono de su funcionamien-to.i Las dimensiones de los zócalos que aco-gen a sus módulos.

jEl funcionamiento superescalar de la me-moria.

�&l&n(1999) ¿Cómo consigue la memoria

RDRAM un ancho de banda tan elevado ensus inicios?g Gracias a su frecuencia de funcionamien-

to.hGracias al elevado número de líneas dedatos del bus de memoria.i Las dos anteriores.


�&l&�(2000) ¿Qué características distinguen a

la RDRAM?g Bus estrecho y baja frecuencia.h

Bus estrecho y alta frecuencia.i Bus ancho y baja frecuencia.j

Bus ancho y alta frecuencia.

�&l �(1999) ¿Qué significan las siglas RIMM?

g Renovated Internal Memory Module.h

Rambus Inline Memory Module.i RAM Inline Memory Module.j

Rich Interrupt Memory Mechanism.

�&l&�(2002) Los módulos de memoria

RDRAM del año 2000 disponían de 184 con-tactos, frente a los 168 de la SDRAM en for-mato DIMM. Sin embargo, hay una parte quemerma considerablemente en RDRAM res-pecto a SDRAM. ¿Cuál?

g Datos.

+,·��cÊ|´ê¶�©�ªv¶ÕÊ�·�±:©,´µ«�¶�©�·�ñ ±Mã ùË��h

Direcciones.i Control.j

Alimentación.

�1l&�(2001) Señala una afirmación que sea

cierta en el contexto de la memoria RDRAM

g Rambus es el autor de la especificación,Intel integra sus chips y Kingston es unode sus fabricantes.hMicron es el autor de la especificación,Rambus su principal accionista y Kings-ton uno de sus fabricantes.i Micron es uno de los fabricantes, Rambuscobra un canon a ésta por el empleo desus especificaciones, e Intel es el accionis-ta de referencia de esta última.jMicron, Rambus y Kingston son todas fa-bricantes de este tipo de memoria, e Intely Microsoft sus copropietarias.

�;m1�(2001) ¿De qué manera consigue una me-

moria DDR equipararse en ancho de banda auna RDRAM?

g Sacrificando el número de líneas del busen favor de una frecuencia más elevada.hSacrificando la frecuencia en favor de unbus más ancho.i De ninguna manera, es siempre inferioren ancho de banda al margen de las ver-siones que comparemos.

jDebe superarle tanto en la frecuencia co-mo en la anchura del bus.

�;m½f(2000) ¿A qué se debe que la memoria

SDRAM o DDR no pueda alcanzar las frecuen-cias toleradas por la RDRAM?

g A la presencia de un controlador de me-moria menos inteligente.

hA su excesivo calentamiento.

i Al desigual comportamiento eléctrico desus líneas dispuestas en un ancho bus.

jLas tres anteriores son respuestas válidas.

��m/k(1999) ¿Se puede conectar un módulo de

memoria RDRAM sobre un zócalo DIMM?g Sí.h

No, porque aunque ocasionalmente coin-cidieron en 184 contactos, la funcionali-dad de éstos es radicalmente diferente.i No, tienen diferente voltaje.

jNo, porque la memoria RDRAM no estáentrelazada.

��m/l(2004) Tanto la memoria RDRAM como

la memoria DDR-SDRAM disponen un multi-plicador de 2x sobre la frecuencia de reloj quepermite un desdoble de la salida de datos arti-culando cierta simetría sobre el diseño base alnivel deg Los chips del módulo, respondiendo la

mitad de ellos en el flanco de subida y laotra mitad en el flanco de bajada.

hLas celdas del chip, respondiendo unasubmitad de las celdas en el flanco de su-bida y otra submitad de las celdas en elflanco de bajada.

i La primera respuesta es válida para DDR,y la segunda, para RDRAM.

jLa primera respuesta es válida paraRDRAM, y la segunda, para DDR.

��m1m(2001) ¿Qué tipo de memoria se encontró

sobredimensionada en precio tres años des-pués de su aparición en el mercado?

g La memoria dinámica SDRAM.h

La memoria dinámica RDRAM.i La memoria estática SRAM.j

La memoria de vídeo VRAM.

�|æ ! prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y��m/n

(2002) Imaginemos módulos de memoriacompuestos por un solo chip. Selecciona la se-cuencia de cuatro módulos en la que sus ele-mentos duplican sucesivamente la anchura desu predecesor en la lista

g SIMM30-FPM, SIMM72-EDO, DIMM184-DDR, RIMM184-RDRAM.hSIMM30-FPM, RIMM184-RDRAM,SIMM72-EDO, DIMM184-DDR.i SIMM30-FPM, SIMM72-EDO, RIMM184-RDRAM, DIMM184-DDR.jSIMM30-EDO, SIMM72-FPM, RIMM184-RDRAM, DIMM184-DDR.

��m/�(2002) ¿Qué tipo de memoria es la que

más se calienta?g SDRAM.h

DDR.i RDRAM.j

Caché externa.

��m �(2003) ¿Qué configuración de entre las

que se indican provoca un mayor calenta-miento en los chips de memoria individuales?

g DDR de 2x166 MHz.h

DDR de 2x133 MHz y doble puerto.i Las dos por igual.j

Depende del programa que se ejecute fi-nalmente en el PC.

��m/�(2003) ¿Qué configuración de entre las

que se indican consigue el mayor ancho debanda por el bus de memoria?

g DDR de 2x166 MHz.h

DDR de 2x133 MHz y doble puerto.i DDR de 2x266 MHz.j

Las configuraciones de las opciones × y Ølogran idéntico ancho de banda.

��m,�(2003) Disponemos de un módulo de

memoria con cuatro chips y uno de ellosacaba de sufrir un severo daño por sobreca-lentamiento, comportándose de forma erráti-ca a partir de este instante. El trío restante,en cambio, sigue funcionando perfectamente.¿En qué tipo de memoria habría que realizarmenos cambios para poder aprovechar el es-pacio que suministran los chips supervivien-tes?

g En SDRAM/DDR, porque al disponer deun entrelazado en longitud de factor cua-tro, se trata únicamente de acomodar estefactor al valor tres, manteniendo el restode especificaciones.

hEn RDRAM, porque cada petición de me-moria es servida por un único chip, con locual, al controlador de memoria le resultasumamente fácil discriminar las palabrasdefectuosas de las correctas.i En cualquier tipo de memoria, los chipsque funcionan hacen al módulo traba-jar correctamente sacrificando únicamen-te la parte proporcional dañada.

jEn ningún tipo de memoria, ya que conindependencia del interfaz utilizado, elchip dañado corrompe todo el espaciode memoria desde el punto de vista dela descomposición banco-módulo-chip-celdas.

"N±v·4wvÆ`©Ë¶È·�¬vÅ/³c©1ñKÊ|«�ª ´®¬v«�±�µ´ ³�± ³W�)· ©�«�³�´µÆ_´²©�«�¶K¬ ùË� <

¾¿PeO3ybYÀS�L;O�M)JÛQTS îr]bd`W@HKMZdePTU H�QTP`Q � OcS`d`QZH Y\H�S`d_LNM

�1n;�(2006) ¿Qué relación existe entre el valor

de la frecuencia X de reloj del procesador (enGHz) y el tamaño Y de memoria principal (enGbytes)? (considera como valores más repre-sentativos de X e Y la mediana del conjuntode configuraciones del mercado)g De forma circunstancial, ahora X es el tri-

ple que Y.hLo anterior se ha cumplido también en unlargo período anterior.i Lo anterior queda refrendado porque lasdos magnitudes han evolucionado histó-ricamente siguiendo la Ley de Moore, es-to es, su valor se dobla cada 18 meses.jNo existe ninguna relación.

�1n5f(2003) ¿Qué mecanismo propondrías pa-

ra optimizar la velocidad del sistema de me-moria de un PC?g Sustituir un módulo de 1 Gbyte por dos

de 512 Mbytes.hSustituir dos módulos de 512 Mbytes poruno de 1 Gbyte.i Sustituir los módulos de cuatro chips porotros de 2 chips (manteniendo la capaci-dad total del conjunto).jNinguna de las acciones anteriores repor-ta beneficio alguno sobre la velocidad denuestro PC.

�1n&k(2000) La máxima cantidad de memoria

principal que se puede conectar a un PC se en-cuentra determinada por el fabricante deg El juego de chips, puesto que allí se en-

cuentra el controlador de memoria.hLa placa base, puesto que decide el nú-mero de zócalos de memoria de que éstadispone.

i El procesador, en función del número delíneas de dirección de que dispone y laoperativa con que trabaja para el acceso alos datos.jLos tres anteriores, pues es el mínimo delas cantidades impuestas por cada una delas tres restricciones apuntadas.

�&n1l(2006) Con objeto de extraer el máximo

rendimiento a una memoria DDR catalogadacomo PC-2100, la conectaríamos a un bus:g De 2100 MHz de frecuencia.h

De 2100 ns. de ciclo de reloj.i De 2100 Mbits/sg. de ancho de banda.j

De 2100 Mbytes/sg. de ancho de banda.

�&n;m(2006) Una memoria RDRAM catalogada

como PC-800 tiene un ancho de banda deg 800 MHz.h

800 Mbits/sg.i 800 Mbytes/sg.j

1600 Mbytes/sg.

�&n1n(2006) La frecuencia óptima de trabajo

para la señal de reloj CLK de una memoriaDDR catalogada como PC-2700 es

g 133 MHz.h

166 MHz.i 266 MHz.j

333 MHz.

�|æ�= prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y

�ôL;H�X]VS½LNPVQbM �èS:J1[bS@W@HCâXW5PVW_HKMZdeS:J

�&n1�(2004) ¿Es posible deducir la latencia de

un chip de memoria a partir de su aspecto ex-terno?

g Sí.h

Sí, siempre que el fabricante lo especifi-que en su etiquetado.

i No, eso sólo puede saberse haciéndolofuncionar.jSí, cuanto más grande sea el chip, máslento será.

�&n �(2004) Disponemos de una memoria

SDRAM cuya configuración se especifica enbase a la denominación X-Y-Z timing. ¿Cuálde esos tres parámetros pasa a ser la mitad desu valor cuando migramos la memoria a DDR-SDRAM?

g X.h

Y.i Z.j

A priori, ninguno de los tres.

�&n&�(2004) Indica con qué módulo de memo-

ria te quedarías a igualdad de precio entre to-dos ellos, etiquetados de forma común bajo X-Y-Z timing

g 1-2-3 timing.h

2-3-2 timing.i 3-2-1 timing.j

2-2-2 timing.

£¤S@W_deM¥U�M�¦)§ PeJïS�YÀSVOc¦�S�d_LNS:J

�&n1�(2003) ¿Qué peculiaridad(es) reúne la

memoria de disco en estado sólido?g Es no volátil.h

No contiene partes móviles.i Es ligera y portátil.j


�&�&�(2003) De las siguientes tecnologías

emergentes de memoria, ¿ Cuál de ellas pre-senta mejores bazas para una mayor capaci-dad de almacenamiento?g SSD.

hFMD.

i MRAM.

jPRAM.

�&�5f(2003) De las siguientes tecnologías

emergentes de memoria, ¿ Cuál de ellas semuestra más portable atendiendo a las formasde fabricación que ya se conocen en 2003?

g SSD.

hFMD.

#�©�®±�ª ´®¸v«^©�«�¶È· ©1®±:Æ`©�ÆV¬�·�´®±l�ô©�±��·�¬tªË©�Å�±|³�¬�· ùË��Ìi MRAM.j

PRAM.

�1�&k(2003) ¿ Qué denominador común pre-

sentan las tecnologías emergentes de memoriaSSD, FMD, MRAM y PRAM?g No son volátiles.h

Carecen de partes móviles.i Disponen de un medio multicapa.j

Superan los 100 Gbytes de capacidad.

�&�1l(2003) A pesar de que hablamos del futu-

ro, y sin jugar a ser adivinos. ¿ Se conoce casicon plena certeza cuál será la primera y últi-ma tecnología de memoria en comercializarsede entre las que se conocen?

g FMD la primera; MRAM la última.

hSSD la primera; MRAM la última.

i SSD la primera; PRAM la última.

jNo se tienen los menores indicios.

Ü¤SÙKPVW@H�¨Zd�S�d_L;O�S�UKPÂYÀS�YÀM)O?H�P �õSÙâ[Ò�MZW5S:J$PVQbM)O

�1��m(2003) Disponemos de una memoria

SDRAM PC-100. ¿Qué procesador logra unaperfecta sincronización con ella?

g Pentium II Klamath.h

Pentium III Katmai.i Pentium III Coppermine.j

K7 Athlon.

�1�&n(2003) Aceleramos la memoria SDRAM

anterior hasta los 133 MHz. ¿Qué procesadorlogra ahora una perfecta sincronización conella?

g Pentium II Klamath.h

Pentium III Katmai.i Pentium III Coppermine.j

K7 Athlon.

�1�&�(2003) Incorporamos la respuesta en

flancos de subida y bajada, dando lugar a unamemoria DDR 2x133 MHz. ¿Qué procesadorse sincroniza ahora perfectamente con ella?

g K7 Thunderbird.h

Athlon XP Barton.i Pentium 4 Willamette.j

Pentium 4 Northwood.

�&� �(2003) Incorporamos a la memoria ante-

rior un doble puerto. ¿Qué procesador se sin-croniza ahora perfectamente con ella?

g K7 Thunderbird.h



�&�1�(2003) Sacrificamos el doble puerto an-

terior, y en su lugar aceleramos la memoriahasta disponer de una DDR 2x166 MHz. ¿Quéprocesador se sincroniza ahora perfectamentecon ella?

g K7 Thunderbird.h

Athlon XP Barton.

�|æ�o prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yi Pentium 4 Willamette.j


�&�1�(2003) Sacrificamos el doble puerto ante-

rior, y en su lugar optamos por un nuevo dise-ño de memoria que vuelve a desdoblar la sali-da de datos, obteniéndose en esta ocasión unamemoria de 4x133 MHz. ¿Qué procesador se

sincroniza ahora perfectamente con ella?

g K7 Thunderbird.h



¾òOcMôó^UKS�YÀPõJ�M¥óVOcS�óVPbd`W5M)J{�èS�d_L;O�S`UKP�ä5P`QTMör÷`ø)øb÷ ãçÑ �ôÑRS`YÀM)O9� û

Supongamos MyMemory, un sistema de memoria para PC con cuatro módulos de memoria A, B,C y D que utiliza un entrelazado de factor dos en longitud de orden inferior y adicionalmente unentrelazado de factor dos en anchura. Esto es, A y C están entrelazados en longitud e igualmentelo están B y D; A y B están entrelazados en anchura y así mismo lo están C y D.

� � �(2002) Se pretende quitar dos módulos

de MyMemory para que el PC quede operati-vamente sin memoria. ¿Qué pareja elegirías?

g A y B.h

A y C.i C y D.j

Cualquiera de las parejas anteriores.

� � f(2002) En MyMemory se está suponien-

do implícitamente que

g A y B tienen igual capacidad (Mbytes).h

A y C tienen igual capacidad.i C y D tienen igual capacidad.j

Todos los módulos tienen igual capaci-dad.

� � k(2002) En MyMemory podemos presu-

poner que los siguientes módulos tienen elmismo número de chips

g A y B.

hA y C.

i A, B, C y D.j

No podemos presuponer nada al respec-to.

� � l(2002) ¿De cuántos bancos de memoria

principal se compone MyMemory?

g Uno.h

Dos. A y B en un banco y C y D en el otro.i Dos. A y C en un banco y B y D en el otro.j

Cuatro.

� � m(2002) Sobre MyMemory, sabemos ahora

que A es un módulo con paridad y se encuen-tra funcionando como tal. Por lo tanto,

g El zócalo de A también tiene paridad.h

El módulo B también tiene paridad si elzócalo de A es de paridad.

i El módulo C también tiene paridad.

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ �)®±�¶�©�«�ª ´®±vÅ=��.�d�=x@å$'T¬v·�¶K± ³�©�®¬ �)ÅËÊ|Å,±vÆ_´ ¯�¬�Å�� ùË��Íj

Los otros tres módulos también tienen pa-ridad.

� � n(2002) Sobre MyMemory, la hipótesis

más probable es que sus módulos de memo-ria tengan formato:g DIMM de 168 contactos.h

DIMM de 184 contactos.i RIMM de 184 contactos.j

RIMM de 232 contactos.

� � �(2002) Si trasladamos los dos entrelaza-

dos (anchura y longitud) del nivel de móduloal nivel de chip para la salida de datos, ¿Cuáles el formato más probable para los nuevosmódulos de memoria?

g DIMM de 168 contactos.h

DIMM de 184 contactos.i RIMM de 184 contactos.j

RIMM de 232 contactos.

� �1�(2002) Sobre MyMemory, la hipótesis

más probable es que el procesador que laacompañe sea el:

g Athlon Thunderbird.h

Athlon XP.i Pentium 4 Willamette.j


¾ O�M¥óbU�S`YÀPèJ�M¥óVO�SRYÀ¨¥Q ]TUKM)J �ÁUKPeLNS`dVW_HKPeJöÉ÷`ø)ø¶z ã ÑRM)O�LNPVQbSVU�M �èJ/]eJÛPbY\H�¦)M�J û

v Sea el PC alias Mortadelo con bus de memoria a 100 MHz trabajando con una memoriaSDRAM alias Ofelia que funciona perfectamente sobre él configurada bajo una latencia CASde dos ciclos (CL Ï 2).

v Sea el PC alias Filemón con bus de memoria a 133 MHz funcionando con una memoriaSDRAM alias Mafalda etiquetada como PC133 y configurada bajo una latencia CAS de tresciclos (CL Ï 3).

� � �(2003) ¿Qué ocurre si reprogramamos

Ofelia para CL Ï 3?

g Mortadelo se queda colgado (por Ofelia).h

Mortadelo se acelera.i Mortadelo se ralentiza.j

Mortadelo se disfraza de Filemón.

� � �(2003) ¿Qué ocurre si reprogramamos

Mafalda para CL Ï 2?

g Filemón se queda colgado (por Mafalda).

hFilemón se acelera.

i Filemón se ralentiza.j

Filemón debe disfrazarse de Mortadelo sino quiere arriesgarse a quedarse colgado.

�&�&�(2003) ¿Qué ocurre si sustituimos a Ofe-

lia por Mafalda en Mortadelo (manteniendo elCL Ï 3 que traía Mafalda)?

g Mortadelo se queda colgado (por Mafal-da).

hMortadelo se acelera.

� ! � prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yi Mortadelo se ralentiza.j

Mortadelo funciona dando el mismo ren-dimiento que antes.

�&�Äf(2003) ¿Qué ocurre si sustituimos a Ma-

falda por Ofelia en Filemón (manteniendo elCL Ï 2 que traía Ofelia)?g Filemón se queda colgado (por Ofelia).h

Filemón puede quedarse colgado, pero laprobabilidad de que esto ocurra dismi-nuye si pudiéramos reprogramar Ofeliapara CL Ï 3.i Filemón se acelera.

jFilemón se ralentiza.

�&�1k(2003) ¿Qué ocurre si intercambiamos las

parejas?g Mortadelo y Mafalda hacen mejor pareja

que Filemón y Ofelia.hFilemón y Ofelia hacen mejor pareja queMortadelo y Mafalda.i Las dos parejas se quedan bloqueadas.

jLas dos parejas trabajan en perfecta armo-nía.

�&�1l(2003) ¿Qué ocurre si hacemos trabajar a

Mortadelo con Ofelia y Mafalda simultánea-mente (situando a cada una en un banco dememoria diferente)?g Mortadelo funciona de forma óptima.h

Mortadelo funciona, aunque desaprove-cha parte de las cualidades de Mafalda.i Mortadelo funciona, aunque a todos losefectos como antes, esto es, Mafalda noexiste para él.jMortadelo se queda bloqueado.

�&�;m(2003) ¿Qué ocurre si hacemos trabajar a

Filemón con Ofelia y Mafalda simultáneamen-te, situando a cada una en un banco de memo-ria diferente?

g Filemón funciona de forma óptima.h

Filemón funciona, aunque desaprovechabuena parte de las cualidades de Ofelia.i Filemón funciona, aunque a todos losefectos como antes, esto es, ignorandopor completo la presencia de Ofelia.jExiste una elevada probabilidad de queFilemón se quede bloqueado.

�&�&n(2006) ¿Qué memoria tiene un menor

tiempo de respuesta?g Ofelia a 100 MHz y CL=2.h

Mafalda a 133 MHz y CL=3.i Las dos memorias proporcionan idéntico

tiempo de respuesta.jPara responder con precisión debemosconocer el tiempo de acceso a fila o RASto CAS Delay.

�&�&�(2006) ¿Qué memoria proporciona un

menor tiempo de ciclo?g Ofelia a 100 MHz y CL=2.h


tiempo de ciclo.jDepende del tamaño de la línea de me-moria caché que se sitúe entre la memo-ria y el procesador.

�&� �(2006) ¿Qué memoria proporciona un

mayor ancho de banda?g Ofelia a 100 MHz y CL=2.h


ancho de banda.jDepende del tamaño de la línea de me-moria caché que se sitúe entre la memo-ria y el procesador.

"*·�¬��²©�ÆV±½Å�¬��· ©,´µ«�¶�©�·�¬��2©Õ·�±9��´µµ´²³�±|³T³c©1®±:Æ`©�ÆV¬�·�´²±9��.�d�S$:å7®±_©�Æ��· ©�Å�±*Ú&¬vµñù� ù × ùØ�G�Þ 0�2�'FB�6 1±0,<%G ( æ /O'�7�/ ( æB�<9(SN

Ç [�½ a ] R)Á ½ P*T¸M)P ã P ¼ P f a « ú e e º©ú e�e º?ú e e º?ú e eQ [ S g P N [iÂÒãA[�½ NQP ã N [9fQÃ ÄjÉ'È Ä�É8È ÄjÉ'È ÄjÆ2Éú ½ N a S;ÈsP X «Yº�« L e º�º�«°© _ º�« L e º�º�«°© _ º�« L e _ º�« L eQ S a ãSR a ½%ã R)P Âse�V?X�Ã Ç ]IË8Ê'Ê Ç,]SÊ2Ê'Ê Ç ]IÇ8Æ'Æ ÄjÊ2ÊÇ PmT%P ã R ä P ä Âse�¼�æ N a fJÃ Ç'Ë'Æ Ç2Ë8Æ Ä�Ç'É Ä�Ç'ÉZ�ç gUa S [¶ä a ã Å¸RUT f É Ç È ÈjlkDm$n�kéèqsr t � qT� q � qô� �b�,� �cxty z � � �^�/�v� zt¡ � qb� � � s�z �|� ëty �e��¥} z�y é�{³ì y � z�� y z¥� � º~Üº � | � � � s|z �v� � � x � qq � �\�txt¡®qÄ� �/ù & ë � w � � � �tq�w�z ��{

¾ O�M¥óbU�S`YÀP\J�MôóÒ�SRH d_LNSÒ�M¥[bSÒ�PTó^H�U�H QTPVQÁQTSRUKP YÀS`YÀM)OrHKPöÉ÷Vø)øEË ã U�P�S�Y\[VO�S:J�P��ßM¥Uéî û

La empresa Golf planea el lanzamiento de una nueva gama de PC de gama media especialmentepensados para optimizar el sistema de memoria en equipos de séptima generación. Para ello, haadquirido grandes remesas de módulos de memoria en cuatro posibles variantes, que adjuntamosen la Tabla 8.1.�1�&�

(2004) ¿Conocemos la anchura de todoslos módulos de memoria de Golf (número debits de datos)?g Sí, y puede ser la misma en todos ellos.h

Sí, pero no es la misma en todos ellos.i Sí, y es la misma en todos ellos, ya que el

cambio de 168 a 184 contactos introducenovedades en los diálogos, pero no en laanchura de los datos de salida.jNo.

�1�&�(2004) ¿Conocemos el voltaje de todos

los módulos de memoria de Golf?g Sí, y puede ser la misma en todos ellos.h

Sí, pero no es el mismo en todos ellos, yaque el módulo RIMM se calienta más ypor ello tiene un voltaje inferior.

i Sí, y es el mismo en todos ellos, ya que elcambio de 168 a 184 contactos no altera elvoltaje del módulo.

jNo.

�&�&�(2004) ¿Qué conocemos acerca de la inte-

roperabilidad entre los cuatro tipos de módu-los de memoria de Golf?

g Birdie puede montarse en todas las placasen las que lo haga Bogey.

hEagle y Birdie pueden montarse en todaslas placas en las que lo haga Bogey.

i Eagle puede montarse en todas las placasen las que lo haga Birdie, aunque segu-ramente con una penalidad en su rendi-miento.jEagle y Birdie pueden intercambiarse entodas las placas en las que alguno de losdos pueda montarse.

�&�Äf(2004) ¿Qué otro módulo de memoria ga-

rantiza el funcionamiento del sistema en todaslas placas base en las que lo haga Birdie?

� ! � prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yg Albatros, porque presenta el mismo nú-

mero de contactos, y su velocidad y an-chura son un múltiplo y un submúltiplode las de Birdie, respectivamente.

hEagle, porque presenta el mismo núme-ro de contactos, el mismo interfaz, y es almenos tan rápido como Birdie en todossus supuestos de funcionamiento.

i Eagle, porque presenta el mismo núme-ro de contactos y el mismo interfaz, aun-que pudiera ser que en algunos supues-tos fuera más lento que Birdie como con-secuencia de tener que trabajar con unalatencia CAS superior a él.

jBogey, porque es el único que tiene sumismo tamaño.

�&�1k(2004) ¿Qué otro módulo de memoria

aparte de Birdie admite su intercambio (porotro del grupo adquirido por Golf) pero sóloen aquellas configuraciones que le hacen tra-bajar a su máximo rendimiento?

g Albatros.h

Eagle.i Bogey.j

Ninguno.

�&�1l(2004) ¿Qué conocemos acerca del entre-

lazado de los chips que componen los módu-los de memoria de Golf?

g Albatros presenta entrelazado en lon-gitud porque es RDRAM. Los otrostres, entrelazado en anchura porque sonSDRAM.hTodos presentan entrelazado en anchu-ra, y, adicionalmente, Albatros incorpo-ra entrelazado en longitud porque esRDRAM.i Todos presentan entrelazado en longitud,y, adicionalmente, Eagle, Birdie y Bogeyincorporan entrelazado en anchura.

jBogey es el único que no presenta entre-lazado en longitud, y Albatros es el únicoque no presenta entrelazado en anchura.

�&��m(2004) ¿Puede alguno de los sistemas de

memoria de Golf implementar concurrencia(acceso simultáneo a múltiples sistemas dememoria)?g Sí, pero sólo los que se monten con Alba-

tros.hSí, y como ejemplo daremos los que semonten utilizando Eagle.i No.

jPara responder a esta cuestión necesita-mos conocer el modelo de procesador yplaca base que montan los PC de Golf.

�&�&n(2004) ¿Podemos determinar el máximo

ancho de banda que puede proporcionar cadamódulo de memoria?g No, falta información.h

Sí, y además Albatros es el módulo quemayor ancho de banda presenta.i Sí, y además Eagle es el módulo que ma-yor ancho de banda presenta.jSí, aunque dos de los módulos empatan,proporcionando ambos el mayor anchode banda.

�&�&�(2004) ¿Está relacionado el número de

chips que contiene cada módulo de Golf conalguna otra variable especificada en la Tabla8.1?g Sí. Con el tamaño dentro de la familia

SDRAM. Normalmente, a mayor capaci-dad del módulo, menor número de chips.hSí. Con la velocidad dentro de la familiaRDRAM. Normalmente, a mayor veloci-dad, menor número de chips.i Sí. Con la velocidad dentro de la familiaSDRAM. Normalmente, a mayor veloci-dad, menor número de chips.

"*·�¬��²©�ÆV±½Å�¬��· ©,´µ«�¶�©�·�¬��2©Õ·�±9��´µµ´²³�±|³T³c©1®±:Æ`©�ÆV¬�·�´²±9��.�d�S$:å7®±_©�Æ��· ©�Å�±*Ú&¬vµñù� ù × �j

No.

�1� �(2004) ¿Es casualidad que sea el módulo

de memoria RDRAM el que disponga de unmayor número de chips?

g Sí.h

No, ya que los módulos SDRAM suelenreducir el número de chips a medida queaumenta su velocidad.i No, ya que los módulos RDRAM se venbeneficiados por un gran número dechips al entralazar todos ellos en longi-tud.jLas dos respuestas anteriores son correc-tas.

�1�&�(2004) Atendiendo al interfaz de diálogo

entre el módulo y su controlador (cronogra-ma de funcionamiento), ¿Podría alguno de losmódulos de memoria de Golf fabricarse conun único chip soldado a su placa de circuitoimpreso (PCB)?

g Sí, cualquiera de ellos.h

No, ninguno de ellos.i Sólo Bogey, que tiene interfaz SDRAM y

no requiere responder en flanco de subi-da y bajada.

jSólo Albatros, que tiene interfaz RDRAMy no entrelaza los chips.

�1�&�(2004) Un cliente de Golf nos revela que

ha adquirido un PC que se ha autoconfigura-do para una latencia RAS de dos ciclos. Sabe-mos, por tanto, que ese PC puede disponer ensu interior de módulos de memoria tipo

g Albatros.h

Eagle o Birdie.i Bogey.j

Eagle, Birdie o Bogey.

� �1�(2004) Un cliente de Golf nos revela que

ha adquirido un PC que se ha autoconfigura-do para una latencia CAS de dos ciclos y me-dio. Por lo tanto, ese PC puede disponer en suinterior de módulos de memoria tipo

g Albatros.

hEagle o Birdie.

i Bogey.

jEagle, Birdie o Bogey.

� �½f(2004) ¿Qué etiquetado asignarías a los

cuatro módulos (Albatros, Eagle, Birdie y Bo-gey, respectivamente)?

g PC-533, PC-333, PC-266, PC-133.

hPC-2100, PC-5400, PC-4200, PC-1064.

i RDRAM 9-2-2 timing, DDR 2-2-2 timing,DDR 3-2-2 timing, SDRAM 4-3-2 timing.

jMezclaría las dos últimas respuestas, uti-lizando la especificación X-Y-Z timingpara la memoria SDRAM/DDR y la es-pecificación PC-XXXX para la memoriaRDRAM.

� �,k(2004) ¿Cuál es el mínimo tamaño de me-

moria principal que podrá montar la gama dePC de Golf bajo procesador Pentium 4 Nort-hwood aprovechando al máximo el ancho debanda que admiten sus placas base y módulosde memoria?

g 128 Mbytes montados con Bogey.

h128 Mbytes montados con Birdie.

i 256 Mbytes montados con Birdie utilizan-do un doble puerto.

j512 Mbytes montados con Eagle utilizan-do un doble puerto.

� !�! prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y� �,l

(2004) ¿Qué tipo de memoria principalpodrá montar la gama de PC de Golf bajo pro-cesador K7 Thunderbird aprovechando al má-ximo el ancho de banda en placa base y mó-dulos de memoria?

g Ninguno de los cuatro modelos adquiri-dos por Golf es el que necesitan las placasbase para Thunderbird si lo que se pre-tende es apurar el máximo ancho de ban-da en placa base y módulos de memoriaconjuntamente.

hAlbatros.

i Eagle.j

Birdie.

� �&m(2004) ¿Qué tipo de memoria principal

podrá montar la gama de PC de Golf bajo pro-cesador K7 Barton aprovechando al máximoel ancho de banda en placa base y módulos dememoria?g Ninguno de los cuatro modelos adquiri-

dos por Golf es el que necesitan las placasbase para Barton si lo que se pretende esexprimir el máximo ancho de banda enplaca base y módulos de memoria con-juntamente.

hAlbatros.

i Eagle.j

Birdie.

� �,n(2004) Supongamos que queremos mon-

tar un PC con el procesador Pentium 4 Nort-hwood original y módulos de memoria Birdieque funcionan a la mitad de la velocidad indi-cada, esto es, 2x133 MHz. Podemos alcanzar elmismo ancho de banda que con los chips Bir-die originales con sólo

g Habilitar dos relojes complementarios pa-ra que una submitad de las celdas de ca-

da chip de memoria responda en el flan-co de subida de CLK y la otra submitadlo haga en el de su complementaria.

hHabilitar un doble puerto en la placa basede manera que el bus de memoria se des-doble en dos en el tramo entre el contro-lador de memoria y los módulos de me-moria instalados en placa base (por paresen este caso).

i Duplicar la frecuencia del bus de memo-ria principal hasta alcanzar 2x266 MHz.

jNo es posible alcanzar el objetivo perse-guido.

� �1�(2004) El montador de un determinado

modelo de PC de Golf caracterizado por unprocesador, placa base y tipo de memoria con-cretos, llena los zócalos de la placa base siem-pre por pares. ¿Cómo explicarías su compor-tamiento?

g Ese modelo de PC tiene memoria Alba-tros, que se monta siempre por pares pa-ra garantizar la integridad de datos porel canal Rambus.hEse modelo de PC tiene memoria Eagle yprocesador K7 Barton, el cual habilita undoble puerto para igualar la diferencia enancho de banda de ambos.

i Ese modelo de PC tiene memoria Birdiey procesador Pentium 4 Northwood, elcual habilita un doble puerto para igualarla diferencia en ancho de banda de am-bos.jEl montador de PC cree que todas lascombinaciones de Pentium 4 y DDR pre-cisan un doble puerto para lograr el má-ximo rendimiento del sistema de memo-ria, pero sólo algunas combinaciones lorequieren, y no es la que se indica en laopción anterior.

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ;Õ�ã�¸tª�±�²¬�Åb��Ê�Å ©�Å=��.�d��Ô½å7Å�¬9�v· ©��·�°µ«�ª�´��2©ÕÅ��^��·�´¢«�ªË©�Å�±�Å�� ù ×|<ê$0,6;<�B ÚD0�')B%G /O-,0 Úb'K/ 642J/O-,0 1$G (.- 0 1�642C( Ý 03-�ë�0 ì (=2J/ K�/ 0Ç [�½ a ] R)Á ½ P*T¸M)P ã P ¼ P f a º©ú e�e º©ú e�e º©ú e�e º©ú e�e « ú e�eQ [ S g P N [iÂÒãA[�½ NQP ã N [9fQÃ Ä�É8È Ä�É8È Ä�É8È Ä�Æ'É ÄjÉ'È�í'Ç8Ê2Çú ½ N a S;ÈsP X º©º�« º�º�« º�º�« _ º�« L e «Yº�« L eÇ PmT%P ã R ä P ä Âse�¼�æ N a fJÃ ËSÄ�Ç ËSÄ�Ç Ç2Ë8Æ Ç2Ë8Æ ËMÄ�ÇQ S a ãSR a ½%ã R)P Âse�V?X�Ã Ç°]ðÇ'Å'Å Ç°])Ä�Æ'Æ Ç°]�Ä�Ê'Ê Ä�Ê'Ê Çê]¯Ë8Ê'Ê` [ MvNJP�î aWa ] N a S ½¸[�í R ½ N a S ½¸[ Ä h É;íMÄ h É.¿ Ä h É;íMÄ h É.¿ Ç h Ë@í'Ç h Ë ¿ Ê h Ê;í'Ç h Ë ¿ Ä h É.¿�íMÄ h É.¿T a f N;R)Á ½¾ä a�a SJS [ S a f ¨ Ç Ç ¨ Ç Ç \ P�S;R ä P ä Z R ½ c R¸½ P ¨ Ç ÇZ�ç gUa S [¶ä a ã Å¸RUT fYä a ä P.N [9f Ç È É Ä�Æ ÄjÆï P N a ½%ã R)P a ½ NJS a�« L _ æ Ç L _ Â « Ç º Ã Ç Ç Ç Ê Ãï P N a ½%ã R)P Ç L _ Â Ç ï Ã Ç h Ë Ç h Ë Ç Ç ÃjlkDm$n�kðè®qvo t � q � � ¡ � � � �½�1� �cxty z � � �5�,�� z�¡ � qÄ��z �,� ¡®� � qty �� Y� ¡ �µ� � �� q {.� q � y q�w �� q � ºrpD~ � p �½�� w�u � ¡ �;éê� ¡ � �tq �qTx � q �� vq�y�� ¡ � y z;�1� z �� ~�� w � ��q é ¡ � ��x �� qVq)y qe� � y �1� �cxty z@v �� y x �� z � y � xty w � sty � ��qv� z�¡É� ��{*� z �:�1� �cxty z � � ��/�v� zt¡ � q �|� w � Ó � qestx � � �� z ��é zt¡ � q|¡ �� z � q � �\�txt¡®q:� �/ù & �@� �Eë � w � vc�tq � � z`y x��|q|¡rqVsty qv��q � � � � � ¡®��x � w�z �µ� s|¡ �� z_� �ù [d× � � � �_��z � w�qv� w z ��{

¯¶/ * 'FB¸5.'FB±*A(d6;0 79B�' Ø�G�Þ.(�'v2CB & (.G /O5.( J/¯,0;ñ,/ ò,0�/O>?(L?S{¥ R RvN a ã N R SJP \Öa ½ NJR R g È ó�Â å Å R%½%ä a S ¼ R)S ä \Öa ½ NJR R g È \�a ½ N;R R g ÈQ S a ãSR a ½%ã RFP ä a M ¼VR"fYä a ä P.N [9f É2Å'ÅEe�VYX Ç'Æ'ÆUe�V?X Æ'Æ2Æ^e�V?X Ë'Ê'ÊEe�VYXL ½%ã Å R SJP ä a M ¼VR%fYä a ä P N [3f Æ'ÈU¼ RON f Æ8ÈE¼ RvN f Æ8ÈU¼ RvN f Æ8ÈU¼ RvN få P g P » [Eä a MFPEMvÆ ½ a P ä a ã P ã Å µ Ä�Ç'É°¼�æ N a f Æ'ÈE¼�æ N a f Æ8ÈE¼3æ N a f Ê2Ç^¼�æ N a fjlkDm$n�kuèqvÊ t � qÄ� q � q�� s|¡¢z�� q�� zt¡ �� y ��|� ��z � é q ë|¡ � ��qv�tqes�zt¡ � ¡®u � � � s �|{

ô$I±*=03G B æB�'ÒÞ.I%- ±³'s/O>©03G 7�/ ¯^0�'s/ * Û 03G 0.' õ©')2J/ K �'�7903-,<90�'dë)-Q [ S g P N [ « ú e�e º?ú e�e º?ú e e «Yú e�e º©ú e�eÇ [�½ NJP ã N [9f Ç8Ê2Ç ÄjÉ8È ÄjÉ'È Ä�É8È Ä�Æ'É` [ MvNJPmî a Ä h Ë^¿ h Ä h ÉE¿ h Ç h Ë°¿ h Ä h É°¿ h Ç h Ë^¿ hjlkDm$n�kÁèq�è t � z � Ó � ��q�y z � ��z �,� ¡®� � q�y � � � � �� vqv� z � s|zt¡ �t�µ� q�� |{

¹DG 0 *d0�Þ 0,64( Øb6C2�+3's/ 0,6 ì�+�<9B ¯°I%-,0 *=B ¹"03G�>©0Q S a ã h ä a MWT R a ½ N a ½%[ S;N aä a MVî R a=c [Uä a ã Å¸R/T f É2Å'ÅEe�VYX Æ2Æ'ÆEe�VYX Ë'Ê'ÊEe�VYX Æ2Æ'ÆEe�VYXÇ [�½ N;S [ MFP ä¸[ S a f8ä a�gUa=g [ © º�º�« æ º�º�« æ º�º�« æ º�º�«S;RFPER g T¸M a=gUa ½ NQP ä±[3f «Yº�« L e _ º�« L e _ º�« L eÄ P ½%ã=[9f ä aWgUa=g [ SJRFP É Ê Ç Çº [9¼ M a ã P ½ P.M _ ú Z_¶ _ ú Z_¶Ç [�½ N;S [ MWT"P.SJR ä P ä�í ¨ Ç Ç _ ú _ ú Z_¶ _ újlkDm"n9kÁè®qvþ t � q �� ¡ � � � � sty qv��q � ëvq �� q|¡È¡¢z�y y q��tq �� y � �� z_� ��ö7�µ� � � z �p�.� �\� � z�y z|� �Ë{

� ! = prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y

¾òOcM¥óbUKS�YÀP\J$M¥óVOcSRYÀ¨ZQX]TU�M)JYï÷ä5¨ZW5PTU�M)J{� ó^]eJ�S�JöÉ÷Vø)øUî ãùJ�Môó`O�S�[VO�§�dVW@H [bS�J��Á[VO?H�dVW5S:J$PVJ û

En el año 2010, el mundo empresarial ya se ha dado cuenta de que el sector más rentable esel de la informática de consumo. Conocidas firmas de sectores tradicionales migran a nuestrogremio al calor del dinero fácil, y nuestros estudiantes se frotan las manos ante las perspectivasdel mercado laboral. Hasta los profesores inician su propias aventuras corporativas. Por ejemplo,Princesa, popular firma de lencería, ha reconvertido su tratamiento de la seda hacia el silicio,desplazando sus plantas de fabricación hasta el polígono Gualdalhorce, donde purifica silicio al97 % con arena procedente de Guadalmar. Su vanguardista línea de memoria dinámica se detallaen la Tabla 8.2 (ver página anterior).

A su vez, la corporación Príncipe ha adaptado sus moldes de galletas de chocolate para desarro-llar obleas de silicio fabricando a 45 nm. en una nueva factoría recientemente inaugurada en elParque Tecnológico de Andalucía. Sus procesadores más relevantes se adjuntan en la Tabla 8.3.

Por su parte, un grupo de profesores de la ETSI Informática han creado la empresa Linaje me-diante una spin-off con la UMA, dedicándose a la manufacturación de zócalos para memoria,cuyas especificaciones se presentan en la Tabla 8.4.

Finalmente, un ramillete de alumnos aventajados de nuestra promoción 2004/05 de Configura-ción y Evaluación de Equipos Informáticos ha constituido Kingdom Technology, un sello quepretende dar soporte en placas base, y cuyas especificaciones resumimos en la Tabla 8.5.

En base a toda esta información se pide responder a las siguientes cuestiones:

� � �(2005) ¿Qué tendencia de entre los dise-

ños de módulos DDR pertenecientes a Prince-sa es divergente con respecto a los modelos co-merciales existentes para PC?

g A menor capacidad, mayor número dechips.

hA menor frecuencia, mayor voltaje.

i A mayor frecuencia, mayor latencia CAS.j

Ninguna. Todos son congruentes y repli-can con fidelidad lo que acontece de for-ma real en el mercado del PC.

� �,�(2005) ¿Qué combinación es incompati-

ble atendiendo exclusivamente a la paridad delos módulos de memoria de Princesa y las pla-cas base de Kingdom?

g Elena de Lugo.

hElena de Mónaco.

i Estefanía de Lugo.j

Estefanía de Mónaco.

� �1�(2006) ¿Qué tipo de zócalos necesita

montar la placa base Mónaco?

g Grimaldi y Urdangarín.h

Grimaldi y Ortiz.i Borbón y Ortiz.j


� fN�(2005) ¿Qué tipo de zócalos necesita

montar la placa base Asturias para cubrir dela manera más completa posible las necesida-des del catálogo comercial de Princesa?

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ;Õ�ã�¸tª�±�²¬�Åb��Ê�Å ©�Å=��.�d��Ô½å7Å�¬9�v· ©��·�°µ«�ª�´��2©ÕÅ��^��·�´¢«�ªË©�Å�±�Å�� ù × Ìg Borbón y Grimaldi.h

Borbón, Grimaldi y Ortiz.i Borbón, Grimaldi y Urdangarín.j

Grimaldi y Marichalar.

� f&f(2006) ¿Cuántos zócalos de memoria de-

be tener Palma para desarrollar toda la fun-cionalidad que expresan sus controladores ycanales de memoria?

g Uno.h

Dos.i Tres.j

Cuatro.

� f*k(2006) ¿Cuántos zócalos de memoria de-

be tener Lugo para desarrollar la máxima fun-cionalidad que expresan sus controladores ycanales de memoria?

g Dos.h

Tres.i Cuatro.j

Seis.

� f*l(2006) ¿Cuántos zócalos de memoria de-

be tener Mónaco para desarrollar la máximafuncionalidad que expresan sus controladoresy canales de memoria?

g Cuatro: Dos Marichalar y dos Urdanga-rín.hSeis: Dos Marichalar y cuatro Urdanga-rín.i Seis: Cuatro Marichalar y dos Urdanga-rín.jOcho: Cuatro Marichalar y cuatro Urdan-garín.

� f7m(2006) ¿Cuántos zócalos de memoria de-

be tener Asturias para desarrollar la máximafuncionalidad que expresan sus controladoresy canales de memoria?

g Ocho.h

Dieciséis.i Veinticuatro.j

Treinta y dos.

� f$n(2005) Atendiendo al voltaje, selecciona

el módulo de memoria de Princesa que tieneuna menor probabilidad de funcionar si noslimitamos a conectarlo en zócalos pertenecien-tes a Linaje

g Cristina.h

Estefanía.i Letizia.j

Ninguno de ellos. Todos los módulos en-cuentran un zócalo ideal para sus especi-ficaciones.

� f$�(2005) Atendiendo al voltaje, ¿Qué mó-

dulo de memoria puede quemarse aún conec-tándolo en el zócalo de Linaje que le sea máspropicio para un correcto funcionamiento?

g Cristina.h


No existe riesgo de quemar módulo algu-no en tanto los zócalos a los que puedeconectarse cada uno de ellos siempre tie-nen voltaje igual o inferior.

� f �(2005) De todos los chips que utiliza

Princesa, ¿Qué módulo alberga a los chips demenor anchura?g Carolina.h

Cristina.

� ! o prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yi Elena.j

Letizia.

� f$�(2006) ¿Cuál es la mayor anchura de to-

dos los chips utilizados por Princesa?

g 4 bits.h

8 bits.i 16 bits.j

32 bits.

� f$�(2005) ¿En qué módulo su anchura coin-

cide con la de sus chips constituyentes?

g En Carolina.h

En Estefanía.i En Letizia.j

En ninguno de ellos, ya que todos entre-lazan en anchura los chips y disponen deal menos un par de ellos.

� k&�(2005) ¿Qué anchura de palabra de datos

presenta cada uno de los chip de Estefanía res-pecto a los de Elena?

g Aproximadamente un 10 % menos, yaque su módulo consta de 168 contactos,mientras que el de Elena cuenta con 184contactos.hLa misma, porque los dos módulos tienenidéntica capacidad en Mbytes (256) y an-chura (64 bits).i La mitad, porque Estefanía tiene el doblede chips que Elena, y en ambos casos, vantodos los chips entrelazados en anchurapara componer una salida de 64 bits.

jLa cuarta parte, porque Estefanía tiene eldoble de chips que Elena y además Elenaes DDR, con lo que sus chips desdoblanla anchura respecto a un diseño SDRAM.

� k5f(2005) ¿Cuál es el número mínimo de pa-

tillas de dirección utilizado por los chips dedatos del módulo de memoria Cristina consi-derando que éstos no se encuentran entrelaza-dos en longitud al nivel de sus filas?

g 12.h

13.i 14.j

15.

� k&k(2005) ¿Cuál es el número mínimo de pa-

tillas de dirección utilizado por los chips dedatos del módulo de memoria Letizia conside-rando su variante de 184 pines y que los chipsno se encuentran entrelazados en longitud alnivel de las filas de su matriz de celdas?

g 12.h

13.i 14.j

15.

� k&l(2005) ¿Qué capacidad máxima de me-

moria admite Asturias utilizando únicamentemódulos de memoria de Princesa?

g 1 Gbyte.h

2 Gbytes.i 4 Gbytes.j

8 Gbytes.

� k�m(2005) ¿Cuántos amplificadores de señal

posee cada chip de datos del módulo Estefa-nía?

g 8K filas x 4K columnas x 4 bits de datos.Total: 128M amplificadores.

h4K filas x 4K columnas x 4 bits de datos.Total: 64M amplificadores.

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ;Õ�ã�¸tª�±�²¬�Åb��Ê�Å ©�Å=��.�d��Ô½å7Å�¬9�v· ©��·�°µ«�ª�´��2©ÕÅ��^��·�´¢«�ªË©�Å�±�Å�� ù × Íi 4K filas x 4 bits de datos. Total: 16K am-

plificadores.j

4K columnas x 4 bits de datos. Total: 16Kamplificadores.

� k&n(2005) ¿En qué medida se incrementa

el número de amplificadores de señal de loschips de Estefanía si el diseño se entrelaza enlongitud al nivel de las filas de cada chip conun factor de entrelazado k = 4?

g Permanece invariable.h

Se multiplica por dos (porque es el loga-ritmo binario de k).i Se multiplica por cuatro (porque es el va-lor de k).

jSe multiplica por dieciséis (porque es elnúmero de chips).

� k&�(2005) ¿Cuáles son las dimensiones de

las matrices tridimensionales de celdas quedefinen al nivel lógico el espacio de datos delos chips pertenecientes al módulo Cristina?

g 8K filas x 4K columnas x 16 bits de datos.h

8K filas x 8K columnas x 16 bits de datos.i 8K filas x 4K columnas x 32 bits de datos.j

4K filas x 4K columnas x 32 bits de datos.

� k �(2005) ¿Coincide el producto del núme-

ro de filas por el número de columnas en loschips de Cristina respecto a los de Estefanía?

g No puede hacerlo, porque el tamaño decada módulo en Mbytes es diferente.

hNo puede hacerlo, porque el interfazde cada módulo es diferente: Uno esSDRAM y el otro es DDR.

i No puede hacerlo, porque la anchura depalabra es diferente en los chips de estosdos diseños.

jSí puede hacerlo, aunque en este caso sólocoincide el número de filas.

� k1�(2005) ¿A quiénes se parecen más los

chips de Estefanía? (toma como referencia laestructura 3D en que consideramos organiza-da su matriz de celdas de memoria, esto es,filas x columnas x anchura de palabra)g A los de Carolina.h

A los de Cristina.i A los de Elena.j

A los de Letizia.

� k1�(2006) ¿En qué valor coinciden los chips

de Elena y Letizia?g En sus dimensiones de fila y columna.h

En su capacidad: 32 Mbytes cada uno.i En su anchura: 16 bits cada uno.j

Tanto en capacidad como en anchura.

� l&�(2005) ¿Qué módulos de Princesa se en-

cuentran entrelazados internamente en longi-tud, descomponiendo la matriz de celdas envarios bloques siguiendo un esquema de or-den inferior?g Carolina.h


Todos ellos pueden estarlo, con objeto deoptimizar las peticiones a memoria co-rrespondientes a filas de dicha matrizcercanas en el espacio de direcciones.

� lÄf(2005) ¿Qué implementación entrelaza

en longitud los chips que conforman su mó-dulo?g Carolina.h

Estefanía.

� � � prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yi Letizia.j

Ninguna, ya que todas entrelazan en an-chura sus chips y disponen de al menosun par de ellos.

� l1k(2006) ¿Qué pareja disfruta de un ancho

de banda mayor?

g Carolina y Alberto en Asturias.h

Carolina y Alberto en Mónaco.i Cristina e Iñaki en Lugo.j

Cristina e Iñaki en Palma.

� l1l(2006) ¿Qué pareja disfruta de un ancho

de banda menor?g Carolina y Alberto en Asturias o Mónaco.h

Cristina e Iñaki en Lugo o Palma.i Las opciones Ù y × presentan el mismo an-

cho de banda, que no cambia por elegir laotra placa base de entre las dos candida-tas que cada opción presenta.

jLas opciones Ù y × presentan el mismo an-cho de banda siempre que en la opción Ùescojamos la placa base Mónaco; si elegi-mos Asturias, entonces el ancho de ban-da de la opción Ù es superior, y el menorancho de banda corresponde a la opción× .

� l;m(2006) ¿Qué pareja disfruta de mayor an-

cho de banda sobre Asturias?g Carolina y Alberto.h

Elena y Jaime.i Estefanía y Felipe.j

Letizia Ortiz y Jaime.

� l1n(2006) ¿Qué pareja disfruta de menor an-

cho de banda sobre Mónaco?

g Carolina y Alberto.h

Cristina e Iñaki.i Elena y Jaime.j

Estefanía y Felipe.

� l&�(2006) ¿Qué pareja obtiene mayor ancho

de banda de Letizia Ortiz dentro de la pla-ca base Asturias si consideramos equilibradoslos caudales de datos a uno y otro lado delpuente norte del juego de chips (bus de me-moria y bus local del procesador)?

g Alberto.h

Felipe.i Jaime.j

Los tres procesadores anteriores obtienenel mismo ancho de banda de Letizia Ortizsobre la placa base Asturias.

� l �(2006) ¿Qué pareja obtiene menor ancho

de banda de Letizia Ortiz dentro de la pla-ca base Asturias si consideramos equilibradoslos caudales de datos a uno y otro lado delpuente norte del juego de chips (bus de me-moria y bus local del procesador)?

g Alberto.h

Felipe.i Jaime.j

Los tres procesadores anteriores obtienenel mismo ancho de banda de Letizia Ortizsobre la placa base Asturias.

� l&�(2006) ¿Qué pareja obtiene menor ancho

de banda de Estefanía dentro de la placa baseMónaco si consideramos equilibrados los cau-dales a uno y otro lado del puente norte deljuego de chips (bus de memoria y bus local delprocesador)?

g Alberto.

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ;Õ�ã�¸tª�±�²¬�Åb��Ê�Å ©�Å=��.�d��Ô½å7Å�¬9�v· ©��·�°µ«�ª�´��2©ÕÅ��^��·�´¢«�ªË©�Å�±�Å�� ù < ùh

Felipe.i Jaime.j

Los tres procesadores anteriores obtienenel mismo ancho de banda de Estefanía so-bre la placa base Mónaco.

� l&�(2006) Si suponemos que cada memoria

se acompaña del mejor procesador y placa ba-se existentes, ¿Cuál de ellas desarrolla el ma-yor ancho de banda?

g Carolina Grimaldi.h

Cristina Grimaldi.i Letizia Ortiz.j

Letizia Borbón.

� m1�(2006) Si suponemos que cada memoria

se acompaña del mejor procesador y placa ba-se existentes, ¿Cuál de ellas desarrolla el me-nor ancho de banda?

g Carolina Grimaldi.h

Cristina Grimaldi.i Letizia Ortiz.j

Letizia Borbón.

� m½f(2006) Si suponemos que cada memoria

se acompaña del mejor procesador y placa ba-se existentes, ¿Cuál de ellas desarrolla el me-nor ancho de banda?g Cristina Grimaldi.h

Elena Marichalar.i Estefanía Urdangarín.j

Letizia Ortiz.

� m,k(2006) ¿Qué configuración maximiza el

ancho de banda en Asturias? (para la resolu-ción de ésta y las tres cuestiones siguientes,

debes suponer en cada caso que se acompa-ña del mejor procesador y memoria posibles,aún cuando ni siquiera estuviesen disponiblesen la gama comercial de Príncipe y Princesa)

g Simple canal de RDRAM de 16 bits.h

Doble canal de RDRAM de 16 bits.i Simple canal de RDRAM de 32 bits.j

Doble canal de RDRAM de 32 bits.

� m/l(2006) ¿Cuál es el ancho de banda máxi-

mo que puede proporcionar Asturias funcio-nando con su controlador RDRAM?g 3200 Mbytes/sg.h

4264 Mbytes/sg.i 6400 Mbytes/sg.j

8528 Mbytes/sg.

� m1m(2006) ¿Qué configuración maximiza el

ancho de banda en Asturias?g Simple canal de RDRAM de 32 bits.h

Doble canal de RDRAM de 32 bits.i Simple canal de memoria DDR.j

Doble canal de memoria DDR.

� m/n(2006) ¿Cuál es el ancho de banda máxi-

mo que puede proporcionar Asturias funcio-nando con su controlador DDR?g 3200 Mbytes/sg.h

6400 Mbytes/sg.i 12800 Mbytes/sg.j

25600 Mbytes/sg.

� m/�(2005) ¿Qué pareja tarda menos en llenar

una línea de caché?g Letizia Ortiz y Felipe en Asturias.

� � � prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yh

Elena y Jaime en Lugo.i Cristina e Iñaki en Palma.j

Carolina y Alberto en Mónaco.

� m �(2005) ¿Qué pareja tarda más en llenar

una línea de caché?

g Letizia Ortiz y Felipe en Asturias.h

Elena y Jaime en Lugo.i Cristina e Iñaki en Palma.j

Las tres por igual.

� m/�(2005) ¿Qué sistema soporta el mayor an-

cho de banda?

g Letizia Ortiz enviando a Felipe en Astu-rias.hCarolina enviando a Felipe en Asturias.

i Carolina enviando a Alberto en Asturias.j

Carolina enviando a Alberto en Mónaco.

� m/�(2005) ¿Qué placa base queda más lejos

del ancho de banda máximo que puede pro-porcionar en el bus de memoria?

g Asturias alojando a Letizia Ortiz y Felipe.h

Lugo alojando a Elena y Jaime.i Palma alojando a Cristina e Iñaki.j

Mónaco alojando a Carolina y Alberto.

� n&�(2005) Alguno de los sistemas descritos

tiene un segundo canal que no puede aprove-char, mientras que otro(s) no tiene(n) este se-gundo canal, que aprovecharían íntegramenteen caso de disponer de él. ¿Cuáles?

g Letizia Ortiz y Felipe en Asturias no loaprovechan. Elena y Jaime en Lugo po-drían aprovecharlo.

hLetizia Ortiz y Felipe en Asturias no loaprovechan. Tanto Elena y Jaime en Lugocomo Cristina e Iñaki en Palma podríanaprovecharlo.

i Carolina y Alberto en Mónaco no lo apro-vechan. Elena y Jaime en Lugo podríanaprovecharlo.

jCarolina y Alberto en Mónaco no lo apro-vechan. Tanto Elena y Jaime en Lugo co-mo Cristina e Iñaki en Palma podríanaprovecharlo.

� n5f(2005) Si todas las placas base dispu-

sieran de tres canales de memoria principal.¿Quién sacaría un mayor partido de ellos?

g Letizia Ortiz en Asturias.h

Elena en Lugo.i Cristina en Palma.j

Carolina en Mónaco.

� n&k(2005) ¿Qué tal se encuentra Cristina tra-

bajando en Mónaco?

g Mal. Si no desactivamos las líneas de pa-ridad/ECC de Cristina, no hay forma deque funcione.

hBien, pero hay que colocar dos módulosde Cristina, ya que en Mónaco hay dosbancos.i Bien, pero hay que situar dos módulos deCristina, ya que Mónaco dispone de unaarquitectura de doble canal.

jPerfectamente, si junto a la opción ante-rior trato de bajar la frecuencia de Cris-tina hasta 2x133 MHz para reducir su la-tencia CAS (CL) de 2.5 ciclos a 2 ciclos yconsigo que el sistema funcione.

� n&l(2005) ¿A quién preferirías para vivir en

Asturias, a Carolina o a Letizia? (considera elancho de banda como referente)

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ;Õ�ã�¸tª�±�²¬�Åb��Ê�Å ©�Å=��.�d��Ô½å7Å�¬9�v· ©��·�°µ«�ª�´��2©ÕÅ��^��·�´¢«�ªË©�Å�±�Å�� ù < �g A Carolina con linaje Grimaldi, porque se

sincroniza perfectamente con la frecuen-cia de Asturias y eso la convierte en ga-nadora siempre.

hA Letizia con linaje Ortiz, porque aunquedebe reducir un poco su velocidad paraadaptarse a Asturias, presenta un anchode banda superior.

i A Letizia con linaje Borbón, ya que enton-ces duplicaría su anchura hasta los 32 bitsrespecto al linaje Ortiz y presentaría unancho de banda superior en Asturias tan-to si ambas se conectan individualmen-te como si lo hacen por pares llenando eldoble canal.jTanto Carolina Grimaldi como LetiziaBorbón tendrían el mismo ancho de ban-da situadas por pares sobre un mismobanco de Asturias. En ese caso, prefieroa Carolina, porque sus latencias de fila ycolumna representan una espera inferiora la de Letizia.

� n�m(2005) Cristina tiene mejor memoria que

Elena, sin embargo, ¿Qué ocurre si adaptamosla frecuencia de ambas para sincronizarlas conMónaco en una configuración de doble canalcon dos módulos de Cristina en el banco 0 bajolinaje Grimaldi y otros dos módulos de Elenaen el banco 1 bajo linaje Marichalar?

g El sistema no funciona porque los bancostienen diferente capacidad.

hEl banco 0 es más lento al tener mayor ca-pacidad; ya se sabe que en microelectró-nica, cuanto más grande, más lento.

i El banco 0 es más lento porque la placabase tiene que realizar las comprobacio-nes de corrección de errores requeridaspor Cristina, que son más lentas que laverificación de paridad de Elena.

jEL banco 0 es más lento porque su laten-cia CAS es de 2.5 ciclos, mientras que ladel banco 1 es de sólo 2 ciclos.

� n&n(2006) En el mismo contexto de la cues-

tión anterior

g El banco 0 es más rápido porque sólo tie-ne que sincronizar cuatro chips en cadamódulo, mientras que el banco 1 tieneque sincronizar ocho.

hEl banco 0 es más rápido, porque a la ra-zón anterior se suma que la especifica-ción de sus módulos es de frecuencia su-perior.

i Los dos bancos presentan idéntico an-cho de banda, aunque no son iguales sustiempos de respuesta.

jLos dos bancos presentan idéntico tiempode respuesta, aunque no son iguales susanchos de banda.

� n1�(2006) En el mismo contexto de la cues-

tión anterior, ¿Cuál es la frecuencia común aque trabajan los dos bancos y el controladorde memoria principal?

g 2x133 MHz.h

2x166 MHz.i 2x266 MHz.j

2x333 MHz.

� n �(2006) En el mismo contexto de la cues-

tión anterior, dado que le hemos bajado la fre-cuencia a Cristina respecto a su valor de la Ta-bla 8.2 para sincronizarlo con Elena, ¿Existe al-guna medida compensatoria a emprender pa-ra lograr que no tenga peor rendimiento queElena sobre Mónaco?

g No, es el precio a pagar por elegir módu-los diferentes para montar los bancos dememoria de una misma placa base.

hSí. Se puede intentar reconfigurar el mó-dulo bajando la latencia CAS de 2.5 a 2,dado que la frecuencia de trabajo es infe-rior a la nominal.

� ��! prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yi Cristina no tiene peor rendimiento que

Elena sobre Mónaco, sino mejor.jCristina no tiene peor rendimiento queElena sobre Mónaco, sino el mismo, aun-que en realidad es un módulo mejor.

� n1�(2005) Elena con linaje Marichalar traba-

ja en Lugo forzada a una velocidad de 2x166MHz, aunque para ello hemos tenido que re-programar su latencia CAS (CL). Por lo tanto,respecto a la configuración que se adjunta enla tabla 8.2,g Elena tiene un CL más

h g@ød� , y sacará una÷ý��%! ventaja porcentual en el tiempode respuesta de una línea de caché cuan-to mayor sea ésta.hElena tiene un CL más

h g@ød� , y sacará una÷¤g9#"�"! ventaja porcentual en el tiempode respuesta de una línea de caché cuan-to mayor sea ésta.i Elena tiene un CL más g ñKó � , y sacará una÷ý��%! ventaja porcentual en el tiempode respuesta de una línea de caché cuan-to mayor sea ésta.jElena tiene un CL más g ñKó � , y sacará una÷¤g9#"�"! ventaja porcentual en el tiempode respuesta de una línea de caché cuan-to mayor sea ésta.

� n1�(2006) Llenamos todos los bancos de As-

turias con dos módulos gemelos en cada unopara aprovechar el máximo ancho de bandacon su arquitectura de doble canal, progra-mando cada banco con las siguientes latencias:Banco 0: Módulos Carolina con RAS to CASDelay (RCD) de 2, y CAS Latency (CL) de 2.5.Banco 1: Carolina con ¼�ù_úïÏ(+-¿{ù_û¤Ï=+-ü|' .Banco 2: Carolina con ¼�ù_úïÏ=<V¿{ù_û¤Ï=+-ü|' .Banco 3: Carolina con ¼�ù_úïÏ=<V¿{ù_û¤Ï=+-ü|' .Banco 4: Letizia con ¼�ù_úïÏBý�¿{ù_û-ÏBý .Banco 5: Letizia con ¼�ù_úïÏBý�¿{ù_û-Ïÿþp½ .Banco 6: Letizia con ¼�ù_úïÏÿþp½V¿{ù_û¤Ï=ý .Banco 7: Letizia con ¼�ù_úïÏÿþp½V¿{ù_û¤Ï�þ\½ .¿Qué ocurre?g El sistema se bloquea con toda seguridad.

hTodo el sistema de DDR se sincroniza a¼_ù_ú Ï < y ù_ûçÏ +-ü ' , todo el sistemade RDRAM se sincroniza a ¼�ù_úçÏ þp½ yù_û-Ï#þp½ , y funcionan los ocho bancos.

i Todo el sistema de DDR se sincroniza a¼_ù_ú Ï < y ù_ûçÏ +-ü ' , todo el sistemade RDRAM se sincroniza a ¼�ù_úçÏ þp½ yù_ûaÏ þp½ , pero sólo funcionan los cuatrobancos Carolina o Letizia, cosa que que-dará determinada al arrancar el PC segúnhaya autodetectado la presencia de mó-dulos DDR o RDRAM la placa base (ose haya configurado explícitamente des-de el firmware).

jCada banco funciona respetando las la-tencias RCD y CL a que ha sido progra-mado, aunque sólo funcionarán los mó-dulos Carolina o Letizia de forma ex-cluyente según el PC arranque operan-do con el controlador de memoria DDRo RDRAM, respectivamente.

� �;�(2006) Reconfiguramos el sistema ante-

rior de acuerdo a los siguientes parámetros:Banco 0: Carolina con ¼�ù_úïÏ=+V¿{ù_û¤Ï=+ .Banco 1: Carolina con ¼�ù_úïÏ=+V¿{ù_û¤Ï=+Vü ' .Banco 2: Carolina con ¼�ù_úïÏ¾<�¿{ù_û¤Ï=+ .Banco 3: Carolina con ¼�ù_úïÏ¾<�¿{ù_û¤Ï=+Vü ' .Banco 4: Letizia con ¼�ù_úIÏ=ýV¿kù_û¤Ï¾ý .Banco 5: Letizia con ¼�ù_úIÏ=ýV¿kù_û¤Ï#þp½ .Banco 6: Letizia con ¼�ù_úIÏ�þ\½�¿{ù_û¤ÏBý .Banco 7: Letizia con ¼�ù_úIÏ�þ\½�¿{ù_û¤Ïÿþp½ .¿Qué banco presenta riesgo de no funcionarcon Asturias trabajando a su máxima frecuen-cia?

g El banco 0.

hLos bancos 0 y 2.

i Todos los bancos de Carolina y algunosde Letizia.

jTodos los bancos que presentan un CL di-ferente del que refleja la especificación dePrincesa.

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ;Õ�ã�¸tª�±�²¬�Åb��Ê�Å ©�Å=��.�d��Ô½å7Å�¬9�v· ©��·�°µ«�ª�´��2©ÕÅ��^��·�´¢«�ªË©�Å�±�Å�� ù <�<� �5f

(2006) Utilizamos ahora� ö�Ó$� a la mitad

de su frecuencia (333 MHz) para configurar unnuevo esquema de memoria respetando siem-pre las latencias RCD y CL indicadas en la ta-bla 8.2, y tratando de aprovechar al máximosus frecuencias, colocamos tres módulos Ð !�Ñ � Òó Ñs��g sobre zócalos Grimaldi en su placa base.¿Qué falta para que la configuración sea ópti-ma, esto es, se equilibre el ancho de banda quepueden desarrollar el controlador de memoriade Lugo por un lado y los módulos de memo-ria Cristina por el otro?

g Nada, así obtenemos ya una configura-ción óptima.hHay que rebajar la frecuencia del contro-lador de memoria otro 50 %, hasta los 166MHz.i Hay que dotar a la placa base de un doblecanal de memoria donde los zócalos Gri-maldi funcionen sincronizados por pares.jPuede llevarse a bajo cualquiera de lasdos acciones descritas en las opciones ×y Ø , aunque no ambas simultáneamente.

� �&k(2006) Utilizamos ahora ��"��g.i�� a su

frecuencia nominal de 533 MHz para configu-rar un nuevo esquema de memoria respetan-do siempre las latencias RCD y CL indicadasen la tabla 8.2, y tratando de aprovechar al má-ximo sus frecuencias, colocamos tres módu-los �©�dó �� g¸��ég sobre zócalos Urdangarín en suplaca base. ¿Qué falta para que la configura-ción sea óptima, esto es, se equilibre el anchode banda que pueden desarrollar el controla-dor de memoria de Mónaco por un lado y losmódulos de memoria Estefanía por el otro?

g Nada, así obtenemos ya una configura-ción óptima.hHay que rebajar la frecuencia del contro-lador de memoria un 50 %, hasta los 266MHz.i Hay que deshabilitar el doble canal dememoria, para que cada banco de Móna-co dialogue con un único zócalo Urdan-garín.

jPuede llevarse a bajo cualquiera de lasdos acciones descritas en las opciones ×y Ø , aunque no ambas simultáneamente.

� �1l(2006) Utilizamos ahora Mónaco para

configurar un nuevo esquema de memoriarespetando siempre las latencias RCD y CL in-dicadas en la tabla 8.2, y tratando de aprove-char al máximo sus frecuencias, colocamos losmódulos sobre los bancos y zócalos que se ad-juntan:Banco 0: Carolina Grimaldi.Banco 1: Cristina Grimaldi.Banco 2: Elena Marichalar.¿Cómo trabaja este sistema en lo que concier-ne a la frecuencia?

g El banco 0 a 2x200, el banco 1 a 2x166 yel banco 2 a 2x133 MHz, esto es, apuran-do la máxima frecuencia que soporta ca-da módulo.hEl banco 0 a 2x166, el banco 1 a 2x166 yel banco 2 a 2x133 MHz, ya que este úl-timo no aguanta la frecuencia de trabajode 2x166 MHz, pero que sí tolera Mónacopara los otros dos bancos.

i Los tres bancos a 2x133 MHz, ya que es lamáxima frecuencia común en la que pue-den trabajar todos los bancos cumplien-do sus especificaciones, y además coinci-de con la máxima frecuencia de trabajode Mónaco al disponer de doble canal entodos sus bancos.jLos tres bancos a 2x200 MHz, que es lamáxima frecuencia de trabajo para todoslos módulos, pero aún inferior a la tolera-da por el controlador de memoria de Mó-naco.

� �;m(2006) ¿Cómo trabaja el sistema anterior

respecto a las latencias RCD y CL?

g Todos los módulos trabajan con ¼�ù_úIÏ=+y ù_û Ï + , ya que es el valor mínimo detodos los que aparecen en las especifica-ciones de Princesa.

� � = prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yh

Todos los módulos trabajan con ¼�ù_úIÏ(+y ù_û-Ï¾+Vü ' , ya que es el valor máximo detodos los que aparecen en las especifica-ciones de Princesa.

i Todos los módulos trabajan a las latenciasque tenga programado el controlador dememoria de Lugo, que puede ser el in-dicado en la opción Ù o en la opción × ,siendo este último mucho más adecuadopara que el sistema sea estable.

jTodos los módulos de memoria trabajan ala latencia ¼�ù_ú Ïÿ+ , mientras que Caro-lina y Cristina lo hacen con ù_ûïÏ +Vü ' yElena lo hace con ù_û-Ï=+ .

� �1n(2006) Sobre el esquema anterior, ¿Qué

acción acometerías para tratar de ganar algode rendimiento?

g Subir la latencia RCD de 2 a 3 en todos losmódulos para ver si pueden sincronizar-se a frecuencias más elevadas.hSubir la latencia CAS (CL) de Elena de 2a 2.5 para ver si puede alcanzar los 2x166MHz y sincronizarse así con el resto demódulos y la placa base a dicha frecuen-cia común.

i Bajar la latencia CAS (CL) de Carolina yCristina de 2.5 a 2 para tratar de ganarmedio ciclo de retardo en el acceso a co-lumnas, puesto que las estamos utilizan-do a frecuencias inferiores a las nomina-les.jCualquiera de las dos respuestas anterio-res es correcta, ya que su finalidad es si-milar y en ambos casos se unifica el valorde RCD y CL para los tres bancos de me-moria.

� �1�(2006) ¿Es necesario colocar dos módu-

los de Carolina sobre Palma para aprovecharel máximo ancho de banda de esta última?

g No, porque no disponemos de una arqui-tectura de doble canal en Palma.

hSí, porque con un solo módulo de Ca-rolina sólo podemos alcanzar 3.2 Gby-tes/sg., y Palma desarrolla 5.3 Gby-tes/sg.i Sí, gracias a que disponemos de dos ban-cos.jLas dos respuestas anteriores son correc-tas.

� � �(2005) ¿Cuántos ciclos de reloj de un mó-

dulo de memoria Carolina, Cristina o Elena sepierden cuando subimos su latencia RCD de 2a 3?g Uno por cada salida de datos por el bus.h

Uno por cada petición cursada para llenaruna línea de caché del procesador.i Uno por cada petición de línea de cachédel procesador, siempre que dicha líneano se encuentre en la misma fila de cel-das que la petición anterior.jUno por cada petición de línea de cachédel procesador, siempre que dicha líneano se encuentre en la misma fila de cel-das que la petición anterior ni se hayaprecargado con antelación ni se encuen-tre en otra fila de celdas entrelazada enlongitud con la fila que actuó en la últi-ma petición.

� �&�(2006) ¿Cuántos ciclos de la señal de reloj

del módulo Carolina se pierden cuando acce-demos a ella por primera vez (esto es, en frío)bajo una temporización ¼_ù_ú Ï�< en lugarde ¼�ù_ú ÏÎ+ , que es el valor especificado porPrincesa?g Ninguno, porque ese banco se bloquea.h

Medio ciclo, ya que se trata de una me-moria DDR.i Un ciclo, ya que el reloj del módulo nocontempla el multiplicador 2x, sino queéste se consigue desfasando medio ciclootra señal de reloj de idéntica frecuencia.jDos ciclos, ya que responden dos subma-trices de celdas dentro de cada chip DDR.

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ;Õ�ã�¸tª�±�²¬�Åb��Ê�Å ©�Å=��.�d��Ô½å7Å�¬9�v· ©��·�°µ«�ª�´��2©ÕÅ��^��·�´¢«�ªË©�Å�±�Å�� ù < Ì� �&�

(2006) ¿Qué tiempo se pierde cuando ac-cedemos por primera vez a un módulo de Ca-rolina programado para ¼�ù_úÁÏ < a su má-xima frecuencia respecto a una programaciónóptima según los valores especificados porPrincesa?g 1.25 ns. (medio ciclo de 2x200 MHz).h

2.5 ns. (un ciclo de 2x200 MHz).i 2.5 ns. (medio ciclo de 200 MHz).j

5 ns. (un ciclo de 200 MHz).

�1� �(2005) ¿Cuántos ciclos del bus de memo-

ria se pierden cuando sustituimos dos módu-los de memoria Elena por otros dos de Estefa-nía en Mónaco sobre procesador Jaime? (con-sidera la longitud óptima de la ráfaga de sa-lida de datos para llenar la línea de caché delprocesador y una respuesta en frío de los chipsde memoria)g Uno.h

Dos.i Cuatro.j

Ocho.

�1� f(2005) ¿Cuántos ciclos de reloj de un mó-

dulo de memoria Elena se pierden cuando su-bimos su latencia CAS (CL) de 2 a 3?g Uno por cada petición cursada a memoria

principal para llenar una línea de cachédel procesador.hUno por cada petición de línea de caché,siempre que dicha línea no se encuentreen la misma fila de celdas que la peti-ción anterior ni se haya precargado conantelación ni se encuentre en otra fila deceldas entrelazada en longitud con la filaque actuó en la última petición.i Ninguna de las dos respuestas anterioreses correcta, ya que el número de ciclosperdidos corresponde a la longitud de laráfaga de salida de datos, que a su vez esfunción del tamaño de línea de caché.

jLa respuesta anterior es correcta, aunquedebe ser matizada porque el número deciclos perdidos es la mitad de la longitudde la ráfaga, al tratarse de un módulo dememoria DDR.

�&� k(2005) El controlador de memoria de Lu-

go ha sido programado para ù_û Ï +Vü ' , y so-bre su placa base situamos un módulo de me-moria Elena, que ante nuestra sorpresa resultafuncionar con plenas garantías tras la fase deautoconfiguración del PC. ¿Qué parámetros sehan modificado en esta fase para que acontez-ca tal logro?

g Lugo ha relajado su frecuencia desde 666MHz hasta 266 MHz para adaptarse aElena.hElena ha relajado su CL desde 2 hasta 2.5ciclos para adaptarse a Lugo.

i Son necesarias las dos condiciones ante-riores.jEs necesaria tan sólo alguna de las doscondiciones anteriores, aunque si se con-cede la que se indica en la opción Ù resul-ta un sistema más estable que si se conce-de la indicada en la opción × .

�&� l(2005) ¿Cómo tratarías de mitigar las de-

ficiencias del esquema anterior?

g Incorporaría un segundo módulo de me-moria gemelo a Elena en uno de los zóca-los vacíos de Lugo.

hProbaría Elena a frecuencias superiores a266 MHz, ya que si a esa frecuencia elfabricante asegura que trabaja correcta-mente para ù_û-Ï=+ , existen fundadas op-ciones de que pueda hacerlo a mayor fre-cuencia para ù_û-Ï=+-ü|' .

i Acometería las dos acciones anteriores.j

El sistema no funciona, por lo que cam-biaría la placa base Lugo por Mónaco,donde ahora sí es fundamental colocarese segundo módulo de memoria.

� � o prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�y�&� m

(2006) ¿Qué fila(s) de valor(es) de la tablade especificaciones de los módulos de Prin-cesa necesitamos conocer para otorgar a cadauno de ellos su especificación PC-XXXX (estoes, el número que sigue al etiquetado PC- secompone de 4 dígitos)?g Interfaz.h

Frecuencia.i Interfaz y frecuencia.j

Frecuencia y latencias RCD y CL.

�&� n(2006) ¿Qué especificación se asignaría a

los módulos Estefanía?g PC-100.h

PC-133.i PC-166.j

Ninguna de las tres respuestas anterioreses correcta.

�&� �(2006) ¿Qué especificación se asignaría a

los módulos Estefanía?g PC-1064.h

PC-2128.i PC-1600.j

PC-2560.

�&�1�(2006) ¿Qué especificación se asignaría a

los módulos Elena?g PC-1064.h

PC-2128.i PC-1600.j

PC-2560.

�&� �(2006) ¿Es necesario conocer la frecuen-

cia nominal de cada módulo de memoria dePrincesa para otorgar a cada uno de ellos suespecificación X-Y-Z timing?

g No.

hSí

i Sí, y además el parámetro CL

jSí, y además los parámetros CL y RCD.

�&� �(2006) ¿Qué fila(s) de valor(es) de la tabla

de especificaciones de los módulos de Prin-cesa necesitamos conocer para otorgar a cadauno de ellos su especificación X-Y-Z timing?

g Latencia entre RAS y CAS (RCD).

hLatencia CAS (CL).

i RCD y CL.

jRCD, CL y alguna más.

� �;�(2006) Asumiendo que el módulo de me-

moria Estefanía presenta un retardo para laprecarga de otra fila entrelazada de 3 ciclos,¿Cuál es su especificación X-Y-Z timing?

g 2-3-3 timing.

h3-2-3 timing.

i 3-3-2 timing.

j3-3-3 timing.

� �5f(2006) ¿Cuál de las siguientes especifica-

ciones podemos estar seguros de que NO secorresponde con el módulo Cristina?

g 2.5-2-2 timing.

h2.5-2-2.5 timing.

i 2.5-2-3 timing.

j2-2.5-2 timing.

"*·�¬��²©�ÆV±½Å�¬��· ©,ÆV¸�³�Ê|®¬vÅ;Õ�ã�¸tª�±�²¬�Åb��Ê�Å ©�Å=��.�d��Ô½å7Å�¬9�v· ©��·�°µ«�ª�´��2©ÕÅ��^��·�´¢«�ªË©�Å�±�Å�� ù < ÍEn 2006, Príncipe ha ampliado su catálogo co-mercial con Shrek, un procesador clónico delmodelo K8 3800+ con código de referencia SanDiego de AMD. Dispone de doble controladorde memoria DDR integrado, frecuencia nomi-nal de 12x200 MHz (2.4 GHz), y la siguienteserie de divisores de frecuencia a la entradadel doble controlador DDR: 0.5, 0.6, 0.66, 0.7,0.75, 0.83, 0.9, 1, 1.16 y 1.25.En base a esta nueva información, se pide res-ponder a las siguientes cuestiones:� �&k

(2006) ¿Cuál es el máximo ancho de ban-da que admite Shrek en sus diálogos con me-moria?g 2128 Mbytes/sg. por cada canal.h

2656 Mbytes/sg. entre los dos canales.i 3200 Mbytes/sg. entre los dos canales.j

3840 Mbytes/sg. por cada canal.

� �&l(2006) Dadas la frecuencia, multiplicador

y divisores del procesador anterior para su do-ble canal DDR integrado, Shrek NO aprovechaal máximo el ancho de banda desarrollado porlos módulos de memoriag Carolina.h

Cristina.i Elena.j

Ninguna de las respuestas anteriores escorrecta. Shrek puede aprovechar todo elancho de banda desarrollado por cual-quiera de estos tres módulos de memo-ria, a condición de que no se mezclen. Porejemplo, montaremos dos o cuatro mó-dulos Carolina en un PC y dos o cuatroCristina en otro PC, pero nunca dos mó-dulos Carolina y otros dos módulos Cris-tina dentro de un mismo PC con Shrek.

� ��m(2006) Príncipe encarga a Kingdom Tech-

nology la construcción de una nueva placa ba-se para Shrek, Far-Away, dotada de dos ban-cos y cuatro zócalos DIMM184. Todos los ele-mentos pertenecientes al banco 0 se pintan de

color malva, y todos los elementos del banco 1de color verde. Los días pares de la primave-ra, Shrek decide dialogar únicamente con dosmódulos Carolina, y los días impares, exclusi-vamente con dos módulos Elena, para lo cualse llenan los cuatro zócalos de Far-Away, si-tuando en dos de ellos a Carolina y en otrosdos a Elena. ¿De qué color se visten las prince-sas en Far-Away?

g Las dos Carolinas de malva y las dos Ele-nas de verde.hLas dos Carolinas de verde y las dos Ele-nas de malva.

i Las dos normas de etiqueta anteriores sonigualmente válidas, siempre que según eldía Shrek sepa configurarse de su mejorforma posible para ellas.

jShrek sólo dialogará correctamente si lasdos Carolinas presentan diferente coloren Far-Away y las dos Elenas también.

� �1n(2006) Amanece en Far-Away un hermo-

so 27 de Abril. Es tiempo para que Shrek de-dique todo el día a sus dos Elenas. Su traje degala dispone del siguiente divisor para su do-ble controlador DDR

g 0.5.h

0.66.

i 0.75.j

0.83.

� �1�(2006) Con el cambio a la estación es-

tival, Carolina y Elena abandonan Far-Away,instalándose en su lugar Fiona por partida do-ble. Configura a Fiona a tu gusto como parejaideal de Shrek que maximice su rendimiento(y deja volar tu imaginación, que estamos enFar-Away y no deberían condicionarte aque-llas otras princesas que hayas podido ver enel mundo real).

g Fiona es una DDR de 2x233 MHz.

�|=�� prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yh

Fiona es una DDR de 2x240 MHz.i Fiona es una DDR de 2x250 MHz.j

Fiona puede ser aún más veloz que todaslas anteriores, y todavía puedo configu-rarle un Shrek a su mismo ancho de ban-da dentro de Far-Away.

� � �(2006) En la noche de San Juan, Far-

Away organiza el baile de recepción a esadeslumbrante Fiona que tú mismo acabas decrear. Te toca elegir la pócima Felices-para-siempre que consiga que Shrek baile a su mis-ma frecuencia.g Se trata de su divisor 1.h

Se trata de su divisor 1.16.i Se trata de su divisor 1.25.j

No existe la pócima Felices-para-siemprepara Shrek en Far-Away.

� �1�(2006) Años más tarde, Fiona (por par-

tida doble) y Shrek se trasladan a una nue-va placa base, Far-Far-Away, también con do-ble canal, pero cuya frecuencia asciende has-ta los 240 MHz. Fiona no cambia; Shrek ajustasu multiplicador a 10x para preservar su fre-cuencia original de 2.4 GHz. ¿Existe la pócimaFelices-para-siempre en Far-Far-Away?

g No.h

Sí, y es la misma que en Far-Away.i Sí, pero se trata de un divisor más alto que

en Far-Away.j

Sí, pero se trata de un divisor más bajoque en Far-Away.

� �1�(2006) Si no pudieses cambiar el divi-

sor de Shrek en Far-Far-Away (el que traía deFar-Away), ¿Sustituirías a Fiona (por partidadoble) en Far-Far-Away por otra memoria dePrincesa que pudiera proporcionarle exacta-mente el máximo ancho de banda que admiteShrek?

g No.h

Sí, por Carolina.i Sí, por Cristina.j

Sí, por Elena.

Para finalizar, se pide establecer una corres-pondencia entre nuestros mundos imagina-rios y el mercado real del PC, asignando a ca-da una de nuestras memorias una etiqueta co-mercial que la ubique dentro del legado gene-racional del PC en el que vivieron su mayor es-plendor. Para ello, olvida los modelos de placabase que adjuntamos en la Tabla 8.5 y trata decaracterizar el marco temporal estelar para ca-da tipo de memoria de Princesa.� �;�

(2006) El principado de Asturias esceni-ficado por Letizia vive su apogeo en

g La séptima generación en AMD.h

El inicio de la séptima generación en Intel.i La madurez de la séptima generación en

Intel.jLa octava generación en AMD.

� �5f(2006) El principado de Mónaco perso-

nalizado en Estefanía alcanza su máximo es-plendor en

g El final de la sexta generación en Intel.h

La séptima generación en AMD.i El inicio de la séptima generación en Intel.j

La madurez de la séptima generación enIntel.

� �&k(2006) Estefanía no tuvo la oportunidad

de ubicarse sobre placas de doble canal, perode haberse comercializado este producto, hu-biera tenido una excelente salida comercial en

g La séptima generación en AMD.

9/´²©�ãÄª�Êt©�Å�¶È´®¬v«.©ÕÅ1¯�©�«.©�·�±�²©�Å�ª�¬v«^©�«.Ê�«�ª ´®± ³�¬:¬�· ³�´µ«�±� ù & ùh


Intel.jLa octava generación en AMD.

� �&l(2006) La monarquía española, represen-

tada por Cristina y Elena, vive sus mejoresmomentos eng La séptima generación en AMD.h


Intel.

jLa octava generación en AMD.

� �;m(2006) El mundo virtual de Far-Away es-

cenificado en Fiona tiene cabida en

g La séptima generación en AMD.

hEl inicio de la séptima generación en Intel.

i La madurez de la séptima generación enIntel.jLa octava generación en AMD.

ÚïHKS�ä W_]eS:J$L;HKMZdeS:JÛ¦)S`dVSVOcPTUKS:JÛW5MZd�S�db]bdVW_HKPVQTM M)OcQXH dePTU

� �&n(2005) Uno

g Latencia CAS (CL) en los diseños SDRAMde frecuencia más elevada.hFactor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y canalúnico frente al bus local del Pentium 4Northwood.i Factor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y ca-nal dual frente al bus local del Pentium4 Northwood.jFactor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y canaldual frente al bus local de 4x266 MHz delPentium 4 Extreme Edition.

� �&�(2005) Dos

g Factor de pérdida de ancho de banda dela memoria SDRAM PC-133 frente al buslocal del procesador K7 Thunderbird.hFactor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y canalúnico frente al bus local del Pentium 4Northwood.

i Factor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y canaldual frente al bus local de 4x266 MHz delPentium 4 Extreme Edition.jLas tres respuestas anteriores.

� � �(2005) Tres

g Latencia CAS (CL) en los diseños SDRAMde frecuencia más elevada.hFactor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y canalúnico frente al bus local del Pentium 4Northwood.i Factor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y ca-nal dual frente al bus local del Pentium4 Northwood.jFactor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y canaldual frente al bus local de 4x533 MHz delPentium 4 Extreme Edition.

� �1�(2005) Cuatro

�|=�� prqtsvu w�xty z [ { | �� zt¡ � qVs|¡ �µ� � � svq�yg Factor de pérdida de ancho de banda de

la memoria SDRAM PC-133 frente al buslocal del procesador K7 Thunderbird.hFactor de pérdida de ancho de banda dela memoria SDRAM PC-133 frente al buslocal del Pentium 4 Northwood.i Factor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y canalúnico frente al bus local del Pentium 4Northwood.jFactor de pérdida de ancho de banda dela memoria DDR de 2x133 MHz y canaldual frente al bus local de 4x266 MHz delPentium 4 Extreme Edition.

� �1�(2005) Cinco.

g Chips que puede tener un móduloSDRAM con paridad y no puede tener unmódulo SDRAM sin paridad ni ECC.hMódulos que puede tener un banco dememoria EDO y no puede tener un bancode memoria que no sea EDO.i Bancos que puede tener la memoriaSDRAM Registered y no puede tener lamemoria SDRAM que no sea Registered.jFactor de entrelazado que puede tener lamemoria SDRAM al mezclarse con me-moria DDR dentro de un mismo banco.

�;�1�(2005) Seis.

g Nanosegundos de tiempo de ciclo de unamemoria SDRAM de 133 MHz.hNanosegundos de tiempo de respuesta deuna memoria SDRAM de 133 MHz.i Nanosegundos de tiempo de ciclo de unamemoria SDRAM de 166 MHz.jNanosegundos de tiempo de respuesta deuna memoria SDRAM de 166 MHz.

�;�½f(2005) Siete.

g Voltios de alimentación para la mayo-ría de memorias DDR e incluso algunaRDRAM.

hAncho de banda en Mbytes/sg. de la me-moria RDRAM de 16 bits y 2x400 MHz.i Contactos de los primeros módulos dememoria en formato DIMM.jNúmero de bits dedicados a la correcciónde errores en un módulo SIMM de 72contactos dotado de ECC con esquemaSEC-DED.

�;�1k(2005) Ocho.

g Número de módulos SIMM de 30 contac-tos que conforman un banco de memoriadel procesador Intel 80486.hNúmero de módulos SIMM de 72 contac-tos que conforman un banco de memoriadel procesador Pentium de Intel.i Número de módulos RIMM de 184 con-tactos que conforman un banco de me-moria del procesador Pentium 4 de Intel.jAnchura de la palabra direccionable amemoria (en número de bits) en los tresprocesadores anteriores.

�;�1l(2005) Nueve.

g Ciclos de latencia entre RAS y CAS deuna memoria RDRAM 2x400 MHz.hCiclos de latencia entre RAS y CAS deuna memoria RDRAM 2x533 MHz.i Ciclos de latencia CAS de una memoriaRDRAM 2x533 MHz.jLas tres respuestas anteriores.

�;�;m(2005) Diez.

g Máximo tiempo de respuesta de la memo-ria SDRAM PC-100 en nanosegundos.hMáximo tiempo de acceso a fila de la me-moria SDRAM PC-100 en nanosegundos.i Máximo tiempo de acceso a columna dela SDRAM PC-100 en nanosegundos.jMáximo tiempo de ciclo de la memoriaSDRAM PC-100 en nanosegundos.

Capıtulo 9Ý ª B :ð>U® ©*® ©ï;

áòM¥dVJ*L;HKL&]VW@HK¨ZdÁH�d_LNSVOÉdeP

�&�1n(2006) Una celda básica de memoria ca-

ché o estática contiene

g Un transistor.

hDos transistores.

i Entre 4 y 6 transistores.

jMás de 10 transistores.

�&�1�(2006) El directorio caché que forma par-

te del controlador de memoria caché se cons-truye con

g Una memoria estática.

hUna memoria dinámica.

i Una memoria asociativa.

jUna memoria magnética.

�&� �(2001) Los condensadores son un mejor

componente para las celdas de memoria prin-cipal y los transistores para las celdas de me-moria caché porque

g La memoria principal requiere de gran-des cantidades de memoria y la tecnolo-gía basada en condensadores permite fa-bricar un mayor número de celdas a unprecio más asequible.

hLa memoria caché requiere de una granvelocidad y los transistores son más rápi-dos.i Las dos respuestas anteriores son correc-tas.jTanto el enunciado de la pregunta co-mo sus respuestas son incorrectas. Loscondensadores forman parte de la caché,mientras que los transistores componenla memoria principal.

�;�,�(2001) Una memoria caché de 2 Mbytes

incorpora, aproximadamente, el siguiente nú-mero de transistores:g Un millón.h

Diez millones.i Cien millones.j

Mil millones.

Ä�Æ'Ê

�|= ! prqtsvu w�xty z Í�{ | �� z�¡ � q½��qv�\� ~

Ü¤S`dVQXH Y\HKS�d_LNM

�;�,�(2001) Para aprovechar al máximo la ve-

locidad de una memoria caché, es convenienteque vaya en consonancia cong Su tiempo de ciclo.h

La frecuencia del bus que la liga al proce-sador (en caso de existir dicho bus).i El tiempo de ciclo de la memoria princi-pal.jLos tres aspectos anteriores.

�5f*�(2001) El ancho de banda efectivo en las

comunicaciones entre el microprocesador yuna memoria caché no integrada depende deg La frecuencia del bus que los conecta.h

El número de líneas del bus que los co-necta.i La latencia de la propia caché.

jLos tres aspectos anteriores.

�5f1f(2002) ¿Cuál es el parámetro que mejor

indica el rendimiento de una memoria cachéde entre los que se presentan?g El tiempo de respuesta.h

El tiempo de ciclo.i El tiempo de servicio.j

El ancho de banda.

�5f$k(2000) Para minimizar el tiempo de acce-

so a memoria en caso de fallo a caché, debere-mos

g Reducir el tamaño de las líneas de caché.

hAumentar la frecuencia del bus de memo-ria.

i Reducir el tiempo de ciclo de la memoriaprincipal.

jLas tres anteriores, porque son compati-bles y todas benefician.

�5f*l(2000) El acceso a memoria caché (en ca-

so de acierto) es más rápido...

g Cuanto mayor sea su tamaño.h

Cuanto más rápida sea la memoria prin-cipal a la que está conectada.

i Cuanto más rápido sea el microprocesa-dor al que está conectado.

jNinguno de los parámetros anterioresacelera el acceso a la caché mientras nose modifique su constitución interna.

�5f7m(2002) La caché segmentada es mejor que

la caché en modo ráfaga...

g Siempre.h

Sólo en sistemas con placa base por enci-ma de 66 MHz.

i Sólo en sistemas con placa base hasta los66 MHz.jSólo en sistemas que amorticen el llenadodel cauce.

9/´µÅ ©��¬�Å/ª�¬vÆ`©�·�ª ´®±� ©ÕÅ ù &�<

ÚïHKJ�S� VM�J W5MZYÀS`OcW@H�PTUKS:J

�Äf*n(2003) ¿Puede una memoria caché dispo-

ner de buses independientes para lectura y es-critura y sin embargo carecer de la posibilidadde realizar estas dos operaciones de forma si-multánea?g Sí, segmentando cada tipo de operación

por un cauce independiente. Por ejem-plo, la caché Pipeline SRAM es de este ti-po.

hSí, por ejemplo, la caché Late Write pre-senta esta peculiaridad.

i Sí, es el sello distintivo del diseño DDRSeparate I/O.

jNo.

�Äf*�(2002) ¿Cuántas etapas de segmentación

tienen las memorias cachés que cuentan condiseño segmentado hasta la QDR incluida?

g Dos.h

Tres.i Cuatro.j

Siete.

�Äf �(1999) ¿En qué nivel de la jerarquía de

memoria del computador las primeras imple-mentaciones síncronas padecieron un retardoal conmutar entre operaciones de lectura y es-critura?g En la memoria principal.h

En la memoria caché.i En las dos anteriores.j

En ninguna de las dos.

�5f*�(2001) Elige el mejor diseño de caché a

utilizar en un programa que sistemáticamenteconmuta entre operaciones de lectura y escri-tura.g ZBT.h

Late-Write.i Separate I/O.j

Segmentada.

�5f$�(2003) ZBT, Late-Write y DDR son va-

riantes de diseño deg Memoria principal.h

Memoria caché asíncrona.i Memoria caché síncrona.j

Memoria de vídeo.

�&k&�(2003) ¿Qué implementación de memo-

ria caché proporciona un mejor rendimiento abaja frecuencia (200 MHz)?

g Ráfaga y segmentada.h

Zero Bus Turnaround.i Late Write.j

Depende de la longitud de ráfaga y laproporción de operaciones de lectura yescritura.

�&kÄf(2002) Entre los siguientes pares de me-

moria principal-caché existe uno en el que lasmejoras introducidas en ambos casos son si-milares. Señala cuálg EDO-Late Write.

�|=�= prqtsvu w�xty z Í�{ | �� z�¡ � q½��qv�\� ~h

SDRAM-Segmentada síncrona.i DDR-ZBT.j

RDRAM-Separate I/O.

�&k1k(2003) ¿Qué implementación de memo-

ria caché proporciona un mejor rendimiento aaltas frecuencias (2x800 MHz) para una ráfagade cuatro datos de lectura?g DDR.h

Separate I/O.i QDR.j

Depende de la cantidad de memoria ca-ché.

�&k1l(2001) ¿Qué secuencia de cuatro tipos de

memoria SRAM marca sucesivas optimizacio-nes respecto a la versión anterior? (incluye to-do lo de su predecesora y algo más).g Asíncrona, síncrona, ráfaga y segmenta-

da.hSíncrona, DDR, segmentada y ráfaga.

i Síncrona, Separate I/O, DDR, QDR.j

Síncrona, super-síncrona, hiper-síncronay ultra-síncrona.

�&k�m(2002) Indica la secuencia de cuatro me-

morias caché en la que cada una de ellas supo-ne una optimización de la anterior.

g Síncrona en ráfaga, Late Write, DDR,QDR.

hSíncrona segmentada, ZBT, Separate I/O,QDR.

i Síncrona en ráfaga, síncrona segmentada,DDR, QDR.

jZBT, Separate I/O, DDR, DDR-II.

�&k&n(2003) Ante una operación de lectura a

memoria caché para una ráfaga aislada decuatro datos, ¿Cuántas veces responden datospor cada ciclo de la señal de reloj de entradalas memorias Separate I/O, DDR y QDR, res-pectivamente?

g Una, dos y dos.

hDos, dos y dos.

i Una, dos y cuatro.

jDos, dos y cuatro.

X O�¦)PbdbH7ä5PVW@H�MZd�S`d UK§vdVS�PeJ��W5MZd��]bdeLNM�J

�&k1�(2000) ¿Cómo consigue una memoria ca-

ché retener más del 90 % de los accesos que serealizan a memoria principal con un tamaño100 veces inferior al de esta última?g Utilizando el banco de registros que in-

corpora el microprocesador.h

Explotando las propiedades de localidadespacial y temporal en el diseño del ta-maño de línea y la organización en con-juntos.

i Gracias a las predicciones realizadas porel chip BTB (Branch Target Buffer).

jGracias a las traducciones de memoriavirtual a física realizadas por el chip TLB(Translation Look-aside Buffer).

�&k �(2000) Para maximizar el índice de acier-

tos a memoria caché, deberemos

4�· ¯�±v«�´eã�±|ª ´®¬�«ô©�«�µ°µ«.©�±�ÅÖ�bª�¬�«��Ê|«�¶K¬vÅ ù & Ìg Aumentar el número de líneas por con-

junto de caché.hAumentar el número de palabras por lí-nea de caché.i Cualquiera de las dos actuaciones ante-riores podría valer, aunque el compor-tamiento del programa puede hacer queuna medida sea más efectiva que otra.jCualquiera de las dos actuaciones ante-riores podría valer, pero no ambas con-juntamente, porque son totalmente in-compatibles.

�1k&�(1999) ¿Qué parámetros influyen en el

rendimiento de una memoria caché interna almicroprocesador?g El tamaño.h

El tamaño y la organización en número delíneas por conjunto.i El tamaño, la organización y su frecuenciade funcionamiento.jEl tamaño, la organización, la frecuenciay el tipo de implementación (segmenta-da, en ráfaga, ...).

�1k&�(1999) ¿Qué configuración de caché pre-

senta una mejor relación rendimiento/coste?g 32Kb y 2 líneas/conjunto.h

64Kb y 1 línea/conjunto.i 4Kb y 16 líneas/conjunto.j

2Kb y 4096 líneas/conjunto.

�1l;�(1999) ¿Qué parámetro de la configura-

ción de una memoria caché produce un mayorrendimiento cuanto menor es su valor?

g El tamaño de caché.h

El tamaño de línea.i El número de conjuntos.j

El número de líneas por conjunto.

�&lÄf(2001) ¿Qué razón puede llevar a un fa-

bricante a reducir el número de líneas por con-junto de una memoria caché?

g Que el directorio caché requiere etiquetasmás cortas, y por tanto el coste de la im-plementación es inferior.

hQue el tiempo que se dedica a averiguarsi el dato solicitado está o no en caché esmás corto, lo que permite fabricar cachésmás rápidas.

i Que el número de transistores que se aho-rran por esa vía pueden aprovecharlo pa-ra aumentar el tamaño de la caché.jCualquiera de las tres respuestas anterio-res es una apreciación correcta.

�&l1k(2001) Todos los diseños de memoria ca-

ché externa e interna tienen en común que

g Se estructuran en palabras.h

Se estructuran en líneas, y éstas en pala-bras.i Se estructuran en bloques (como los clus-ters de disco), éstos en líneas, y éstas a suvez en palabras.

jSe estructuran en direcciones, éstas enbloques, éstos a su vez en líneas, y final-mente estas últimas en palabras.

�|=�o prqtsvu w�xty z Í�{ | �� z�¡ � q½��qv�\� ~

Capıtulo 10Ý ª B :ð>U® =ïª C��=ïª´B

ÚïHéî�S`O�S�dVW@H�PeJ O�S:J1[bS@W�LNM P YÀS`YÀM)OrHKP [VOrH dVW_H�[VPTUi��W5PVW_ÒVÓ

�1l&l(2004) Con respecto a la memoria princi-

pal de un mismo PC de 2004, la memoria devídeo esg Cuatro veces más ancha, pero cuatro ve-

ces más pequeña en capacidad.hCuatro veces más ancha y cuatro vecesmás grande en capacidad.i Cuatro veces más estrecha y cuatro vecesmás pequeña en capacidad.jCuatro veces más estrecha pero cuatro ve-ces más grande en capacidad.

�1l�m(2004) Con respecto a la memoria princi-

pal de un mismo PC de 2004, la memoria devídeo esg Más estrecha (menos bits en el bus de da-

tos) y más lenta.hMás estrecha y más rápida.

i Más ancha y más lenta.j

Más ancha y más rápida.

�1l&n(2006) Respecto al bus de datos de la me-

moria principal, el bus de datos de la memoriade vídeo ha sido

g Siempre más estrecho.

hSiempre más ancho.

i Igual hasta que ambos alcanzaron los 64bits, y más ancho a partir de entonces.

jSiempre más ancho, siendo la diferenciamayor en tiempos recientes.

�&l1�(2003) ¿Qué esquema se utiliza más en

una tarjeta gráfica AGP?

g Utilizar la memoria de vídeo como me-moria principal.

hUtilizar la memoria principal como me-moria de vídeo.

i Utilizar la memoria caché como memoriade vídeo.jUtilizar la memoria de vídeo como me-moria caché.

�&l �(2003) Atendiendo a su formato de cone-

xión y encapsulado, ¿Qué secuencia marca eltipo de memoria que incorporan las tarjetas devídeo ordenada de forma cronológica?

Ä�Æ'Ã

� H � prqtsvu w�xty z ù ¹ { | �� zt¡ � q:� �,� u � � zg SIP, DIP, SIMM.h

DIP, QFP, BGA.i DIP, SIMM, DIMM.j

SIMM, DIMM, RIMM.

�&l1�(2000) Si tuviésemos que elegir un so-

lo aspecto para distinguir la memoria de ví-deo de la memoria principal, nos quedaríamoscong Que es AGPable.h

Que prescinde del concepto de módulo.i Que es multimedia.j

Que en ella no interviene el tiempo de ci-clo.

�&l1�(2001) Los diseños síncronos comenza-

ron a verseg Primero en la caché, luego en la memo-

ria de vídeo y finalmente en la memoriaprincipal.

hPrimero en la memoria de vídeo, luego enla memoria caché y finalmente en la me-moria principal.

i Primero en la memoria principal, luegoen la memoria caché y finalmente en lamemoria de vídeo.jNinguna de las respuestas anteriores escorrecta, puesto que la memoria princi-pal aún no dispone de diseños síncronos.

��m,�(2002) ¿Qué chip de datos resultaría más

fácil y barato de convertir?

g Uno de memoria principal a memoria ca-ché.hUno de memoria caché a memoria de ví-deo.i Uno de memoria principal a memoria devídeo.

jUno de memoria de vídeo a memoriaprincipal.

��m½f(2002) El concepto de banco de memoria

puede aplicarse a

g Memoria principal.h

Memoria principal y de vídeo.i Memoria principal, de vídeo y caché.j

Memoria principal, de vídeo y caché,aunque en esta última, más que de ban-co de caché hablamos de línea de caché.

��m,k(2002) ¿Por qué la memoria caché apenas

ha hecho aparición en el contexto de la memo-ria de vídeo a pesar de la enorme populariza-ción que han tenido las aceleradoras gráficasen los últimos años?g Porque con las velocidades de las DRAM

y las resoluciones de las pantallas actua-les ya es suficiente para garantizar unaactualización de imagen entre 50 y 100Hz.hPorque la operativa del RAMDAC encar-gado de la conversión de bits a píxeles re-quiere un acceso uniforme a la memoriade vídeo.i Porque se podrían producir inconsisten-cias entre la caché de vídeo y la caché delprocesador cuando tanto la CPU como laGPU decidan acceder a memoria princi-pal.

jLa veracidad de las tres afirmaciones an-teriores refleja que es una estrategia queno compensa implementar.

��m,l(2001) La propiedad más distintiva de

una memoria de vídeo frente a una memoriacaché o una memoria principal es

g Su doble puerto de acceso (el convencio-nal y el que utiliza el RAMDAC).

hSu extremada velocidad.

"N±v·4wvÆ`©Ë¶È·�¬vÅ/³c©1ñKÊ|«�ª ´®¬v«�±�µ´ ³�± ³W�)· ©�«�³�´µÆ_´²©�«�¶K¬ ùËÌ8ùi No tiene ninguna, es una memoria caché

a todos los efectos.jNo tiene ninguna, es una memoria princi-

pal a todos los efectos.

¾¿PeO3ybYÀS�L;O�M)JÛQTS îr]bd`W@HKMZdePTU H�QTP`Q � OcS`d`QZH Y\H�S`d_LNM

�;m&m(2004) Si aumentamos la resolución con

que trabaja nuestro monitor, automáticamen-teg La GPU reduce su frecuencia de trabajo.h

La GPU aumenta su frecuencia de trabajo.i La GPU tarda más en realizar una pasada

de renderizado.jLa GPU tarda menos en realizar una pa-sada de renderizado.

�;m,n(2004) Si aumentamos la cantidad de me-

moria de vídeo de que dispone nuestra tarjetagráfica

g La resolución de nuestro monitor puedeser superior.

hEl tamaño de nuestro monitor puede sermayor.

i La frecuencia de actualización de imáge-nes en pantalla puede ser superior.


�;m,�(2003) Para una resolución de 2048x1536

píxeles y una paleta de 65536 colores, el tama-ño mínimo que requiere una tarjeta gráfica esdeg 4 Mbytes.h

8 Mbytes.i 16 Mbytes.j

32 Mbytes.

��m �(2003) Para una resolución de 1600 x 1200

píxeles y 16.8 millones de colores, el tamañomínimo de la memoria de vídeo es de

g 2 Mbytes.

h4 Mbytes.

i 6 Mbytes.

j8 Mbytes.

��m/�(2003) Si ahora duplicamos la resolución

horizontal y vertical, la cantidad anterior severá

g Inalterada.

hIncrementada ligeramente. Con 8 Mbytestendremos suficiente.

i Duplicada.

jCuadruplicada.

��m/�(2003) Si ahora duplicamos el número de

colores, la cantidad anterior se verá

g Inalterada.

hIncrementada logarítmicamente (concre-tamente, en una proporción de 1/24).

i Incrementada linealmente (esto es, el do-ble).

jIncrementada exponencialmente (esto es,cuatro veces más).

� H � prqtsvu w�xty z ù ¹ { | �� zt¡ � q:� �,� u � � z�&n&�

(2001) La memoria de vídeo requiere deuna velocidad mayor que la memoria princi-pal debido a

g Sus restricciones de tiempo real asociadasa la rápida actualización de imágenes enla pantalla.hSu tamaño más pequeño.

i El elevado ancho de banda de su cone-xión con el procesador.jNo, la memoria de vídeo es siempre máslenta que el microprocesador.

�&nÄf(2003) La anchura del bus que comuni-

ca la memoria de vídeo y la GPU alcanza suscotas máximas en 2003 en losg 32 bits.h

64 bits.i 128 bits.j

256 bits.

�&n1k(2006) Lo habitual es que la CPU dialo-

gue con memoria principal y la GPU lo hagacon memoria de vídeo. Sin embargo, existe undiálogo cruzado en el que contribuyó decisi-vamente la especificación del bus gráfico AGP.¿Cuál y cómo?

g AGP introdujo los diálogos entre la GPUy memoria principal sin intervención dela CPU.hAGP mejoró los diálogos entre la GPU ymemoria principal, aunque requiriendotodavía la participación de la CPU.i AGP introdujo los diálogos entre la CPUy la memoria de vídeo, permitiendo quepor primera vez se pudieran alojar textu-ras en ella.jAGP mejoró los diálogos entre la CPU y lamemoria de vídeo, permitiendo que porprimera vez se pudieran alojar texturasen ella sin intervención de la GPU.

�&n&l(2006) Lo habitual es que la CPU dialo-

gue con memoria principal y la GPU lo hagacon memoria de vídeo. Sin embargo, existe undiálogo cruzado en el que ha contribuido de-cisivamente la irrupción del bus PCI-Express.¿Cuál y cómo?

g El alojamiento de texturas en memoriaprincipal a través de la GPU.

hLa carga de texturas en memoria de vídeodesde memoria principal.

i La lectura por parte de la CPU de valo-res computados mediante renderizaciónen la GPU.jLos dos diálogos anteriores, que ademáspueden establecerse de forma simultá-nea gracias a la bidireccionalidad de PCI-Express.

�&n�m(2003) Disponemos de un PC, alias DO,

cuyo juego de chips en placa base dispone deAGP 3.0 (8x), y otro PC, alias RE, cuyo jue-go de chips dispone de AGP 2.0 (4x). Por otraparte, tenemos una tarjeta gráfica, alias ME-NOR, con AGP 3.0 y dotada de 64 Mbytes, yotra, alias MAYOR, también con AGP 3.0 pe-ro dotada de 128 Mbytes. Se pretende ejecutarel programa Sinfonía en ambos PC, cuyos re-querimientos son 60 Mbytes para informacióngráfica en general, y 40 Mbytes para los mapasde texturas. Los 100 Mbytes se manipulan ex-clusivamente desde operaciones implementa-das en las GPU de ambas tarjetas. ¿ Qué com-binación minimiza la suma de los tiempos deejecución en DO y RE para Sinfonía?

g DO MENOR y RE MAYOR.h

DO MAYOR y RE MENOR.i Existe un empate en cualquier caso.j

En cualquiera de los dos casos se tarda lomismo para la suma de tiempos, aunqueen cada caso los dos sumandos son dife-rentes.

02($#567(*#,+>".+/#102(13��ð78�($8 ùËÌ��

TERCERA PARTE

BUSES

� H�! 02($#567(*#,+>".+/#102(13��ð78�($8

Capıtulo 119 B ¨ ©«ª � @)BDC ¬ª ¨ ª�:¯®�°�ª«C =ïª �ÀE CÛª½C

ØeP �ÉSVOcPeO��X]e§�PRQTS�óô]eJ$S:J

�1n&n(2004) ¿Cuál es el parámetro más dife-

renciador a la hora de estructurar los buses deun PC en una jerarquía similar a la de la me-moria?

g La anchura.h

La velocidad.i El ancho de banda.j

El tamaño.

�1n&�(2003) ¿Por qué se estructuran los distin-

tos buses del PC en una jerarquía?

g Porque cada tramo de bus tiene unas ne-cesidades de ancho de banda diferentesen función de su cercanía al procesador.

hPara aplicar el principio del diseño decomputadores “más grande, más lento”.

i Para conseguir una mayor concurrenciaen las transferencias de información porlos distintos buses.jPor compatibilidad con las placas baseantiguas.

�&n �(2000) ¿Qué bus es más crítico para el

rendimiento del sistema?

g El bus local.h

El bus de expansión.i Los buses dedicados.j

El bus de memoria.

�&n1�(2006) Indica qué sentencia marca una

tendencia más asidua respecto a la jerarquíade buses de un computador en general y delPC en particular.

g Un bus suele ser más ancho cuanto máslejos se encuentra del procesador, y másestrecho cuanto más cerca se encuentrade él.hUn bus suele ser más estrecho cuanto máslejos se encuentra del procesador, y másancho cuanto más cerca se encuentra deél.i Un bus suele ser más de propósito ge-neral cuanto más cerca se encuentra delprocesador, y más de propósito específi-co cuanto más alejado se encuentra de él.

ÄpÂ8Ë

� H = prq�svu w�xty z ù�ù|{ p?z � � � sËw�z � � �v�v� ¡®q�y � � � � ëtx ��j

Un bus suele ser más de propósito espe-cífico cuanto más cerca se encuentra delprocesador, y más de propósito generalcuanto más alejado se encuentra de él.

�&n1�(2006) Un bus suele ser más de propósito

general cuanto más cerca se encuentra del pro-cesador, y más de propósito específico cuantomás alejado se encuentra de él. Indica qué busde la arquitectura PC rompe esta máxima de

diseño encontrando un bus cercano al proce-sador que sea de propósito específico.

g El bus de memoria.h

El bus gráfico.i El bus de disco.j

El bus serie multimedia, ya sea en su va-riante USB o en Fire Wire.

ØeM)J [VOcM`LNPV¦�MZdTH�J*LNPVJÛQTS`U¿ó^]eJ

�&�&�(2004) Ordenar los protagonistas de un

bus de mayor a menor presencia de hardwareen su composición

g Controller, driver, interfaz.h

Controller, interfaz, driver.i Interfaz, controller, driver.j

Driver, controller, interfaz.

�&�Äf(2002) Mi ratón funciona perfectamente

en mi PC, pero no lo hace en el de mi amigo,que dispone del mismo conector y bus. ¿Quéha fallado?g El controlador software o driver del dis-

positivo, que seguramente no ha sido car-gado en el PC de mi amigo o no es la ver-sión adecuada.hEl interfaz de bus de mi ratón.

i El controlador hardware de mi ratón.j

El controlador software de mi PC.

�&�1k(2001) ¿Puede mejorarse el rendimiento

de un dispositivo actuando únicamente sobresu controlador software (driver)?g No, de ninguna manera.

hNo, sólo combinándolo con una actuaciónsobre el controlador hardware.i No, sólo combinándolo con una actuaciónsobre el interfaz de bus.jSí.

�&�&l(2001) ¿Con qué parte de un dispositi-

vo se encuentra más ligado el API (AplicationProgram Interface) definido para un SistemaOperativo?

g Con el controlador software.h

Con el controlador hardware.i Con el interfaz de bus.j

Con el controlador de bus.

�&��m(2003) Tenía mi PC trabajando en Win-

dows y acabo de rearrancar en Linux este mis-mo equipo, pero la pantalla muestra una reso-lución diferente. ¿Qué ha cambiado dentro delsistema?g El controlador de bus de la tarjeta gráfica.h

El interfaz de bus de la tarjeta gráfica.i El controlador hardware (controller) de la

tarjeta gráfica.

(* ��Ê�Å;²¬tª�±vN³�©�±��·�¬tªË©�Å�±|³�¬�· ùËÌ�Ìj

El controlador software (driver) de la tar-jeta gráfica.

�1�&n(2003) Acabo de reemplazar mi tarjeta

gráfica AGP por otra PCI. ¿Qué nuevos ele-mentos del PC entran en juego?g Un nuevo controlador de bus en el juego

de chips para atender a la tarjeta gráficapor otra vía de comunicación.hUn nuevo interfaz de bus en la propia tar-jeta gráfica.i Un nuevo controlador software (driver)en el sistema operativo.jLos tres elementos anteriores son nuevos.

�1�&�(2003) ¿Qué elemento activo de una ar-

quitectura de buses realiza la traducción de lainformación que fluye por ellos cuando éstapasa de un bus a otro?g El controlador del bus.

hEl conector del bus.

i El puente de conexión.

jEl zócalo del bus.

�&� �(2004) La especificación de un bus recoge

la posibilidad de conectar a él hasta 63 disposi-tivos, pero nuestro PC dispone de un solo co-nector externo para este tipo de dispositivos.Por tanto, se hace necesario

g Un repetidor de factor 62.

hUn repetidor de factor 6.

i Un concentrador que multiplexe el anchode banda total del bus entre todos los dis-positivos.

jUn concentrador al que se conecten todosellos y un árbitro que establezca turnospara su uso compartido.

�âUDó^]eJçUKMZW5PTUXQTSVU�[VOcM¥WÄS�J�PVQTM)O

�1�&�(2000) Cuando hablamos del bus local

del sistema, ¿A qué nos estamos refiriendoconcretamente?

g A las líneas de datos conectadas directa-mente al microprocesador.

hA las líneas de direcciones conectadas di-rectamente al microprocesador.

i A las líneas de control conectadas directa-mente al microprocesador.

jAl conjunto formado por los tres gruposde líneas anteriores.

�1�&�(2000) ¿Podría homologarse un mismo

bus local para todos los microprocesadores de

forma similar a como ha ocurrido con el busde expansión PCI?

g Sí, pero no se ha hecho porque a los fabri-cantes no les interesa ponerse de acuer-do.hNo, porque se perdería mucho rendi-miento.i No, porque el bus local está conectado fí-sicamente al microprocesador, lo que lohace ser dependiente del patillaje y delcontrolador de bus de éste.jSí, si el bus local no estuviese tan sobre-cargado.

� � �(2002) ¿Qué relación existe entre el bus

� H o prq�svu w�xty z ù�ù|{ p?z � � � sËw�z � � �v�v� ¡®q�y � � � � ëtx ��local, el bus del procesador y el bus frontal(frontside bus)?g Son sinónimos, aunque la primera deno-

minación fue más utilizada en la cuartageneración por la presencia del VESA Lo-cal Bus y la tercera denominación en lasexta generación por la llegada de la ca-ché L2 interna.hSon los distintos tramos en que se des-compone el bus que conecta al micropro-cesador con el puente norte del juego dechips en el contexto de la actual jerarquíade buses.i Son los distintos tramos en que se des-compone el bus que conecta al micropro-cesador con la memoria principal en elcontexto de la actual jerarquía de buses.jLos tres tienen una anchura de 64 bits, pe-ro estrictamente nada más puede decirsecomo denominador común entre ellos.

� � f(2001) ¿Cuál fue la finalidad de la arqui-

tectura Dual Independent Bus?

g Aumentar la concurrencia de las transfe-rencias por el bus local y el bus interno

que desemboca en la caché.h

Disminuir la dependencia que el equipotiene con respecto a su bus local en tér-minos de rendimiento.i Acelerar el acceso global al sistema dememoria del equipo.

jTodas las anteriores son ciertas.

� � k(2001) ¿Con qué dispositivo(s) asocia-

rías, respectivamente, el bus local, el bus DIB,el bus de memoria y el bus de expansión de unPC?g El microprocesador, su caché integrada, la

memoria principal y la placa base.h

El juego de chips de la placa base, la me-moria caché interna, la memoria princi-pal y los periféricos del sistema.

i La tarjeta gráfica, la tarjeta de sonido, eldisco duro y la impresora.

jLos cuatro niveles de la jerarquía de me-moria en su mismo orden: Caché L1, ca-ché L2, memoria principal y disco duro.

�âUDó^]VJ QTSõS�)[VPbdVJ1H�¨¥d

� � l(2002) El árbitro del bus es necesario pa-

rag El bus local del procesador.h

El bus PCI.i El bus ISA.j

Cualquiera de los anteriores, ya que todosson buses compartidos.

� � m(2000) ¿Sobre qué bus recae la responsa-

bilidad de la flexibilidad de una configuracióny su futura ampliación?

g El bus local.

hEl bus de expansión.

i Los buses dedicados.j

El bus de memoria.

� � n(1999) El bus de expansión del sistema

tiene como principal razón de ser

g Alto rendimiento.h

Interoperabilidad.

(* ��Ê�Å,³c©�©�� .±v«cÅ�´®¸�« ùËÌ�Íi Bajo coste.j

Las tres son importantes por igual.

� � �(2001) ¿A qué razón obedece el tamaño

progresivamente más grande ofrecido por loszócalos ISA de un PC?g A su diferente anchura: 8, 16 y 32 bits.h

A su diferente voltaje: 5, 3.3 y 2.5 voltios.i A su diferente frecuencia: 8.33, 16 y 33

MHz.jA ninguna. Todos los zócalos ISA tienenel mismo aspecto.

� �&�(2002) ¿Qué versión de bus ISA ha sobre-

pasado una longevidad de diez años respectoa su masiva presencia en las placas base paraPC?g La de 8 bits.h

La de 16 bits.i La de 32 bits.j

La de 64 bits.

� � �(2001) La versión más extendida del bus

ISA en un entorno PC del año 2000 es deg 8 bits.h

16 bits.i 32 bits.j

64 bits.

� � �(2000) ¿Cuál fue la principal razón del

fracaso del bus MCA?g Su elevado nivel de ruido a elevadas fre-

cuencias.hQue su diseño priorizó la velocidad frentea la seguridad.

i Que tardó mucho en salir la versión a 64bits.

jQue al tratarse de una especificación muyavanzada para su tiempo, proporcionabaunas prestaciones que apenas se aprove-chaban pero que había que pagar.

�&�&�(2001) ¿Qué diferencia presentan los dis-

tintos tipos de zócalo PCI?

g La anchura (número de bits de datos).h

El voltaje.i Las dos anteriores.j

Ninguna de las anteriores. Todos sus zó-calos son iguales.

�&�Äf(2001) La versión del bus PCI que ma-

yoritariamente funciona en un entorno PC delaño 2002 es

g 2.1, con 64 líneas de datos y 66 MHz.h

2.0, con 64 líneas de datos y 66 MHz.i 2.0, con 64 líneas de datos y 33 MHz,

pues aunque muchos dispositivos no re-quieran tanta velocidad, todos son ya de64 bits. Además, esto permite aprovechartoda la anchura del bus local del procesa-dor.j1.0, con 32 líneas de datos y 33 MHz, puesel conector de 64 bits apenas está presen-te en las placas base para PC.

�&�1k(2003) ¿Qué pieza del bus PCI lleva diez

años impidiendo sacarle su máximo partido alas especificaciones 2.0 y 2.1?

g El interfaz de bus PCI.h

El controlador de bus PCI en el juego dechips.

i El controlador software (driver) del dis-positivo.

jEl zócalo de la placa base.

�|o�� prq�svu w�xty z ù�ù|{ p?z � � � sËw�z � � �v�v� ¡®q�y � � � � ëtx ��

Capıtulo 12�� "!$#&%

'�(*)

+,+.-(2000) ¿Qué razón impide al bus AGP ser

utilizado como bus local del sistema?g Su baja velocidad.h

El estar conectado a la memoria principal./ Su diseño de propósito específico.0


+,+21(2003) El bus AGP multiplexa datos y di-

recciones por los mismos contactos de su zóca-lo. Por lo tanto, una tarjeta gráfica AGP siem-pre incorpora de serieg Un concentrador de bus (hub).h

Un puente de conexión./ Los dos anteriores.0

Ninguno de los dos anteriores.

+,+.3(2003) Una tarjeta gráfica con controla-

dor de bus AGP 2.0 y patillaje en los tres seg-mentos del formato universal se conecta sobreun zócalo de 3.3 voltios (dos segmentos, sien-do el más externo el más pequeño) cuya placabase tiene en su puente norte un controladorAGP 1.0. ¿Qué ocurre?

g La tarjeta se quemará.

hLa tarjeta funcionará según AGP 2.0.

/ La tarjeta funcionará según AGP 1.0.

0La tarjeta deja bloqueado al PC.

+.+,4(2003) Una misma tarjeta gráfica se co-

necta por bus PCI a un sistema y por bus AGPa otro. ¿Cuál es el principal beneficiario del se-gundo?

g Los operadores gráficos (renderizado,blending).

hEl procesamiento de texturas.

/ La resolución de la imagen.

0Los tres por igual.

+.+65(1999) ¿Qué ventajas tiene una tarjeta

gráfica AGP frente a otra PCI?

g Permite transferencias en flanco de subi-da y bajada.

798:7

;9<�= >@?BADC EGFIH JLK�M�N@OPH�QIFSRUT�VXW�Y[ZGJh

Se sitúa más cerca del procesador./ Permite usar la memoria principal como

memoria de texturas.0Todas las anteriores son ciertas.

+.+,+(2000) La principal diferencia entre un

bus AGP 2x y 4x esg 4x toma una frecuencia de reloj de 266

MHz, mientras que 2x sólo de 133 MHz.h2x responde en flanco de subida y bajada,mientras que 4x cuatro veces, en amboscasos, por cada ciclo de una señal de relojde 66 MHz./ El ancho de datos del bus AGP 4x es cua-tro veces superior al ancho de datos delprocesador, mientras que en el AGP 2x essólo dos veces superior.0Las tres respuestas anteriores describendiferencias entre AGP 2x y AGP 4x.

+.+,\(2002) La versión 3.0 del bus AGP es una

continuación de tendencia de las anteriores.Por lo tanto, respecto a 2.0 podemos dar casipor seguro queg Duplica el ancho del bus de datos.h

Duplica el multiplicador de reloj, convir-tiéndolo en 8x./ Duplica el número de zócalos en placa ba-se (pasa de uno a dos).0Las tres respuestas anteriores son correc-tas.

+.\.](2002) Tomando como referencia las in-

novaciones introducidas por Intel en el bus lo-cal y el bus AGP en el marco temporal com-prendido entre la sexta y séptima generación,el ancho de banda de dichos buses ha venidoaumentando gracias al crecimiento deg Su anchura.h

Su frecuencia externa en MHz/ Su multiplicador interno: 2x, 4x, ...

0La pregunta está mal formulada, puestoque Intel no pinta nada en el desarrollodel bus AGP.

+.\5f(2006) ¿En qué bus vimos por primera

vez la presencia de un multiplicador de re-loj para aumentar el ancho de banda de lastransferencias manteniendo la misma frecuen-cia nominal?g En PCI.h

En AGP./ En USB.0

En Fire-Wire.

+.\.^(2002) El bus AGP sigue interesado en

mejoras en el ancho de banda al margen deque el bus local continúe progresando por en-cima de él porqueg La GPU puede acceder a memoria princi-

pal sin pasar por el bus local.hLa potencia de una GPU actual es mayorque la de una CPU./ La memoria de vídeo actúa para la GPUcomo una caché lo hace para la CPU.0La resolución de las pantallas gráficas escada vez mayor.

+.\.-(2005) Nuestra aplicación gráfica pide

paso hacia memoria principal mientras laCPU, por su parte, solicita el acceso a la me-moria de vídeo. ¿Quién realiza antes su trans-ferencia de datos si disponemos de bus gráficoAGP?g La GPU primero.h

La CPU primero./ Las dos alternativamente, según los tur-

nos de arbitración articulados por elpuente norte del juego de chips.0Las dos simultáneamente.

_a`cbedgfihIjPkml�non K�prq

)ts�uwv.xzy|{�}[~��

+,\21(2006) Un mismo modelo de tarjeta grá-

fica se encuentra disponible en el mercado ba-jo bus AGP y PCI-express. Indica cuánto hancambiado sus elementos (de más a menos).g Interfaz, controlador hardware, controla-

dor software (driver).hInterfaz, controlador software (driver),controlador hardware./ Controlador hardware, controlador soft-ware (driver), interfaz.0Controlador software (driver), interfaz,controlador hardware.

+,\.3(2005) ¿Qué tipo de transmisión realiza

PCI-Express?

g Half-duplex.h

Full-duplex./ Full-simplex.0

Dual-simplex.

+,\.4(2005) ¿Qué tipo de transferencias realiza

PCI-Express por cada uno de sus canales?

g Serial en bits, completando un byte de da-tos por cada diez bits transmitidos.

hSerial en bytes, con un byte de datos codi-ficado 8b/10b por cada pulso de reloj.

/ Serial en baudios, con 8 bits de datos porcada pulso de reloj.

0Serial en baudios, con 10 bits de datos porcada pulso de reloj.

+,\a5(2005) En cada pulso de reloj de un bus

PCI-Express de anchura x8 se envían

g 8 bits de datos.h

10 bits de datos codificados en 8 bits./ 8 bytes.0

10 bytes de datos codificados en 8 bytes.

+.\,+(2005) En un bus PCI-Express x12 se dis-

pone de un ancho de banda de

g 3 Gbytes/sg.h

3 Gbytes/sg. en cada sentido de la trans-ferencia./ 4 Gbytes/sg.

04 Gbytes/sg. en cada sentido de la trans-ferencia.

+.\,\(2006) ¿En qué aspecto se ha quedado

más corta la especificación PCI-Express res-pecto a las exigencias del mercado de las tarje-tas a las que atiende en 2006?

g En la anchura del bus.h

En el ancho de banda./ En la energía que suministra su zócalo.0

En ninguna de las tres anteriores. Presen-ta un amplio potencial futuro en todassus prestaciones.

\U],](2005) ¿Qué parámetro limita más el ren-

dimiento del bus PCI-Express a la hora detransferir una textura entre memoria principaly memoria de vídeo?

g El tamaño de la memoria de vídeo.h

La velocidad de la memoria de vídeo.

;9<B� >@?BADC EGFIH JLK�M�N@OPH�QIFSRUT�VXW�Y[ZGJ/ El tamaño de la memoria principal.0

La velocidad de la memoria principal.

\U]½f(2005) Nuestra aplicación gráfica pide

paso hacia memoria principal mientras laCPU, por su parte, solicita el acceso a la me-moria de vídeo. ¿Quién realiza antes su trans-ferencia de datos si disponemos de bus gráficoPCI-Express?g La GPU primero.h

La CPU primero./ Las dos alternativamente, según los tur-

nos de arbitración articulados por elpuente norte del juego de chips.0Las dos simultáneamente.

\U]a^(2006) ¿En qué consiste la estrategia de

Snooping que implementa PCI-express?g En aprovechar los tiempos muertos del

canal de memoria.hEn permitir el uso de las cachés de la CPUen el tráfico de datos hacia la GPU./ En hacer un uso eficiente de las cachés devértices y texturas desde la GPU.

0En optimizar la bidireccionalidad de laslíneas de PCI-express.

\U],-(2006) ¿En qué consiste la estrategia de

TurboCache que implementan algunas tarjetasgráficas de Nvidia para PCI-express?

g En aprovechar los tiempos muertos delcanal de memoria.hEn permitir el uso de las cachés de la CPUen el tráfico de datos hacia la GPU./ En hacer un uso eficiente de las cachés devértices y texturas desde la GPU.

0En optimizar la bidireccionalidad del busPCI-express.

\U]U1(2006) Un PC aprovecha mejor la optimi-

zación que posibilita TurboCache si disponedeg Menos memoria de vídeo.h

Más memoria de vídeo./ Menos memoria principal.0

Más memoria principal.

Capıtulo 13� ��Ûª&� �ïª ��#&%

x��L��u9��x

\.],3(2001) El bus IDE es una forma de comu-

nicación especialmente pensada para

g Transferencias con memoria.h

Transferencias con tarjetas PCI./ Transferencias con dispositivos de alma-

cenamiento masivo.0Transferencias con el juego de chips de laplaca base.

\.],4(2002) ¿Cómo podemos distinguir el bus

IDE que conecta la placa con el disco duro delbus IDE que conecta la placa con la disquete-ra?

g De ninguna manera, con tal de que lue-go configuremos correctamente desde laROM-BIOS.hPorque el bus IDE de la disquetera es másestrecho.

/ Porque el bus IDE de la disquetera no essimétrico.0Porque el bus IDE de la disquetera tienedos conectores para las unidades A y B.

\U]65(2001) ¿Cuántas líneas posee el bus de la

faja EIDE (gris extraplana) responsable de laconexión de un disco duro a la placa base?g 20 en las primeras versiones y 40 si es

Ultra-ATA/100, donde las 20 adicionalesson conexiones individuales a tierra delas primeras para lograr transferencias afrecuencias más elevadas.h34 en todos los casos.

/ 40 en todos los casos.0

40 en las primeras versiones y 80 si esUltra-ATA/100, aunque el conector EIDEtiene 40 pines en ambos casos.

\U]a+(2000) En una placa base con doble co-

nector EIDE a la que se conectan dos canalesIDE � y � con dos conectores cada uno, �,�D� y�,�� en el canal � y ��D� y �� en el canal � , eldisco duro donde se alojan las páginas de me-moria virtual y la grabadora de CD-ROM seconectarían, respectivamente, en los conecto-res:g �.�D� y �,�� .h �.�D� y ��D� ./ �6�� y �,�D� .

798[�

;9<�� >�?BADC EmFIH JLK�q[N��iFSRo�GR,�I�� R�ZGJ0

Las opciones � y � son correctas, y ade-más otras muchas, siempre que coloquenen canales disjuntos a los dos dispositi-vos referidos.

\U]a\(1999) ¿Dónde se implementa actual-

mente en el bus EIDE el puente de conversióncon el bus de expansión PCI?

g En la placa base.

hEn el controlador del bus EIDE.

/ En el controlador del sistema operativo.

0En el firmware.

\5f ](2001) ¿En qué aspecto(s) presenta el bus

EIDE una gran heterogeneidad?

g En la especificación de sus distintos están-dares.hEn el modo de transferencia utilizado.

/ En los diferentes cables, conectores y ter-minadores que utiliza.

0En ninguno de los aspectos anteriores.

\5f&f(2003) ¿Qué parámetro es constante en

todas las versiones del bus IDE a partir de laquinta generación?

g La frecuencia.h

La anchura del bus de datos./ El cable de conexión.0


x��L�¢¡�s£¡¤u

\5f�^(2001) ¿En qué aspecto(s) presenta el bus

SCSI una gran disparidad?

g En la especificación de sus distintos están-dares.hEn el ancho de banda de sus diferentesversiones./ En los diferentes cables, conectores y ter-minadores que utiliza.

0En todos los aspectos anteriores.

\5f�-(2002) ¿Qué ha provocado que el bus SC-

SI no se haya impuesto en el mercado frente alIDE?g El poco interés de los fabricantes.h

Hay pocas placas que pueden trabajarcon él.

/ Su especificación es incompatible con losdiscos.0Su mayor coste.

\5fi1(2003) ¿Qué característica del bus SCSI

marca las diferencias frente al rendimiento delbus EIDE?g Su ancho de banda, que es tres veces ma-

yor.h

El encolado de comandos, que permitetrabajar de forma desacoplada y concu-rrente a los diferentes dispositivos.

/ La compatibilidad con las versiones ante-riores del bus.0El direccionamiento unidireccional de lossectores del disco.

Capıtulo 14� ��Ûª&� �Ûªt�¥�nª ¦ � �@§ ��¦ ªt��2¨

)t}[~ª©«�¬}��®¯}~°�

\Äf 3(2000) ¿Cómo se conocen de forma más

técnica los interfaces de comunicaciones seriey paralelo que aún estaban vigentes en la ar-quitectura PC durante los años 90?g AC y PS/2.h

RS-232 y Centronics./ R2D2 y Electronics.0

Ninguna de las tres respuestas anterioreses correcta.

\Äf 4(2000) ¿Es correcto referirse al “puerto

serie RS-232” de nuestro PC?

g No. Lo correcto es: Puerto decomunicaciones serie con conectorDIN de 9 o 25 pines e interfaz decomunicaciones RS-232.

hNo. Lo correcto es: Puerto decomunicaciones RS en serie con conectorde 232 pines.

/ No. Lo correcto es: Conector RS-232. Elresto de la información viene suministra-da por la especificación RS-232.

0Sí.

x��±��L��²³¡¤´

\Äf�5(2002) El bus USB es un diseño orientado

a...

g Simplificar la conexión de periféricos alequipo.

hTransferir datos con la CPU a mayor ve-locidad.

/ Disminuir el coste de fabricación de losequipos.

0Todas las respuestas anteriores son cier-tas.

\5f�+(2003) El bus USB

798µ

;9<�< >@?IADC EmFIH J¶KG·N@��FSR��GRURo�rV¸� ��¹ºFIH E��»¹a�¼�� ?g Permite conectar más de 128 periféricos.h

Es un nuevo estándar para las transmisio-nes serie./ Puede transmitir datos en paralelo en unmodo de trabajo compatible con el están-dar serie.0Todas las anteriores son ciertas.

\5f�\(2002) El ancho de banda del bus USB en

su versión original se especificó eng Kbits/segundo.h

Kbytes/segundo./ Mbits/segundo.0

Mbytes/segundo.

\.^.](2003) Disponemos de un teclado USB.

Por lo tanto,g Podemos conectarlo al PC por un cable de

hasta 5 metros de longitud.hLa opción ½ es correcta, pero no para to-dos los tipos de cable./ La opción ½ es correcta, pero gracias a queel teclado no requiere alimentación adi-cional.0La opción ½ es correcta, pero sólo si lo co-nectamos en cadena a través de otro(s)dispositivo(s).

\.^Äf(2005) Conectamos dos PC mediante bus

USB utilizando un sencillo cable sin más adi-tivos que su remate en sendos conectores tipoA en sus extremos, y pretendemos transferir1 Mbyte de un PC emisor a otro PC receptor.¿Qué chips de la arquitectura PC intervienenen dicha petición respetando el orden de acti-vación?g Memoria principal de emisor, CPU de

emisor, puente norte de emisor, puentesur de emisor, cable de conexión, puen-te sur de receptor, puente norte de recep-tor, CPU de receptor, memoria principalde receptor.

hMemoria principal de emisor, puente nor-te de emisor, puente sur de emisor, ca-ble de conexión, puente sur de receptor,puente norte de receptor, memoria prin-cipal de receptor.

/ Memoria principal de emisor, puente nor-te de emisor, cable de conexión, puentenorte de receptor, memoria principal dereceptor.

0Ninguna de las anteriores. Esa conexiónproduce un cortocircuito en las fuentesde alimentación y debe ser evitada a to-da costa.

\.^.^(2006) ¿Cuál de las variantes USB que se

vislumbraban como candidatas futuras haceun par de años es ya una realidad en la especi-ficación oficial del consorcio USB a mediadosde 2006?

g El USB 3.0, con mayores coberturas parael consumo energético.

hEl Wireless USB, que amplía su jurisdic-ción a las transmisiones inalámbricas.

/ El USB Express, que cuenta con mayor an-cho de banda en las transmisiones serie.

0Ninguna de las anteriores. La especifica-ción USB no ha sufrido novedades im-portantes en los dos últimos años.

\.^.-(2006) La polivalencia es uno de los ras-

gos más significativos del bus USB para la co-municación de dispositivos. En 2006, hemosvisto todo tipo de artilugios funcionando bajola especificación USB, desde máquinas de co-ser hasta árboles de Navidad. Uno de los dis-positivos de pega anunciados en una Web erauna Fondue USB, donde el supuesto mode-lo comercial dispone de un display en el quese monitoriza la temperatura que alcanza lacazoleta. Dadas las limitaciones de alimenta-ción por este bus, no sería posible alcanzar latemperatura para la fundición del queso sin la

f ¾�¿[Àrn.ÁcÂÃkml«ÄÅÂÃkml K�prÆ

presencia de una toma de alimentación apar-te, pero asumiendo que no contamos con ellay que situamos en la CPU un programa pa-ra el control de la temperatura del dispositivo,¿Cómo se establecería la comunicación entreel periférico y la CPU?g El periférico envía los valores del termo-

par por el par de líneas de datos, y la CPUresponde por el par de líneas de control.hEl periférico envía los valores del termo-par por el par de líneas de control, y laCPU responde por el par de líneas de da-tos.

/ El periférico envía los valores del termo-par por el par de líneas de datos, y la CPUresponde también por el par de líneas dedatos.

0El periférico envía los valores del termo-par por el par de líneas de datos, y la CPUresponde también por el par de líneas dedatos, empleando adicionalmente el parde líneas de alimentación para el sumi-nistro energético del calentamiento querequiere la cazoleta.

x��¶��Ç È�}~ÊÉ Èm}[~

\,^21(1999) El bus Fire Wire es

g Un bus para las transferencias de datosmultimedia por el puerto serie.hUn bus dedicado que mejora las presta-ciones del USB./ La especificación IEEE-1394, de nombrecomercial i-link.0Las tres anteriores son correctas.

\,^.3(2002) El desarrollo del bus Fire Wire co-

mo alternativa para elevados anchos de bandanos recuerda a los principios de diseño de unamemoria principal. ¿Cuál de ellas?g EDO DRAM.h

SDRAM./ DDR-SDRAM.0

RDRAM.

\,^.4(2002) Disponemos de ratón, impresora,

cámara de fotos digital y cámara de vídeo, yde dos entradas USB y otras dos Fire wire ennuestro PC. ¿Cómo realizarías las conexionespara optimizar el rendimiento de los buses?

g El ratón y la impresora al USB y las doscámaras al Fire wire.

hEl ratón y la impresora al Fire wire y lasdos cámaras al USB.

/ Una cámara al USB, la otra al Fire wire, elratón de compañero del dispositivo quemás ancho de banda consuma, y la im-presora en el conector sobrante.

0De cualquier forma, pero siempre sabien-do que no hay impresoras Fire wire ni ra-tones USB.

\.^65(2006) ¿Qué pareja de líneas está presen-

te en la especificación Fire Wire y no se en-cuentra en su homóloga USB?

g Alimentación.

hControl.

/ Datos.

0Ninguna. Las dos especificaciones tienenel mismo número de líneas.

;9Ë�Ì >@?IADC EmFIH J¶KG·N@��FSR��GRURo�rV¸� ��¹ºFIH E��»¹a�¼�� ?\.^,+

(2005) ¿De cuántas líneas dispone el ca-ble de la especificación USB y Fire Wire, res-pectivamente?g Son buses serie, por lo tanto, dos y dos.h

Ambos llevan un par de suministro ener-gético, por lo tanto, cuatro y cuatro.

/ USB incorpora además, un par de control,por lo tanto, seis y cuatro.

0Fire Wire incorpora además, un par decontrol, por lo tanto, cuatro y seis.

Capıtulo 15Í %*¦ ÎÊ¨Ï�Ð¨ § �@Ñ�¨ ÒtÓ § �zÒ Ô�� Ò&�

Õ×ÖL}@ÈwÖbdLØ�~°��Ù�ÚL�Û©º®¥d¶®¥©ªÈ�Ü¬ÖL�

\,^.\(2000) ¿Qué tipo de bus resulta más fácil

de optimizar sin introducir efectos laterales enel resto del sistema?g Un bus local.h

Un bus de expansión./ Un bus dedicado.0

Un bus de memoria.

\,-U](1999) ¿Qué bus es más rápido?

g El que funciona a mayor frecuencia.h

El que tiene una mayor anchura./ El que tiene un mayor ancho de banda.0

Depende del ancho de banda en la capafísica y de las especificaciones de diálogoen la capa lógica.

\,-5f(2002) ¿Qué bus de entre los siguientes

implementa el zócalo físicamente más alarga-do (form factor)?g ISA de 8 bits.h

ISA de 16 bits.

/ PCI de 32 bits.0

AGP.

\.-,^(2001) Ordenar los siguientes buses de

mayor a menor proximidad al microprocesa-dor del PC.

g Bus de memoria, bus IDE, bus PCI, busISA.hBus local, bus de memoria, bus de expan-sión, buses dedicados./ Bus AGP, bus PCI, bus ISA, bus VESA.

0Bus SCSI, bus AGP, bus local, bus de me-moria.

\.-,-(1999) Señala una jerarquía de buses co-

merciales que se encuentre ordenada de ma-yor a menor cercanía al microprocesador.

g PCI, AGP, EISA, EIDE.h

AGP, PCI, VESA, EIDE./ AGP, USB, PCI, EIDE.0

AGP, PCI, EIDE, USB.

79Ý:7

;9Ë�= >@?BADC EGFIH JLK�Þ�NP>�J�¹ºAD?9VX?�E�� ßD?°�rà�EmVá��QIFSRo�GR\.-U1

(2001) ¿Qué bus debe ser más ancho enel PC, el de la tarjeta gráfica o el de la tarjetade sonido?

g Una típica muestra de sonido ocupa 16bits, mientras que un pixel ocupa 8 bitspara una resolución de 256 colores, asíque en estas condiciones, elegiría el de latarjeta de sonido.

hEl de la tarjeta de sonido, ya que la tarje-ta gráfica requiere más velocidad, y paraello, la anchura del bus debe hacerse máspequeña.

/ Los dos por igual y a ser posible de la mis-ma anchura que el bus local del micro-procesador.

0El de la tarjeta gráfica, por tener mayoresnecesidades de ancho de banda.

\.-,3(1999) Entre los buses dedicados, encon-

tramos

g AGP, IDE y AST.h

ISA, MCA y PCI./ VESA, bus del procesador, DIB.0

USB, SCSI y AGP.

\.-,4(1999) ¿Qué bus era mejor atendiendo a

la relación rendimiento/coste para la tarjetagráfica, la tarjeta de sonido, el CD-ROM y elescáner, por ese orden, a fecha Junio del 2000?

g PCI, EISA, EIDE, SCSI.h

AGP, PCI, EIDE, SCSI./ AGP, EISA, SCSI, EIDE.0

Fire Wire, PCI, USB, SCSI.

\.-65(2001) Establece una aplicación inyecti-

va entre el conjunto de dispositivos {discoduro (DD), grabadora de CD (GCD), tecla-do (TEC) y cámara fotográfica digital (CFD)}

y el conjunto de buses {EIDE, SCSI, Parale-lo, USB, Fire Wire, IIO} basándote en la pro-piedad de conectarse optimizando la relaciónprestaciones/precio a fecha Junio de 2001.

g DD â SCSI, GCD â EIDE, TEC â Fire Wire,CFD â USB.hDD â EIDE, GCD â Paralelo, TEC â USB,CFD â Fire Wire./ DD â EIDE, GCD â SCSI, TEC â USB,CFD â IIO.0DD â EIDE, GCD â SCSI, TEC â USB,CFD â Fire Wire.

\.-.+(1999) ¿Qué elementos caracterizan me-

jor a una configuración multimedia?

g Bus USB, disco SCSI y soporte multipro-cesador.hBus AGP, gran caché e instruccionesMMX o sucesoras./ Bus local a 100MHz, memoria SDRAM,disco IDE.0Placa ATX, bus AGP, bus USB.

\.-.\(2001) En una tarjeta de vídeo AGP con

un potente coprocesador gráfico, el bus quemás limita el rendimiento del subsistema grá-fico es:g El bus local.h

El bus de memoria./ El bus PCI.0

El bus trasero (backside).

\21,](2002) ¿Qué bus de entre los siguientes es

más estrecho en su parte de datos? (si existenversiones de diferente anchura para un mismobus, escoge la más pequeña)

g USB.h

AGP./ PCI.

ã�äSkoÂXäSåPæel�nUç�l�åPèSn,é¼èDå�èIémÂXê[äSn K�Ærq0

ISA.

\U1½f(2003) ¿Qué bus(es) del PC contempla(n)

en su especificación la conexión en cadena dedispositivos para aumentar el alcance de la co-nexión sin necesidad de disponer de un hubaparte?

g AGP y USB.h

EIDE y Fire Wire./ Fire Wire y USB.0

Todos los anteriores.

Õ"Ö¶}�ÈeÖbd«Ø�~��ëÙ�~�dL®¯��©ì®ZdL®Ð©ªÈeÜÅÖL�

\U1a^(1999) ¿Qué significan las siglas del bus

AST?g Asynchronous Serial Transfer.h

Accelerated System Tuned./ Architecture Standard Trend.0

Ese bus no existe.

\U1a-(2001) ¿Qué es AC 97?

g Audio Codec 1997, una especificación debus orientada a la tarjeta de sonido.

hAnalog Converter 1997, un bus dedicadoa los periféricos en los que la naturalezade las señales es analógica.

/ Analog Connection 1997, un bus al que seconectan al alimón la tarjeta de sonido y

el módem a través de un zócalo conjun-to denominado AMR (Audio Modem Ri-ser).0Si prescindimos del significado de las si-glas, en las que sólo la primera respues-ta es correcta, las tres opciones anterioresreflejan propiedades ciertas de AC 97.

\21,1(2002) ¿Qué implementación de bus in-

cluye un procesador de propósito específicopara operaciones de entrada/salida?

g AGP.h

Fire Wire./ íSîrï .0

Ultra DMA.

;9ËB� >@?BADC EGFIH JLK�Þ�NP>�J�¹ºAD?9VX?�E�� ßD?°�rà�EmVá��QIFSRo�GR

`6ðiñ6ò,óñ¤_:ñ6ò,ócf.ô_ õöñº`iñ6÷�ø2ñ6÷[f K�ÆrÞ

CUARTA PARTE

PLACAS BASE

;9Ë�� `6ðcñ6ò,óñù_�ñaò,ócf,ô�_ õöñº`iñ�÷¶ø2ñ�÷�f

Capıtulo 16ú %û� Ò � Òt¦ ÒtÓ § %û� ü¢�ýÒ #&%þ¦ Î$%*ÓýÒÿÓ � ¨ Î � ¨�# ¨ ÔÊ¨ � Ò

("~`dL~�}[ÖÅ��ÈeÜÅÖ¶Ü¬~��

\U1a3(2000) ¿Por qué es tan importante fijarse

en la placa base a la hora de adquirir un PC?

g Porque en ella se esconden los principa-les cuellos de botella que limitan el ren-dimiento de nuestro PC.hPorque es la responsable del grado de in-teroperabilidad de nuestro PC con todotipo de periféricos.

/ Porque tiene la llave de la futura expan-sión de nuestro PC.0Las tres respuestas anteriores son correc-tas.

\U1a4(2001) ¿Qué elemento no forma parte de

la placa base de un PC?

g El juego de chips.h

La CMOS RAM.

/ El regulador de voltaje.

0El disipador de calor.

\U1�5(1999) Una placa base se compone de

g El juego de chips y unos cuantos compo-nentes más.hLa placa y una base como soporte.

/ Todo lo que no es el procesador ni la me-moria.0Un formato minitorre en los modelos másrecientes.

\216+(2001) Si tengo que prestar atención a un

único elemento de la placa base con el fin deque me proporcione la máxima informaciónsobre el sistema que puedo montar sobre ella,elegiré:g El juego de chips.h

Los zócalos./ La BIOS.0

La marca (Asus, Gigabyte, QDI, ...).

\216\(1999) La placa base del computador ha

evolucionadog Reduciendo el espacio físico que ocupa y

las prestaciones que proporciona.hAumentando espacio y prestaciones.

79Ýµ

;9Ë�< >@?IADC EGFIH JLK � N��rJrR.�rH �r¹a�rà�EeJ9R��FD��ZGJ�¹ºA9J�àD�ràLH ?ªAIH ?rZG?LQD?SRo�/ Reduciendo el espacio, pero aumentando

el número de chips y sus prestaciones.0Reduciendo el espacio y el número dechips, pero aumentando sus prestacio-nes.

\.3.](2001) Las placas base para PC tienden

haciag Un mayor grado de integración y especia-

lización, por lo que cada vez presentanmenor número de zócalos pero más es-pecializados.hUna mayor integración y menor especia-lización, por lo que cuentan con menornúmero de zócalos cada vez más pareci-dos entre sí./ Un tamaño más grande, en vista de quecada vez hay más periféricos conectadosa ella.0LED de neón, diseños de colores y músicaincorporada.

\.3Äf(2000) ¿Cómo podemos distinguir exter-

namente una placa base más antigua de otramás reciente?g Por el encapsulado del chipset: BGA para

la más actual.hPor los zócalos de memoria: Sólo DIMMen la más reciente./ Por las dimensiones de la placa base: Lasmás nuevas son más pequeñas.0Las tres características anteriores marcanuna tendencia en los diseños más recien-tes.

\.3,^(2003) ¿Qué pareja de elementos de la

placa base se calienta más con respecto al restode parejas que se mencionan a continuación?

g Los condensadores electrolíticos y las sol-daduras mal hechas.hLos reguladores de tensión conmutados ylas soldaduras bien hechas.

/ Los reguladores de tensión lineales y elpuente norte del juego de chips.

0Las pistas de la placa de circuito impresoque implementan el bus local y los con-densadores de tantalio.

\.3.-(2004) Los componentes de la placa ba-

se han venido evolucionando hacia tamañosmás microscópicos, pero hay un elemento queha seguido la tendencia inversa, convirtiéndo-se con el paso del tiempo en una pieza cierta-mente voluminosa para lo que estamos acos-tumbrados en microelectrónica. ¿Cuál?g El oscilador de cuarzo.h

El condensador electrolítico./ El regulador de voltaje.0

El chip BIOS.

\.321(2006) En la tendencia actual del PC de

migrar hacia formas más extraplanas y portá-tiles, uno de los elementos más característicosde una placa base actual para equipos sobre-mesa muestra una tendencia inversa en el con-texto del equipamiento para portátiles. ¿Cuál?

g La lámina de circuito impreso, que tienecada vez más capas de fibra de vidrio ensobremesa y menos en portátiles, con ob-jeto de conformar equipos cada vez másextraplanos.

hLos condensadores electrolíticos, que soncada vez más numerosos y aparatosos ensobremesa, mientras que tienen una pre-sencia casi testimonial en los productospara portátiles.

/ La pila que alimenta a los parámetrosde configuración del firmware del siste-ma, que cuenta con mayor voltaje y car-ga energética en los equipos sobremesa ymenos en los portátiles.

0Las tres respuestas anteriores son correc-tas.

f ¾Xl�ç�l�åPæwèSn�j�äDnoÂ��DèSn K�ÆrÆ

x��w~|Ù�~�d«Ø�®¯�¢{¶ÖL�aÈ�ª®¯�\,3.3

(2004) Son elementos pasivos de la placabaseg Su fibra de vidrio, disipadores de calor y

soldaduras.hSus condensadores, resistencias y zócalos.

/ Su oscilador de cuarzo, el generador dereloj que trata esta señal, y el controladorde intervalos que la programa a diferen-tes frecuencias.0La BIOS, la RAM-CMOS y la pila del sis-tema.

\,3.4(2004) La combinación de contactos de la

placa base que nos ofrece una menor fiabili-dad se caracteriza por la siguiente mezcla decoloresg Dorado para el conector del zócalo y la

tarjeta.hDorado para el conector del zócalo y pla-teado para el de la tarjeta./ Plateado para el conector del zócalo y latarjeta.0Las tres combinaciones anteriores se en-cuentran listadas por orden de más a me-nos recomendable.

\,3a5(2001) ¿Cómo distinguimos una placa

base de buena calidad?g Por la presencia de condensadores elec-

trolíticos, contactos dorados y soldadu-ras brillantes.hPor la presencia de condensadores de tan-talio, contactos dorados y al menos seiscapas de fibra de vidrio en el sustrato./ Por su reducido tamaño y una importantepresencia de disipadores y ventiladores.

0Si tiene el juego de chips de Intel o VIA,seguro que lo es.

\.3,+(2001) ¿Qué placa base elegirías para tu

PC de entre las cuatro posibilidades que sepresentan a continuación?

g Formato ATX, reguladores de voltaje con-mutados, condensadores con voltaje muysuperior al de las líneas sobre las que sesitúan y conectores EIDE Ultra-ATA.

hFormato micro-ATX, condensadores detantalio, contactos plateados y 4 zócalosde memoria DIMM.

/ Formato baby-AT, reguladores de volta-je lineales, soldaduras de aspecto mate eirregular y abundante presencia de zóca-los PCI prescindiendo de los ISA.

0Formato ATX, reguladores de voltaje con-mutados, soldaduras de aspecto mate eirregular y abundante presencia de zóca-los PCI prescindiendo de los ISA.

\.3,\(2002) ¿Por qué se encuentra tan infesta-

do de condensadores el perímetro del micro-procesador?

g Porque produce transiciones muy bruscasen la demanda de energía.

hPorque se debe regular la tensión a los va-lores más pequeños de toda la placa base.

/ Porque en sus cercanías siempre se en-cuentra el conector de alimentación de laplaca base.

0Porque en sus cercanías siempre encon-tramos el oscilador de reloj a elevadasfrecuencias.

=[Ì�Ì >@?IADC EGFIH JLK � N��rJrR.�rH �r¹a�rà�EeJ9R��FD��ZGJ�¹ºA9J�àD�ràLH ?ªAIH ?rZG?LQD?SRo�\.4.]

(2005) Una placa base actual dispone ca-da vez de un mayor número de condensado-res electrolíticos, que son

g Más grandes en tamaño y se encuentranmás concentrados en torno al zócalo delprocesador.

hMás grandes en tamaño y se encuentranmás diseminados por la geografía de laplaca base.

/ Más reducidos en tamaño y se encuentranmás concentrados en torno al zócalo delprocesador.

0Más reducidos en tamaño y se encuentranmás dispersos por la geografía de la placabase.

\.4Äf(2004) ¿A qué es debido que el condensa-

dor electrolítico haya aumentado su volumen(espacio físico) de una forma tan importanteen los últimos años?

g A que los chips de la placa base tienencada vez más transistores y funcionan amayor frecuencia, provocando transicio-nes más fuertes en su régimen dinámicode consumo.hA que la fuente de alimentación del PC escada vez más potente, y por lo tanto, o co-locamos condensadores más grandes, oéstos se abrirán provocando cortocircui-tos./ A que el voltaje que fluye por las líneaseléctricas de la placa base es cada vezmás elevado, y por lo tanto, el condensa-dor tiene también que tolerar un voltajesuperior.

0Ninguna de las tres respuestas anterioreses correcta, pues los condensadores queencontramos en la placa base han redu-cido sus dimensiones con el paso de losaños.

\.4,^(2004) ¿Dónde se encuentran los conden-

sadores más voluminosos de la placa base?

g En el entorno del zócalo del procesador.h

Al lado de la BIOS y el firmware del siste-ma./ Junto a los módulos de memoria.

0Junto a los zócalos AGP y PCI.

\.4.-(2002) Disponemos de un condensador

electrolítico en cuyo perímetro encontramoslas especificaciones 10v, 70 C. ¿En qué lugarde una placa base actual lo colocarías?

g Junto al procesador.h

Junto a un regulador de voltaje lineal./ Junto a la BIOS del sistema.0

Junto a los zócalos de memoria principal.

\.421(2001) Una lata de cerveza con lentejas.

¿A qué pareja de componentes de una placabase puede recordar la frase como mnemo-técnico de sus formas geométricas, respectiva-mente?

g Condensadores de tantalio y electrolíti-cos.hCondensadores electrolíticos y de tanta-lio./ Reguladores de voltaje lineales y conmu-tados.0Circuito PLL y su oscilador de cuarzo.

\.4.3(2006) ¿Qué componente del PC resulta

menos proclive a verse rodeado de condensa-dores electrolíticos en su entorno físico?

g Un microprocesador.h

Un módulo de memoria./ Una tarjeta gráfica.0

Un disco duro.

f ¾Xl�ç�l�åPæwèSn�j�äDnoÂ��DèSn M��BK\,4.4

(2005) ¿Guarda relación la presencia con-junta de condensadores electrolíticos y disipa-dores de calor en las mismas áreas de la placabase?

g Sí, porque ambos elementos deben con-centrarse allá donde la temperatura esmás elevada.hSí, los condensadores suelen llevar disi-padores, ya que la temperatura incide so-bre ellos muy negativamente.

/ Sí, porque el calor está ligado a frecuen-cias elevadas, y éstas, a fuertes transito-rios energéticos. El disipador regula elprimero y los condensadores regulan lossegundos.


\,4a5(2005) Frente a un condensador de tanta-

lio, el electrolítico

g Es algo más vulnerable a elevadas tempe-raturas.hCuenta con polos de carga diferenciados.

/ Las dos respuestas anteriores son correc-tas.0Ninguna de las respuesta anteriores escorrecta. La versión electrolítica presentauna tasa de errores unas 25 veces inferiorprecisamente por ser menos vulnerable alos agentes anteriores.

\,4.+(2006) Los condensadores de tantalio no

tienen una polaridad que respetar, ni presen-tan el riesgo de su posible apertura con losconsiguientes efectos laterales para el hard-ware subyacente. Ddemás, se implementan enformas diminutas respecto a la aparatosidadde sus homólogos electrolíticos, lo que comul-ga con la tendencia actual de fabricar disposi-tivos cada vez más pequeños. ¿Por qué se haextinguido entonces su población en las placasbase más actuales?

g Por prestaciones: Tienen una limitada ca-pacidad de almacenamiento energéticodadas las tremendas exigencias de unaplaca base actual.

hPor temperatura: Muestran una exiguatolerancia al calor que produce actual-mente la placa base.

/ Por fiabilidad: Presentan una tasa de erro-res 25 veces superior a los electrolíticos.

0Por precio: Presentan un coste de fabrica-ción muy superior a los electrolíticos.

\.4,\(2006) ¿Podríamos establecer una corre-

lación entre los puntos de la placa base concreciente presencia de condensadores y cre-ciente capacidad para la generación de calor?

g No. Se precisa que los condensadores es-tén alejados de los puntos térmicos máselevados para prevenir que su soluciónelectrolítica se seque y el condensador seabra y pueda explotar.

hNo. Una de las especificaciones que deberespetarse en la colocación de condensa-dores en placa base es su máximo umbraltérmico, y éste se encuentra en ocasionespor debajo de la temperatura alcanzadapor los puntos más tórridos de la placabase./ Sí, porque un condensador actúa como re-gulador térmico, y por lo tanto, se requie-re su presencia allá donde mayor aliviotérmico se necesite.0Sí, porque la mayor generación de calorrevela una mayor demanda energética, loque normalmente produce mayores os-cilaciones en el consumo, que deben seratendidas por las reservas acumuladasen el condensador en primera instancia,ante la imposibilidad de la fuente de ali-mentación de adaptarse de forma instan-tánea a dichas transiciones.

\a52](2006) El condensador electrolítico se

presenta como un elemento con una finalidad

=[Ì�= >@?IADC EGFIH JLK � N��rJrR.�rH �r¹a�rà�EeJ9R��FD��ZGJ�¹ºA9J�àD�ràLH ?ªAIH ?rZG?LQD?SRo�dual: Actúa como regulador de la tensión enlos filtros que estabilizan la señal de corrientey como reserva energética en los puntos neu-rálgicos del sistema donde existe una mayorvolatilidad en el consumo de potencia. ¿Quérol asume dentro de la fuente de alimentacióny placa base, respectivamente?g Filtrado en fuente, reserva en placa.h

Reserva en fuente, filtrado en placa./ Filtrado en ambos casos, reserva en otros.0

Reserva en ambos casos, filtrado en otros.

\a5�f(2006) ¿Qué elemento alojado en la placa

base de un PC sufre un mayor envejecimientoo desgaste con el uso?g Un microprocesador, si no se encuentra

sometido a fluctuaciones importantes detemperatura (estrés térmico).hUn chip de memoria, si no se encuentrasometido a fluctuaciones importantes detemperatura (estrés térmico).

/ Un condensador electrolítico, si no se en-cuentra sometido a fluctuaciones impor-tantes de energía en las líneas eléctricasprocedentes de la fuente de alimentación(estrés eléctrico).

0Un condensador electrolítico, si se en-cuentra sometido a fluctuaciones impor-tantes de energía en las líneas eléctricasprocedentes de la fuente de alimentación(estrés eléctrico).

\a52^(2006) ¿Qué elemento de (o alojado en) la

placa base de un PC sufre un menor desgastedurante un tiempo de uso prolongado?

g Un chip (microprocesador, memoria, ...).

hUn condensador electrolítico.

/ Un regulador de tensión.

0Un zócalo de conexión.

¤~¶�e®��c~°��®|�2©ªÈm�wÖ¶Ü¬®¯}~°�� Ù �¬�gØUÈm{Å��È�©ìÖ¶Ü¬®¯}~°�

\a5U-(2003) Sustituimos el oscilador de cuarzo

del PC por otro que emite una frecuencia diezveces superior, y advertimos que enseguida sequema un chip de la placa base. ¿Cuál?

g El puente norte.h

El puente sur./ El chip Super E/S.0

O se queman los tres anteriores o no sequema ninguno, por lo que ese chip sólopuede ser el chip del microprocesador.

\a5�1(2002) ¿Puede un procesador tener una

frecuencia de reloj menor que la de su placabase?

g Sí, aunque no tiene ningún sentido desdeel punto de vista del rendimiento.

hSí, implementando un divisor de frecuen-cia en lugar de un multiplicador.

/ Sí, y será la tendencia que marcarán lasarquitecturas de octava generación.

0No.

\a523(1999) Los multiplicadores de reloj pue-

den ser útiles para

g Corregir el desfase entre la velocidad delos circuitos de la placa base y el micro-procesador.

`�èDåPæ k�èD¾áä ê�èDkml�n�êl.kml�¾áèm��¸_ õöõ��P_�b�ó��¬òaó2`�� M��rqh

Sobreacelerar el microprocesador./ Poder sustituir un microprocesador por

otro de mayor frecuencia sin necesidadde cambiar la placa base y el resto delequipo.

0Para las tres tareas anteriores puede sernecesario el concurso de los multiplica-dores.

\6524(2003) Una placa base actual dispone de

g Uno o varios osciladores, muchos multi-plicadores y pocos divisores de frecuen-cia.hUno o varios osciladores, pocos multipli-cadores y muchos divisores de frecuen-cia./ Muchos osciladores, muchos multiplica-dores y pocos divisores de frecuencia.

0Muchos osciladores, pocos multiplicado-res y muchos divisores de frecuencia.

\65.5(1999) ¿Por qué existen relojes de distinta

frecuencia para controlar la velocidad de unamisma placa base?

g Por fiabilidad.h

Por seguridad./ Por versatilidad.0

Por protección.

\652+(2004) Un matiz que diferencia a los mul-

tiplicadores de reloj internos y externos del PCesg La llegada de la señal de reloj al multipli-

cador, que es analógica en un multiplica-dor externo, y digital en un multiplicadorinterno.

hLa programación desde jumpers ubica-dos en la superficie de la placa base, quesólo afecta a los multiplicadores externos.

/ Su implementación dentro de un chip,que sólo es posible en los multiplicado-res internos.0Su bloqueo desde el chip que los imple-menta, acción frecuente en los multipli-cadores internos e inusual en los multi-plicadores externos.

\a5U\(2006) Conforme los chips han ido mejo-

rando en velocidad, el generador de reloj haido quedando más desfasado de la frecuenciade éstos, hueco que se ha cubierto insertan-do sucesivos multiplicadores de reloj. Pues-to que resulta mucho más barato implemen-tar divisores de frecuencia que multiplicado-res, abarataríamos los costes de producción deuna placa base partiendo de una frecuenciamáxima en la generación de reloj (pongamos5 GHz) e intercalando únicamente divisores.¿Por qué entonces no se ha adoptado nuncaesta solución dentro de la arquitectura PC?

g Porque la señal de reloj del generador de-bería ser el mínimo común múltiplo detodos los relojes necesarios para sincroni-zar el PC adecuadamente, lo que nos da-ría un valor de frecuencia estratosférico.hPorque las operaciones de sobreacelera-ción no podrían llevarse a cabo sobre estaarquitectura.

/ Porque tendríamos que transmitir por laslíneas de la placa base señales de muy al-ta frecuencia, y la generación de interfe-rencias electromagnéticas (EMI) para unaseñal es proporcional a la cuarta potenciade su frecuencia, lo que arruinaría la fia-bilidad del diseño.0Las tres respuestas anteriores son correc-tas.

=[ÌB� >@?IADC EGFIH JLK � N��rJrR.�rH �r¹a�rà�EeJ9R��FD��ZGJ�¹ºA9J�àD�ràLH ?ªAIH ?rZG?LQD?SRo�

sÿ®Zd«ØU}[®¥�eÖ¶Ü¬®¯}[~�� Ü¬~ }[~��w®��)�� !�&)"u#" �$ %"�s'&\.+.]

(2005) Acabamos de forzar el sistema pa-ra sobreacelerar la frecuencia de trabajo denuestro bus local. Por lo tanto, hemos progra-madog El generador de reloj (PLL-XXXXX).h

El temporizador de intervalos programa-ble (PIT)./ El controlador de tiempo real (RTC).

0El controlador de interrupciones progra-mable (PIC).

\.+Äf(2005) El generador de reloj (chip PLL-

XXXXX) emite múltiples señales de reloj a losdiferentes zócalos de memoria y periféricosPCI/AGP con objeto de

g Lograr que los ocupantes de dichos zóca-los puedan trabajar a diferentes frecuen-cias.hSacar al sistema de un régimen de bajoconsumo de forma escalonada, esto es,desfasando los instantes de máxima de-manda energética en cada uno de los dis-positivos conectados a los zócalos paraque el total del conjunto no sobrepase lasespecificaciones de potencia en la fuentede alimentación./ Lograr una mayor fiabilidad a la hora deuna sincronización entre los distintos dis-positivos.


\.+,^(2005) El oscilador de reloj, el temporiza-

dor de intervalos programable (PIT) y el con-trolador de tiempo real (RTC) emiten señalessíncronas o eventos de interrupción a diferen-tes escalas de frecuencia. Respectivamente,

g Hz, KHz y MHz.h

MHz, KHz y Hz./ MHz, Hz y KHz.0

Hz, MHz y KHz.

\.+.-(2005) ¿Cuál es el orden cronológico más

exacto en la aparición de los chips PIC, PIT yRTC en la placa base de una arquitectura PC?

g PIC, PIT y RTC, ya que el PIC atiende alPIT y el RTC complementa al PIT.

hPIT, RTC y PIC, ya que el PIT atiende alRTC y el PIC complementa al RTC.

/ PIC, RTC-PIT, ya que el PIC atiende a losotros dos, que se complementan entre sí.

0Los tres están ya presentes en las prime-ras placas base para PC, y los tres se en-cuentran engullidos en la actualidad porel puente sur del juego de chips.

\.+21(2003) En el triángulo conformado por el

RTC, el PIT y el PIC como unidades funciona-les de la placa base, ¿Quién está conectado aquién?

g El RTC al PIT y el PIT al PIC.h

El PIT al RTC y el RTC al PIC./ El PIT y el RTC al PIC.0

Los tres al microprocesador.

\.+.3(2003) De las muchas formas de registrar

el paso del tiempo en el interior del PC. ¿Cuáles la más inexacta de entre las que se presen-tan atendiendo a como estaban implementa-das en el interior de un PC de los años 80?

f ¾cl�åPæwèDkoå�èªêl�¾:j�k�èIé�l�n�ä ê�èDk�ô)(@èIé¼äS¾áè*��kml#+À9¾áä ê�èDk,� ¿[Àrn M��rÞg Con el PC encendido, desde la interrup-

ción 8 procedente del canal 0 del PIT.hCon el PC apagado, desde la interrupción8 procedente del canal 0 del PIT./ Con el PC apagado, desde la interrupción70h procedente del RTC.0Con el PC apagado, desde el contador in-terno que contiene el RTC.

\,+.4(2004) En el interior del PC, el tiempo

transcurre de forma un tanto redundante, yaque se registra tanto a nivel software como anivel hardware. Los chips relacionados con eldesempeño de estas funciones en la séptimageneración son, respectivamente,g El generador de reloj, 8284, y el controla-

dor de intervalos programable, 8254.hEl PIT y el RTC.

/ El RTC y el PIC.

0Estas funciones se concentran ahora en elpuente sur del juego de chips.

\.+65(2005) ¿Cuál de los siguientes chips no

ha sido aún engullido por la tremenda capa-cidad concentradora del juego de chips de laplaca base y puede verse suelto con imple-mentación propia y desligada de éste?

g El generador de reloj.

hEl controlador de interrupciones progra-mable.

/ El temporizador de intervalos programa-ble.0El controlador de tiempo real.

x�� ~`dLØ�®¯}rdL® Ü¬~¶�±{¶}®¥©º~°��Ö¶Ü¬®¯}.-0/ ®¥©ìÖÅ�w®1� }[~32¥�Å�wÖ¶Ü¬®¯}'� ��¶�

\,+.+(2005) Los zócalos ZIF Socket que alber-

gan al procesador han sido tradicionalmentecuadrados, con entre cinco y diez filas de pati-llaje circundando su perímetro externo. A pe-sar de la creciente densidad de patillaje en elchip, la zona central del zócalo del procesadorsuele estar cada vez más despejada conformeéste evoluciona. ¿Cómo explicarías esta apa-rente paradoja?

g En el centro del procesador está el área deintegración, que apenas presenta grosor,mientras que su perímetro se dedica alinterfaz donde resulta más fácil acomo-dar el patillaje.

hEn la parte interior central del zócalo delprocesador puede situarse un termoparque realice mediciones térmicas sobre latemperatura de funcionamiento del pro-cesador de la forma más fiable.

/ Las dos descripciones anteriores predo-minan en el mercado, si bien hay excep-ciones. Por ejemplo, sin salir de AMD, elK6 es uno de los procesadores que másse calentaba y no solía contar con el ter-mopar, mientras que el K8 Opteron esun modelo actual e inunda de patillaje laparte central del zócalo.

0Ninguna de las descripciones anterioresabunda en el mercado, y los ejemplos deAMD son sólo una muestra de ello. Porlo tanto, la paradoja existe.

\.+,\(2001) Dentro de los zócalos de una placa

base, los hay que aunque suelen aparecer enuna sola unidad, bajo determinadas circuns-tancias podemos encontrarlos por duplicado.Señala de los cuatro siguientes el que respon-de a una justificación 465*587�9:4 g .

=[Ì�� >@?IADC EGFIH JLK � N��rJrR.�rH �r¹a�rà�EeJ9R��FD��ZGJ�¹ºA9J�àD�ràLH ?ªAIH ?rZG?LQD?SRo�g El zócalo del procesador aparece duplica-

do en sistemas SMP (multiprocesamientosimétrico) para servidores.

hEl zócalo de la BIOS aparece duplicadopoco después de la popularización del vi-rus Chernobyl.

/ El zócalo AGP para gráficos aparece du-plicado en sistemas dotados de tarjeta yaceleradora gráfica.

0El conector EIDE aparece duplicado enplacas base dotadas de controladoresCombi.

\.\.](2002) ¿Cuál es la pieza clave en el rendi-

miento de una placa base multizócalo?

g El juego de chips de la placa base, que de-be sincronizar los recursos compartidosapropiadamente.

hEl planificador de procesos del sistemaoperativo.

/ La aplicación, que debe estar escrita parasacar provecho del multiprocesador.

0El usuario, que debe ejecutar tantas apli-caciones como procesadores haya.

\.\Äf(2001) ¿Qué es el multiprocesamiento si-

métrico o SMP?g Un conjunto de placas base que, coordi-

nadas desde el planificador de procesosdel Sistema Operativo, posibilitan la eje-cución concurrente de procesos.

hUn sistema conformado por un conjun-to de microprocesadores que compartenuna misma placa base y todos los recur-sos que ésta suministra.

/ Un microprocesador que tiene la facultadde ejecutar varios programas similares deforma simultánea.0El equivalente hardware de un SistemaOperativo multiproceso.

\.\.^(2001) ¿Qué componente es el responsa-

ble de la reciente reducción del número dereguladores de voltaje que proporcionan co-rriente al microprocesador?

g La fuente de alimentación.h

El microprocesador./ El zócalo del microprocesador.0

La placa base.

\.\.-(2004) ¿De cuántos pines se compone un

regulador de voltaje lineal?

g De dos, puesto que implementa un inte-rruptor.

hDe dos, puesto que implementa un con-mutador./ De tres, uno para el voltaje de entrada,otro para la referencia común de tierra yotro para el voltaje de salida.

0De tres, uno para transportar el voltaje,otro para transportar la corriente, y otroinerte que actúa como toma de tierra co-mún.

\.\21(2000) El microprocesador y el juego de

chips de la placa base de un PC se encuentranligados a través del

g Controlador del bus local que los comuni-ca, que debe estar incorporado en ambaspartes.

hZócalo que la placa base incorpora, y alque se acopla el microprocesador.

/ Regulador de voltaje que incorpora laplaca base, y que dota de corriente al mi-croprocesador.

0Las tres respuestas anteriores representanligaduras de compatibilidad entre el mi-croprocesador y el juego de chips.

f ¾cl�åPæwèDkoå�èªêla¾áä°ç�l�ç¶èDkoÂáä�ô;(=<Ié¼äD¾áè*�@é¼èDåPæ k�èD¾áä9ê[èDk,�Ðæwä>+ M��@?

x�� ~�d«Ø�®¯}rdL® Ü¬~ �wÖ Ù�~|Ù�®¯}�ÈeÖA-0/CBÐ©ìÖ¬�w®1� ©ì®Zd«ØU}®z�eÖ¶Ü¬®¯}D� Ø�Ö�2\,\.3

(1999) ¿Cuál de las siguientes configura-ciones de 64 Mb de memoria principal paraPentium ofrece mejor rendimiento (empezan-do por las posiciones más bajas)?

g 32Mb SIMM EDO, 16Mb DIMM EDO,16Mb SDRAM.h8Mb SDRAM, 48Mb DIMM EDO, 8MbSIMM EDO./ 32Mb DIMM SDRAM, 32 Mb SIMMSDRAM.064Mb DIMM EDO.

\,\.4(1998) ¿Cuál de las siguientes configu-

raciones de memoria principal sobre placa430VX es correcta?g 64 Mb, con 16 Mb de SDRAM y el resto

SIMM.h48 Mb, ocupando sólo dos zócalos SIMM.

/ 48 Mb, con 16 Mb en el DIMM0, 16 Mb enel SIMM2 y 16 Mb en el SIMM3.

01 Mb, ocupando los 4 zócalos SIMM.

\,\a5(1999) ¿Se pueden mezclar módulos

de memoria SIMM y módulos de memoriaDIMM en una placa base para Pentium II?

g Sí, siempre que la placa base traiga los dostipos de zócalo.

hSí, llenando el zócalo DIMM0 y los zóca-los SIMM0 y SIMM1.

/ Sí, llenando el zócalo DIMM0 y los zóca-los SIMM2 y SIMM3.

0No, si ambos módulos solapan el espaciode direcciones físicas asignado a sus res-pectivos zócalos.

\.\,+(2001) ¿Cuántas palabras de memoria

pueden leerse simultáneamente en una arqui-tectura PC?g Depende de la anchura del bus de datos.h

Depende del controlador del bus ubicadoen la placa base.

/ Depende del controlador de memoriaubicado en la placa base.

0Depende de las tres características señala-das anteriormente.

\.\,\(1999) ¿Qué característica del PC no está

condicionada de ninguna forma por el modelode placa base que compremos?

g El tamaño de la memoria principal.h

La frecuencia de reloj del microprocesa-dor./ La velocidad de la caché externa.

0Todos los parámetros del PC se encuen-tran directa o indirectamente influencia-dos por la elección de la placa base.

f�],].](2005) Se produce una falta de página

en la gestión de memoria virtual del sistemaoperativo, y hay que efectuar un reemplazocon otra página de memoria residente en eldisco duro. ¿Qué unidades funcionales perte-necientes al puente norte del juego de chipsintervienen en la realización de dicha tarea?g El controlador de memoria principal efec-

túa el trasiego de datos por el bus de me-moria.hEl controlador de DMA impide que elprocesador sea molestado durante todoel proceso.

=[Ì�< >@?IADC EGFIH JLK � N��rJrR.�rH �r¹a�rà�EeJ9R��FD��ZGJ�¹ºA9J�àD�ràLH ?ªAIH ?rZG?LQD?SRo�/ El controlador EIDE (puede ser desde

Ultra-DMA hasta Serial-ATA, lo mismonos da) efectúa los diálogos con el discoduro.0Las tres respuestas anteriores son correc-tas.

f�],]Äf(2005) Una placa base con tarjeta gráfi-

ca y de sonido integradas fusionag El puente norte y el puente sur del juego

de chips.hLa memoria de vídeo y la memoria prin-cipal./ El controlador AGP y el controlador PCI.


f�],],^(1998) ¿Dónde se sitúa dentro de la pla-

ca base el controlador para la memoria cachéexterna?

g Dentro del propio chip de caché.h

En el chip TAG./ En el controlador del sistema del juego de

chips.0

En la unidad de encaminamiento de da-tos del juego de chips.

f�].]a-(2000) ¿Cuál es la utilidad del chip TAG

de una placa base?

g Sincronizar las transferencias por el buslocal.hSincronizar las transferencias con los bu-ses dedicados.

/ Relacionar las celdas de memoria con lasde caché.0Sólo dos de las respuestas anteriores sonciertas.

x��AE±}@ÙGF ÖL}~�-ù´�uIH�¡J�¤sLK$H�¡M��ÅÙ${Å~�}[�f�],]U1

(2005) ¿Qué antiguo chip del firmwaredel sistema se encuentra actualmente imple-mentado mediante memoria Flash?g La ROM-BIOS.h

La RAM-CMOS./ Los dos anteriores.0

Los dos anteriores, incluyendo los casosen que forman ya parte del juego de chipsde la placa base.

f�],],3(2003) La RAM-CMOS ha evoluciona-

do a lo largo de la quinta, sexta y séptima ge-neración pasando, respectivamente, por

g El chip super E/S, el puente sur y el puen-te norte.

hEl puente norte, el puente sur y el chip su-per E/S.

/ El puente sur o el chip super E/S, depen-diendo del PC.

0El esquema que más se repite con diferen-cia en el marco temporal indicado es suubicación en el puente sur.

f�].]a4(2003) Entramos en el menú de la BIOS

que nos permite cambiar la fecha y hora delsistema, modificando su valor. ¿Qué chip harecibido una operación de escritura sobre al-gunas de sus celdas de memoria para actuali-zar dicho valor?

g La Flash-BIOS.

f ¾=NkoçPO�äDkmlSô[ø�bRQ.÷)�c`TSAQ.÷U�º�SÀ9ç�jcl�kon M��rÆh

La RAM-CMOS./ El puente sur del juego de chips.0

El puente sur del juego de chips desde elmomento en el que implementa en su in-terior las celdas antaño pertenecientes ala RAM-CMOS.

f ].]65(2003) Si la RAM-CMOS es el segmen-

to de datos y la BIOS es el segmento de códi-go para el firmware del sistema, ¿Por qué nose implementan conjuntamente en un mismochip de memoria RAM?

g Porque consumirían la pila mucho antes.h

Porque la RAM-CMOS requiere una ac-tualización permanente de sus conteni-dos y por palabras individuales, mientrasque la BIOS sólo se actualiza esporádica-mente y en bloque.

/ Porque el sistema sería aún más vulne-rable a los virus, y además, se perderíala compatibilidad con los primeros PC,en los que el código estándar iba en laBIOS y los parámetros personalizados enla RAM-CMOS.0Las tres razones anteriores justifican cla-ramente su separación.

f ].],+(2003) Si la RAM-CMOS y la BIOS del

sistema estuvieran implementadas conjunta-mente en un mismo chip de memoria RAM,¿Podría arrancar el sistema cuando la pila seagotase?

g Sí, tomando los parámetros de la confi-guración por defecto procedentes de laBIOS como se hace en los PC actuales.hSí, tomando unos parámetros por defec-to que el fabricante de la placa base de-cidiese habilitar ante la ocurrencia de se-mejante anomalía.

/ Sí, trasladando todos los parámetros deconfiguración seleccionables desde laBIOS a seleccionables desde jumpers.

0No, en ningún caso.

f�],],\(2004) ¿Qué elemento de la placa base

del PC contiene alguna parte móvil (que semueve físicamente) en todas sus variantes deimplementación?

g Un regulador de voltaje.h

Un jumper./ Un zócalo.0

Un disipador de calor.

f�]½f�](2004) ¿De cuántos pines se compone

un jumper?

g De dos, puesto que implementa un inte-rruptor.

hDe tres, uno para el voltaje de entrada,otro para la referencia común de tierra yotro para el voltaje de salida.

/ Puede haber de dos y de tres pines, aun-que con claro predominio del de dos pi-nes sobre el de tres.0Puede haber de dos y de tres pines, aun-que este último es mucho más frecuente.

f�]½f&f(2003) ¿Por qué los jumpers tienden a

desaparecer de las placas base más recientes?

g Porque la configuración manual es peli-grosa para el usuario.

hPorque su función puede llevarse a cabomás cómodamente desde la BIOS.

/ Por su elevado precio y baja fiabilidad.0

Dos de las respuestas anteriores son co-rrectas.

f�]½f ^(2000) Si nos decidimos a manipular el

voltaje de nuestro microprocesador, ¿A quéelemento(s) del PC nos dirigiremos?

=�;rÌ >@?IADC EGFIH JLK � N��rJrR.�rH �r¹a�rà�EeJ9R��FD��ZGJ�¹ºA9J�àD�ràLH ?ªAIH ?rZG?LQD?SRo�g Al microprocesador, para informarnos de

su grado de tolerancia a este cambio y desi habilita algún procedimiento para se-leccionar el nuevo voltaje.hA la placa base, para conocer si dispo-ne de los correspondientes reguladoresde voltaje y conmutadores DIP o jumperspara su selección.

/ A la BIOS, para ver si existe algún me-nú donde se permita la cómoda selecciónpor parte del usuario.

0Los tres elementos anteriores componenel triángulo que encierra todo el conoci-miento útil respecto a esta manipulación.

Capıtulo 17��V �ýÒù��% �ýÒ #XW��Î��

("~`d¶~¶}Ö¬��È�Ü¬Ö¶Ü¬~��Y�[Z@�bd�©ªÈw®ZdLÖ¬�mÈeÜ¬Ö�Ü

f ]Äf -(2002) ¿Qué es el chipset o juego de

chips de una placa base?

g El controlador responsable de su correctofuncionamiento.hUn conjunto de circuitos que implementala comunicación y el control de sus com-ponentes.

/ El hardware que pone nombre comercialal modelo de la placa.

0Cualquiera de las respuestas anteriores esválida.

f ]Äfi1(2000) ¿Puede sustituirse el juego de

chips de una placa base por otro de mejores ca-racterísticas manteniendo los zócalos y el restode la circuitería?

g No, porque el patillaje y las soldaduras nolo permitirían.

hNo, porque el juego de chips implementala funcionalidad de los zócalos y elemen-tos de la placa base en la que se monta;esos mismos elementos podrían no fun-cionar si utilizamos un juego de chips deprestaciones superiores.

/ Sí.0

Sí, pero habría que cambiar también elmicroprocesador.

f�]½f 3(2000) ¿Por qué a pesar de la tendencia

a minimizar el número de chips de un PC, lasfunciones del juego de chips siguen sin ser cu-biertas por un único circuito integrado?g Porque es más barato integrar varios

chips pequeños que uno grande.hPorque al emplear varios chips, podemosdiseminarlos en emplazamientos cerca-nos a la circuitería a la que funcionalmen-te se encuentran ligados, y así minimiza-mos la longitud de las líneas de comuni-cación, algo fundamental para conseguira la vez altas frecuencias y elevada fiabi-lidad en las transmisiones./ Porque unas funciones del juego de chipsllevan el peso de la velocidad, donde lafrecuencia es prioritaria, y otras de la ver-satilidad del sistema, donde lo prioritarioes el número de transistores a incluir, yestas dos prioridades chocan frontalmen-te si el mismo chip tratase de abarcar to-das las funciones.

\:7�7

=�;r= >@?IADC EmFIH J¶KR?[N@O:H^]oFD�GT9J«�I�ìZ`_9�»ASR0

Los tres factores anteriores han jugadohistóricamente un papel importante paraevitar la excesiva concentración de fun-ciones del juego de chip en un único cir-cuito integrado.

f�]½f 4(2005) La tendencia del juego de chips

ha sido ir disminuyendo en número de chips.Al igual que el chip Super E/S apunta a supráctica extinción en la octava generación, ¿Sevislumbra la fusión del puente sur y el puentenorte en un único chip?

g Sí, a medida que la densidad de integra-ción CMOS lo posibilite.

hNo, el puente sur perjudicaría al rendi-miento del puente norte, y el puente nor-te, a la versatilidad del juego de chips.Por lo tanto, conviene que sigan separa-dos.

/ No, con el esquema actual muchas placasbase combinan un mismo puente nortecon varios puentes sur y viceversa paraproducir multitud de variantes comercia-les, lo que da mucho juego a la hora deextender la oferta que ofrecen fabricantescomo Asus o Gigabyte.

0Las dos respuestas anteriores son correc-tas.

f�]½f�5(2005) Intel, VIA y SiS son compañías

fabricantes de...

g Microprocesadores.h

Juegos de chips para placas base./ Chips de memoria.0

Intel sólo microprocesadores, VIA sólojuegos de chips y SiS sólo chips de me-moria.

f�]½f +(2002) ¿Qué mejora del sistema precisa

ineludiblemente una nueva versión de su jue-go de chips?

g El paso de un sistema que sólo admi-te memoria SDRAM a otro que tambiénacepte DDR.hLa incorporación de un tercer zócalo dememoria principal./ El cambio de procesador Thunderbird aDuron.0La sustitución de una tarjeta AGP de 4Mbytes de memoria de vídeo por otra de8 Mbytes.

f�]Äf�\(2002) ¿En qué chip se encuentra imple-

mentado el controlador hardware para el busAGP?g En el puente norte del juego de chips.h

En el puente sur del juego de chips./ En la tarjeta gráfica.0

En el puente norte se encuentra la parteque la placa base necesita, y en la tarjetagráfica la parte que ésta necesita para quela comunicación pueda tener lugar.

f�],^.](2006) ¿En qué lugar del juego de chips

se sitúa el controlador del bus PCI-Expressdentro de la placa base?

g En el puente norte.h

En el puente sur./ En el chip Super E/S.0

En ninguno de ellos. Se habilita en unpuente de expansión implementado enun chip aparte.

f�],^Äf(2002) ¿En qué chip se encuentra imple-

mentado el controlador hardware para memo-ria principal SDRAM?

g En el puente norte del juego de chips.h

En el puente sur del juego de chips./ En los propios módulos de memoria prin-

cipal.

f��DèS¾ ÀIémÂa<Dåb+�l�åPl�k�ä9émÂáèSåPäD¾ M�K¼q0

Aparte, en un chip exclusivo.

f ],^.^(2004) El controlador de bus inalámbri-

co tan actual en el segmento de los portátilesno es más que una forma de comunicar datosserie a velocidad media y entre un amplio nú-mero de dispositivos de última generación. Enbase a esto, un juego de chips incluirá el con-trolador de bus inalámbrico dentro de su

g Puente norte, debido a su gran rendi-miento.hPuente norte, debido a su versatilidad.

/ Puente sur.

0Chip super E/S.

f�]a^.-(2005) ¿Dónde situamos el controlador

del bus PCI-Express en el juego de chips deuna placa base micro-BTX de 2006 provista decuatro zócalos de este tipo?

g En el puente norte.h

En el puente sur./ En los dos anteriores.0

En ninguno de los anteriores. Va aparte enun chip independiente.

xc��®¥�G�¶©ªÈdBZde2|~�dL~�}[Ö¶©«Èw®ZdLÖ¬�

f ],^21(2004) En las cuatro primeras genera-

ciones, el juego de chips concentra a la ma-yoría del centenar de circuitos integrados queforman parte de las primeras placas base paraPC. Sin embargo, hay un chip que se resiste aformar parte de él hasta bien entrada la sextageneración. ¿Cuál?

g El generador de reloj.h

El controlador de tiempo real./ Las celdas de la RAM-CMOS.0

Los dos anteriores, que para entonces for-maban ya parte de un mismo chip.

f ],^.3(2004) ¿Qué cambio tiene lugar en la ar-

quitectura PC durante la transición de la quin-ta a la sexta generación que repercute en laconstitución del juego de chips de esta últi-ma?

g La caché externa pasa al interior del pro-cesador.hLa tarjeta gráfica pasa de PCI a AGP.

/ La tarjeta de sonido pasa de ISA a PCI.0

Los tres anteriores se enmarcan en un pe-ríodo temporal similar, aunque el cambiode la tarjeta de sonido no altera la consti-tución interna del juego de chips.

f�]a^.4(2002) ¿Qué denominación de juegos

de chips se utiliza para modelos de quinta,sexta y séptima generación?

g Apollo en VIA.h

El sufijo FX en Intel./ Natoma en Intel.0

Tritón en Intel.

f�]a^a5(2002) ¿Qué juego de chips de VIA ha

sido el único que ha podido utilizarse de for-ma polivalente tanto por procesadores de Intelcomo por procesadores de AMD?

g El Apollo para K6-III y Pentium III.h

El Apollo para Duron y Celeron.

=�;D� >@?IADC EmFIH J¶KR?[N@O:H^]oFD�GT9J«�I�ìZ`_9�»ASR/ El Apollo Pro en séptima generación.0

Ninguno de ellos.

f�]a^.+(2003) ¿Qué metamorfosis más impor-

tante del juego de chips atribuyes al final de lasexta generación?

g El puente sur y el puente norte se desa-coplan de forma más contundente, fabri-cándose placas base con puentes norte re-cientes y puentes sur antiguos, y vicever-sa.hEl RTC y el PIT migran del chip SuperE/S al chip puente sur.

/ La tarjeta de sonido deja de conectarse alpuente sur para enlazarse directamenteal puente norte.

0Aparecen los primeros juegos de chipscon tarjeta gráfica y de sonido integradasdentro del puente sur.

f�]a^.\(2003) ¿Qué evolución sigue el contro-

lador del bus ISA en el juego de chips a lo lar-go de la quinta, sexta y séptima generación?

g El controlador del bus ISA deja de ser unelemento fijo del puente sur, colocándo-se su puente de conversión al bus PCI enun chip opcional aparte que cada vez esmenos frecuente encontrar en una placabase.hPrimero migra del chip Super E/S alpuente sur, y posteriormente, desde ésteal puente norte.

/ No ha evolucionado, pues de encontrarse,lo hemos visto siempre dentro del chipSuper E/S.

0No ha evolucionado, pues de encontrar-se, lo hemos visto siempre integrado enel puente sur.

f�],-.](2003) ¿Qué aspecto de la configura-

ción del juego de chips cobra mayor relevan-cia a medida que avanzamos desde la segundamitad de la sexta generación en adelante?

g El número de zócalos PCI que soporta.h

El ancho de banda del enlace entre elpuente norte y el puente sur.

/ El número de condensadores que rodeanal procesador.

0Su adecuación al formato ATX de una pla-ca base.

f�],-Äf(2004) El juego de chips va adaptándo-

se en su evolución a los cambios que se produ-cen en la arquitectura PC. Unos cambios pro-vocan la desaparición (baja) de ciertos contro-ladores, otros producen la aparición (alta) denuevos controladores, y otros obligan a unareubicación de los elementos ya existentes sinque se produzcan altas ni bajas. A lo largo dela sexta generación, esta respuesta al cambiotiene su origen en los siguientes elementos:

g Alta: Memoria caché; Baja: Bus AGP;Reorganización: Tarjeta de sonido.

hAlta: Tarjeta de sonido; Baja: Bus AGP;Reorganización: Memoria caché.

/ Alta: Bus AGP; Baja: Tarjeta de sonido;Reorganización: Memoria caché.

0Alta: Bus AGP; Baja: Memoria caché;Reorganización: Tarjeta de sonido.

S¬èBêl�¾áèDn6é¼èSç�l�k�émÂáäD¾Xl�n M�K¼Þ

K ®ÐÜ¬~¶�e®¯�Û©ì®ÐÙ�~�}©ªÈeÖ¬�w~��

f ],-.^(1998) ¿Cómo se distingue externamen-

te una placa Intel con chipset 430TX de otracon chipset 430VX?

g Por el número de chips que componen elchipset (dos frente a cuatro).

hPor el regulador de voltaje (la 430TX care-ce de él)./ Por los zócalos de memoria (la 430TX lle-va DIMM).

0Por el tamaño (la 430TX es más compac-ta).

f ],-.-(1998) Ordenar los chipsets de las pla-

cas Pentium según fueron apareciendo en elmercado.

g 430FX, 430HX, 430VX, 430TX.h

430FX, 430HX, 430TX, 430VX./ Es muy fácil, basta con seguir el orden al-

fabético de su sufijo siempre que el prefi-jo sea el mismo número (430 en este caso).

0Ninguno de los chipsets anteriores es pa-ra Pentium, sino para Pentium II.

f ],-21(2001) ¿En qué juego de chips finaliza la

quinta generación tomando como referencia alfabricante Intel?

g 430TX.h

430VX./ 440ZX.0

430TX si tomamos al Pentium como últi-mo modelo, y 430VX si incluimos al Pen-tium MMX.

f�],-,3(1998) El principal obstáculo en el éxito

de las placas base para Pentium Pro fué

g Su antiguedad.h

Su baja fiabilidad./ Su excesivo calentamiento.0


f�]a-.4(1998) Los juegos de chips de las pla-

cas base para Pentium Pro evolucionaron has-ta desembocar en

g Los primeros juegos de chips para Pen-tium II Klamath.hLos primeros juegos de chips para Pen-tium II Deschutes./ Los primeros juegos de chips para Cele-ron.0Un callejón sin salida.

f�]a-a5(2002) Hace ya algún tiempo que los

juegos de chips se crean pensando en el mer-cado doméstico de gama media, y tomando aéste como referencia, se desarrollan variantespara gama baja y gama alta. Sin embargo, hayun juego de chips que nació con clara vocaciónservidora en la gama alta, para posteriormen-te reubicarse en la gama media. ¿Cuál?

g El 430TX de Intel (alias Tritón 3).h

El 440FX de Intel (alias Natoma)./ El 450NX de Intel.0

El Apollo KT133 de VIA

f�]a-.+(2000) El juego de chips 440FX

=�;r� >@?IADC EmFIH J¶KR?[N@O:H^]oFD�GT9J«�I�ìZ`_9�»ASRg Se ha utilizado en placas base con buses a

66 o 100 MHz, pero siempre acompañan-do a zócalos de tipo Socket.

hSe ha utilizado en placas base con zócalosSocket o Slot, pero siempre acompañan-do a buses a 66 MHz./ Se ha utilizado sólo en placas base con bu-ses a 66 MHz y zócalos Socket.

0Se ha utilizado sólo en placas base con bu-ses a 100 MHz y zócalos Slot.

f�]a-.\(2000) ¿Qué placas base para Pentium

II incluyen un controlador de bus local a 100MHz?g La Apollo de VIA.h

Aquellas con juego de chips 440BX de In-tel./ Aquellas con juego de chips 440FX de In-tel.0Aquellas con juego de chips 440LX de In-tel.

f�].1,](1999) El último juego de chips de Intel

para Pentium II fue el

g 440LX.h

440BX./ 440ZX.0

440GX.

f�].1½f(2000) ¿Qué juego de chips para Pen-

tium II fue readaptado para Pentium III?

g El 440BX, al que se le cambió el controla-dor PIIX4e por el PIIX6.

hEl 440LX, al que se le cambió el soportepara bus local a 100 MHz.

/ El 440ZX-66, que se transformó en el440ZX a secas.0El 440FX, que se sustituyó por el Natoma.

f�]U16^(1999) ¿Qué juego de chips de placas

base para microprocesadores de sexta gene-ración implementa el entrelazado en el chipdonde se incluye el controlador de memoriaprincipal?

g 440BX.h

440GX.

/ 440EX.0

450NX.

f�]U16-(1999) ¿Qué dos juegos de chips de pla-

cas base para Pentium II han sido adaptadospara Celeron?

g 440LX y 440ZX.

h440FX y 440LX.

/ 440LX y 440BX.

0440BX y 440ZX.

f�]U1,1(2003) En el patrón de juego de chips

que más se repite a lo largo de la séptimageneración, encontramos formando parte delpuente norte a los siguientes elementos

g PIC, DMA, RTC y PIT.h

Controlador de caché, de memoria princi-pal, de memoria secundaria y de accesodirecto a memoria.

/ Controlador del bus local, del bus AGP,de memoria principal y de interrupcio-nes.0Lo anterior es correcto, pero sólo en loscasos en los que el juego de chips lleve latarjeta gráfica integrada.

f�]U163(2003) En el patrón de juego de chips

que más se repite a lo largo de la séptimageneración, encontramos formando parte delpuente sur a los controladores para el bus

S¬èBêl�¾áèDn6é¼èSç�l�k�émÂáäD¾Xl�n M�KR?g ISA, PCI y USB.h

IDE, PCI y USB./ IDE, PCI y Fire-Wire.0

SCSI, PCI y Fire-Wire.

f ]U1a4(2001) Un juego de chips para micro-

procesador de séptima generación se compo-ne normalmente deg Dos chips: Un puente de conexión vin-

culado a los componentes más rápidos yun puente de expansión vinculado a loscomponentes más lentos.hDos chips: Un puente norte que realiza laslabores relacionadas con el procesador yun puente sur que realiza las labores re-lacionadas con los periféricos./ Tres chips: Un encaminador de datos pa-ra controlar el tráfico por los diferentesbuses, un controlador de bus local liga-do al procesador y la memoria, y un ter-cer chip que desarrolla las labores pro-pias del multiprocesamiento simétrico.0Cuatro chips: Un puente norte, un puentesur, un puente de expansión y la BIOS.

f ]U1�5(2000) Los juegos de chips KX133 y

KT133 fabricados por VIA están orientados almicroprocesadorg Pentium III, puesto que es un procesador

con bus local a 133 MHz.hK7, puesto que AMD prefirió la memoriaPC133 (SDRAM y DDR respectivamente)para él.

/ Joshua de Cyrix, pues ésa era la razón queestaba detrás de la compra de Cyrix porVIA.0Puede utilizarse de forma indistinta conlos tres procesadores mencionados, yaque VIA sólo especificó que los juegos dechips KX133 y KT133 proporcionaban so-porte para memoria de 133 MHz y busAGP 4x, no el procesador al que estabandirigidos.

f�].1a+(2006) En la tecnología Intel Centrino,

el controlador de bus inalámbrico se sitúa enuna tarjeta adicional PRO/Wireless 2100, quecompleta un trío conformado adicionalmen-te por el procesador Pentium-M y el juego dechips Mobile 915 Express. La mayoría de losbuses que han irrumpido en el PC de formaabrupta se han instalado inicialmente así enla arquitectura PC, pero una vez alcanzada sumadurez, han sido fagocitados por el juego dechips y acomodados en su interior. Dado queel bus inalámbrico ha llegado para quedarsepara siempre con nosotros, vaticina dónde ve-remos colocado su controlador dentro de unpar de años en función de otros ejemplos aná-logos que han corrido una suerte similar.

g En el puente norte del juego de chips.

hEn el puente sur del juego de chips.

/ En el chip Super E/S.

0En el propio área de integración del pro-cesador.

=�;r< >@?IADC EmFIH J¶KR?[N@O:H^]oFD�GT9J«�I�ìZ`_9�»ASR

Capıtulo 18f %*�z¦ ¨ § %û� g Ò&� § ��Ó��Ê¨Ï�zÒ&� �ýÒ Î � ¨Ï# ¨ � ÔÊ¨ �ÐÒ

("~`dL~�}[ÖÅ��ÈeÜÅÖ¶Ü¬~��

f ]U1a\(2004) ¿Cuál de las siguientes caracte-

rísticas de una placa base NO está recogida enla especificación de su formato?

g La ubicación física del procesador.

hEl formato del procesador (Socket o Slot).

/ Directrices de seguridad y proteccióneléctricas.0Pautas para la disipación eficiente del ca-lor.

f ],3U](2004) La especificación del formato de

una placa base se encarga de proporcionar in-formación acerca de

g Sus dimensiones y la disposición física desus componentes.

hSus especificaciones eléctricas.

/ Ciertas propiedades que atañen al diseñode la carcasa.0Incluye información de esos tres tipos, pe-ro de más a menos específica según el or-den listado.

f�],3Äf(2000) Estamos situados frente a dos

placas base, h y i . A la hora de determinar queh es un modelo más reciente que i , es una hi-pótesis manejable...

g Que h disponga de un juego de chips conencapsulado BGA y i con encapsuladoQFP.hQue el juego de chips de h esté compues-to por un número de chips inferior al dei ./ Que la placa h haya adoptado el formatoATX y la placa i el formato baby-AT.

0Cualquiera de las anteriores es una asun-ción razonable.

f�]a3.^(2000) El formato (AT, ATX, ...) de la

placa base de un equipo lo decide

g El fabricante de la placa base.h

El fabricante del juego de chips de la pla-ca base./ El fabricante del microprocesador que al-berga en su zócalo.

0Los tres anteriores.

\:7rÝ

=[=�Ì >@?IADC EmFIH J¶K¼p[N�jrJIV ¹a?SEeJ9Rlk°�GReE�WBàD�I?9Vá�GR.�I�°AIH ?rZ¼?SR6QD?SRo�f�]a3.-

(2006) En el formato baby-AT, la di-mensión vertical se fija en 21.42 cm. En el for-mato ATX, en cambio, la dimensión horizontalse fija en 24.4 cm. Si nos topamos con una pla-ca de 24.4 x 21.42 cm. (horizontal x vertical),¿Qué indicio es suficiente para revelarnos suformato?g Mirarla por su cara frontal, ya que será la

posición del zócalo del procesador quiennos dará el indicio suficiente para apostarpor que siga un formato baby-AT o ATX.

hMirarla por su cara frontal una vez colo-

cada dentro del habitáculo de la carcasa,con objeto de conocer dónde ha quedadoubicado el procesador dentro de este vo-lumen./ Mirarla por su cara trasera, ya que será laposición de los orificios para su fijacióna la lámina metálica de la carcasa la quenos dirá si es baby-AT o ATX.

0Mirarla por su cara trasera, y disponerposteriormente de la oportunidad de ver-la alojada en el interior del PC.

²��Èe©ìÖ¶©«ÈdBZd Ü¬~$©ì®ÐÙ${Å®ZdL~�d«Ø�~°�

f�]a321(2002) ¿Es posible conocer el formato

de la placa base que hay dentro de un PC sindesmontar la carcasa?g Sí, por la posición frontal de las bandejas

de los discos.hSí, por la posición de las ranuras traseraspara la salida de las tarjetas.

/ Sí, por la posición trasera de la fuente dealimentación.0Atendiendo a los criterios anteriores, no.

f�]a3.3(2006) ¿Qué plano de una placa base

nos permite inferir su formato?

g El revés, donde se ven las soldaduras y lastrazas de las líneas eléctricas: Ahí se apre-cian mucho mejor los orificios de la placabase en su fijación a la lámina metálicade la carcasa, y se pueden vislumbrar losperímetros de algunos zócalos (memoria,procesador, PCI, etc).

hEl envés, que nos despeja la ubicación decada componente.

/ El perfil, que nos enseña la localización delos conectores externos de teclado, puer-

tos serie y paralelo, y sonido y vídeo in-tegrados.

0Cualquiera de los tres anteriores es sufi-cientemente revelador para poder inferirel formato de la placa base.

f�],3,4(2003) En un laboratorio de la escuela

tenemos 100 PC adquiridos en 1999 con idén-tica configuración que respetan el siguientepatrón común: A pesar de estar equipadoscon numerosas tarjetas, ninguno de ellos tieneocupadas las cuatro ranuras traseras más in-feriores de la carcasa, que comienzan apenas4cm por encima del plano de la mesa. ¿Quéexplicación es más probable de entre las quese presentan?

g Las placas base tienen cuatro zócalos ISAen esas cuatro ranuras, y ninguna de lastarjetas del PC emplea ya ese bus.

hLas placas base tienen cuatro zócalos PCIen esas cuatro ranuras, pero el formato dela placa es baby-AT, donde no se respetala distancia de separación entre zócalos.

/ La placa base tiene formato ATX, y comose expande de arriba a abajo, su confi-guración no es lo suficientemente amplia

ðU¿rÂáé¼ärémÂa<Då�ê[l6é¼èSç�jöèDå:l�å:æel�n M9MBK

como para requerir que la dimensión ver-tical se expanda hasta cubrir la zona infe-rior de la carcasa.0La placa base tiene formato ATX, en elque el área inferior trasera está reserva-da para la BIOS, la pila, la RAM-CMOS ylos controladores UART.

f ],3a5(2002) ¿En qué formato de placa base

se sitúan los zócalos PCI más cerca de la partetrasera de la carcasa?

g En el baby-AT.h

En el ATX.

/ En el micro-ATX.

0En los tres por igual.

f ],3.+(2004) ¿Qué combinación de placa base

y carcasa nos deja a la primera más alejada delextremo superior de la segunda?

g ATX sobre minitorre.

hATX sobre semitorre.

/ Micro-ATX sobre semitorre.

0Micro-ATX sobre minitorre.

f ],3.\(2005) Observamos una carcasa por su

parte posterior, descubriendo que tiene el co-nector de vídeo hacia el monitor saliendo desu rendija más inferior, esto es, la que lindacon el suelo de la torre. Podemos asegurar quesu tarjeta gráfica es de tipo

g ISA sobre placa base de la familia AT.

hPCI sobre placa base de la familia AT.

/ AGP sobre placa base de la familia ATX.

0PCI-express sobre placa base de la familiaBTX.

f�],4.](2005) Si miramos a la carcasa de per-

fil de forma que la placa base quede mirandohacia nosotros por la parte de los zócalos, ¿Encuál de sus cuatro cuadrantes no se ha situa-do en ningún caso el procesador atendiendoa los formatos de placa base definidos para elPC desde su nacimiento en 1980 hasta la fechaactual (2005)?g En el cuadrante frontal superior.h

En el cuadrante trasero superior./ En el cuadrante frontal inferior.0

En el cuadrante trasero inferior.

f�]a45f(2005) ¿Qué elemento del PC ocupa un

lugar más céntrico en una placa base tomandocomo referencia las posiciones en que se ubicasobre formatos AT, ATX y BTX?g Los módulos de memoria.h

El puente norte del juego de chips./ El conector de corriente a la placa base.0

Los conectores EIDE para los discos.

f�]a4.^(2003) ¿En qué formato de placa base se

coloca el procesador más cerca de la parte su-perior de la carcasa?g En ATX.h

En Micro ATX./ En ATX12v.0

Los tres anteriores localizan al procesadoren una ubicación similar

f�]a4.-(2002) ¿En qué formato de placa base se

sitúa el procesador más cerca de la parte fron-tal de la carcasa?g En el baby-AT.h

En el ATX./ En el micro-ATX.0

En los tres por igual.

=[=�= >@?IADC EmFIH J¶K¼p[N�jrJIV ¹a?SEeJ9Rlk°�GReE�WBàD�I?9Vá�GR.�I�°AIH ?rZ¼?SR6QD?SRo�f�]a421

(2006) Considerando las distintas alter-nativas ofrecidas por los formatos de placasbase AT, ATX y BTX en todas sus variantes,¿Qué cuadrante del habitáculo interno de lacarcasa del PC ha quedado hasta ahora veta-do al procesador?

g El trasero superior.h

El trasero inferior./ El delantero superior.0

El delantero inferior.

f�]a4.3(2004) El formato ATX contempla la co-

locación en la placa base, de abajo a arriba, delos siguientes zócalos:

g ISA, PCI, AGP, procesador.h

PCI, AGP, USB, procesador./ Procesador, ISA, PCI, AGP.0

Procesador, PCI, AGP y USB.

f�]a4.4(2003) Si miramos a una placa base ATX

como si fuera el rectángulo de juego de un es-tadio de fútbol, en los puntos de penalty situa-dos en las dos áreas encontraríamos con ma-yor proximidad a

g El puente norte y el puente sur.h

Los módulos de memoria y la tarjeta grá-fica./ Los controladores para los puertos serie yparalelo.0Los controladores IDE y la BIOS del siste-ma.

f�]a4a5(2003) En las bandas del campo, encon-

traríamosg El puente norte en una banda y el puente

sur en la otra.

hLos módulos de memoria en una banda yla tarjeta gráfica en la otra.

/ La tarjeta gráfica en una banda y la tarjetade sonido en la otra.0Los controladores para los puertos serie yparalelo en una banda, y los controlado-res IDE y la BIOS del sistema en la otra.

f�],4,+(2003) El círculo central estaría presidi-

do por

g El microprocesador.h

La tarjeta gráfica./ La BIOS del sistema.0

Los puertos serie y paralelo.

f�],4,\(2003) Junto a uno de los banderines de

córner, estarían colocados

g Condensadores electrolíticos.h

Conectores para los LED del frontal de lacarcasa./ Jumpers de configuración del sistema.

0Osciladores de reloj.

f�]652](2003) En el lugar reservado para las

dos porterías, encontraríamos

g La BIOS en una y la RAM-CMOS en laotra.hCondensadores electrolíticos en una ycondensadores de tantalio en la otra./ El conector de alimentación de la placabase en una y un zócalo ISA (o PCI en sudefecto) en la otra.

0Los puertos paralelo en una y los puertosserie en la otra.

f��DèS¾ ÀIémÂa<Då M9Mrq

xc�ª®¥�m�¶©ªÈmBZd

f ]65/f(1999) La evolución de los formatos de

las placas base viene determinada por la si-guiente serie en orden cronológico:

g Baby-AT, AT, ATX, micro-ATX.h

AT, baby-AT, ATX, micro-ATX./ AT, ATX, baby-AT, micro-ATX.0

ATX, micro-ATX, baby-AT, AT.

f ]652^(2002) ¿Cómo se relacionan los juegos

de chips y los formatos de la placa base?

g Los juegos de cuatro chips se montaronen formatos baby-AT, y los juegos de doso tres chips, en formatos ATX.

hLos juegos de cuatro chips se montaronen formatos baby-AT, los de tres chips enformatos ATX, y los de dos chips en for-matos micro-ATX./ A la opción anterior agregamos que losjuegos de más de cuatro chips se monta-ron en formatos AT.0Los juegos de chips con mejores presta-ciones apuntan a los formatos más gran-des, y los juegos de chips de la gama bajahacia los formatos más pequeños.

f ]652-(2002) ¿Qué metamorfosis hardware se

encuentra más relacionada con la transiciónde formato baby-AT a ATX en la placa base?

g El zócalo del procesador, de Socket a Slot.h

El zócalo del procesador, de Slot a Socket./ El conector de alimentación: Dos de seis

líneas a uno de veinte.0Los módulos de memoria, de SIMM aDIMM.

f�]�5�1(2004) La especificación del formato

ATX evoluciona desde su nacimiento haciavariantes más minimalistas. ¿Qué especifica-ción rompe esta tendencia incorporando nue-vos aditivos?g Mini-ATX.h

Micro-ATX./ Flex-ATX.0

ATX12v.

f�]�523(2005) ¿Cómo ha evolucionado la varia-

ble coste junto al desarrollo de nuevos forma-tos de placa base para un modelo comercialque trate de cumplir con sus especificaciones?

g A la baja en ATX respecto a AT; a la bajaen BTX respecto a ATX.hAl alza en ATX respecto a AT; a la baja enBTX respecto a ATX./ A la baja en ATX respecto a AT; al alza enBTX respecto a ATX.0Al alza en ATX respecto a AT; al alza enBTX respecto a ATX.

f�]�524(2006) Consideremos los formatos

ATX, ITX y BTX como modelos representati-vos del estado tecnológico del PC en los años1995, 2000 y 2005, puesto que al margen delo que haya hecho el mercado, representa latendencia que mejor vida le hubiera dado alequipo a lo largo de su devenir durante dichoperíodo evolutivo. Dentro de ATX encontra-mos la variante micro-ATX, en ITX dispone-mos de nano-ITX, y en BTX, aparece ya unasubespecificación pico-BTX. La semántica delos prefijos en la escala métrica decimal revelauna clara apuesta por variantes cada vez máspequeñas. ¿Con qué hecho lo asociarías?

=[=B� >@?IADC EmFIH J¶K¼p[N�jrJIV ¹a?SEeJ9Rlk°�GReE�WBàD�I?9Vá�GR.�I�°AIH ?rZ¼?SR6QD?SRo�g La placa base consume y reparte cada vez

menos energía.h

La opción ½ es correcta, y adicionalmen-te, la especificación del formato de unaplaca base extiende su cobertura cada vezmás a dispositivos que se encuentran enla frontera de lo que puede considerar-se un computador, como por ejemplo,los micro-dispositivos de bolsillo (PDA oPersonal Digital Appliances).

/ La opción ½ no es correcta. Dimensionestan reducidas no guardan relación con elconsumo, sino que reflejan un ansia dela especificación por cubrir un nicho in-cipiente del mercado, que se sitúa en lafrontera de lo que puede considerarse uncomputador, y que se encuentra consti-tuido por los micro-dispositivos de bolsi-llo (PDA o Personal Digital Appliances).

0La opción n es correcta, pero conviene rec-tificar que la variante ATX que se orien-ta hacia el segmento de los PDA no es lamicro-ATX, sino la flex-ATX.

f�]�5.5(2006) Determinadas transiciones evo-

lutivas muestran un efecto boomerang, en elsentido de que inicialmente caminan en unadirección, y posteriormente se dan la vuelta y

desandan lo ya recorrido para volver al pun-to de partida (e incluso sobrepasarlo en la di-rección opuesta). Por ejemplo, el procesadordescribe un efecto boomerang en su formato,que caminó hacia el zócalo Slot a mediados delos años 90, y tras encontrarse incómodo en él,volvió al redil del Socket, donde anda en víasde consagración. Encuentra trayectorias boo-merang en los confines de la placa base.

g En su propio formato, que inicialmenteevolucionó hacia dimensiones más gran-des, y luego ha tenido una larga trayecto-ria en sentido inverso.hEn los zócalos y dimensiones de las pro-pias tarjetas que alberga (toma la gráfi-ca como referencia), que sobre ISA eranmastodónticas, sobre PCI y AGP eranmás pequeñas, y ahora vuelven a ser apa-ratosas./ En la pila que alimenta al firmware, quedesapareció inicialmente suplantada poracumuladores e incluso pequeñas bate-rías, y posteriormente ha fortalecido supresencia en los modelos más contempo-ráneos.0Las tres respuestas anteriores describentrayectorias boomerang correctas.

sÿÖL}Ö¶©�Ø�~�}�ÈmoìÖ¶©ªÈdBZd

f�]�52+(2004) En una placa base Baby-AT no es

posible conectar

g Una tarjeta gráfica AGP.h

Un procesador en formato Slot./ La memoria en un punto de la placa base

inferior a aquel en el que se sitúa el pro-cesador.0Un teclado USB.

f�]652\(2003) El formato ATX para las placas

baseg Mejora la ventilación del equipo.h

Surgió como consecuencia del bus USB./ Sólo puede montarse en carcasas minito-

rre.0Todas las anteriores son ciertas.

f�],+.](2003) Las placas base con formato ATX

se distinguen porque

`�äDk�ä9éSæel�koÂqpSä9émÂa<Så M9MrÞg No necesitan buses externos para los dis-

positivos IDE.hTienen una mejor disposición física de suscomponentes./ Presentan el bus local a 100 MHz comomínimo.0Las tres respuestas anteriores son ciertas.

f ],+5f(2005) ¿Cuántos módulos de memoria

principal contempla como máximo la especifi-cación del formato de placa base ATX?g Cuatro.h

Ocho./ Cuatro si el zócalo elegido es DIMM y

ocho si es SIMM.0El formato de una placa base no determi-na esta cantidad.

f ],+.^(2005) ¿Cuántas bandejas para discos

se pueden colocar como máximo en un PCequipado con placa base micro-ATX?g Dos.h

Tres./ Cuatro.0

El formato de una placa base no determi-na esta cantidad.

f ],+.-(2003) Las carcasas fabricadas para pla-

cas ATXg Permiten en su mayoría montarle placas

baby-AT.hNo permiten montar placas AT ni baby-AT./ Son más baratas.

0Dos de las tres respuestas anteriores sonciertas.

f ],+21(2004) ¿Cuál es el principal riesgo eléc-

trico que evita el formato ATX de una placabase?

g La sobrealimentación del microprocesa-dor a través del regulador de voltaje.

hLa colocación incorrecta del cable de ali-mentación procedente de la fuente.

/ La formación de cortocircuitos.0

La conexión fortuita de las pistas de laplaca.

f�]a+.3(2003) Tenemos ante nosotros la placa

base para PC más pequeña del mercado, queademás define un cuadrado perfecto. ¿Qué es-pecificación recoge su formato?

g Baby AT.h

Mini baby AT./ Micro ATX.0

Mini ATX.

f�]a+.4(2003) Tenemos ante nosotros la placa

base con más ventiladores del mercado. ¿Quéespecificación recoge su formato?

g Baby AT.h

ATX./ Micro ATX.0

ATX12v.

f�]a+a5(2006) En cada formato de placa base

existe una dimensión fija y otra en la que laplaca puede ser extendida o recortada con unacierta flexibilidad. ¿Cuál es la dimensión va-riable en los formatos baby-AT y ATX, respec-tivamente?g Horizontal y vertical.h

Horizontal y horizontal./ Vertical y horizontal.0

Vertical y vertical.

=[=�� >@?IADC EmFIH J¶K¼p[N�jrJIV ¹a?SEeJ9Rlk°�GReE�WBàD�I?9Vá�GR.�I�°AIH ?rZ¼?SR6QD?SRo�

r ðcbts�óñ¤_:ñ6ò,ócf,ô;SAQus�óñwv9f1x�f õ¥_,` M9M@?

QUINTA PARTE

MONTAJE DEL PC

=[=�< r ðcbts�óñù_�ñaò,ócf,ô;SAQusªó[ñwv9f1x�f�õz_a`

Capıtulo 19y ��ü¢��#ÿ�.z*Ó �ýÒ #&%*¦ Î$%*ÓýÒtÓ § Ò �

s{B¥Ù�®1� Ü|BZd¶Ü¬~}� ©«�LÚ^d¶Ü¬® ©ì®ÐÙ${¶}ÖL}

f ],+.+(2005) La evolución en el precio de un

componente informático, se caracteriza, fren-te a otro tipo de productos como los del sectormobiliario, por

g Una menor depreciación en el tiempo yun menor margen comercial de beneficio.

hUna menor depreciación en el tiempo yun mayor margen comercial de beneficio.

/ Una mayor depreciación en el tiempo yun menor margen comercial de beneficio.

0Una mayor depreciación en el tiempo yun mayor margen comercial de beneficio.

f ],+.\(2004) La compra de componentes del

PC en el mercado de segunda mano es más de-saconsejable en aquellas piezas que

g Se devalúan mucho con el paso del tiem-po.

hApenas se devalúan con el paso del tiem-po.

/ Se desgastan mucho con el uso.0

Las dos respuestas anteriores son correc-tas.

f�]a\U](2005) ¿Qué adquisición de un com-

ponente para PC produce un mayor abarata-miento de su precio, principalmente en el con-texto de compras por Internet?

g Un disco duro que en lugar de retai-ler (minorista) se compra en su varianteOEM (ensamblador).

hUn disco duro que se compra en remesasbulk.

/ Un disco duro que se adquiere siguien-do las dos directrices anteriores, esto es,OEM y bulk.

0Son las compras en versión retailer y bulklas que son compatibles, y además, cons-tituyen la compra más económica.

f�]a\5f(2006) ¿Qué variante de la compra de

una tarjeta gráfica supone una adquisiciónmás cara en coste por unidad?

g Bulk (en masa).

hOEM (Original Equipment Manufactu-rer).

\;\BÝ

=;~�Ì >@?IADC EmFIH J«K�Æ[N;�i�8�F9� R�� ZS� �[à��I�ìZGJ[¹ºArJ[àD�rà�E��GR/ Retailer (minorista).0

En el caso concreto de la tarjeta gráfica, lastres por igual.

f�]a\.^(2006) ¿Qué combinación de variantes

de compra de un componente para PC essiempre incompatible?g Bulk + OEM.h

Bulk + Retailer./ OEM + Retailer.0

Ninguna. Todas son compatibles, inclusoBulk + OEM + Retailer.

f�]a\.-(2006) ¿En qué mercado de adquisición

de componentes para PC existe una mayorfluctuación de precios?g En el mercado de las grandes corporacio-

nes.hEn el conjunto del mercado mayorista.

/ En el conjunto del mercado minorista.0

En los vendedores a través de la Web.

f�]a\21(2006) ¿Qué volumen de ventas anua-

les atesoran los ensambladores nacionales delmercado mayorista para PC en España?g Más de 500.000 equipos.h

Entre 100.000 y 500.000 equipos./ Entre 50.000 y 100.000 equipos.0

Entre 10.000 y 50.000 equipos.

f�]a\.3(2004) Tres razones que justifican la

compra de componentes del PC a finales deaño son

g La cercanía del SIMO TIC, los rappels deventas y la penalización fiscal de las exis-tencias acumuladas al cierre de cada ejer-cicio.hLa actualización de tarifas al alza al co-mienzo del siguiente año, la penalizaciónfiscal de las existencias acumuladas y lapresentación de nuevos modelos al inau-gurar cada año natural.

/ La cercanía del SIMO TIC, la actualiza-ción de tarifas al alza al comienzo del si-guiente ejercicio fiscal y el hecho de quela devaluación del dólar coincida siem-pre con las fechas navideñas.

0La opción ½ es correcta, pero sólo tieneaplicación dentro del ámbito nacional, ypor lo tanto, puede verse matizada por lacotización del dólar.

f�],\,4(2006) ¿Qué razón aconseja la adquisi-

ción de un equipo informático a final de añode cara a beneficiarse de un precio final másatractivo?

g La proliferación de ofertas de lanzamien-to con la celebración del SIMO en No-viembre y su continuación hasta la cam-paña de Navidad.

hLa existencia de rappels de ventas en al-gunas corporaciones, que prima con in-centivos la consecución de cierto volu-men de ventas al final del ejercicio.

/ La penalización que tienen unos altos ni-veles de stock o existencias de cara a laliquidación del ejercicio fiscal.


r À��6é¼èSç�jPk�äSk�ô@`�äSk�é¼äDn�ä��jP¾áäré¼ä|¿ äSnml M9qBK

� �� ©º®¥Ù${�}[Ö¶}T-�sÿÖL}�©ìÖL��Ö�� {Å�wÖ¶©ºÖ �¶ÖL��~

� ],\a5(2000) ¿Qué importancia tiene la elec-

ción de la carcasa a la hora de comprar un PC?

g Tiene sólo un valor estético.h

Que limita el número máximo de compo-nentes que pueden insertarse en sus ban-dejas.

/ Que suele incorporar la fuente de alimen-tación, donde los conectores de corrientey la potencia son importantes de cara a laexpansión futura del sistema.

0Las dos últimas respuestas son correctas.

� ],\.+(2002) ¿Cuál de los siguientes aspectos

se puede ver perjudicado por una mala elec-ción de la carcasa del PC?g La ventilación.h

La expansión futura del PC./ El formato de la placa base.0


� ],\.\(1999) ¿Qué formato de carcasa es más

recomendable para un usuario doméstico me-dio?g Sobremesa.h

Torre./ Semitorre.0

Minitorre.

��].](2006) ¿Por qué es preferible optar por

una carcasa semitorre frente a una minitorrecomo envoltorio externo de nuestro equipo in-formático?

g Porque la minitorre no permite alojar al-gunos formatos de placas base.

hPorque la minitorre no permite alojar su-ficiente número de dispositivos de alma-cenamiento masivo en sus bandejas.

/ Porque la minitorre apiña de forma exce-siva los componentes en el interior delPC, dificultando la circulación de aire ysu necesaria ventilación.0Las tres respuestas anteriores son correc-tas.

�� ]��(1999) Queremos reemplazar en nues-

tro PC una placa base baby-AT por otra ATX.Es necesario verificar:

g Que la carcasa tenga hechos los agujeri-tos que definen el perímetro del formatoATX.hQue nuestro PC no tenga una carcasa mi-nitorre.

/ Que tanto la fuente de alimentación comola nueva placa tengan el mismo conectorde alimentación.0Todo lo anterior.

�� ],^(2002) Queremos diseñar una carcasa

en formato torre para PC que albergue unaplaca base dotada de una docena de zócalosPCI y a la vez sirva para auspiciar placas baseATX convencionales. ¿Cuál será la dimensiónmayor de la carcasa?

g El alto.

hEl ancho.

/ El fondo.

=;~�= >@?IADC EmFIH J«K�Æ[N;�i�8�F9� R�� ZS� �[à��I�ìZGJ[¹ºArJ[àD�rà�E��GR0

No es posible hacerla compatible conATX.

�� ],-(1999) ¿Qué par de componentes no

puede montarse conjuntamente?

g Una placa ATX sobre algunas carcasasminitorre.hUna placa baby-AT sobre una carcasa to-rre completa.

/ Una placa micro-ATX sobre algunas car-casas semitorre.0Una placa baby-AT sobre una carcasa se-mitorre.

��].1(2002) A la hora de adquirir una pla-

ca base para nuestro PC prestaremos especialatención a la presencia de

g Zócalos y ranuras de expansión suficien-tes para ampliarlo en un futuro.

hBIOS de tipo Flash y marca conocida quefacilite su posterior actualización.

/ Mecanismos para la selección y monitori-zación del voltaje y la temperatura.


� ��$©ì®ÐÙ${¶}[Ö¶}T-ùÇÅ�¶~b�«Ø�~ Ü¬~ Ö¬��ÈGÙ�~b�«Ø�Ö�©ªÈdBA�� ],3

(2002) ¿Qué dos parámetros eléctricoscaracterizan a la fuente de alimentación de unPC?g Frecuencia (MHz) y voltaje (voltios).h

Voltaje (voltios) y corriente (amperios)./ Voltaje (voltios) y potencia (vatios).0

Frecuencia (MHz) y tiempo de respuesta(nanosegundos).

�� ],4(2002) Establece una relación entre la

potencia más habitual para las fuentes de ali-mentación de los PC domésticos con procesa-dor de quinta (1996), sexta (1999) y séptima(2002) generación, respectivamente, tomandocomo referencia los años entre paréntesis

g 100 W, 200 W, 300 W.h

200 W, 250 W, 300 W./ 200 W, 300 W, 400 W.0

300 W, 400 W, 500 W.

��]65(2006) ¿Qué significan las siglas PFC en

el contexto de las fuentes de alimentación paraPC?

g Peer Failure Contrast.

hPower Factor Conversion.

/ Passive Fueled Conversion.

0Proyecto Fin de Carrera.

��]a+(2006) ¿De qué depende la eficiencia de

una fuente de alimentación con PFC pasivo?

g De la estabilidad en el voltaje de entradade la instalación eléctrica.hDe la presencia o ausencia de otros ele-mentos activos conectados a la mismared eléctrica doméstica de nuestro PC, yque comparten suministro con él.

/ De las condiciones atmosféricas, ya queuna tormenta con fuerte presencia de ra-yos puede inestabilizar las líneas de tie-rra y alterar la tensión de entrada.

r À��6é¼èSç�jPk�äSk�ô[Á@ÀBl�åPæel�ê[l6äD¾»Â»ç�l�åPæwä9émÂa<Så M9qrq0


��],\(2005) ¿Qué tipo de fuente de alimenta-

ción proporciona una mayor potencia efectivade entre las que se presentan?

g 400 W. sin PFC.h

450 W. con PFC pasivo./ 400 W. con PFC activo.0

450 W. con PFC activo.

��](2006) ¿Cuál es la principal contribu-

ción de una fuente de alimentación dotada dePFC activo (frente a su homóloga con PFC pa-sivo)?g Estabilizar la tensión de salida mediante

filtros y reguladores.h

Proteger al PC de los picos y sobretensio-nes que a menudo acontecen en el sumi-nistro de la señal eléctrica./ Adaptar su resistencia de carga a la im-pedancia conjunta de la red doméstica,con objeto de que pueda transmitir todala potencia a los bornes de salida.

0Suplantar la función de un SAI o Sistemade Alimentación Ininterrumpida, con ob-jeto de proteger al PC de súbitos apago-nes.

��(2006) ¿Qué condición trata de respetar

en tiempo real una fuente de alimentación do-tada de PFC activo para maximizar su eficien-cia en el suministro de potencia?

g Intensidad lo más próxima a cero por sulínea de salida 5VSB.hVoltaje de salida lo más próximo a 220voltios./ Resistencia de carga lo más cercana ala impedancia del circuito de suministroeléctrico.


�� ^(2006) ¿Qué elemento del suministro

energético del PC sufre una degradación en sucapacidad de carga cuantificable en una pérdi-da en torno al 20 % por cada seis meses de usoregular?

g La potencia de la fuente de alimentacióncon PFC pasivo.hLa capacitancia de un condensador elec-trolítico./ La capacitancia de un condensador detantalio.0La duración de la batería ion-litio de unportátil.

�� -(2006) La capacidad de carga de la ba-

tería de un portátil sufre una degradación ma-yor en el tiempo cuanto

g Más veces se recargue desde un punto su-perior al 0 % de carga.hMás veces se descargue desde un puntoinferior al 100 % de carga./ Menos veces se recargue desde el 0 % decarga.0Menos tiempo pase en el estado de 0 % decarga.

��i1(2006) La pérdida de capacidad de car-

ga en la batería de un portátil depende de

g El uso, según el número de veces que serecargue.hEl material: Con el paso del tiempo, lapérdida es mayor en Níquel-Cadmio oNíquel-Manganeso que en Ion-Litio./ La temperatura: El frío reduce la duraciónde la carga de la batería.0Las tres respuestas anteriores son correc-tas.

=;~B� >@?IADC EmFIH J«K�Æ[N;�i�8�F9� R�� ZS� �[à��I�ìZGJ[¹ºArJ[àD�rà�E��GR

� �P�$©º®¥Ù${�}[Ö¶}T- � Èw�aÈ�{�Ö¶©ªÈdBA� ØT�¶}öÙ$Èe©ìÖ�� 3

(2003) ¿Por qué es conveniente que eldisipador activo de un procesador sea lo másliso posible en la cara de contacto con su platotérmico (cara A) y lo más abrupto posible ensu cara opuesta en contacto con el aire (caraB)?

g Porque por la cara A succiona el calor pre-dominantemente por conducción, y porla cara B lo evacúa fundamentalmentepor convección.

hPorque por la cara A el material con el queentra en contacto es sólido (rígido), mien-tras que por la cara B es gaseoso (envol-vente)./ Porque por la cara A disponemos adicio-nalmente de pasta semiconductora comoaditivo para aumentar la eficiencia térmi-ca, mientras que por la cara B, ese aditivolo constituye el ventilador.

0Los tres argumentos anteriores son váli-dos.

�� 4(2005) Ordena el aluminio (Al), el cobre

(Cu) y la plata (Ag) de mayor a menor eficien-cia térmica.

g Cu, Al, Ag.h

Al, Cu, Ag./ Ag, Cu, Al.0

Ag, Al, Cu.

��5(2005) Si la plata es más eficiente térmi-

camente que el aluminio, ¿Por qué es muchomenos usual encontrarla como material de undisipador de calor?

g Por su elevado coste.

hPor su conductividad eléctrica.

/ Por su facilidad para la oxidación.0


��+(2005) Si el cobre es más eficiente térmi-

camente que el aluminio, ¿Por qué es menosusual encontrarlo como material de un disipa-dor de calor?g Resulta más difícil de moldear en formas

esotéricas.hEs mucho más pesado en disipadoresaparatosos.

/ Porque también es un excelente conduc-tor eléctrico.0Las tres respuestas anteriores son correc-tas.

��\(2006) La eficiencia del conjunto de di-

sipación térmica asociado a un microprocesa-dor es función deg La velocidad de rotación del ventilador.h

Las dimensiones del disipador y su venti-lador acoplado.

/ El área de contacto entre el disipador y elchip.


�� ^.](2006) La eficiencia térmica del conjun-

to de disipación de calor acoplado sobre el lo-mo de un chip aumenta con

g La presión ejercida por el disipador sobreel área de integración del chip.

r À��6é¼èSç�jPk�äSk�ô;xaÂÃnoÂ j:ä9émÂa<DåÐæm��koç«ÂXéGä M9qrÞh

La presencia de pasta de silicona semi-conductora en la superficie del chip queentra en contacto con el disipador./ La pulimentación de la superficie del disi-pador en contacto con el área de integra-ción del chip.0Las tres respuestas anteriores son correc-tas.

�� ^��(2002) En una oferta de lanzamiento

del procesador K8 de AMD, éste se suministracon cuatro sistemas de disipación de calor aelegir por el usuario completamente gratuitos.¿Con cuál te quedarías atendiendo exclusiva-mente a los aspectos térmicos y de humedad?(entre paréntesis la temperatura que garantizaen la lámina térmica del procesador)g Disipación pasiva ( �;� I� ).h

Disipación activa (temperatura ambien-te)./ Célula Peltier ( �� >� ).

0Refrigeración por líquido circulante( � >� ).

�� ^.^(2001) ¿Qué ventajas tiene la circula-

ción de líquido frente a la ventilación de airecomo mecanismo de disipación de calor?g Los líquidos presentan mejores cualida-

des físicas que los gases en lo referenteal fenómeno de convección forzada.hEl manejo de líquidos impide la entradade polvo en la superficie de los circuitosintegrados./ El manejo de líquidos es más silenciosoque la circulación de aire en el interior delsistema.0Las tres respuestas anteriores son correc-tas.

�� ^.-(2001) ¿Qué inconvenientes han lastra-

do la popularización de las células Peltier?g Su coste y nivel de ruido elevados.h

La generación de humedad y su excesivoconsumo en vatios.

/ Su aparatosidad y su tardía aparición enel mercado.0Las tres respuestas anteriores son correc-tas.

��^21(2002) El lomo del primer procesador

4004 estaba construido de madera. En la actua-lidad, este material no es adecuado porque

g Se trata de un material poroso difícil depulir.hNo es un buen conductor eléctrico.

/ No es un buen conductor térmico.0


��^.3(2003) En nuestro equipo de octava ge-

neración con procesador de 4 GHz, monitorTFT de 15 pulgadas, tarjeta gráfica GeForce4 ydisco duro de 100 Gbytes y 7200 RPM, el ele-mento que más vatios consume es

g El microprocesadorh

El monitor./ La tarjeta gráfica.0

El disco duro.

��^.4(2002) Elementos de creciente acep-

tación en los PC tomando como referenciael mercado doméstico norteamericano entre2000 y 2002 (supuestamente reproducible enel mercado español entre 2002 y 2004) son

g Monitores TFT, plotters y grupos electró-genos.

hTarjetas perforadas y válvulas de vacío.

/ Sistemas de alimentación ininterrumpida(SAI), impresoras láser y monitores TFT.

0Fuentes de alimentación de 500 W, carca-sas en formato sobremesa (horizontal) ytarjetas de sonido SCSI.

=;~�� >@?IADC EmFIH J«K�Æ[N;�i�8�F9� R�� ZS� �[à��I�ìZGJ[¹ºArJ[àD�rà�E��GR

� �P�$©º®¥Ù${�}[Ö¶}T-%K ®A�¬ÈwØ�®¯}[~��^a5

(2002) ¿Qué rasgo distingue al monitordel resto de componentes del PC?

g Que tiene un precio más estable y puedeencararse como una inversión.hQue supera un consumo de 50 Vatios.

/ Que dispone de interruptor independien-te.0Los tres aspectos anteriores son exclusi-vos del monitor.

��^.+(2002) ¿Qué componente del PC pre-

senta alta tensión en su interior (varios milesde voltios)?g La fuente de alimentación.h

El monitor./ La placa base.0


��^.\(2005) ¿Cuál es el elemento básico de

las tecnologías de monitores CRT, TFT y deplasma, respectivamente?

g Electrones, gases y transistores.h

Gases, electrones y transistores./ Electrones, transistores y gases.0

Transistores, electrones y gases.

��-U](2005) ¿Qué monitores son del tipo

LCD (Liquid Crystal Display)?

g CRT y TFT.h

TFT./ TFT y plasma.

0Plasma.

�� -��(2003) ¿Qué significan las siglas TFT?

g Tube Fotoelectric Technology.h

Thick Frequency Transistor./ Thin Film Transistor.0

Track Field-effect Transistor.

�� -,^(2004) ¿Cuál de las siguientes afirma-

ciones es correcta?

g Todo monitor de pantalla plana es TFT.h

Todo monitor de pantalla plana es LCD./ Todo monitor TFT es de pantalla plana.0

Todo monitor LCD es TFT.

�� -,-(2003) ¿Cuál de las siguientes afirma-

ciones es falsa?

g Todas las pantallas TFT son lisas sin cur-vatura o convexidad en el plano de laimagen, pero no todas las lisas sin curva-tura son TFT.hTodas las pantallas TFT son LCD, pero notodas las LCD son TFT./ Todas las pantallas TFT son de matriz ac-tiva y todas las pantallas DSTN son dematriz pasiva.

0Todas las pantallas de plasma son LCD,pero no todas las LCD son de plasma.

�� -U1(2006) ¿Cómo se consigue el color en

los monitores TFT?

r À��6é¼èSç�jPk�äSk�ô6S¬èSåÂ æwèDkml�n M9q@?g Regulando la intensidad de un campo

eléctrico, que controla a su vez la inten-sidad de la onda luminosa.hRegulando la intensidad de un campoeléctrico, que controla a su vez la frecuen-cia de la onda luminosa./ Interponiendo filtros con celdas rojas,verdes y azules al subsistema que regu-la la intensidad luminosa.0Las tres respuestas anteriores son correc-tas.

�� -.3(2006) ¿Qué relación guardan en el mo-

nitor TFT la frecuencia en la actualización deimágenes en Hz y su tiempo de respuesta enmilisegundos?

g Una magnitud es directamente propor-cional a la otra.hUna magnitud es la inversa de la otra.

/ Una magnitud es la inversa de la otra, conla salvedad de que la frecuencia debié-ramos expresarla en KHz o el tiempo derespuesta en segundos.

0Ninguna. Son dos magnitudes indepen-dientes.

�� -.4(2006) ¿Qué fenómeno se utiliza para

controlar la intensidad luminosa de los píxe-les en pantalla en los monitores TFT?

g La polarización de la luz con el ángulo derefracción de los rayos incidentes.

hLa liberación de fotones al incidir sobrela superficie el rayo procedente de un ca-ñón./ La aplicación de un campo eléctrico de in-tensidad variable para generar un campomagnético.

0La aplicación de un campo magnético deintensidad variable para generar ondasde luz de diferentes frecuencias respon-sables de las distintas tonalidades de co-lor.

��-a5(2006) ¿Qué función cumple la regula-

ción de intensidad del campo eléctrico en losmonitores TFT?

g Controlar la intensidad de la onda lumi-nosa.hControlar la frecuencia de la onda lumi-nosa, esto es, su color.

/ Controlar el ángulo de refracción del cris-tal que polariza la luz, lo que a su vez re-gula la intensidad de la onda que atravie-sa el cristal.0Controlar el ángulo de refracción del cris-tal que polariza la luz, lo que a su vez re-gula la frecuencia de la onda que atravie-sa el cristal.

��-.+(2003) Había una cualidad en la que los

monitores CRT eran superiores en 2002 a losTFT. ¿Cuál?

g El brillo y el contraste de la imagen.

hEl aprovechamiento del área visual.

/ La sensibilidad al cambio o dinamismo dela pantalla.

0Su adecuación a la imagen digital.

��-.\(2003) Nos encontramos en una habi-

tación completamente oscura y necesitamosiluminarla con la sola ayuda de nuestro PC.¿Cuál encenderemos?

g Nuestro PC sobremesa con pantalla CRT.

hNuestro PC sobremesa con pantalla TFT.

/ Nuestro PC portátil con pantalla CRT.

0Nuestro PC portátil con pantalla TFT.

��1,](2002) Algunos aspectos negativos de

un monitor CRT que son mejorados en su ho-mólogo TFT son

=;~�< >@?IADC EmFIH J«K�Æ[N;�i�8�F9� R�� ZS� �[à��I�ìZGJ[¹ºArJ[àD�rà�E��GRg El desgaste con el uso y el contraste de la

imagen.hLa definición y fidelidad del color y laadecuación a imágenes digitales./ El nivel de radiaciones emitidas y la sen-sibilidad a interferencias.0El aprovechamiento del área visual y elángulo de visión lateral.

��1��(2002) Las mejores cualidades del mo-

nitor CRT respecto al TFT song Niveles de consumo eléctrico, radiaciones

emitidas e interferencias recibidas.hContraste, brillo y definición de imagen.

/ La sensibilidad al cambio de imágenes ysu adecuación a formatos digitales.0El desgaste y las labores de mantenimien-to que conlleva su uso.

��1a^(2002) Los aspectos en los que el moni-

tor TFT ofrece prestaciones más atractivas queel CRT song Consumo, peso y sensibilidad al cambio.h

Aprovechamiento del área de visión y án-gulo de visión lateral.

/ Contraste, brillo y definición de imagen.0


��i16-(2004) Ordena las siguientes ventajas

de los monitores TFT de mayor a menor mar-gen porcentual en que aventajan a sus homó-logos CRT en las variables indicadas

g Consumo (W.), peso (Kg.) y calidad deimagen (brillo, contraste y nitidez).

hCalidad de imagen, peso y consumo.

/ Peso, consumo y calidad de imagen.0

Peso, calidad de imagen y consumo.

��i1,1(2006) ¿Qué relación guarda el consu-

mo de los monitores en las tecnologías CRT yTFT?

g Es similar en ambos.h

Es tres veces inferior en TFT.

/ Es diez veces inferior en TFT.

0Es 25 veces inferior en TFT.

Capıtulo 20ú ¨ � Î��ÒJ�×¨³� �ýÒ � ¦ %*Ó § ¨ V Ò g �� ¥� Ò&�z��%Ï�Ò �,� # § �¥��#&%û�

x��w~|Ù�~��«Ø�®¯�¢{¶ÖL�aÈ�ª®¯��i1a3

(2003) ¿Cuál es la diferencia entre unconector y un zócalo?

g El zócalo puede no tener líneas de co-rriente.hEl conector puede no tener líneas de co-rriente.

/ El zócalo puede no tener líneas de infor-mación.0La diferencia no es eléctrica, sino de ta-maño, ya que el conector siempre es máspequeño que el zócalo.

��i1a4(1999) ¿Cómo se denomina el extremo

en que finaliza un bus de datos externo a laplaca base?

g Conector.h

Puerto./ Zócalo.0

Horquilla o pestaña.

��i1ì5(2005) ¿Dónde encontraremos la bolsa

de tornillos, soportes y arandelas con los quellevar a cabo las tareas de montaje de nuestroPC?g Vienen incluidas en el interior de la carca-

sa del PC cuando la compramos suelta.h

Vienen con la caja de la placa base cuandola adquirimos por separado.

/ Se suministra con cualquiera de los doselementos anteriores.0Deben adquirirse por separado en una fe-rretería.

��1a+(2005) Nuestro PC ha sido montado por

piezas sueltas, disponiendo de las fajas EIDEque venían dentro de alguno de sus compo-nentes. ¿Cuál?g La carcasa.h

La placa base en su versión retailer./ La placa base en su versión OEM.0

El disco duro en su versión OEM.

\��Ý

=��[Ì >@?IADC EmFIH J�M@�[N=�9?SR�A9� �^�G?DR.�I�DH¹,J[à�E�?#]g��k RGFSR�V¸� �GReT9J9R,�rH �¼ZmEGV¸� ZmJ9R��1a\

(2005) La moda del modding ha incor-porado todo tipo de abalorios al proceso demontaje del PC, aunque existen honrosas ex-cepciones que producen efectos benefactoresdesde el punto de vista térmico. Elige la mássaludable al margen de consideraciones esté-ticas subjetivas.g La incrustación de LED a la superficie de

los ventiladores.hEl uso de cables de sección circular frentea la sección extraplana de algunas fajas.

/ El empleo de carcasas transparentes.

0El uso de carcasas de metacrilato.

tÈw~��:2|®¯�� ©�BÐÙ�® ~��ÈwØ�ÖL}@�w®¯��3U]

(1999) ¿Cómo nos descargaríamos eléc-tricamente antes de comenzar el montaje deun PC?g Desprendiéndonos de todos los objetos

metálicos que llevemos encima.hTocando la toma de tierra de un enchufe.

/ Descalzándonos.0

Tocando los contactos de algún zócalo.

��3��(2004) ¿Dónde podemos toparnos con

descargas de voltaje superiores a los 1.000 vol-tios a la hora de interactuar con el PC?g En el interior del monitor CRT.h

En el interior del monitor TFT./ En el fenómeno de electricidad estática.0

Dos de las respuestas anteriores son co-rrectas.

��3.^(2003) ¿Cómo caracterizarías las des-

cargas producidas por electricidad estática?g Alta tensión, baja intensidad de corriente

y larga duración.hBaja tensión, elevada intensidad de co-rriente y larga duración./ Alta tensión, baja intensidad de corrientey efímera duración.

0Baja tensión, elevada intensidad de co-rriente y efímera duración.

�� 3,-(2004) Ordena las tres variables que ca-

racterizan a la electricidad estática de mayor amenor valorg Intensidad de corriente (miliamperios),

tensión eléctrica (voltios) y duración delfenómeno (segundos).

hIntensidad, duración y tensión.

/ Tensión, intensidad y duración.0

Tensión, duración e intensidad.

�� 3U1(2006) ¿Qué condiciones favorecen las

cargas de un cuerpo por electricidad estática?

g Baja humedad relativa del aire y vesti-menta sintética.hBaja humedad relativa del aire y manossudorosas./ Alta humedad relativa del aire y baja pre-sión atmosférica.0Alta humedad relativa del aire y alta pre-sión atmosférica.

�� 3,3(2001) Una buena medida de precau-

ción antes de comenzar el montaje de un PCes...

ò,ÂXl�nt+IèDn,�zé^<Dç¶èªlI�rÂ æwäSko¾XèSn Mr·�Kg Colocarse una pulsera ligada a un cordón

metálico que drenará la carga que poda-mos haber adquirido como consecuenciade la electricidad estática.hAsomarse a la ventana para asegurarse deque no se avecina una tormenta./ Descalzarse para mantener un contactopermanente a tierra.0Las tres respuestas anteriores son buenasmedidas preventivas.

�� 3.4(2003) ¿Cuál es la alternativa más ade-

cuada para eliminar los riesgos que previeneel lucimiento en la muñeca de una pulsera an-tiestática homologada durante la fase de mon-taje del PC?

g Lucir unos zapatos con suelo de goma.h

Fabricarse una pulsera casera con unapulsera metálica de reloj y un cable de co-bre./ Tocar la toma de tierra de un enchufe an-tes de comenzar el montaje.0Desconectar el PC de la red eléctrica de-senchufándolo.

�� 3a5(2002) Antes de comenzar el montaje

de un PC es convenienteg Accionar el interruptor de la fuente de ali-

mentación para desconectarla.hDesenchufarlo de la instalación eléctrica.

/ Cualquiera de las dos acciones anteriores,puesto que son equivalentes.0Apagar la fuente de alimentación ayu-dándonos de su interruptor, pero no de-senchufar el PC.

�� 3.+(2005) ¿De qué forma resulta más segu-

ro trabajar con un PC durante la fase de en-samblaje de sus componentes?

g Con el PC lo más alejado posible de cual-quier toma de corriente.

hCon el conector de corriente enchufado ala red eléctrica, pero utilizando un alar-gador de corriente.

/ Con el conector de corriente enchufado ala red eléctrica, pero el interruptor de lafuente de alimentación en OFF.0Con el conector de corriente enchufado ala red eléctrica y el interruptor de la fuen-te de alimentación en ON.

��3.\(2000) ¿Qué negligencia del proceso de

montaje puede producir un cortocircuito alencender el PC?

g Olvidar un tornillo suelto en el interiordel equipo.

hAcoplar la placa base a su lámina de lacarcasa sin guardar una distancia de se-paración prudencial.

/ Haber tocado los contactos de una placade circuito impreso con unas manos ex-cesivamente sudorosas.0Cualquiera de los tres eventos descritosanteriormente es un riesgo potencial.

��4U](2004) ¿Qué negligencia del proceso de

montaje del PC resulta inocua para su hard-ware?

g Confundir líneas de alimentación con lí-neas de datos.hAcoplar un conector de alimentación alrevés./ Acoplar un conector de datos al revés.

0Cualquiera de las tres respuestas anterio-res supone un riesgo para los circuitos.

��4��(2003) Un conector de datos puede dis-

tinguirse de otro de corriente porque

g Sus líneas son más numerosas.h

Sus líneas son más finas.

=��[= >@?IADC EmFIH J�M@�[N=�9?SR�A9� �^�G?DR.�I�DH¹,J[à�E�?#]g��k RGFSR�V¸� �GReT9J9R,�rH �¼ZmEGV¸� ZmJ9R/ Sus líneas presentan colores más unifor-

mes.0Las tres respuestas anteriores son correc-tas.

��4.^(1999) ¿Cómo se distingue una línea de

corriente de una línea de datos en el interiordel PC?g La línea de corriente suele ser más gruesa.h

La línea de datos suele ser más larga./ La línea de corriente es de color rojo o ne-

gro.0

La línea de datos es de color gris.

��4.-(2000) ¿En qué se diferencian los cables

de alimentación procedentes de la fuente dealimentación que van a parar al disco duro yal CD-ROM?g En nada, son exactamente iguales.h

Los del CD-ROM son más gruesos./ Los del disco duro terminan en un conec-

tor más pequeño.0

Los del disco duro tienen menos líneas.

��421(1999) ¿Qué cable de corriente, de en-

tre los que salen de la fuente de alimentación,es más peligroso para un equipo Pentium a lahora de montarlo?g El que se conecta al microprocesador.h

El que se conecta al disco duro./ El que se conecta a la disquetera.0


�� 4,3(2002) Acabamos de tocar la superficie

de un disco duro con la punta de un destor-nillador imantado, habiéndose producido unchispazo como consecuencia del fenómeno de

g Electricidad estática.h

Inducción de un campo eléctrico desdeun campo magnético en movimiento.

/ Inducción de un campo magnético desdeun campo eléctrico en movimiento.

0Los tres fenómenos anteriores.

�� 4,4(2002) Acabamos de tocar la superficie

de un disco duro con la punta de un destorni-llador, no habiéndose producido chispazo al-guno. Sabemos que

g El destornillador no había acumuladoelectricidad estática.hEl destornillador no estaba imantado.

/ El disco duro contendrá sectores defec-tuosos a partir de ahora.

0Las tres respuestas anteriores.

�� 465(2002) Para la superficie magnetizable

del disco duro, son nocivos

g Los altavoces externos del PC.h

Los altavoces internos de la carcasa./ Los altavoces de nuestro equipo de alta fi-

delidad.0Los tres anteriores pueden serlo, y apare-cen listados de menor a mayor peligrosi-dad.

Capıtulo 21�� ¦ %*Ó § ¨ V Ò ÎÊ¨ � % ¨ ÎÊ¨³� %

)t}[~��ÈGÙ$È��LÖ¶}[~�� 4.+

(2000) Si tuvieses que elegir una solaherramienta para que te ayude a desmontar tuPC, te quedarías con:

g Un martillo pilón.h

Unas pinzas de depilar./ Un destornillador terminado en cruz.0

Unas tenazas pela-cables.

�� 4.\(2005) Algunas herramientas recomen-

dables para el montaje del PC presentan cier-tas contraindicaciones que también desacon-sejan su uso. Señala aquel elemento en el quelos defectos que atesora son ciertos, pero lasventajas señaladas son falsas, con lo cual des-consejaríamos su uso.

g Una pulsera antiestática previene descar-gas eléctricas, pero resta movilidad aloperario de montaje.hUn destornillador imantado facilita la co-locación de los tornillos en los lugaresmás recónditos, pero genera un campomagnético nada saludable para los dis-positivos de almacenamiento magnéticoque situemos muy próximos a él.

/ Una carcasa minúscula y sin lámina des-montable (el soporte donde se fija la pla-ca base) simplifica algunos pasos acor-tando el tiempo total de montaje del PC,aunque el apiñamiento de espacio que seproduce en su interior introduce dificul-tades para la refrigeración del conjunto.

0Todas la ventajas e inconvenientes señala-dos anteriormente son correctos.

��25�](2000) ¿A qué atribuirías el mérito de

que un PC sea más fácil de montar ahora quehace diez años?

g Al diseño de carcasas, que son más redu-cidas.hAl diseño de la placa base, porque aunqueincluye cada vez más elementos, éstos seintegran en un menor número de piezasy se distribuyen de una forma más inteli-gente.

/ Al diseño del microprocesador.

0El montaje es más difícil hoy en día, pues-to que la gama de componentes disponi-bles es mucho más amplia.

\��;�

=�� >@?IADC EGFIH J°M�K9N@OPH�¹,J�à�Eo?�]g��AD?DR�Jª?¶AD?SR�J��25��

(2001) ¿Qué parte de un circuito inte-grado es más vulnerable durante el proceso demontaje de un PC?g Su lámina cerámica termodifusora.h

Su patillaje si viene dispuesto en formato

BGA./ Su patillaje si viene dispuesto en formatoQFP.0Su área de integración.

��~°�6Ù�®A�«Ø�~ÊÜ¬~ �wÖ ©ìÖL}�©ìÖL��Ö

��252^(1999) ¿Qué elemento del PC es el pro-

tagonista en las primeras etapas del montajedel equipo?g El microprocesador.h

La placa base./ La carcasa.0

El disco duro.

��252-(2001) Durante el proceso de montaje

del PC, la lámina metálica sobre la que queda-rá suspendida la placa base dentro de la carca-sa del PC debe ser retirada de ésta última...g Antes de dotar de corriente a la placa ba-

se.hDespués de retirar el caparazón externode la carcasa./ No siempre se desacopla, puesto que exis-ten carcasas en las que la lámina no esdesmontable.


��5�1(2006) ¿Tiene algún sentido que la car-

casa del PC sea metálica de cara a abordar eldesmonte del PC de forma más segura?

g No, podría ser de vinilo o cualquier otromaterial aislante sin ningún problema.

hSí, previene el fenómeno de electricidadestática ya que nos descargaremos conella antes de transmitir nuestro exceso decarga a los componentes internos del PC.

/ Sí, previene cortocircuitos en el funciona-miento de la placa base.


u>�L��~¶}�©ªÈdBA� Ü¬~�� {�}[®Ð©ì~��Ö¶ÜÅ®¯} ~b� �6��o�BÐ©ìÖ¬�e®��2523

(2002) ¿Qué le ocurre al zócalo ZIF deun procesador Socket cuando giro su varillalateral hasta colocarla en perpendicular al pla-no del zócalo?

g Bascula la subcapa superior del zócalo,

deslizándose sobre la subcapa inferiorpara alinear los orificios donde se inser-tarán los pines.

hBascula la subcapa inferior, deslizándosebajo la superior.

beåPéGèDkejöèDk�ärémÂa<Då�ê[l�¾cêBÂ»noÂ j�ä ê�èDk6êl�éGäD¾áèDk Mr·9Þ/ Se suelta el disipador, que ahora puede

desmontarse fácilmente antes de retirarel procesador.0Se activa el módulo de regulación de vol-taje interno.

��524(2003) ¿Qué zócalo de la placa base des-

plaza físicamente parte de su chasis a la ho-ra de interactuar con él durante el montaje delPC?g El de la tarjeta AGP: Su abrazadera lateral

se abre para aprisionar los contactos de latarjeta.hEl del procesador en formato Socket: Sedesliza el plano superior sobre el inferiorcuando rotamos 90 grados su varilla la-teral para que sus orificios puedan recep-cionar los pines del patillaje./ El de los módulos de memoria: Sus recep-táculos metálicos se mueven hacia arribapara dejar hueco al espacio que ocuparánlos contactos del módulo al insertarlo.0Ninguno de los anteriores presenta talmovimiento.

��5.5(2003) ¿Por qué se permutan los pasos

de montaje del procesador en el formato Slotrespecto al Socket? (primero el disipador so-bre el procesador y luego ambos conjuntamen-te sobre el zócalo)

g Porque en Slot el mecanismo de fijacióndel disipador es menos reversible.

hPorque en Slot el plano del procesador esperpendicular al de la placa base, y portanto, si tratamos de acoplar el disipadormás adelante, puede estorbarnos algúncondensador o elemento al que se hayaconferido cierta altura en placa base.

/ Porque los procesadores Slot fueron losprimeros en necesitar de forma casi obli-gada algún mecanismo de disipación decalor, y forzando esa secuencia se eliminaun riesgo latente.


��252+(2004) ¿Qué cualidad debemos tratar

de fortalecer a la hora de montar el disipadorde calor del microprocesador?

g Fijación sólida a la estructura de la placabase.hSuperficie de contacto con el lomo o platotérmico del microprocesador.

/ Ventilación pasiva.

0Ventilación activa.

u>�¶©ì®¯}@{Å®¯}[Ö¶©ªÈmBA� Ü¬~��¥ÜÐÈe�,Èm{¶Ö¶Ü¬®¯}×Ü¬~ ©ºÖ¬�w®¯}��52\

(2001) Queremos montar un par deventiladores adicionales en el interior de lacarcasa de nuestro equipo. ¿Qué ubicación esmás conveniente para facilitar la evacuaciónde calor?

g Uno en la parte delantera superior y otroen la parte trasera inferior de la carcasa.

hUno en la parte delantera inferior y otro

en la parte trasera superior./ Ambos en la parte delantera o ambos en

la parte trasera.0

Ambos en la parte superior o ambos en laparte inferior.

��+U](2004) Si consideramos que la parte

frontal de una carcasa mira hacia el sur. ¿Ha-

=��[� >@?IADC EGFIH J°M�K9N@OPH�¹,J�à�Eo?�]g��AD?DR�Jª?¶AD?SR�Jcia dónde deben expulsar aire sus ventilado-res frontal y trasero, respectivamente?

g Al sur y al norte.

hAl norte y al sur.

/ Hacia el sur ambos.

0Hacia el norte ambos.

�� +��(2002) ¿Qué no deberé utilizar como

elemento de fijación del disipador de calor so-bre el lomo del procesador?

g Unas pinzas.h

Una horquilla./ Unas presillas.0

Un poco de pegamento.

uI�¶��~�}©ªÈmBA� Ü¬~ �w®¯�ëÙ�BÐÜ �¬�e®¯��Ü¬~ Ù�~�Ù�®¯}@ÈwÖ

��+.^(1998) ¿Cómo se inserta un módulo

SIMM en su zócalo?g Abriendo las presillas de los extremos del

zócalo y deslizándolo hacia abajo.h

Igual que un módulo DIMM./ Colocándolo sobre el zócalo por la arista

de los contactos en un plano oblicuo al dela placa y girándolo con los dedos pulga-res en sus extremos hasta que quede per-pendicular a la placa.

0Dos de las respuestas anteriores son cier-tas.

��+.-(1999) ¿Cómo se inserta un módulo

DIMM en su zócalo?g Abriendo las presillas de los extremos del

zócalo y deslizándolo hacia abajo.h

Igual que un módulo SIMM./ Colocándolo sobre el zócalo por la arista

de los contactos en un plano oblicuo al dela placa y girándolo con los dedos pulga-res en sus extremos hasta que quede per-pendicular a la placa.

0Dos de las respuestas anteriores son cier-tas.

�� +U1(1999) ¿Cómo se introduce un módulo

de memoria en su zócalo al montarlo sobre laplaca base?

g Si es SIMM, oblicuamente; si es DIMM,perpendiculamente.

hLa EDO oblicuamente; la BEDO ySDRAM perpendicularmente.

/ La SIMM de 30 y 72 contactos oblicua-mente, la DIMM y RIMM de 168 contac-tos perpendicularmente.

0La respuesta no puede concretarse por seruna característica dependiente del fabri-cante.

�� +,3(2001) El montaje de los módulos de

memoria de un PC exige ejercer

g Más sutileza que presión si es un móduloSIMM.hMás presión que sutileza si es un móduloDIMM./ Las dos respuestas anteriores son correc-tas.0Siempre más maña que fuerza, pues todassus piezas son tremendamente frágiles.

beåPéGèDkejöèDk�ärémÂa<Då�ê[la¾áèDn6êBÂ»n�é¼èSn Mr·�?

u>�¶©ì®¯}�{Å®¯}Ö¶©ªÈmB � ÜÅ~ �e®|�¢ÜÐÈe��©º®|�� +.4

(2001) ¿Cómo se monta un CD-ROM enun PC?

g Atornillándolo por su parte trasera a lacorrespondiente bandeja de la carcasa yacoplándole el conector de corriente porun lateral y el de datos por el otro.

hAtornillándolo por su parte frontal y aco-plándole los conectores por la parte tra-sera.

/ Atornillándolo por sus dos laterales yacoplándole los conectores por la partetrasera.0Lo más cerca posible del disco duro, yaque esto confiere a ambos una mayor es-tabilidad.

�� +a5(2003) ¿Por qué ya no es usual encon-

trar el disco duro ocupando una de las bande-jas de 5.25 pulgadas?

g Porque la tecnología de integración haprovocado su progresiva miniaturizacióna pesar del notable incremento en su ca-pacidad.

hPorque así se previene el riesgo de que lostornillos que lo fijan a sus laterales en labandeja puedan perforar el sustrato mag-nético./ Porque en una carcasa semitorre dispone-mos a lo sumo de tres bandejas de estetipo, y prefieren reservarse para el lectorde CD, su grabadora y el DVD, que estánobligados a fabricarse bajo ese formato.

0Ninguna de las respuestas anteriores escorrecta. Simplemente se comulga con lamoda de hacer cada vez los dispositivosmás diminutos.

��+.+(1999) ¿Qué ocurre si insertamos al re-

vés el conector del bus EIDE que proviene delos discos hacia el conector primario de la pla-ca base?g Se puede dañar algún disco.h

Se puede dañar la placa base./ Se pueden dañar las líneas del bus.0

El PC no arranca.

Ç È �öÖ¶©«ÈdBA� Ü¬~ �wÖ {Å�wÖ�©ìÖ �¶Ö¶��~ Ö �wÖ �wÚÅÙ$È^�LÖ Ü¬~ �wÖ ©ìÖL}�©ìÖL��Ö

�� +.\(2003) La mejor carcasa es aquella que

presenta

g Una estructura rígida sobre la que montarla placa base, porque nos ahorra el des-monte de su lámina.

hUna lámina metálica desmontable, por-

que aunque haya que dar más pasos, és-tos se simplifican y previenen el estorboentre las piezas del PC.

/ Una lámina metálica con el mayor núme-ro de orificios para tornillos, pues éstosdefinirán una mayor polivalencia a la ho-ra de permitir el montaje de placas con

=��[< >@?IADC EGFIH J°M�K9N@OPH�¹,J�à�Eo?�]g��AD?DR�Jª?¶AD?SR�Jlos formatos más variados.0Las dos respuestas anteriores son correc-tas.

��\U](1999) ¿Son todas las fijaciones a la car-

casa del PC iguales?g Sí, todas se realizan apretando tornillos.h

No, hay tornillos, soportes, enganches yarandelas./ b es cierta, y además los tornillos tienendiámetros y/o pasos de tuerca diferentes.0c es cierta, y además hay tantas tuercascomo tornillos.

��\��(2002) ¿Cómo apretaremos los tornillos

para la fijación de la placa base del PC?g Mucho. Tanto mejor cuanto más fuertes

estén las fijaciones.hPoco. Hay que dejar un pequeño margenpara que el sistema bascule en esos pun-tos cuando la fibra de vidrio de la placabase se flexione al presionar sobre ella enpasos de montaje posteriores./ Con la ayuda de unas arandelas aislantes.

0Con la ayuda de un destornillador iman-tado.

��\.^(2000) ¿Qué misterio esconden los tor-

nillos que encontramos en la bolsa que vienedentro de la carcasa de un PC?g Unos están imantados y otros no.h

Tienen todos un aspecto similar, pero pa-sos de tuerca diferentes.

/ La mitad de ellos no sirven; se incluyenpor compatibilidad con el enorme espec-tro de placas base disponible en el merca-do.0Unos requieren un destornillador termi-nado en cruz y otros terminado en aristasimple.

�� \,-(1999) Se ha producido un cortocircuito

en la placa base del equipo que acabamos demontar. El motivo ha podido ser

g Ese tornillo que quedó suelto en su inte-rior.hOlvidamos montar los separadores deplaca.

/ Algún objeto punzante impactó sobre lasuperficie de la placa base durante elmontaje.

0Cualquiera de las tres anteriores es unahipótesis manejable.

�� \U1(1999) ¿Cuál es el orden más lógico pa-

ra la colocación (atornillado) de los diferentestornillos durante la fase de montaje del PC?

g Primero los de las bandejas de los discos(BD), luego los de la placa base sobre susoporte (PB) y finalmente los de las tarje-tas sobre sus ranuras (TR).

hPB, BD y TR.

/ TR, PB y BD.

0BD, TR y PB.

beånml�k�émÂa<Då��zê[èIæwä9émÂa<Så�êl6éGèDkokoÂXl�åPæelºêl,¾áäºj�¾Xäré¼ä¯¿ äSnml Mr·9Æ

uI�¶��~�}©ªÈmBA�� Ü¬®|Ø�Ö¶©ªÈdBA� Ü¬~$©ì®¯}@}�Èw~��«Ø�~ Ü¬~ �eÖ {��wÖ¶©ìÖ �¶ÖL��~

�� \.3(1998) ¿Cómo se conectan a la placa AT

los dos conectores que, procedente de la fuen-te de alimentación, suministran corriente a laplaca base?

g De la única forma posible físicamente.h

Con los cables 58�6�� de ambos conectorespegando a los del vecino.

/ Con los cables 58�6�� de ambos conectorespegando a los del vecino y con cuidadode que no quede / �)� g la conexión de pi-nes a orificios.0Con los cables 9:4) =58�� de ambos conecto-res pegando a los del vecino y con cuida-do de que no quede / �6� g la conexión depines a orificios.

�� \.4(2002) ¿Qué conector de corriente guar-

da una simetría perfecta?

g El que alimenta a los discos.h

El que alimenta a la placa base, aunquesólo en algunos formatos.

/ El que alimenta a los ventiladores desdela placa base.

0Ninguno de los anteriores.

�� \65(2001) A la hora de insertar la placa ba-

se en la carcasa del PC durante el proceso demontaje del mismo

g Si la carcasa dispone de lámina desmon-table, la placa base se fijará sobre la lá-mina una vez extraída, y posteriormenteésta se atornillará luego sobre la carcasa

hSi la carcasa no dispone de lámina des-montable, la placa base se introducirá enella antes de llenar las bandejas de losdispositivos de almacenamiento masivo.

/ Si la placa base se alimenta mediante elconector de corriente de 20 líneas, puedeser necesario acoplar éste antes de finali-zar la inserción de la placa base, cuandono se encuentre ni demasiado lejos ni de-masiado cerca de la fuente de alimenta-ción.0Todas las premisas anteriores reflejan ob-servaciones que deben tenerse en consi-deración.

��\.+(2001) Se ha averíado la placa base del

equipo. Podemos extraerla del interior de lacarcasa sin necesidad de tocarg La tarjeta gráfica.h

El conector de teclado./ Los módulos de memoria.0

El conector de corriente procedente de lafuente de alimentación.

=;¡�Ì >@?IADC EGFIH J°M�K9N@OPH�¹,J�à�Eo?�]g��AD?DR�Jª?¶AD?SR�J

" Èm{Å®|� Ü¬~ Ø�ÖL}#�ö~ Ø�Ö¶�¢� �a� ©ì®A�L~ºy¯ÈdBA� Ö¬�Ð~U£ �¬È�{Å®��\.\

(2002) Uno de los pocos componentesdel PC con puntos de anclaje tanto a placa ba-se como a la carcasa, y que de paso dota al con-junto de una mayor robustez esg La tarjeta AGP.h

El zócalo Slot 1 de Intel./ Un disco duro EIDE.0

La fuente de alimentación.

� ^.].](2002) El montaje de una tarjeta en su

zócalo, ¿Conlleva algún tipo de riesgo eléctri-co para el circuito cuando encendemos el PC?g No, sólo los conectores de corriente supo-

nen riesgo eléctrico.hSí, dado que un zócalo incluye líneas decorriente./ No, porque los zócalos son asimétricos.

0Sí, porque la tarjeta puede dañar a la pla-ca base.

� ^U]��(2000) A la hora de insertar una tarjeta

en su zócalo, deberemos tener en cuenta...

g Que si presionamos demasiado flojo, al-gunos contactos pueden quedar al aire yasí son más vulnerables a la oxidación yotros agentes externos.

hQue si presionamos demasiado fuerte,podemos forzar la flexibilidad de la placabase y poner en conducción algunas desus líneas adyacentes.

/ Que si presionamos demasiado flojo, al-gunos contactos pueden dar problemasde fiabilidad o incluso provocar altera-ciones en la tensión de alimentación quereciben los componentes de la tarjeta.

0Cualquiera de las opciones anteriores re-presenta un riesgo potencial.

'"©ì®¥{Å�wÖ�Ù$Èw~��«Ø�® Ü¬~¤�Ðx¤� � ©ì®A�L~ª©�Ø�®¯}[~�� ~ y�Ø�~�}��L®¯�� ^.],^

(2001) Los conectores de los LED delequipo son fácilmente distinguibles porque

g Llevan el nombre serigrafiado en el co-nector y éste debe engancharse a la placabase de forma que el nombre quede mi-rando hacia su parte externa.

hTodos tienen los cables del mismo color.

/ Todos tienen el mismo número de cables.0

Todos son conectores de alimentación.

� ^U]a-(2001) La conexión de conectores exter-

nos del PC por su parte trasera debe hacerse

g Como último paso de montaje.

hCon el equipo desconectado de la redeléctrica.

/ Antes de proceder a la configuración soft-ware de los dispositivos externos.


`�èDånoÂXê[l�k�ä9émÂáèSå:l�n�+ ¾áè[¿9äD¾Xl�nìêl�¾PjPk�èIé�l�n�è«êlaç¶èSå:æwä��¼l M9ÞBK

s&®A�L�aÈeÜÅ~¶}Ö¶©ªÈw®A�L~��¢2¥�w®¥�¶ÖÅ�w~��Ü¬~�� {�}[®Ð©ì~��® Ü¬~ Ù�® �LØ�Ö:�ö~��Û]U1

(1999) ¿Cuál de las siguientes operacio-nes de montaje entraña riesgo eléctrico paralos componentes involucrados?

g El desmonte de la carcasa.h

La inserción del procesador en su zócalo./ La selección de los parámetros de confi-

guración de la BIOS.0

La fijación de los discos en sus bandejas.

��Û],3(2001) ¿Qué medida de precaución de-

beremos tomar antes de sustituir el teclado denuestro PC por otro?

g Apagar el PC.h

Apagar el teclado./ Conectar nuestro cuerpo a tierra.0


��Û],4(2000) ¿Cuál de los siguientes pasos de

montaje de un equipo actual presenta un ma-yor riesgo para la salud de sus circuitos?

g El jumper maestro/esclavo del disco du-ro.hLa inserción del microprocesador en suzócalo./ El conector de corriente del disco duro.

0Ninguno de los anteriores.

��Û]65(2001) En ocasiones hay que ejercer ma-

yor fuerza de la que sería deseable a la horade

g Pinchar tarjetas en sus zócalos.

hPinchar módulos de memoria en su zóca-lo DIMM./ Extraer el procesador de su zócalo Slot.


� ^.],+(2000) ¿Qué componente de un PC im-

pide su funcionamiento al ser extraído?g El puerto paralelo.h

El bus externo IDE./ Un módulo SIMM.0

El ventilador del microprocesador.

� ^.],\(1998) ¿Qué secuencia de montaje de

componentes de un PC es mejor para cual-quier modelo de Pentium y Pentium II?g Monto placa sobre carcasa, ventilador so-

bre procesador, procesador sobre placa.hInserto procesador y memoria en placa,atornillo placa a carcasa, cierro carcasa,inserto periféricos en bandejas externasde carcasa./ Abro carcasa, lleno zócalos de placa base,atornillo periféricos y placa a carcasa, co-necto buses externos y líneas de alimen-tación a placa.0Conecto discos a placa, inserto discos encarcasa, configuro jumpers.

� ^��](2000) La secuencia de pasos que con-

duce al montaje de un PC puede verse altera-da sig El microprocesador se acopla a un zócalo

Socket, en cuyo caso el disipador de calorle deberá ser acoplado en un paso poste-rior, no anterior.

=;¡�= >@?IADC EGFIH J°M�K9N@OPH�¹,J�à�Eo?�]g��AD?DR�Jª?¶AD?SR�Jh

La carcasa dispone de una lámina extraí-ble donde montar la placa base, en cuyocaso podemos llenar las bandejas de lacarcasa con dispositivos en un paso an-terior o posterior, según prefiramos./ Preferimos realizar las conexiones de loscables de los buses (como los EIDE) a laplaca base antes de insertar las tarjetasen sus zócalos, ya que ambas operacionespueden permutarse a voluntad.0El proceso de montaje es bastante flexible,y se presta a cualquiera de las modifica-ciones anteriormente apuntadas.

� ^��(2005) En la secuencia de montaje del

PC desglosada en 20 pasos, los distintos ele-mentos involucrados van cobrando protago-nismo en el siguiente orden:g Placa base, dispositivos de almacena-

miento masivo accesibles por las bande-jas frontales, tarjetas accesibles desde lasrendijas traseras, conectores de LED delpanel frontal de la carcasa.hDispositivos, placa base, conectores, tarje-tas./ Dispositivos, placa base, tarjetas, conecto-res.0Placa base, tarjetas, dispositivos, conecto-res.

� ^�� ^(2005) ¿Qué componente del PC alte-

ra el orden más favorable de su secuencia demontaje al cambiar su implementación?g El procesador, al cambiar de zócalo Soc-

ket a Slot y viceversa.hLa tarjeta gráfica, al cambiar de zócaloAGP a PCI-Express./ El disco duro, al llegar las configuracionesSerial-ATA.0La memoria principal, al migrar al forma-to DIMM desde los anteriores SIMM.

� ^�� -(1999) ¿Cómo procederemos a conectar

los cables de dos conectores vecinos si existenvarias alternativas y no están documentadas?

g Con los cables negros situados en el extre-mo que linda con el otro conector.

hCon los cables rojos situados en el extre-mo opuesto al que se encuentra el otroconector./ Con los cables del mismo color lindandoentre sí.0Primero conecto uno y arranco el PC. Sifunciona, entonces conectaré el otro deigual forma; si no, conecto ambos al con-trario.

� ^��1(2004) ¿Qué pieza del PC se incorpora a

su proceso de montaje en un paso más tardíode seguir la secuencia más indicada?

g Los discos.h

La memoria./ El microprocesador.0

La tarjeta gráfica.

� ^��3(2004) Participamos en la competición

de una ciber-party consistente en montar unPC en el menor tiempo posible. Elige el for-mato para tus componentes

g Carcasa torre, placa base baby-AT, lámi-na (para la sujeción de ésta sobre aquella)desmontable, zócalo Socket para el pro-cesador, tarjetas gráficas y de sonido inte-gradas en placa base, periféricos ópticosen modelo combo.hCarcasa semitorre, placa base mini-ATX,lámina fija, procesador Socket, tarjetas se-paradas, periféricos modulares.

/ Carcasa semitorre, placa base micro-ATX,lámina fija, procesador Slot, tarjetas inte-gradas, periféricos combo.

0Carcasa minitorre, placa base ATX12v,lámina desmontable, procesador Socket,tarjetas integradas, periféricos combo.

÷[fT¥«óñù_:ñ6ò,ócf,ô�`uQusaÁcbR¦�ðiò,ñº`cbRQusJx�f õ¥_,` M9Þrq

SEXTA PARTE

CONFIGURACION DEL PC

=;¡B� ÷�f.¥ªóñù_�ñaò,ócf,ô�`uQus6Ácb^¦�ðiò,ñº`cbRQusJx�f�õz_a`

Capıtulo 22ú ¨ #t¨ÏÎÊ¨ !$�z¦ § ¨Ï��Ò �ýÒ � �� § Òt¦ ¨ ¨ � ©�ª «�¬

("~b�L~�}[ÖÅ��ÈeÜÅÖ¶Ü¬~��^�� 4

(2002) ¿Qué significan las siglas BIOS?g Basic Input Output Standard.h

Basic Input Output System./ Basic Input Output Sequence.0

Built Input Output Sequence.

��^��5(2000) ¿Cuál es el fabricante líder de

chips BIOS?g Intel.h

Award./ Phoenix + Award.0

American Megatrends.

��^�� +(2003) Indica tres métodos para confi-

gurar el hardware de un PC y ordénalos cro-nológicamente según han ido apareciendog Los drivers del sistema operativo, la RAM

CMOS, las interrupciones externas.hEl fichero de autoconfiguración, los con-troladores de dispositivo, los jumpers dela placa base.

/ Los jumpers, el menú de la ROM-BIOS, laautoconfiguración (plug & play).

0El software, el firmware, el hardware.

� ^�� \(2001) ¿Qué aspecto de la configura-

ción del sistema no ha podido ser programadonunca desde los menús de la BIOS?

g El rango de memoria principal que pasapor caché.

hLa forma de direccionar a los bloques dedatos del disco duro.

/ La frecuencia de reloj de la placa base.

0El multiplicador de frecuencia del micro-procesador.

� ^,^U](2002) En las siguientes listas de transi-

ciones, selecciona aquella lista en la que cadatransición respeta la evolución cronológica.

g De ROM-BIOS a Flash-BIOS; de jum-pers a RAM-CMOS; de acumulador deniquel-cadmio a pila de litio.

\[��

=;¡�� >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²h

De ROM-BIOS a Flash-BIOS; de RAM-CMOS a jumpers; de pila de litio a acu-mulador de niquel-cadmio.

/ De RAM-CMOS a Flash-BIOS; de ROM-BIOS a jumpers; de pila de litio a segmen-to de pila.

0De ROM-BIOS a EPROM-BIOS; deEPROM-BIOS a RAM-CMOS; de RAM-CMOS a Flash-BIOS.

� ^,^��(2006) Identifica hechos que han provo-

cado una mejora en la aportación que el chipBIOS hace a la arquitectura PC.

g La irrupción de la tecnología de memoriaFlash permitió al chip BIOS actualizar suscontenidos para contemplar la configu-

ración de dispositivos contemporáneos aél.

hLa adopción de áreas de memoria Sha-dow que replican los contenidos de cier-tos chips en la memoria principal del PCha podido utilizarse como efecto lateralpara reparar inconsistencias en los conte-nidos de los chips BIOS una vez consoli-dadas las Flash-BIOS.

/ La creación de la especificación PnP (Plug& Play) permitió al chip BIOS y a la ca-pa firmware del sistema recolectar mu-cha más información referente a cada unode los dispositivos del sistema.


´�uIH�¡ Ö��«Ø�®¥©º® ��E 2Ð�¬}Ö¬�Å�w~��-)ÿ�G��2´³ )ÿ�eÖ�� ^,^.^

(2001) ¿Qué relación hay entre la espe-cificación PnP (Plug & Play) y la BIOS?

g Una placa con BIOS PnP produce un sis-tema PnP.hPara que un sistema sea PnP, debe montaruna BIOS PnP.

/ El sistema operativo PnP obliga a teneruna BIOS PnP.0Ninguna.

� ^,^.-(2006) Programas de utilidad como

CPU-Z, Everest y Aida permiten obtener uncompleto informe sobre los recursos de nues-tro PC y sus formas de uso. Sin embargo, amenudo aparecen inconsistencias entre la in-formación que presentan estas utilidades paraun mismo PC, consecuencia de que ésta se en-cuentra diseminada en distintas áreas de me-moria del PC que no siempre son réplicas unasde otras. ¿Cuál de ellas te merece una mayor

fiabilidad desde el punto de vista de caracteri-zar de forma más fiel la configuración del PCque hemos adquirido?

g Los contenidos de los registros internosMSR (Model Specific Registers) del pro-cesador y el chip SPD (Serial PresenceDetect) de los módulos de memoria.hEl área de datos extendida de la RAM-CMOS, denominada ESCD (ExtendedSystem Configuration Data).

/ Las áreas de memoria Shadow de memo-ria principal.

0Los valores seleccionados por el usuarioen los menús del Setup o configuraciónpor firmware del sistema.

� ^.^U1(2006) Con la llegada de la especifica-

ción Plug & Play y su posterior ampliación,una de las principales misiones de la capafirmware pasa a ser la recogida de un amplio

ø�bRQ.÷�ä9éDæ�À äD¾»ÂqpSä[¿D¾¸l�n�ôióPlGé�åPèD¾áèI+*µáä«Ác¾XäSn�¶ M9Þ@?ramillete de parámetros hardware que descri-ben la configuración de nuestro PC. Toda es-ta información puede ser utilizada por ciertosprogramas tipo CPU-Z para mostrarnos un in-forme de las características hardware de nues-tro PC tras su adquisición. ?’De dónde puedeobtenerse toda esa información?g De los registros MSR (Model Specific Re-

gisters) de la CPU.

hDel chip SPD (Serial Presence Detect) pre-sente en los módulos de memoria.

/ Del área de datos ESCD (Extended Sys-tem Configuration Data) incluida en elpuente sur del juego de chips.


´ÏuRH�¡ Ö¶©�Ø.�LÖÅ��ÈdoìÖÅ�Å�w~��-·"¤~ª©��L®¥�e®�2¹¸mÖ ÇÐ�eÖL�»º��^.^.3

(2006) Señala la afirmación más veraz.g Todas las BIOS son chips de memoria

ROM.hTodas las BIOS son chips de memoriaFlash./ Los chips BIOS son de tipo ROM o Flash,pero nunca se mezclan ambos dentro deuna misma placa base.

0Existen placas base con doble BIOS en lasque una de ellas es de tipo Flash y otra esde tipo ROM.

��^.^.4(2004) Señala la afirmación más correc-

tag Toda BIOS EPROM es EEPROM.h

Toda BIOS EEPROM es Flash./ Toda BIOS EPROM es EEPROM y toda

BIOS EEPROM es Flash. Por lo tanto, to-da BIOS EPROM es Flash.0Las tres respuestas anteriores son inco-rrectas.

��^.^a5(2004) Los conceptos de Flash y PnP

BIOS están relacionados de la siguiente forma

g Toda Flash BIOS ha de ser PnP BIOS.h

Toda PnP BIOS ha de ser Flash BIOS.

/ Son conceptos excluyentes, ya que si esFlash BIOS, no es PnP BIOS, y si es PnPBIOS, no es Flash BIOS.0Son conceptos independientes, aunqueambos comienzan a utilizarse en la BIOSen un marco temporal similar.

� ^,^.+(2003) Si la BIOS permite desde hace un

tiempo actualizar sus contenidos gracias a latecnología Flash, ¿Por qué no se incluyen enella los parámetros de configuración y se pres-cinde de la RAM-CMOS?

g Porque entonces la BIOS tendría que estarpermanentemente en modo de escritura,donde eléctricamente es muy vulnerable.

hPorque la información que se actuali-za en la Flash queda congelada cuandose apaga el PC, mientras que la RAM-CMOS contiene información que requie-re un mayor dinamismo, como la fecha yhora del sistema./ Porque en los casos críticos en los quese torna imprescindible borrar la RAM-CMOS para que el sistema pueda arran-car, se necesita disponer de la copia deseguridad en BIOS que contiene los con-tenidos iniciales de la RAM-CMOS. Estaredundancia de información que propor-ciona cierta cobertura frente a inconsis-tencias como la selección inadecuada de

=;¡�< >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²parámetros por parte del usuario o el ol-vido de alguna contraseña no sería posi-ble si todo estuviese concentrado en unúnico chip.


� ^,^.\(2003) ¿Qué particularidades de la

BIOS la hacen más adecuada para el empleode memoria Flash en lugar de una EEPROM,memoria RAM o incluso memoria magnética(disco)?g Frente a una EEPROM, permite la escri-

tura selectiva en celdas individuales pro-porcionando su dirección.

hFrente a memoria RAM, no requiere con-tar con alimentación independiente (pila)para retener sus contenidos cuando apa-gamos el PC.

/ Frente al disco, la memoria magnética tie-ne un acceso demasiado lento para lapresteza que exige la BIOS, y aún activan-do la opción Shadow para aliviar este as-

pecto, tendríamos que inicializar el dis-co para acceder a esta BIOS, y es preci-samente la BIOS quien inicializa el disco(directa o indirectamente, delegando enla BIOS de disco).0Las tres respuestas anteriores son correc-tas.

� ^.-.](2004) La BIOS inició su singladura

siendo ROM-BIOS. ¿Dónde es más probableencontrar una BIOS de este tipo (o en su de-fecto, que pueda trabajar con esta tecnologíaobsoleta sin mermar su funcionalidad y ver-satilidad actual) en un PC de séptima genera-ción?g En una placa base con Flash BIOS.h

En una placa base con PnP BIOS./ En una placa base con doble BIOS.0

Es posible utilizar esa tecnología sin mer-mar ninguna de las tres funciones básicasque tiene asignada la BIOS.

¡�Èw��Ø�~|Ù�ÖL��©ì®A� Ü¬®¥�Å�e~ ´ÏuRH�¡� ^,-��

(2003) En nuestra placa base con dobleBIOS, ¿Son las dos BIOS exactamente igualestecnológicamente?g Sí, aunque la segunda BIOS no tiene ne-

cesariamente que ser PnP.hSí, aunque la segunda BIOS no tiene nece-sariamente que ser Flash. Podría ser unaROM-BIOS sin más./ Sí, aunque la segunda BIOS puede ser deotro fabricante.0No.

� ^,-.^(2003) Disponemos de una placa base

con doble BIOS, con objeto de reparar posi-

bles inconsistencias en la misma. ¿Contienenlas dos BIOS del sistema exactamente la mis-ma información?

g No, la secuencia de arranque no necesitaser replicada, puesto que al ser fija, se en-cuentra en memoria ROM.

hNo, la secuencia de arranque y los menúsde configuración del sistema sólo se en-cuentran en la BIOS activa, no en la BIOSque ejerce el papel de copia de seguridad(backup).

/ Sí, ya que cuando la BIOS se encuentraen modo Flash, cualquiera de sus celdaspuede ser escrita, y por lo tanto, toda

ø�bRQ.÷LnmlGérÀ9åPê[äSkoÂXäSn M9ÞrÆ

su información se encuentra expuesta alriesgo de inconsistencias.

0La respuesta anterior es correcta sólo si laBIOS es del tipo PnP.

��^.-.-(2006) Tenemos un PC con CPU de In-

tel, placa base de Asus, juego de chips de VIAy firmware de Award. ¿Quién es el responsa-ble de que el equipo venga equipado con do-

ble BIOS?

g Intel.

hAsus.

/ VIA.

0Award.

´�uIH�¡ ��~ª©«��¶Ü¬Ö¶}�ÈeÖL��^.-21

(2006) ¿Qué subsistema del PC incluyeuna BIOS propia con mayor probabilidad deentre los que se presentan?g La memoria principal.h

La tarjeta gráfica./ La entrada de datos, pongamos desde te-

clado y/o ratón.0Los puertos serie y paralelo.

��^.-.3(2003) Dos elementos inseparables del

PC desde sus orígenes han sido el teclado yel monitor. Sin embargo, el primero nunca haincluido BIOS propia, mientras que la tarjetagráfica dispone de ella desde principios de losaños 90. ¿Cómo se justifica un tratamiento tandispar del firmware del PC en lo concernientea estos dos subsistemas?g El hardware del teclado apenas ha evolu-

cionado, mientras que el de la tarjeta grá-fica ha corrido la suerte opuesta; puestoque el firmware es una capa que se si-túa justo encima del hardware, los ser-vicios básicos del teclado siguen estandovigentes 25 años después, mientras quelos de vídeo han experimentado una no-table metamorfosis que exige una imple-mentación separada para suplantar a losque se encuentran por defecto en la BIOSdel sistema.

hLa sofisticación del subsistema gráficoexige dejar sus servicios más básicos enmanos del fabricante de la tarjeta gráfica,que es quien mejor conoce su arquitectu-ra interna y la mejor forma de sacarle elrendimiento óptimo.

/ Si el teclado dispusiese de BIOS propia,sus servicios podrían no respetar la com-binación de teclas necesaria para entraren los menús de configuración del sis-tema o Setup (cuyo mensaje en pantallaprocede de la BIOS del sistema). Sólo de-jando los servicios de teclado en manosde la misma BIOS que dictamina la pul-sación de teclas que permite la entrada enel Setup, se garantiza la congruencia deeste mensaje con el comportamiento delteclado.0Las tres respuestas anteriores son correc-tas.

� ^,-.4(2003) La BIOS inicializa el teclado y

verifica su estatus, pero el teclado se necesitapara acceder a la BIOS. La frase es una contra-dicción en sí misma, pero oculta un matiz quesolventa la incongruencia. ¿Cuál?

g Es la BIOS del teclado quien inicializa elteclado, mientras que el teclado se nece-sita para acceder a la BIOS del sistema.

=[��Ì >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²h

La BIOS inicializa los controladores soft-ware y hardware del teclado, mientrasque es el teclado como dispositivo quienaccede a la BIOS./ La secuencia de arranque de la BIOS esquien inicializa el teclado, mientras queel teclado accede a los menús de configu-

ración de la BIOS.0

La BIOS verifica el teclado en su globali-dad, luego el teclado accede a la BIOS, yuna vez dentro, ésta procede a inicializarel teclado.

x��e~�Ù�~��«Ø�®¯� �mÈd2¯Ö¶Ü¬®¯��Ö �wÖ ´�uIH�¡J-{ ¤'¼K v�sLK$H�¡M� {ÅÈm�wÖ

� ^,-a5(2002) Cuando adquirimos un PC por

piezas y lo montamos, antes de arrancarlo porprimera vez, los valores iniciales de la confi-guración del sistema, se encuentran almacena-dosg En la Flash-BIOS.h

En la RAM-CMOS./ En la Flash-BIOS y en la RAM-CMOS.0

En ningún sitio. El primer paso cuandocompramos un PC es precisamente pro-ceder a su configuración.

� ^,-.+(2003) ¿Qué chip(s) admite(n) una mo-

dificación de la información que almacenan?

g Sólo la RAM-CMOS.h

La RAM-CMOS y la ROM-BIOS./ La RAM-CMOS y la ROM-BIOS tipo

Flash.0Sólo la ROM-BIOS.

� ^,-.\(2003) Una cobertura que el mercado

ha articulado frente a la perniciosa acción delos virus es la fabricación de placas con do-ble BIOS, donde la BIOS extra actúa de copiade seguridad. ¿Por qué no se ha utilizado es-te mismo mecanismo de protección para lasceldas de la RAM-CMOS, siendo sus conteni-dos aún más críticos para el correcto funciona-miento del sistema?

g Porque la RAM-CMOS no puede ser mo-dificada por los virus, mientras que laBIOS sí.

hPorque la pila que retiene los valores dela RAM-CMOS se agotaría en la mitad detiempo.

/ Porque una copia de la versión de laRAM-CMOS funcionalmente más establepara su configuración original se encuen-tra alojada en la BIOS del sistema, y elrestablecimiento de dichos valores puedeefectuarse desde dicha BIOS pulsando laopción Load Setup Defaults en el menúprincipal de configuración del sistema.

0El enunciado de la pregunta es falso. Cla-ro que existe copia de seguridad, perose encuentra integrada en el interior delmismo chip de la placa base que da cobi-jo a la RAM-CMOS original.

� ^21a](1999) ¿Cuál es la principal diferencia

entre una BIOS y una RAM-CMOS actuales?

g La BIOS almacena código y la CMOS da-tos.

hLa BIOS se alimenta a través de una pilainterna y la CMOS no.

/ Una BIOS es específica para un modelode placa base concreto, mientras que unaCMOS no.

f ¾Xl�ç�l�åPæwèSnU¾ÃÂ½+Iä ê[èSn�ä ¾Xäªø�bRQ.÷�ô�ò,ñwS¯d�`TSAQ.÷3��j�ÂÃ¾áä M � K0

No hay diferencias, una complementa a laotra.

��^21��(2002) ¿En qué lugar de la placa base

se guardan los parámetros de la configuracióndel sistema?

g En la ROM-BIOS.h

En la RAM-CMOS./ En la parte baja de la memoria principal.0

En el firmware.

��^21a^(2003) ¿Cuál de los siguientes paráme-

tros no se almacena en la CMOS del sistema?

g La fecha y la hora.h

La configuración de la memoria./ La configuración del disco.0

La velocidad del CD-ROM.

��^21a-(2003) ¿Qué ocurriría si prescindiése-

mos de la RAM-CMOS de una placa base?

g Que habría que reconfigurar el equipo ca-da vez que lo encendiésemos.

hQue el sistema no podría leer su configu-ración y en el mejor de los casos sólo fun-cionará implementándole una configura-ción por defecto.

/ Que acudiríamos a los jumpers de la pla-ca para poder configurar el sistema.

0Nada.

��^21.1(2004) ROM-BIOS y RAM-CMOS. Cua-

tro siglas utilizadas en los años 80 para definirla capa firmware del PC. ¿Cuál de ellas es másfalsa en tiempos recientes, en el sentido de quesu traducción literal contradice su funcionali-dad actual?

g ROM.

hBIOS.

/ RAM.0

CMOS.

� Û1a3(2002) ¿Por qué se recomienda apagar

la fuente de alimentación (interruptor trasero)antes de proceder a retirar el jumper JCC paraborrar los contenidos de la RAM-CMOS?g Para evitar que algún condensador ad-

yacente se recargue periódicamente y laRAM-CMOS pueda alimentarse de sucarga.

hPara evitar el riesgo de cortocircuito en laplaca base.

/ Para evitar riesgos eléctricos derivados dela manipulación del jumper con nuestraspropias manos.

0El enunciado de la pregunta es falso. Nose recomienda tal cosa.

� Û1a4(2002) La fecha y hora del sistema ...

g Se registra en la RAM-CMOS.h

Se actualiza desde un servicio de la BIOS./ Evoluciona a pasos discretos cuya caden-

cia viene marcada por la ocurrencia deuna interrupción procedente del reloj detiempo real.


� Û1�5(2002) La duración aproximada de la

pila del sistema que alimenta a la RAM-CMOSes deg Menos de un año.h

Entre uno y tres años./ Entre tres y seis años.0

Entre seis y diez años.

=[��= >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²� ^U1a+

(2002) La duración de la pila del siste-ma que alimenta a la RAM-CMOS siempre seprolongará más cuantog Más tiempo utilicemos el PC.h

Menos utilicemos los motores de rotaciónde los discos./ Más condensadores se dispongan alrede-dor del procesador para acumular carga.0No es función de ninguna de las variablesanteriores.

� ^U1a\(2003) Un sistema que es incapaz de re-

tener la fecha y la hora del sistema sufre lasconsecuencias deg Una pila gastada, o en su defecto, un acu-

mulador que no se recarga.hUn reloj inestable.

/ Una memoria principal poco fiable.0

Una fuente de alimentación defectuosa.

� ^,3U](2000) ¿Para qué sirve la pila de la placa

base?g Para mantener la hora y la fecha del siste-

ma cuando lo apagamos.

hPara mantener la información almacena-da en la RAM-CMOS.

/ Para mantener el programa de configura-ción de la BIOS.0Para poder dejar el sistema en la posiciónStand-By cuando se apaga.

� ^.3��(2002) ¿Qué ventajas presenta la ali-

mentación autónoma para la RAM-CMOSdesde una pila de botón en lugar de utilizandoun acumulador recargable?

g Es más fiable, pues el acumulador puedellegar a descargarse tras un período pro-longado de inactividad del PC.

hEs más modular, puesto que la pila se en-cuentra accesible externamente y permi-te su reemplazo en caso de agotamientoo avería.

/ Permite a las celdas de la RAM-CMOS serimplementadas dentro de otros chips delsistema, al librarse del que es su elemen-to más aparatoso.


Ç��¶©ªÈe® �¶~°��Ü¬~ �eÖ ´ÏuRH�¡� ^,3.^

(2005) ¿Cuál de las funciones del chipBIOS le dan el nombre característico que de-notan sus siglas?g El conjunto de rutinas de manejo de inte-

rrupciones.hEl programa que se ejecuta durante la se-cuencia de arranque./ El programa que muestra los menús deconfiguración del sistema.0Las tres funciones anteriores.

� ^.3,-(2004) De las funciones desempeñadas

por la BIOS, indica cuál de ellas escribe valo-res en la RAM-CMOS

g El sistema básico de entrada/salida.

hLa secuencia de arranque.

/ El programa de configuración del sistema(Setup).

0Las tres anteriores.

ÁöÀ9å�émÂáèDå:l�naêl,¾áäªø�b^Q.÷ M � q��^.321

(2004) Las funciones de la BIOS puedenemitir interrupciones, recibirlas (se activan enrespuesta a ellas) o ser silenciosas (ni emiten nireciben). Clasifica, respectivamente, el sistemabásico de entrada/salida (BIOS), la secuenciade arranque, y el programa de configuracióndel sistema (Setup) en base a estos criterios.

g Emisor, receptor, silencioso.h

Receptor, emisor, silencioso./ Emisor, receptor, receptor.0

Receptor, emisor, emisor.

��^.3.3(2003) La BIOS comenzó siendo una

memoria ROM a todos los efectos, haciéndosepopular el término ROM-BIOS. El mismo ras-go distintivo que le vió nacer estructuralmen-te como ROM fue responsable funcionalmentede sus siglas BIOS. ¿Cuál?

g Su primera atribución funcional fue la dealbergar un compendio de rutinas de en-trada/salida, que como código represen-ta un segmento de memoria de sólo lec-tura.hSu primera atribución funcional fue la dedialogar con los periféricos, que al sermucho más parcos en número y funcio-nalidad que los actuales, no requerían enningún caso escribir en la BIOS.

/ Su primera atribución funcional fue la dearrancar el PC, y para lograr consolidarun estándar para la secuencia de arran-que, se publicaron unos contenidos fijos,impidiéndose su modificación medianteel uso de memoria ROM.0No es que funcional y estructuralmentehaya una conexión para entender la BIOScomo ROM, sino que se implementó co-mo tal por ser una tecnología más baratay extendida que la RAM de aquel enton-ces. Como en tantas otras ocasiones, es lacasualidad de la coincidencia temporal yno la relación causa-efecto la que consoli-da un patrón sistemático.

� ^.3,4(2003) La BIOS prosiguió más adelan-

te su evolución permitiendo la actualizaciónde sus contenidos. ¿Qué cambios en el panora-ma evolutivo del PC alentaron semejante me-tamorfosis?

g Los servicios básicos de entrada/salidaaún eran responsables de determinadasfunciones básicas que no habían sidousurpadas por los controladores del sis-tema operativo (por ejemplo, el direccio-namiento del espacio en disco), y por lotanto, los dispositivos que manejan estoscontroladores necesitaban que estas fun-ciones básicas de la BIOS fuesen amplia-das.hLos menús de configuración (Setup) fue-ron ganando sofisticación, atribuciones yfuncionalidad, y pronto se echaba de me-nos alguna nueva opción de configura-ción que no estaba presente en el modelode BIOS más reciente (por ejemplo, la se-lección de voltaje en el zócalo del proce-sador .

/ La secuencia de arranque es cada vez máscolorista y completa, incorporando porun lado tablas informativas acerca de losrecursos del sistema y por el otro nuevasfunciones como la autoconfiguración dedispositivos, que se echan de menos enlas versiones de BIOS antiguas.


� ^,3a5(2002) Queremos cambiar la rutina de

tratamiento asociada a la interrupción softwa-re 100, con objeto de que en respuesta a dichainterrupción, el sistema ejecute un nuevo códi-go alojado a partir de la posición de memoria50000h. Para ello debemos modificar

g La RAM-CMOS, en su posición asociadaa la interrupción 100.

hLa Flash-BIOS, sobreescribiendo la ver-sión antigua de la rutina asociada a la in-terrupción 100 con la nueva versión alo-jada en memoria.

=[�B� >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²/ El vector de interrupción 100, para que

contenga el valor 50000h.0Las posiciones más bajas del espacio dememoria direccionable del PC, en su áreade programas residentes.

� ^,3.+(2002) ¿Cómo se accede a las rutinas de

entrada/salida implementadas en la BIOS delsistema?g De forma directa, a través de direcciones

de memoria física.hDe forma directa, desde el controlador deinterrupciones./ De forma indirecta, a través de vectoresde interrupción.0De forma indirecta, a través de valoresalojados en la RAM-CMOS.

� ^,3.\(2002) ¿Existen rutinas en la BIOS que

no son utilizadas?g Sí, todas las que corresponden a hardwa-

re obsoleto.hSí, todas las que son sustituidas por ver-siones mejoradas cuando instalamos loscontroladores del dispositivo que mane-jan./ Sí, todas las que corresponden al manejode interrupciones enmascaradas de for-ma perpetua.0Las tres respuestas anteriores.

� ^,4U](2005) Los drivers del sistema operati-

vo

g Reemplazan a una versión más rudimen-taria de los mismos que se encuentra enla BIOS.hAmplían la funcionalidad de la versiónbásica proporcionada por la BIOS.

/ Pueden utilizar los servicios de la BIOSpara construir una versión más sofistica-da de los mismos.0Las tres respuestas anteriores representanvariantes que puede encarnar la imple-mentación de un driver.

� ^.4��(2003) Disponemos de un teclado co-

nectado al PC por el puerto USB y que sólofunciona bajo la especificación USB 2.0. El PCdispone de una BIOS de Award del año 1993, acuyos menús de configuración o Setup única-mente se accede pulsando DEL durante la ini-ciación del sistema. ¿Podremos acceder a di-chos menús?

g Sí, de forma convencional.

hSí, aunque el PC nunca completará la se-cuencia de arranque.

/ No, aunque el PC nunca completará la se-cuencia de arranque.

0No, pero el PC completará la secuenciade arranque, aunque en el caso de quela BIOS disponga de la opción KeyboardInstalled/Not installed dentro del me-nú Standard CMOS Setup, ésta deberáser configurada como Keyboard not ins-talled.

õcä nmlmérÀBl�å�émÂáäLêl6äSkok�äDå¿¾�ÀIlìêl�¾�_,` M � Þ

�¶Ö ��~�©L�L~b��©ªÈwÖ Ü¬~ ÖL}@}[Ö��b£ �L~ ÜÅ~¶�¤)ÿs��^.4.^

(2003) ¿Por qué es más exigente el PCdurante la secuencia de arranque que en su ré-gimen estacionario desde el punto de vista dela alimentación?

g Porque todos sus elementos se activan si-mutláneamente, mientras que en el régi-men estacionario sólo funcionan las par-tes involucradas en cada instrucción.hPorque los chips están fríos, y hasta queno alcanzan su temperatura estacionariaconsumen más energía.

/ Porque deben inicializarse los discos, y laaceleración inherente a su arranque de-manda una intensidad de corriente supe-rior.0Las tres respuestas anteriores son correc-tas.

��^.4.-(2002) ¿Qué componente se direccio-

na mediante una dirección física de memoriaprincipal generada internamente por la propiacircuitería la primera vez que es accedido?


La RAM-CMOS./ La ROM-BIOS.0

El Master Boot Record del disco de arran-que del sistema operativo.

��^.421(2004) Durante la secuencia de arran-

que del PC

g El segmento de código lo proporciona laBIOS del sistema.hEl segmento de datos lo proporciona laRAM-CMOS.

/ Las direcciones de memoria las genera elhardware.0Las tres respuestas anteriores son parcial-mente correctas, esto es, parte del códigolo proporciona la BIOS del sistema, partedel área de datos lo proporciona la RAM-CMOS, y parte de las direcciones de me-moria físicas las proporciona el hardwarede forma directa.

� ^,4.3(2004) El paso 2 de la secuencia de

arranque del PC comporta la ejecución de unprograma cargador en la BIOS, que copia enmemoria principal otro programa, popular-mente conocido como POST. Sin embargo, sihemos olvidado conectar la memoria del PC,algunos equipos consiguen llegar a emitir unpitido por el altavoz interno, lo que evidenciaque se ha alcanzado el paso 4. ¿Cómo es posi-ble?g El procesador utiliza como memoria la de

la propia BIOS.hEl código lo proporciona la BIOS, perolos datos los proporciona la RAM-CMOS.Por lo tanto, es necesario el concurso delos dos chips./ El procesador sobrevive hasta el paso 4con los valores que tiene almacenadosen sus cachés integradas L1 y L2, que alconstituir un espacio de 256 Kbytes comomínimo en los PC actuales, es muy supe-rior al tamaño que tienen las BIOS actua-les. Por lo tanto, se necesita el concursode los tres chips.0Para que el altavoz pite internamente noes necesario ni siquiera el concurso delprocesador, así que el hecho de que se oi-ga un sonido no significa ni tan siquieraque el procesador esté sano.

=[�� >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²� ^,4.4

(2003) Durante la secuencia de arran-que del PC, los registros internos del micro-procesador se mapean en el espacio de direc-ciones de memoria principal sobre

g Direcciones relativas.h

Direcciones físicas./ Direcciones virtuales.0

Ninguna de ellas. El procesador siempreaccede a sus registros de forma directa.

� ^,4a5(2004) Los contenidos de la BIOS son

accedidos desde el procesador como direccio-nes de memoria

g Físicas en todo momento, lo que explicaque todas las BIOS sean compatibles en-tre sí.hFísicas al comienzo de la secuencia dearranque del PC, y virtuales a partir deese momento./ La opción À es cierta siempre que ten-gamos activada la opción Shadow paratrasladar sus contenidos a memoria prin-cipal. De lo contrario, la BIOS es accedidadirectamente y la opción correcta es la ½ .

0La opción ½ sólo es correcta para los pri-meros PC con procesador 8088 y 8086 quedireccionaban a un máximo de 1 Mbytede principal, pues la BIOS se aloja pre-cisamente en el último segmento de es-te rango. A partir del 80286, todos los PChacen correcta la opción À .

� ^,4.+(2006) El primer PC del mercado conta-

ba con una cota máxima para el espacio de di-recciones de memoria de 1 Mbyte. Muchas co-sas han cambiado desde entonces hasta llegaral estado actual en el que un PC puede acomo-dar varios Gigabytes. Sin embargo, cierto áreade memoria ha mantenido inalterable su con-tenido. ¿Cuál?

g El primer Kilobyte, que contiene 256 vec-tores de interrupción.

hEl tramo final que completa el primer Me-gabyte, y donde se aloja, procedente delchip BIOS de la placa base, el programacuya ejecución supone completar la se-cuencia de arranque del PC./ Las dos respuestas anteriores son correc-tas.0No hay ningún área de memoria actualque se haya mantenido impertérrita du-rante los 25 años transcurridos desde elnacimiento del PC.

� ^.4,\(2006) Indica qué evento se mantiene

impertérrito en la secuencia de arranque des-de el nacimiento del PC sin haber sufrido mo-dificación alguna a lo largo de sus primeros 25años de existencia.g La BIOS es accedida inicialmente median-

te una dirección física, no virtual.hLa memoria principal es accedida inicial-mente mediante una dirección física./ El disco es accedido inicialmente en elsector 0.0Las tres respuestas anteriores son correc-tas.

� ^a52](2006) ¿Cuándo trabaja la CPU del PC

con direcciones físicas de memoria en lugar devirtuales?g Nunca.h

Durante toda la secuencia de arranque./ Sólo durante la autoconfiguración de dis-

positivos.0Siempre.

� ^a5w�(2003) Durante la secuencia de arran-

que del PC, ¿Qué unidad funcional comienzaa trabajar antes bajo su operativa de funciona-miento convencional (esto es, completa antessu inicialización)?g La BIOS, que es accedida desde el proce-

sador.

õcä nmlmérÀBl�å�émÂáäLêl6äSkok�äDå¿¾�ÀIlìêl�¾�_,` M � ?h

El procesador, que es inicializado desde laplaca base.

/ La RAM-CMOS, a la que se vuelcan suscontenidos procedentes de la BIOS.

0El dispositivo de almacenamiento masivoque contiene el sistema operativo.

��â52^(2002) Ordena cronológicamente la si-

guiente secuencia de pasos según ocurren du-rante la iniciación del sistema

g Ejecución del programa inicial, autotes-teo de dispositivos, autoconfiguración dedispositivos, emisión del informe sobreel estado de los dispositivos.

hAutotesteo de dispositivos, búsqueda deBIOS adicionales, carga del programa ini-cial, autoconfiguración de dispositivos.

/ Visualización de la pantalla inicial, emi-sión del informe sobre el estado de losdispositivos, autoconfiguración de dis-positivos e iniciación del sistema opera-tivo.0Inicialización de los registros del micro-procesador, búsqueda de BIOS adiciona-les, autotesteo de dispositivos e inicia-ción del sistema operativo.

��â52-(2002) Situémonos en un viaje imagina-

rio de las señales eléctricas del PC cuyo puntode partida es el botón de encendido del siste-ma. Nuestro peregrinar visitará, por este or-den:

g Tarjeta gráfica, microprocesador, memo-ria principal y disco duro.

hMicroprocesador, disco duro, tarjeta grá-fica y memoria principal.

/ Microprocesador, altavoz interno, memo-ria principal y memoria caché.

0Placa base, microprocesador, altavoz in-terno y tarjeta gráfica.

� â5�1(2002) Situémonos en un viaje imagina-

rio de las señales eléctricas del PC cuyo puntode partida es el botón de encendido del siste-ma. Nuestro peregrinar visitará, por este or-den (ignorar la alimentación proveniente dela pila del sistema, que por supuesto tambiénpropaga señales eléctricas):g El microprocesador, la placa base, la

Flash-BIOS y los módulos de memoriaprincipal.hEl microprocesador, la RAM-CMOS, laFlash-BIOS y los módulos de memoriaprincipal./ La placa base, el microprocesador, laFlash-BIOS y la RAM-CMOS.0La placa base, la Flash-BIOS, el micropro-cesador y los módulos de memoria prin-cipal.

� ^6523(2003) Observamos un modelo concre-

to de placa base ATX con otros ojos: Como sifuera la esfera de un reloj, donde descubrimosel procesador y puente norte arriba (a las 12horas), los conectores para los dispositivos dealmacenamiento masivo a la derecha (a las 3),los zócalos para las tarjetas abajo (a las 6), y elfirmware en la parte izquierda (a las 9). La se-cuencia de arranque concentra su actividad deforma sectorial y consecutiva sobre estos cua-tro puntos cardinales, pero, ¿En qué orden?g En sentido horario: 12, 3, 6, 9.h

En sentido antihorario: 12, 9, 6, 3./ En sentido vertical-horizontal: 12, 6, 9, 3.0

En sentido horario o antihorario, depen-diendo de que la BIOS sea PnP o no.

� ^6524(2003) Durante la secuencia de arran-

que del PC, si distinguimos como bloque Aal procesador y el juego de chips, como blo-que B a la memoria principal, como bloque Cal subsistema gráfico AGP y como bloque Da los dispositivos de almacenamiento masivo,¿Cuál es el orden natural de inicialización deestos bloques?

=[��< >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²g A, B, C y D.h

A, C, B y D./ D, A, B y C.0

A, D, B y C.

� ^65.5(2006) Acabamos de adquirir un PC

con CPU de Intel, placa base de Asus, juego dechips de VIA y firmware de Award. Si encen-demos por primera vez nuestro equipo, ¿Quésecuencia temporal de marcas recorren las lí-neas eléctricas al iniciar su actividad? Para or-denar la secuencia puedes ayudarte del hechode que aquella marca que hubiera manufactu-rado su producto de forma defectuosa apare-cerá antes en el listado siguiente si puede pro-vocar el bloqueo de la secuencia de arranqueantes que las que le suceden.

g Intel, Asus, VIA, Award.h

Asus, Intel, VIA, Award./ Asus, VIA, Intel, Award.0

VIA, Asus, Award, Intel.

� ^652+(2004) ¿Qué chip del PC recibe corrien-

te antes que el procesador cuando encende-mos el equipo?

g La BIOS.h

El puente norte del juego de chips./ El puente sur del juego de chips, puesto

que alberga la RAM-CMOS.0

Ninguno. El procesador ha de ser el pri-mero.

� ^652\(2003) ¿Qué componente del sistema

se activa en primer lugar en la secuencia dearranque convencional del PC de entre los quese presentan a continuación?


La memoria.

/ El disco duro.0

La disquetera.

� ^.+.](2002) ¿Qué componente del PC parti-

cipa activamente en todos los pasos de la se-cuencia de arranque?


El juego de chips: El puente norte en to-dos, porque lo necesita el procesador, yel puente sur en todos, porque contienelas celdas de la RAM-CMOS./ La BIOS, porque contiene el código POSTque se ejecuta durante la secuencia dearranque.

0Ninguno. Los componentes del PC se ini-cializan de forma distribuida y excluyen-te, y por lo tanto, cuando uno de ellos ini-cia su actividad, el resto no participa delevento.

� ^.+��(2003) Cuando encendemos el PC, ¿De

qué chip procede el código que tiene la prime-ra oportunidad de escribir algún mensaje enpantalla?

g De la BIOS del sistema, pues para eso con-tiene los servicios de vídeo más primiti-vos que se ejecutan en respuesta a las in-terrupciones generadas por el subsistemagráfico.

hDe la BIOS de la tarjeta gráfica, pues de-bido a su creciente sofisticación con el pa-so del tiempo, la BIOS del sistema ha ter-minado delegando la inicialización de latarjeta gráfica sobre la BIOS de ésta, y unavez concluida dicha tarea, se puede vi-sualizar información en el monitor antesde devolver el control al programa inicialde la BIOS del sistema./ Del controlador AGP de la tarjeta gráficaubicado en su GPU, que comienza a fun-cionar en cuanto el procesador lo iniciali-za.

õcä nmlmérÀBl�å�émÂáäLêl6äSkok�äDå¿¾�ÀIlìêl�¾�_,` M � Æ0

Ese código no procede de ninguna BIOS,salvo que ésta sea del tipo PnP.

��^.+.^(2004) ¿Qué aspecto puede alterar el

paso de la secuencia de arranque en que lastarjetas gráfica y de sonido quedan disponi-bles para ser utilizadas?

g El zócalo al que las conectemos. Por ejem-plo, AGP o PCI para la gráfica y PCI oISA para la de sonido.

hSu integración o no en el juego de chipsde la placa base.

/ Cualquiera de las dos circunstancias an-teriores, por separado, alteran el orden.

0Ninguna de las dos altera el orden.

��^.+.-(2004) Queremos detener la secuencia

de arranque del PC lo antes posible. ¿Qué pie-za suprimirías?

g El chip BIOS.h

La tarjeta gráfica./ Todos los módulos de memoria principal.0

El teclado.

��^.+21(2005) Pretendemos abortar la secuen-

cia de arranque del PC en el paso más prema-turo posible y con la mayor probabilidad deéxito aún concediendo la heterogeneidad quesabemos exhibe la capa firmware del sistemasegún el fabricante del chip BIOS y la versiónde éste de que dispongamos. ¿Qué chip daña-rías físicamente?

g El puente sur del juego de chips.h

El puente norte del juego de chips./ El microprocesador.0

El chip BIOS.

� ^.+,3(2004) ¿Qué memoria del PC aborta la

secuencia de arranque del PC en una fasemás tardía cuando manifiesta alguna anoma-lía hardware?g La memoria principal.h

La memoria de vídeo./ La memoria de la RAM-CMOS.0

La memoria secundaria.

� ^,+.4(2004) Pulsamos el botón de encendido

del PC, entramos en el Setup de la BIOS, mo-dificamos unos cuantos parámetros de confi-guración, salimos del Setup y el PC vuelvea arrancar con estos nuevos parámetros has-ta que el sistema operativo asume el control.Entonces quitamos todos los módulos de me-moria principal y pulsamos el botón frontalde Reset, esperando a que el PC proteste antesemejante tropelía. ¿Cuántas veces se ha com-pletado la ejecución del paso 7 de la secuenciade arranque?

g Ninguna.h

Una./ Dos.0

Tres.

� ^,+a5(2004) Si la secuencia de arranque ha

comenzado en el paso 4 y finalizado en el paso6 es porque

g Hemos desconectado el teclado y otrosperiféricos, como el monitor.

hHemos pulsado el botón de Reset de lacarcasa del PC y posteriormente la com-binación de teclas para entrar en la BIOS.

/ Hemos habilitado la opción Quick PowerOn-Self Test en el menú BIOS FeaturesSetup.


=;Á�Ì >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²� ^,+.+

(2004) Frente a un PC A de los años 90que emite los códigos de error del programaPOST por el altavoz interno, disponemos aho-ra de otro B diez años más nuevo en el que unavoz nos recita el error por nuestros altavocesexternos de 300 W. ¿Qué es lo que diferencia aambos sistemas?g La secuencia POST, que en A tiene selec-

cionada la variante reducida, Quick Po-wer On Self Test.hLa BIOS del sistema, que en B es de tipoFlash./ La BIOS del sistema, que en B es de tipoPnP.0La tarjeta de sonido, que en B se encuen-tra integrada en el juego de chips de laplaca base.

� ^,+.\(2003) Hemos conectado mal las fajas

de datos del disco duro, y el PC nos lo ad-vierte durante la secuencia de arranque emi-tiendo una secuencia de pitidos por el alta-voz interno e imprimiento un mensaje de erroren pantalla que reza “Primary master failed”.¿Qué se genera antes atendiendo a la ordena-ción de eventos que tiene lugar en la secuenciade arranque de diez pasos estudiada?

g El sonido, que se emite en el paso 3.h

El sonido, que se emite en el paso 4./ El mensaje en pantalla, que se emite en el

paso 6.0

El mensaje en pantalla, que se emite en elpaso 7.

� ^,\U](2006) El disco duro que alberga el sis-

tema operativo del PC no comienza a dar ser-vicio al sistema hasta que éste alcanza el paso9 del proceso de iniciación del PC. ¿De dón-de obtiene entretanto el procesador el códigopara completar los 8 pasos anteriores?

g Del puente norte del juego de chips.h

Del puente sur del juego de chips.

/ Del chip BIOS que forma parte de la capafirmware del sistema.0Del chip RAM-CMOS que forma parte dela capa firmware del sistema.

� ^.\��(2006) En el tramo final de la secuencia

de arranque del PC, acontece una frenética ca-rrera entre el código de la BIOS ejecutado enla CPU (iniciación del sistema) y la autocon-figuración interna que llevan a cabo algunosperiféricos. Para que la secuencia de arranquepueda completarse con éxito, es necesario queuno de estos periféricos concluya el paso 8 an-tes de que la CPU alcance el paso 9, donde elconcurso de dicho periférico resulta impres-cindible para proseguir. ¿De qué periférico es-tamos hablando?

g La tarjeta de sonido, por su relación con laemisión de sonidos en POST (Power OnSelf Test).

hLa tarjeta gráfica, por la necesidad deemitir por pantalla el informe sobre el es-tado de los dispositivos.

/ El disco duro, por contener el MBR (Más-ter Boot Record).

0Los tres periféricos anteriores son necesa-rios para completar el paso 9.

� ^.\,^(2004) ¿Es sensible la secuencia de

arranque del PC al sistema operativo que asu-me el control de la máquina una vez ésta haconcluido?

g Sí. Bajo Linux acaba en el paso 9 y bajoWindows acaba en el paso 10.

hSí. Bajo Windows acaba en el paso 9 y bajoLinux acaba en el paso 10.

/ Sí. Cuando se instala el proceso lilo ogrub que permite seleccionar entre am-bos sistemas operativos, la secuencia dearranque concluye en el paso 8 y los dospasos restantes se realizan ya bajo el con-trol de Linux o Windows según haya sidoel elegido por el usuario.

õcä nmlmérÀBl�å�émÂáäLêl6äSkok�äDå¿¾�ÀIlìêl�¾�_,` M�?BK0

No.

��^.\.-(2003) En los PC más polivalentes des-

de el punto de vista software, se permite alusuario la elección del sistema operativo quese desea cargar. Los eternos candidatos sonWindows y Linux, y la utilidad que permitetal selección se denomina lilo o, más reciente-mente, grub. ¿En qué paso de la secuencia dearranque comienza su ejecución el programalilo?g En el paso de autotesteo de dispositivos.h

En el paso de autoconfiguración de dispo-sitivos./ En el paso de inicialización del sistemaoperativo.0En ningún paso. Cuando lilo se ejecuta, lasecuencia de arranque ya ha concluido.

��^.\21(2006) Una vez completado el proce-

so de ensamblaje de componentes del PC, sumontador puede utilizar tres tipos de compro-bantes para validar el proceso: Luces de losLED frontales de la carcasa, sonidos proceden-tes del altavoz interno y mensajes de error através del monitor. ¿Cuál es el orden en el quedichos avisos son cursados por parte de la cir-cuitería? (toma como referencia la etapa mástemprana en que pueden aparecer los respec-tivos avisos de cada tipo)g Luces, sonidos, mensajes.h

Sonidos, mensajes, luces./ Luces, mensajes, sonidos.0

Mensajes, sonidos, luces.

��^.\.3(2006) El proceso de iniciación del PC

se completa tras una secuencia de diez pasosque finaliza con la transferencia de responsa-bilidades al Sistema Operativo. Durante todoeste tiempo, la secuencia de arranque es res-ponsable de detectar las anomalías que acon-tezcan en la capa hardware, deteniendo el pro-ceso y notificando la incidencia en la medida

de lo posible. ¿Con qué limitaciones cuenta es-te interfaz de notificaciones al usuario?

g No se pueden escribir mensajes de textoen pantalla antes del paso 6 (visualiza-ción de la pantalla inicial).

hNo se pueden emitir sonidos de alerta an-tes del paso 4 (POST - autotesteo de dis-positivos).

/ Se pueden emitir sonidos pero no mensa-jes en los pasos 4 y 5 de la secuencia dearranque.


� ^,\.4(2003) Nos encontramos trabajando en

Windows y se produce uno de sus típicos blo-queos, mostrando el monitor la popular pan-talla azul de Windows. Pulsamos el botón deRESET para provocar un reinicio en caliente.¿Dónde comienza la secuencia de arranque?

g En el paso 1.h

En el paso 2./ En el paso 3.0

En el paso 4.

� ^,\a5(2003) ¿Cómo se denomina el código

que emite el PC en forma de una sucesión desonidos para notificar alguna anomalía hard-ware del PC durante la secuencia de arran-que?

g Código Beep.h

Código IPL./ Código POST.0

Código ESCD.

� ^,\.+(2004) ¿Qué componente del sistema

no es verificado por las rutinas POST (PowerOn Self Test)?

=;Á�= >�?BADC EmFIH J M9M�N��r?°Z¼?IAD? Y:V ¹� ?9Vá�ì�I�rHIR�� RwEo�r¹a?�®��.¯ °�±)²g El microprocesador.h

La placa base./ La memoria principal.0


� ^,\.\(2002) ¿Cómo seleccionamos la fre-

cuencia de funcionamiento de un microproce-sador Pentium?g Mediante un servicio de interrupción

software.hMediante un servicio de interrupciónhardware./ Mediante una operación de Reset como laque tiene lugar durante la secuencia dearranque del PC.0Mediante una rutina de tratamiento de lainterrupción almacenada en la BIOS.

� -.].](2002) Pretendemos sobreacelerar un

procesador de la familia Intel a través de unincremento de su multiplicador interno. ¿Có-mo lo harías?

g A través del menú SpeedEasy de la BIOS,si bien no todas las BIOS disponen deesta opción y no todos los procesadoreslo permitirán, porque este valor se alma-cena en un registro interno del conjuntoMSR que en algunos modelos es de sólolectura.

hA través de los jumpers de la placa base,porque aquí la selección del multiplica-dor se realiza por hardware y la protec-ción frente a escritura mencionada ante-riormente no entra en juego.

/ Mediante un programa, escribiendo en laposición de memoria en la que se encuen-tre mapeado el registro MSR que albergael valor del multiplicador.

0Cualquiera de las tres vías anteriores esperfectamente válida, si bien hay que ma-tizar que debemos reiniciar el sistemaporque es en la secuencia de arranquecuando únicamente podemos actuar so-bre este registro interno.

Capıtulo 23ú %û� ¦ ÒtÓ¼Â�� ýÒ #&%*Ó !��Û��Ð¨Ï#ÿ�,zþÓ �ýÒ � � � � § Òt¦ ¨¨ « Ò § ��Î ¬

("~b�L~�}[ÖÅ��ÈeÜÅÖ¶Ü¬~��-U]��

(2001) ¿Existe alguna opción de la BIOScuyo valor ponga en peligro la salud de loschips de nuestro PC?g No.h

Sí, la utilidad SpeedEasy para la sobrea-celeración del sistema./ Sí, las que definen las características hard-ware de los discos.0Las dos anteriores son ciertas.

��-U],^(2001) ¿Qué componente puede necesi-

tar una actualización cuando se instala un dis-positivo EIDE?g La BIOS.h

La RAM-CMOS./ La memoria principal.0

La memoria caché.

��-U],-(2005) ¿Cuál de las siguientes virtudes

de un teclado puede ser alterada desde el Se-tup del sistema?

g La repetición del código de una pulsacióncuando ésta se mantiene presionada du-rante un cierto intervalo de tiempo.

hSu capacidad para encender el PC cuandoéste se encuentra en el modo de Stand-by.

/ La facultad de entrar en el propio Setupdel sistema desde un teclado USB.0Las tres respuestas anteriores son correc-tas.

� -.]U1(2005) ¿Sobre qué dispositivo del PC

tiene el Setup del sistema un control más limi-tado atendiendo al menor número de paráme-tros de funcionalidad y rendimiento que per-mite configurarle?

g La memoria principal.h

El disco duro./ El teclado.0

La impresora.

\µ8�

=;ÁB� >�?BADC EmFIH J°M9q[N��rJrR�¹a�rà8ÃSRU�I�ìZGJ�à�Y[T�FIVá?rZS� �[à �I�rHIR�� ReEo�D¹6?�®±��EGFIA@²

xX�«ØU}[Ö¶ÜÅÖ ~b� �e®¯��Ù�~��ÄL�ÛÜ¬~ ©º® ��E 2Ð�¬}Ö¶©ªÈdBA�� -.],3

(2003) Encendemos el PC, y pulsamosDEL para entrar en los menús de la BIOS.¿Qué controlador de teclado ha recepcionadola pulsación?g Ninguno. La conexión entre el teclado y

la BIOS durante la secuencia de arranquese implementa directamente por hardwa-re en la placa base.hEl controlador hardware presente en elpuente norte del juego de chips de la pla-ca base./ Un driver minimalista cargado desde laBIOS del sistema.0El driver del sistema operativo.

� -.],4(2003) Si queremos cambiar el mensaje

de la parte inferior de la pantalla que nos in-forma “Press DEL to enter SETUP” debemosmodificar el chip X, mientras que si lo quequeremos cambiar es la secuencia de pulsa-ción de teclas necesaria para entrar en la BIOS,debemos modificar el chip Y. ¿Quién es X yquién es Y, respectivamente?g La BIOS y la RAM-CMOS.h

La RAM-CMOS y la BIOS./ La BIOS en ambos casos.0

La RAM-CMOS en ambos casos, ya quecontiene celdas de datos modificablesmucho más fácilmente. La BIOS contienecódigo, que es memoria de sólo lecturapor definición.

� -.]65(2004) En la secuencia de arranque del

PC se concede al usuario la posibilidad de en-trar en la BIOS pulsando una combinación deteclas, normalmente DEL, impresa como men-saje en la parte inferior de la pantalla. Porlo tanto, el teclado depende de la BIOS y la

BIOS depende del teclado. ¿Cómo se rompeeste círculo vicioso?g Porque el teclado depende de una fun-

ción de la BIOS (las rutinas de entra-da/salida) y lo que depende del tecladoes otra función de la BIOS (el Setup ofirmware para la configuración del siste-ma).hAdicionalmente a la respuesta anterior, lasecuencia de arranque de la BIOS tam-bién depende del teclado, ya que si és-te no se encuentra conectado, muchas se-cuencias de arranque abortan imprimien-do un mensaje de error por pantalla./ Adicionalmente a la primera respuesta, lasecuencia de arranque de la BIOS tam-bién depende del teclado, ya que si és-te no se encuentra conectado, muchas se-cuencias de arranque abortan emitiendoun pitido por el altavoz interno de la car-casa.0Las dos respuestas anteriores son correc-tas.

� -U]a+(2006) Determinados comportamientos

anómalos que abortan la secuencia de arran-que pueden ser parametrizados desde el pro-grama Setup del chip BIOS para que no se in-terpreten como un evento de error y el PC pue-da proseguir con la inicialización del sistema.¿Cuáles?g Arrancar sin ningún teclado conectado.h

Arrancar sin ningún monitor conectado./ Arrancar con dos tarjetas gráficas, por

ejemplo, una PCI y otra AGP.0Las tres respuestas anteriores son correc-tas.

_�äDkÆÅDç�l�æ k�èDn,�Åè�jöémÂáèDåPl�n�êl6é¼èSå6N�+�À9k�ärémÂa<Då M�?rÞ

) ÖL}ÚÅÙ�~°ØU}[®¯�Y� ®¥{�©ªÈw®A�L~��ÛÜ¬~$©ì®A��EA2Ð�¬}[Ö¶©«ÈdBA��-U],\

(2003) Tenemos un PC dotado de undisco duro PnP de 100 Gbytes que queremosconfigurar. Dentro de la opción Hard DisksType del menú Standard CMOS Setup, en elcampo Mode colocaremos el valor:

g Auto.h

Normal./ Large.0

LBA.

��-��](2004) ¿Dónde se almacena en un com-

putador la información relativa a la configura-ción de los dispositivos EIDE?

g De forma centralizada, en el controladorde dichos dispositivos.

hDe forma distribuida, en la CMOS de laplaca base.

/ En ningún sitio.0

En el disco duro, en el fichero CON-FIG.SYS.

��-��(2004) ¿Qué información se extrae del

disco duro durante el paso de la secuencia dearranque que realiza su autoconfiguración?

g Su tabla de localización de ficheros o FileAllocated Table (FAT).hSu registro de arranque maestro o MasterBoot Record (MBR)./ Sus modos de direccionamiento, o Logi-cal Block Addressing (LBA).


� -��^(2002) ¿En qué menú perteneciente a la

configuración desde la BIOS (Setup) encontra-mos las opciones relativas a la desactivaciónde las cachés del sistema?

g En el menú Standard CMOS Setup.h

En el menú BIOS Features Setup./ En el menú Chipset Features Setup.0

En el menú Power Management Setup.

� -�� -(2004) El estado de las lamparitas

NumLock y CapsLock del PC cuando loarrancamos depende de

g El estado en que éstas se encontraban laúltima vez que fue encendido el PC.

hLa ejecución de la secuencia de arranquenormal o abreviada (Quick POST)./ La versión del Setup del sistema que ten-gamos en nuestra BIOS y la posición queestas lamparitas tengan definida en sumenú BIOS Features Setup.

0El sistema operativo con que iniciemos elPC y de cómo se encuentre configuradodicho aspecto dentro de él.

� -��i1(2002) ¿En qué menú perteneciente a la

configuración desde la BIOS (Setup) podemoshabilitar las áreas de memoria Shadow?

g En el menú Standard CMOS Setup.h

En el menú BIOS Features Setup./ En el menú Chipset Features Setup.0

En el menú Power Management Setup.

=;Á�� >�?BADC EmFIH J°M9q[N��rJrR�¹a�rà8ÃSRU�I�ìZGJ�à�Y[T�FIVá?rZS� �[à �I�rHIR�� ReEo�D¹6?�®±��EGFIA@²� -�� 3

(2006) Uno de los menús de configura-ción del Setup presentes en el chip BIOS se en-carga de la configuración del comportamien-to del teclado, como la frecuencia de repeti-ción ante una continua pulsación, la sensibili-dad de sus teclas y el estado de las lamparitasNumLock y CapsLock al encender el PC. Si to-mamos al fabricante Award como referencia,¿A qué menú nos referimos?

g Standard CMOS Setup.h

BIOS Features Setup./ Chipset Features Setup.0

Power Management Setup.

� -�� 4(2002) ¿Cuál de las siguientes opciones

de los menús de configuración desde la BIOS(Setup) no altera en ningún caso el tiempo quetarda en arrancar el PC?g Quick Power On Self Test.h

Boot from LAN First./ Boot Sequence.0

Swap Floppy Drive.

� -��5(2003) ¿Cómo puede agilizarse o retar-

darse la secuencia de arranque del PC mani-pulando los valores de configuración disponi-bles en el menú BIOS Features Setup?

g En la opción Boot Up System Speed.h

En la opción Quick Power On Self Test./ En la opción Boot Sequence.0


� -�� +(2006) ¿Qué secuencia de arranque del

PC es más corta que la convencional?

g La que tiene lugar tras la pulsación delbotón de Reset, para recuperarse de unestado de bloqueo del PC por un cuelguesúbito.

hLa que tiene lugar tras la activación de laopción Quick Power On Self Test en unode los menús del Setup.

/ La que se produce si fusionamos los doseventos anteriores.0Las dos primeras opciones son correctas,pero no la tercera que las fusiona, ya querepresentan sucesos incompatibles.

� -��\(2006) ¿Existe alguna forma de preve-

nir desde el propio Setup de la BIOS del sis-tema el riesgo de que aborte la secuencia dearranque por una inadecuada sincronizaciónentre la CPU y sus periféricos?

g Sí, utilizando la opción Integrated Sound.h

Sí, utilizando la opción AGP Aperture Si-ze.

/ Sí, utilizando la opción Delay for HDD.

0No.

� -.^.](2004) En discos duros particularmen-

te lentos durante su proceso de autoconfigu-ración conviene retardar deliberadamente eltiempo en el que la placa base asume que seencuentran disponibles para comenzar desdeallí la carga del sistema operativo. ¿Qué op-ción de la configuración del Setup permite ele-gir este retardo?

g Delay for HDD, del menú BIOS FeaturesSetup.

hMA Additional Wait State, del menúChipset Features Setup.

/ IDE HDD Block Mode, del menú Integra-ted Peripherals.

0Ninguno. La opción que se encuentra re-lacionada con esta función sólo ofrece laposibilidad de activar dicho retardo, queserá de una duración predeterminada se-gún cada modelo de disco duro.

_�äDkÆÅDç�l�æ k�èDn,�Åè�jöémÂáèDåPl�n�êl6é¼èSå6N�+�À9k�ärémÂa<Då M�?@?��-.^��

(2003) Disponemos de un disco duroque tarda mucho en autoconfigurarse y pro-porciona un servicio poco fiable. Como co-bertura frente a esto, actuaremos sobre las si-guientes opciones del menú de configuraciónBIOS Features Setup:

g Delay for HDD.h

HDD SMART Capability./ Las dos anteriores.0


��-.^.^(2003) Si no disponemos de BIOS es-

pecífica para el disco duro, podemos habilitarotra cualidad del mismo que se le asemeja mu-cho y contribuye como sustituto válido paraalgunas de sus funciones. ¿Cuál?

g HDD SMART Capability.h

IDE Prefetch Mode del menú IntegratedPeripherals.

/ IDE HDD Block Mode del menú Integra-ted Peripherals.

0Onboard FDC Controller del menú Inte-grated Peripherals.

��-.^.-(2006) Decimos que el disco duro es el

componente hardware menos traicionero delPC porque suele indicar una serie de anoma-lías durante cierto período temporal anteriora su avería. La capa firmware del PC está pre-parada para recopilar tiempos medios de bús-queda, velocidades de rotación, etc, y notifi-carlos al usuario para que actúe de forma pre-ventiva en este sentido. ¿Qué soporte habilitatal función?g Boot Up Floppy Seek.h

Typematic Rate Setting./ HDD S.M.A.R.T. Capability.0

RTC Alarm Resume.

� -.^U1(2004) En el menú BIOS Features del

Setup del sistema encontramos tres opcionesque comienzan con la palabra Typematic yque permiten regular

g La velocidad de escritura del teclado enpulsaciones por minuto.

hEl envío o no de caracteres al búfer delteclado cuando se mantiene pulsada unatecla.

/ La velocidad en el envío de caracteres albúfer del teclado mientras se mantienepulsada la tecla por encima de un lapsode tiempo umbral.


� -,^.3(2002) Queremos impresionar a un

amigo modificando la cantidad de memoriaprincipal que tiene nuestro PC de una formaaparente, así que nos vamos a las posiciones412h y 413h de memoria en la RAM-CMOSy duplicamos su valor. A continuación, rea-rrancamos el PC, indicándonos la secuenciade arranque de que disponemos de la mismacantidad de memoria que antes. ¿Por qué nose refleja externamente este valor?

g Porque esas posiciones de memoria sonde sólo lectura, y por lo tanto, inaltera-bles para el usuario.

hPorque hemos rearrancado el PC utilizan-do el botón de Reset en lugar del botónde Power.

/ Porque la memoria principal puede con-tener una copia de los contenidos de laRAM-CMOS si así lo indicamos median-te la opción Shadow de los menús deconfiguración, y el sistema utiliza esta co-pia en lugar de las posiciones de memo-ria 412h y 413h originales, lo que impideque los cambios que hemos realizado deforma manual sobre la memoria se refle-jen en la configuración del sistema.

=;Á�< >�?BADC EmFIH J°M9q[N��rJrR�¹a�rà8ÃSRU�I�ìZGJ�à�Y[T�FIVá?rZS� �[à �I�rHIR�� ReEo�D¹6?�®±��EGFIA@²0

Porque la especificación Plug & Play pre-gunta siempre a la memoria durante lasecuencia de arranque de qué cantidad sedispone, y procede a anotarlo en las di-recciones 412h y 413h de memoria princi-pal con independencia de los valores quetuvieran éstas la última vez que se utilizóel PC.

� -,^.4(2002) En un acto temerario, quitamos

el chip BIOS de nuestro PC mientras se en-cuentra encendido. ¿Qué suceso es más pro-bable de entre los que se presentan?

g Un cortocircuito en placa base.h

El PC se quedará bloqueado inmediata-mente.

/ El PC se quedará bloqueado, pero no in-mediatamente.0El PC se quedará bloqueado tras la pulsa-ción del botón de Reset, al tratar de rea-rrancar.

� -,^a5(2004) ¿Qué requisitos debe reunir un

PC para que sea capaz de ejecutar programassin necesidad de tener el chip BIOS? (consi-dera la lista de requisitos de forma incremen-tal, esto es, cada opción es superconjunto dela anterior porque también incluye todos lossupuestos de la(s) que le precede(n).

g Haber finalizado la secuencia de arran-que con él insertado en placa base.

hHabilitar la opción Shadow para el áreade memoria del PC en el que se encuen-tra mapeada.

/ Contar con una memoria de tipo PnP.0

Contar con una memoria de tipo Flash.

� -,^.+(2003) ¿Para qué se utilizan las áreas de

memoria Shadow?

g Para aumentar la seguridad del sistema.

hPara acelerar las posiciones de memoriamapeadas sobre las ROM de algunos dis-positivos./ Para los accesos directos a memoria(DMA).0Para poca cosa, la verdad.

� -.^,\(2006) En una placa base con dual-BIOS

y todas las áreas de memoria Shadow activa-das en la capa firmware, ¿Cuántas copias pue-de mantener el PC de una típica rutina de ma-nejo de interrupciones de la BIOS (servicio bá-sico de entrada/salida)?g Una: Estas rutinas no son replicables por

motivos de seguridad.hDos: Una en cada BIOS, donde la segundahace las funciones de copia de seguridado backup./ Tres: Una en cada BIOS y una tercera enmemoria principal, que es la que real-mente resulta accedida desde el procesa-dor una vez se ha completado la secuen-cia de arranque.0Cuatro: Una en cada BIOS, una terceraen memoria principal y otra adicionalen el primer kilobyte de memoria física,área correspondiente a los vectores de in-terrupción responsables de la respuestafrente a interrupciones externas.

� -.-.](2006) ¿Cómo puede influirse sobre el

rendimiento de la jerarquía de memoria delPC desde los menús de configuración del Se-tup presentes en el chip BIOS?g Activando/desactivando el concurso de

las cachés L1 y L2 integradas en el chipCPU.hActivando/desactivando las áreas de me-moria Shadow en memoria principal./ Activando/desactivando el paso por ca-ché de las rutinas presentes en el códigode la BIOS.0Las tres respuestas anteriores son correc-tas.

_�äDkÆÅDç�l�æ k�èDn,�Åè�jöémÂáèDåPl�n�êl6é¼èSå6N�+�À9k�ärémÂa<Då M�?rÆ��-.-��

(2002) Microsoft e Intel desean compa-rar el rendimiento relativo del software frenteal hardware. Para ello, utilizan un Pentium 4de 1.5 GHz bajo Windows XP, un Pentium 4de 2 GHz bajo Windows 98 y un Pentium 4de 2.5 GHz bajo Windows 95, todos ellos conla misma memoria, placa base y periféricos. Laprueba de fuego consiste en ejecutar Word, de-jar pulsada la tecla x, y medir el tiempo quetarda cada PC en llenar una página entera deldocumento con esa letra. Si no se permite ma-nipular la frecuencia ni los controladores dedispositivo originales de cada PC, ¿Quién ga-na?g El del Pentium 4 de 2.5 GHz, ya que a ma-

yor frecuencia, mayor velocidad del sis-tema en la captación de teclas.

hEl del Windows XP, ya que posee los con-troladores de dispositivo más potentes(en este caso, el del teclado)./ Depende de la versión de BIOS en cadasistema.0Depende de los valores de la RAM-CMOSen cada sistema.

��-.-.^(2002) Frente a los tres equipos anterio-

res, ponemos a competir a nuestro PentiumMMX de 233 MHz bajo Linux Red Hat 5.0 yejecutando el StarOffice para emular el Word.¿Tiene alguna posibilidad de superar a los an-teriores en la prueba de la página rellena deequis?

g No, por culpa del emulador.h

No, por culpa de nuestro Linux del año1996./ Sí, reprogramando el driver del teclado.

0Sí, colocando en la opción Typematic Ratede la BIOS su máximo valor.

��-.-.-(2004) El firmware del sistema ofrece al

usuario la posibilidad de decidir si quiere queel área de memoria correspondiente a la BIOSpase por caché o no. ¿Cómo podemos configu-rar tal posibilidad?

g Desde la opción Flash Write Protect delmenú BIOS Features Setup.hDesde la opción External Cache del menúBIOS Features Setup.

/ Desde la opción System BIOS Cacheabledel menú BIOS Features Setup.0Desde la opción System BIOS Cacheabledel menú Chipset Features Setup.

� -,-21(2004) Si cogemos todos los modelos de

BIOS de Award para PC de séptima genera-ción. ¿En qué menú de configuración del sis-tema (Setup) existe un mayor predominio deparámetros de temporización de la memoriaprincipal?

g Standard CMOS Setup.h


Memory Features Setup.

� -,-.3(2006) ¿Qué se controla desde la opción

System BIOS Cacheable del Setup presente enel chip BIOS?

g La utilización de una segunda BIOS enplaca base en caso de que la primera con-tenga datos inconsistentes debido a la en-trada de un virus en el sistema.hLa activación del área de memoria Sha-dow para efectuar una copia de los con-tenidos del chip BIOS en memoria prin-cipal.

/ El paso de las texturas de la memoria devídeo a memoria principal.

0El paso de los contenidos del chip BIOSpor los niveles de caché presentes en lajerarquía de memoria.

� -,-.4(2002) ¿Cuál de las siguientes opciones

del menú de configuración Chipset FeaturesSetup está menos relacionada con el subsiste-ma gráfico del PC?

=[<�Ì >�?BADC EmFIH J°M9q[N��rJrR�¹a�rà8ÃSRU�I�ìZGJ�à�Y[T�FIVá?rZS� �[à �I�rHIR�� ReEo�D¹6?�®±��EGFIA@²g Video BIOS Shadow.h

System BIOS Cacheable./ RAM Cacheable.0

AGP Aperture Size.

� -,-a5(2002) Cualquier palabra de memoria

de la BIOS puede estar almacenada, adicional-mente

g En memoria principal (opción Shadow deBIOS Features Setup).

hEn memoria principal (opción Shadow)y memoria caché (opción Cacheable deChipset Features Setup).

/ En memoria principal (opción Shadow),memoria caché (opción Cacheable) yRAM-CMOS.0En memoria principal (opción Shadow),todos los niveles de memoria caché (op-ción Cacheable) y RAM-CMOS.

� -,-.+(2006) ¿Cómo podemos afectar al ren-

dimiento del subsistema de memoria de vídeoAGP del PC desde los menús de configuracióndel Setup presentes en el chip BIOS?

g Mediante la opción Video RAM Cachea-ble.hMediante la opción AGP Aperture Size.

/ Las dos respuestas anteriores son correc-tas.0Ninguna de las respuestas anteriores escorrecta.

� -,-.\(2005) La capacidad del subsistema

gráfico para beneficiarse de una eficiente im-plementación de la memoria principal pasapor dedicar un generoso rango de ésta al alo-jamiento de texturas que son utilizadas por losefectos visuales generados desde el procesa-dor gráfico. ¿En qué opción del Setup del sis-tema se define dicho rango?

g Video BIOS Shadow.h

Memory Hole./ AGP Aperture Size.0

Este rango no es definible desde el Setupdel sistema, sino desde la propia BIOS devídeo.

� -21a](2006) ¿Cuál de los siguientes rasgos

puede controlarse desde la capa firmware delPC en lo que se conoce como Aperture Size?g El tamaño de memoria de vídeo que tiene

la tarjeta gráfica.hEl rango de memoria de vídeo que puedeemplearse para alojar texturas./ El rango de memoria de vídeo que pasapor la caché de memoria principal.0El tamaño máximo de memoria principalque puede ser prestado a la tarjeta gráfi-ca.

� -21��(2002) ¿Cuál de las siguientes opciones

del menú de configuración Chipset FeaturesSetup está relacionada con el espacio de me-moria ocupado por la tarjeta ISAg Gate A20 Option.h

Memory Hole./ Concurrent PCI/Host.0

OS Select For DRAM Ç 64 Mbytes.

� -216^(2003) ¿Conviene arriesgar con una

temporización agresiva para la memoria prin-cipal en las opciones que permiten definir sutiempo de ciclo y ráfaga?g Sí, ya que la memoria es un componente

con un potencial de mejora extraordina-rio.hNo, porque nunca va a funcionar.

/ Sí, porque perder no perdemos nada y ga-nar podemos ganar mucho.

_�äDkÆÅDç�l�æ k�èDn,�Åè�jöémÂáèDåPl�n�êl6é¼èSå6N�+�À9k�ärémÂa<Då M9pBK0

No, porque pueden producirse bloqueoseventuales que comprometen seriamentela estabilidad de nuestro sistema.

��-21a-(2002) Cualquier palabra de memoria

de la RAM-CMOS puede estar almacenada,adicionalmente

g En memoria principal (opción Shadowdel menú BIOS Features Setup).

hEn memoria principal (opción Shadow)y memoria caché (opción Cacheable delmenú Chipset Features Setup).

/ En memoria principal (opción Shadow),en todos los niveles de memoria caché(opción Cacheable) y en la ROM-BIOS.

0En memoria principal y caché, pero almargen de los valores que tengan lasopciones Shadow y Cacheable anterior-mente citadas.

��-21.1(2006) Determinadas opciones presen-

tes en el Setup de la BIOS permiten contro-lar la emisión de radiaciones electromagnéti-cas (EMI) desde la placa base durante el fun-cionamiento estacionario del PC. ¿Cuáles?

g Clock Spread Spectrum.h

Close Empty DIMM/PCI Clk./ Las dos anteriores.0


��-21a3(2002) ¿Qué dispositivo ha utiliza-

do tradicionalmente la línea de interrupciónIRQ6 en el interior de un PC?

g El controlador de disco duro.h

El controlador del ratón./ El controlador de la disquetera.0

La impresora.

� -2164(2003) Lista de menor a mayor grado de

actividad del PC sus modos de bajo consumo.g Stand-by, Suspend y Doze.h

Suspend, Stand-by y Doze./ Doze, Stand-by y Suspend.0

Doze, Suspend y Stand-by.

� -U1�5(2003) ¿En qué modo de bajo consumo

se produce el apagado del monitor?g Doze.h

Stand-by./ Suspend.0

En cualquiera de ellos, ya que este aspec-to suele ser programable desde el Setupdel sistema.

� -U1a+(2004) La RAM-CMOS dispone de una

opción en uno de los menús del Setup de laBIOS que permite borrar su área extendida dedatos ESCD. ¿A qué menú nos referimos?g Standard CMOS Setup.h


PnP/PCI Configuration Setup.

� -U1a\(2005) A finales de los años 90, algu-

nos modelos como Voodoo2 permitían obte-ner la salida de una misma tarjeta gráfica ha-cia dos monitores sacando las líneas pares devídeo por un conector y las impares por otro.A mediados de la década actual, la irrupciónde PCI-Express como zócalo versátil y poliva-lente permitió llevar a cabo SLI, una idea me-diante la cual varias GPU pueden colaborar enla composición de una misma imagen. Entremedias, coexistieron PCI y AGP como solu-ciones excluyentes para la tarjeta gráfica, aun-que algunos PC permitían mantener conecta-dos ambos tipos de tarjetas de forma simultá-nea siempre que desde el Setup del sistema se

=[<�= >�?BADC EmFIH J°M9q[N��rJrR�¹a�rà8ÃSRU�I�ìZGJ�à�Y[T�FIVá?rZS� �[à �I�rHIR�� ReEo�D¹6?�®±��EGFIA@²pudiese discriminar a una en favor de la otra.¿Qué opción cubre semejante funcionalidad?g Video Off After del menú Power Mana-

gement Setup.hVideo Off Method del menú Power Ma-nagemente Setup./ Init Display First del menú Integrated Pe-ripherals.0Video BIOS Shadow del menú BIOS Fea-tures Setup.

� -.3U](2004) Uno de los menús de configura-

ción del Setup del sistema cumple un rol me-ramente informativo, dejando apenas modifi-car valor alguno de los parámetros que pre-senta. ¿Cuál?g Standard CMOS Setup.h

Chipset Features Setup./ Integrated Peripherals.0

System Monitor.

÷[f _6óöbtS¯ñ&_:ñ6ò,ócf.ôò,f�_:ñaòañº`cbRQus'È ñ.ã f ò,beñ�÷ M9prq

SEPTIMA PARTE

REPARACION Y AVERIAS

=[<B� ÷[f _aóöb�S¯ñÿ_:ñ6ò,ócf.ô�òaf _:ñ6ò,ñ `cb^Qus�È ñ.ã f ò.b�ñ�÷

Capıtulo 24É �zÒ Ñ ÒÿÓ�#ÿ�,z*Ó �ýÒ ¨ Ñ Òt�cÊU¨ � g ¦ ¨�Ó § ÒtÓ��¦ � ÒtÓ § % �ýÒ �� § Òt¦ ¨

)t}[~��~��¶©ªÈmB � ÜÅ~ Ö��ª~�};¸�Ö¶��-.3��

(2004) ¿Qué condiciones medioam-bientales favorecen la aparición de electrici-dad estática?

g El frío y la sequedad.

hEl frío y la humedad.

/ El calor y la sequedad.

0El calor y la humedad.

��-.3.^(2002) ¿Qué agente externo provoca

mayor número de averías sobre el cabezal lec-tor de una unidad de CDROM instalada en laparte frontal superior de nuestra carcasa?

g Temperatura entre 40 y 50 C.

hHumedad relativa del aire superior al80 %.

/ Polvo doméstico.

0Humo del tabaco de un fumador empe-dernido.

� -.3,-(2000) ¿Dónde encontramos campos

magnéticos susceptibles de provocar dañosirreparables en la superficie de un disco mag-nético?

g En la punta de un destornillador imanta-do.hEn las proximidades de un altavoz de so-nido no apantallado.

/ Allá donde existan cargas eléctricas acele-radas.0En cualquiera de los tres sitios anterior-mente mencionados.

� -,321(2002) Estamos trabajando con el PC y

observamos la incidencia del rayo de una tor-menta sobre un edificio cercano. ¿Qué averíapuede producirse sobre nuestro PC?

g Se puede quemar el transformador de lafuente de alimentación.hSe puede dañar algún chip de la placa ba-se./ El módem puede estropearse.

\�8[�

=[<�� >@?BADC EGFIH J°Mr·[N�ËöVá�mßD�DàDZS� �[à°�I��?�ßD�rVáC ?SRlkL¹6?Ià�Eo�Dà9�»¹�� rà�E�J �I�rH R�� ReE��r¹a?0

Cualquiera de las tres respuestas anterio-res.

� -,3.3(2002) Un amigo nuestro, cansado de

sufrir problemas de sobrecalentamiento en suPC, decide adquirir un equipo de aire acondi-cionado de 3000 W y 2000 frigorías y lo sitúajusto encima del PC, compartiendo con él latoma de la red eléctrica y dotándolo de un ter-mostato a 20 C. El problema térmico se estáaliviando a costa de introducir otro de índolemuy distinta. ¿Cuál?

g Humedad en la circuitería de la placa ba-se debido al fenómeno atmosférico decondensación.hCorrosión en los contactos de la placa ba-se debido a la elevada humedad relativadel aire que procede del sistema de refri-geración.

/ Inestabilidades en el suministro eléctricoprovocadas por el reiterado encendido yapagado del aparato de aire acondiciona-do desde el termostato.0Cualquiera de las tres respuestas anterio-res.

� -,3.4(2002) El coste y la autonomía de un

SAI para nuestro PC es sensible a

g La potencia de la fuente de alimentación.h

El consumo del microprocesador./ El monitor que tengamos.

0Los tres elementos anteriores.

� -.365(2004) ¿Qué relación encuentras entre

las especificaciones SMART (Self MonitoringAnd Reporting Technology) y PnP (Plug &Play)?

g Un disco duro que sea SMART tiene queser PnP.hUn disco duro que sea PnP tiene que serSMART./ SMART es una especificación supercon-junto de PnP.

0No existe ninguna de las relaciones an-teriores, si bien ambas utilizan recursoshardware, firmware y software a la horade su implementación.

� -.3,+(2004) El soporte SMART recolecta una

serie de estadísticas de comportamiento deldisco duro para aumentar su fiabilidad. Señalalos parámetros que forman parte de su especi-ficación inicial.g La altura del vuelo del cabezal de lectu-

ra/escritura sobre la superficie magnéti-ca del disco.hEl tiempo que tarda la unidad en alcanzarsu velocidad de rotación operativa.

/ La temperatura del motor de rotación.0


K Ö��LØ�~b�¬ÈGÙ$Èw~��«Ø�® Ü¬~��Ð�,Èe� Ø�~|Ù�Ö� -,3.\

(2004) ¿Qué es más recomendable uti-lizar para limpiar la circuitería de una placabase?

g Bicarbonato de soda.

hUn algodón empapado en alcohol.

/ Una bayeta húmeda.0

Aire comprimido.

S¬äDåPæel�åÂ»ç«ÂXl�åPæwèªê[l�¾:noÂ»n¼æel�ç¶ä M9p@?��-.4U]

(2000) Si prescindimos del caparazónexterno de la carcasa de nuestro equipog Se favorece la ventilación interna de los

chips del equipo, con lo que aumenta sutiempo de vida.hSe favorece la acumulación de polvo en elpatillaje de los chips, con lo que disminu-ye su tiempo de vida./ Las dos opciones anteriores son correc-tas, con lo que existen dos efectos inver-sos que se contrarrestan, produciendo unefecto conjunto difícil de cuantificar.0La opción À es correcta, pero la opción½ sólo es correcta si el PC no disponede una buena solución térmica, ya queuna carcasa bien diseñada siempre eva-cúa mejor el calor generado internamentepor sus rendijas externas cuando el capa-razón se encuentra colocado.

��-.4��(2000) Nos encontramos trabajando

con nuestro PC y decidimos parar 15 minutospara comer y luego proseguir. Lo mejor desdeel punto de vista del mantenimiento del equi-po es:g Apagarlo para que se enfríe un poco.h

No apagar nada, lo mejor para sus com-ponentes es que no sufran cambios brus-cos de temperatura./ No apagaremos la fuente de alimenta-ción, pero sí el monitor, ya que su prin-cipal componente (el tubo de rayos cató-dicos) es analógico, y su tiempo de vidaestá más ligado al desgaste por el uso quea los procesos de dilatación/compresiónque pueda padecer.0Nos llevaremos la comida a la mesa delcomputador y procuraremos que no des-canse ni él ni nosotros.

��-.4.^(2002) ¿Qué elemento del PC sufre un

mayor desgaste con su uso continuado?g El microprocesador.h

La memoria.

/ La fuente de alimentación.0

El monitor.

� -,4.-(2002) ¿Qué elemento yuyu tiene un

monitor CRT en su interior como para desa-consejar radicalmente la manipulación en suinterior?g Un transformador de alta tensión.h

Un tubo de rayos catódicos./ Emisiones radiactivas.0

Los tres elementos anteriores.

� -,421(2002) ¿Qué conducta de uso del PC

prolonga más el tiempo entre averías?g Si el PC se calienta mucho, apagándolo a

la conclusión de nuestra jornada laboralhasta la mañana siguiente.hSi el PC apenas se calienta, manteniéndo-lo encendido de forma perpetua./ Suscribimos las dos conductas anteriores,a las que añadimos el apagado del moni-tor ante períodos de inactividad prolon-gada.0Suscribimos las tres conductas anteriores,a las que añadimos el desmonte del capa-razón externo en el primero de los casos.

� -,4.3(2002) A la hora de elegir un soporte de

información que garantice una larga longevi-dad a los datos almacenados en él, nos queda-remos, de menor a mayor conveniencia, cong El disco flexible, el disco duro, la cinta

magnética y el CD.hEl disco flexible, el disco duro, el CD y lacinta magnética./ El disco duro, el disco flexible, el CD y lacinta magnética.0El disco duro, el disco flexible, la cintamagnética y el CD.

=[<�< >@?BADC EGFIH J°Mr·[N�ËöVá�mßD�DàDZS� �[à°�I��?�ßD�rVáC ?SRlkL¹6?Ià�Eo�Dà9�»¹�� rà�E�J �I�rH R�� ReE��r¹a?

Capıtulo 25Ì �U¨×�ÛÓGzÏ� § ��#&% g �zÒtÎÊ¨�� ¨Ï#ÿ�.z*Ó �ýÒ ¨ Ñ Òÿ� ÊU¨³�

Í×~32¥��Èd2¯~��¶©ªÈeÖL��ÜÅ~¶��{¶}[®Ð©ì~��® Ü¬~ Ù�®A�«Ø�Ö:�ö~��-.4.4

(2002) Si al tratar de arrancar el PC nopercibo indicio alguno de actividad y trato desubsanarlo cambiando de posición alguno(s)de los conectores ligados a los LED frontalesde la carcasa, es porque:

g El PC se encuentra desenchufado.h

La fuente de alimentación se encuentraapagada.

/ El botón de encendido no comunica conplaca base.

0El conector de alimentación de la placabase no ha sido acoplado en su forma co-rrecta.

��-.4a5(2002) Para practicar labores de monta-

je, decidimos desmontar nuestro PC y volver-lo a montar. Antes de desmontarlo, todo fun-cionaba perfectamente; ahora, tras pulsar elbotón de encendido, no percibimos señal algu-na en nuestro monitor, aunque los motores delos ventiladores sí se encuentran funcionando.La hipótesis más probable es que el problemase encuentre localizado eng El mecanismo del botón de encendido o el

interruptor de la fuente de alimentación.

hEl sistema de memoria de vídeo.

/ El interior del monitor.0

Las conexiones de la tarjeta gáfica, ya seapor el lado del zócalo AGP o por la ra-nura trasera donde se conecta el cable devídeo del monitor.

� -,4.+(2002) Pulsamos el botón de encendido

y el PC no presenta el menor atisbo de acti-vidad. Podemos descartar como causante delproblema a

g La tarjeta gráfica.h

La carcasa.

/ La fuente de alimentación.0

La placa base.

� -,4.\(2002) El botón de encendido de nues-

tro PC se ha quedado encasquillado, perma-neciendo de forma perpetua hundido hasta elfondo (pulsador en ON). La placa base no ges-tiona posición de Stand-by, y el hundimientocontinuo del botón de encendido por más de

\�8�Ý

=[Ë�Ì >@?IADC EmFIH J�MrÞ[N�Î2� ?DT�à>�9ReE�� ZGJ�k¶Vá�rAD?9Vá?DZS� ��à �I�ì?SßD�rVáC ?SR4 segundos simplemente mantiene encendidoel PC. ¿Cómo lograremos apagar y encenderel PC?g Si la carcasa dispone de botón de Re-

set, utilizaremos su conector RESET_SWpara engancharlo al par de pines PO-WER_SW, previa desconexión del conec-tor procedente del botón de encendido.A partir de aquí utilizaremos el botón deReset como botón de encendido del PC yprescindiremos de la función original deéste último.

hSi la placa base admite la configuracióndel evento de encendido, habilitando és-te por medio de una pulsación de tecladoo movimiento del ratón y prescindiendodel botón de encendido./ Si la fuente de alimentación dispone deinterruptor, utilizando éste como conmu-tador de arranque.

0Las tres alternativas anteriores son via-bles.

¤~¶{�ÖL}[Ö�©ªÈw®A�L~�� mÈd2¯Ö¶Ü¬ÖL� Ö¬�Ð�aÈw��Ø�~�Ù�Ö Ü¬~Ï�3¸GÜ¬~�®� -65�]

(2004) La tarjeta gráfica es hoy en díafuente de numerosos problemas hardware:Mecánicos, eléctricos y térmicos. Caracterizacada uno de ellos en base a la incidencia quese manifiesta con mayor asiduidad en el mer-cado del PC a fecha 2004/2005

g Mecánico: Fijaciones al bus AGP (abra-zaderas, terminador para AGP Pro, ...);eléctrico: Alimentación insuficiente; tér-mico: Elevado número de transistores enGPU y elevada frecuencia en memoria devídeo.

hMecánico: Fijaciones al bus AGP (abra-zaderas, terminador para AGP Pro, ...);eléctrico: Alimentación insuficiente; tér-mico: Frecuencia elevada en GPU y grannúmero de transistores en memoria devídeo.

/ Mecánico: Fijaciones al bus AGP (abra-zaderas, terminador para AGP Pro, ...);eléctrico: Inestabilidades producidas porfuertes altibajos en las necesidades ener-géticas, incapaces de ser regulados da-da la baja presencia de condensadores enla tarjeta gráfica; térmico: Problemas deventilación por la inapropiada disposi-ción de la tarjeta gráfica en el centro neu-rálgico de la placa base ATX.

0Mecánico: Atornillado deficiente a la par-te trasera de la carcasa del lateral dondese encuentra la salida hacia el monitor;eléctrico: Inestabilidades producidas porfuertes altibajos en las necesidades ener-géticas, incapaces de ser regulados dadala baja presencia de condensadores en latarjeta gráfica; térmico: Frecuencia eleva-da en GPU y gran número de transistoresen memoria de vídeo.

� -a5w�(2002) El síntoma que más apunta a un

problema en en subsistema de vídeo del PC esg La emisión de un sonido muy prolongado

durante la secuencia de arranque.hLa emisión de un sonido de alta frecuen-cia durante la secuencia de arranque./ La total ausencia de actividad en el PCcuando pulsamos el botón de encendido.0Los LED del frontal de la carcasa se en-cienden y el altavoz interno se ha escu-chado, pero en el monitor del PC no apa-rece imagen alguna.

� -a5U^(2002) Tenemos un cortocircuito en el

sistema de alta tensión del monitor, de mane-ra que éste estallará a la más mínima actividad

÷�µ»åPæwèDç¶äDnU¾»Â½+Bä9ê[èSn�ä°¾áä°nmlmérÀBl�å�émÂáäLêl6äSkok�äDå¿¾�ÀIl M9ÆBK

de la tarjeta gráfica de un PC. Se pide sacrificarun chip para salvar al resto del PC abortandoel arranque. ¿Qué chip dañarías premeditada-mente (no buscamos el más barato, sino el másefectivo)?g El microprocesador.

hEl puente norte del juego de chips.

/ La Flash-BIOS.

0Cualquiera de los tres anteriores.

¡ ¸`�«Ø�®ÐÙ�ÖL� ��Èd2¯Ö¶ÜÅ®|� Ö �eÖ ��~�©L�L~b��©ªÈwÖ ÜÅ~ Ö¶}�}[ÖÐ�P£ �L~��-a52-

(2003) ¿En qué pasos de la secuencia dearranque puede quedarse bloqueado el PC sisu hardware se encuentra en perfecto estadopero su firmware no? (por ejemplo, algunasceldas de la BIOS se encuentran dañadas)

g En los tres primeros pasos.h

En los pasos 2 al 5./ En los pasos 7 u 8.0

En los pasos 9 ó 10.

��-a5�1(2002) Descubrimos que en nuestro

módulo de memoria DIMM existe una celdadefectuosa en la dirección física 30.000.000. ElPC tiene seleccionado el arranque rápido, queesquiva el testeo de las celdas de memoria.¿Hasta dónde llegará el PC cuando trate dearrancar?

g No llegará a usar la BIOS.h

No llegará a visualizar pixel alguno en lapantalla.

/ No llegará a la autoconfiguración de dis-positivos.

0Alcanzará la transferencia de responsabi-lidades al sistema operativo, completan-do la secuencia de arranque.

��-a523(2002) ¿Qué elemento del PC puede de-

tener la secuencia de arranque tanto antes co-mo después de ser inicializada la placa base?


La Flash-BIOS./ La RAM-CMOS.0


� -6524(2003) ¿En qué pasos de la secuencia

de arranque puede quedarse bloqueado el PCsi su hardware y su firmware se encuentranen perfecto estado pero su software no? (porejemplo, el disco duro se ha formateado y elsistema operativo no se encuentra en ningúnotro sitio)g En los pasos 2 al 5.h

En los pasos 7 u 8./ En los pasos 9 ó 10.0

En ningún paso, la secuencia de arran-que se encuentra íntegramente controla-da desde el firmware, y sólo se encar-ga de verificar el estado del hardware,sin afectarle posibles inconsistencias dela capa software.

� -65.5(2003) El paso 6 de la secuencia de

arranque (Visualización de la pantalla inicial)sólo puede bloquear al PC en ausencia de unade sus piezas clave. ¿Cuál?


La BIOS del sistema.

=[Ë�= >@?IADC EmFIH J�MrÞ[N�Î2� ?DT�à>�9ReE�� ZGJ�k¶Vá�rAD?9Vá?DZS� ��à �I�ì?SßD�rVáC ?SR/ La tarjeta gráfica.0

El monitor.

� -652+(2003) Nuestro disco duro contiene sec-

tores de datos defectuosos. Por lo tanto, la se-cuencia de arranque del PC se verá abortadaen el siguiente paso:g Autotesteo de dispositivos.h

Emisión del informe sobre el estado de losdispositivos./ Autoconfiguración de dispositivos.

0No se verá abortada, porque el problemase resuelve manteniendo a nivel softwa-re (metadatos) una lista de sectores defec-tuosos.

� -652\(2003) Si el PC comienza a arrancar con

aparente normalidad y el monitor llega a mos-

trar sus actividad, pero el sistema se reinicia-liza casi de forma inmediata sin completar lasecuencia de arranque ni emitir ningún sonidoextraño, el diagnóstico más probable apunta aun problema de tipo

g Mecánico, localizado en algún motor derotación: Su eje se encuentra descentrado.

hMicroelectrónico, localizado en la circui-tería de algún chip: Su área de integra-ción se encuentra parcialmente quemada.

/ Electrónico, localizado en el sistema dealimentación del PC: El suministro de co-rriente llega de forma inestable por unproblema en la red eléctrica o interno denuestra fuente de alimentación.0De configuración, localizado en la auto-configuración de dispositivos, que no soncompatibles con la especificación PnP.

¡ ¸`�LØ�®¥Ù�Ö¶�¢��Èm2|Ö�Ü¬®¯��Ö �w®¯��{Å~¶}@ÈZ;��}�È�©ì®¯�¢� Ö¬� ¡¥~°Ø.�¬{� -,+U]

(2002) Hemos enganchado al revés elconector de datos de 34 pines que desembocaen el extremo de la disquetera. Como conse-cuencia de ello

g La disquetera grabará información incon-gruente.

hEl PC arrancará con total normalidad, pe-ro la disquetera no podrá ser utilizada.

/ El LED frontal que señaliza la escritura enla disquetera quedará encendido de for-ma perpetua, y eventualmente se emitiráun mensaje y/o pitido de error duranteel proceso de arranque.

0La circuitería de la disquetera puede su-frir algún daño.

� -.+��(2002) Para subsanar la negligencia an-

terior, deberemosg Cambiar de posición el jumper trasero de

la disquetera, desde la posición que ha-bilita el rol de Master (Maestro) o Sla-ve (Esclavo), a la posición que seleccionaCable Select.hHabilitar (Enabled ) la opción SwapFloppy Drive del menú BIOS FeaturesSetup.

/ Dar la vuelta al conector.0

Realizar cualquiera de las dos accionesanteriores (una es la solución hardwarey otra la solución firmware al problema).

� -.+,^(2002) Si hemos enganchado al revés

uno de los conectores de las fajas de datos de

÷�µ»åPæwèDç¶äDnU¾»Â½+Bä9ê[èSn�ä°¾áèSnUjcl�koÂÒÑ��koÂáé¼èDnl�ÅäD¾i÷lSæ�ÀDj M9Ærq

40 pines del disco duro durante el proceso demontaje, ¿Qué síntoma percibiremos cuandotratemos de arrancar el PC?g Se bloqueará antes de inicializar la tarjeta

gráfica.hSe bloqueará durante el autotesteo de dis-positivos.

/ Ocurrirá alguno de los dos eventos ante-riores, dependiendo del fabricante.0El disco grabará información incongruen-te.

��-.+.-(2002) Acabamos de montar un PC y

falla la tarjeta gráfica, impidiendo arrancar elPC. Tratamos de hundirla más en su zócalo,pero se doblan sus pines de contacto al zóca-lo AGP con tan mala fortuna que ahora siguesin funcionar, y encima, la tarjeta se ha queda-do encasquillada y no podemos sacarla de ahí.¿Cuál es la mejor reparación doméstica al de-saguisado? (de entre las reparaciones caserasválidas, elija la más barata)

g Comprar una placa base nueva y proce-der a su reemplazo inmediato, ya que laplaca base no funcionará mientras no sa-quemos la tarjeta gráfica de ahí.hComprar un nuevo zócalo AGP y unanueva tarjeta gráfica y proceder a su sus-titución sobre la placa base anterior./ Comprar una nueva placa base y unanueva tarjeta gráfica AGP y proceder a susustitución.0Acoplar una tarjeta gráfica PCI e ingeniár-selas para permutar la opción Init Dis-play First del menú Integrated Periphe-rals al valor PCI Slot.

��-.+21(2002) Tenemos alojado el sistema ope-

rativo en nuestro CD-ROM, pero en la opciónBoot Sequence del menú BIOS Features Setupfigura la permutación A, C, E. No tenemos dis-quetera, y aunque el disco duro sí se encuen-tra conectado, está severamente averiado y sumotor no gira. ¿Arrancará el sistema?

g Sí, después de cambiar la permutaciónpor E, A, C.

hNo. Se queda bloqueado en el autotesteode dispositivos de la secuencia POST.

/ Sí, aunque la secuencia de pitidos inicia-les que emitirá no será la convencional deconformidad.0No. Se queda bloqueado durante la auto-configuración del disco duro.

� -,+.3(2002) Nuestro disco duro contiene sec-

tores de datos defectuosos. Por lo tanto, la se-cuencia de arranque del PC se verá abortadaen

g El autotesteo de dispositivos.h

El informe del estado de los dispositivos./ La inicialización de periféricos.0

No abortará. Concluirá todos sus pasos.

� -,+.4(2002) Lo habitual es que la memo-

ria secundaria (disco duro) funcione perfec-tamente con algunos sectores defectuosos,mientras que la memoria principal (móduloDDR) bloquee el PC si cuenta con algunas cel-das defectuosas. ¿Por qué?

g Porque la memoria chequea la integridadde datos por paridad y ECC, mientrasque el disco lo hace por CRC (código deredundancia cíclica).

hPorque el disco duro dispone de compro-baciones adicionales de integridad co-mo SMART, muy extendidas hoy en día,mientras que la memoria, al no contarcon coberturas de este tipo, es muchomás vulnerable.

/ Porque el disco cuenta con metadatos,mientras que la memoria no.


=[ËB� >@?IADC EmFIH J�MrÞ[N�Î2� ?DT�à>�9ReE�� ZGJ�k¶Vá�rAD?9Vá?DZS� ��à �I�ì?SßD�rVáC ?SR� -,+a5

(2004) El LED de nuestro disco duro seacaba de encender en el momento en que nosencontramos ejecutando un programa que norealiza acceso alguno al sistema de ficheros.Señala tu hipótesis de trabajo.

g Si el programa ha traspasado el límite dela memoria principal disponible, el pro-ceso swapper del sistema operativo estárealizando intercambio a disco en su sis-tema de paginación.

hSi el disco duro dispone de soporteSMART habilitado, éste acaba de activar-se para recolectar algunos parámetros in-ternos de su funcionamiento./ Los dos silogismos anteriores son másque probables.

0El disco duro está dando muestras de ave-ría; procede reemplazarlo de inmediatoen cualquier caso.

�L®Ð©ìÖ¬�mÈdoìÖ¶©«ÈdBA� Ü¬~ Ö��ª~¶}6¸�ÖL�ÛØU}[ÖL�ë�wÖ ~�Ù$Èe�,ÈmBA� Ü¬~ {�ÈgØUÈeÜÅ®|�� -,+.+

(2002) Durante el arranque del sistema,escuchamos el breve sonido interno que nosanuncia la ausencia de problemas. Desde estepunto, y hasta que finalice la presente sesiónde uso del PC, quedan descartados como po-sibles componentes problemáticos...


Los módulos de memoria principal./ La fuente de alimentación.0

No podemos descartar a ninguno de lostres anteriores.

� -.+.\(2002) Nuestro PC arranca completa-

mente sin emitir el menor sonido. La hipótesismás probable es que

g Tengamos una avería severa en el subsis-tema de sonido.hNo hayamos asignado aún una línea IRQa la interrupción de sonido.

/ Tengamos una BIOS de la firma AMI(American Megatrends Inc).

0Tengamos una BIOS de la firma AwardComputer.

' ©�Ø.�¶Ö¶©ªÈw®A�L~��¢Z@}[~��«Ø�~ÊÖ ��®¥��}[~ª©ìÖ¬�w~��«Ø�ÖÅÙ$Èe~b�LØ�®|�� -,\U]

(2004) La tasa de errores de un compo-nente del PC aumenta normalmente cong La cantidad de calor que genera y la po-

tencia que disipa.hEl número de partes móviles que contieney el nivel de ruido (decibelios) que gene-ra./ El número de partes móviles que contiene

y la cantidad de calor que genera.0

Las tres respuestas anteriores son correc-tas, y se encuentran listadas de más a me-nos importantes.

� -.\��(2004) ¿Existe alguna avería que pueda

manifestarse en el PC tras su uso prolongado

ñaéSæ�ÀIä9é�ÂXèSå:l�n�Ñákml�åPæel6ä°n�è[¿DkmlGé¼äS¾¸l�å:æwäSç«ÂXl�åPæwèDn M9ÆrÞ

y estacionario (pongamos tras un par de sema-nas o meses de correcto servicio) como conse-cuencia de una negligencia en el proceso demontaje del PC?

g Sí. El conexionado incorrecto de los LEDfrontales y pulsadores a los pines machopresentes en una arista de la placa base.

hSí. El posicionamiento de los jumpers tra-seros en los dispositivos de almacena-miento masivo.

/ Sí. La incorrecta fijación o dotación de co-rriente de alguno de los ventiladores.

0No.

��-.\.^(2002) “Canta el gallo. ¿Dónde está el

fallo?”. Hemos creado este pareado para queel alumno recuerde fácilmente un problemade creciente incidencia cuyo síntoma acústicoes un sonidos muy agudo emitido cuando elsistema operativo ya ha tomado el control delPC. ¿A qué problema nos referimos?

g Temperatura excesiva.h

Voltaje excesivo./ Frecuencia excesiva.

0Corriente excesiva.

��-.\.-(2002) El puente norte de nuestro juego

de chips ha alcanzado los 100 C, quedandodañado irreversiblemente. Sin abrir la carcasadel PC, sabemos que una zona dañada con to-da seguridad ha sido

g El área de silicio.

hEl lomo térmico por el que evacúa el ex-ceso de calor.

/ El patillaje.0

La fibra de vidrio que circunda su perí-metro.

� -.\U1(2002) Olvidamos apagar nuestro PC

durante una tórrida noche de verano, y a lamañana siguiente, descubrimos aterrados queel ventilador se ha paralizado y el procesadorha alcanzado los 100 C, evidenciando que al-guna parte del mismo puede estar severamen-te dañada. Apagamos el PC, lo dejamos en-friar durante un rato, y volvemos a encender-lo. El sistema inicia la secuencia de arranque,pasando sin mayores problemas por la fase deinicialización del procesador, pero unos pocosnanosegundos más tarde, la máquina se que-da bloqueada. Ante esta eventualidad, existeuna forma de sacrificar rendimiento en el pro-cesador para intentar que al menos éste no sebloquee. ¿Cuál?

g Si el procesador admite la modificaciónde su multiplicador interno, aprovecha-remos que completa su inicialización co-rrectamente para reconfigurarlo a unafrecuencia más baja.

hLa opción anterior no es viable, ya que pa-ra seleccionar de frecuencia del procesa-dor es necesario completar la secuenciade arranque del PC.

/ De lo anterior se desprende que la únicamanera posible de actuar es reduciendola frecuencia de trabajo de la placa base,antes de que actúe el multiplicador inter-no del procesador.

0Si el procesador dispone de cachés inte-gradas, las desactivaremos a través de losmenús de la BIOS, y la probabilidad deque esta acción sirva para arreglar el de-saguisado crece cuanto mayores sean es-tas cachés.

� -,\.3(2002) Hemos acelerado el zócalo de

una placa Intel con Pentium 200MHz hasta los233MHz. Después de tres meses funcionandocorrectamente, el equipo se cuelga al arrancarel sistema operativo. El diagnóstico de la ave-ría sería:

g Alguna instrucción no puede completarseen su tiempo de ciclo.

=[Ë�� >@?IADC EmFIH J�MrÞ[N�Î2� ?DT�à>�9ReE�� ZGJ�k¶Vá�rAD?9Vá?DZS� ��à �I�ì?SßD�rVáC ?SRh

El procesador se ha fundido por exceso decalor.

/ El procesador se ha fundido por el cambiode voltaje.

0A la placa no le da tiempo a enviar los da-tos al procesador.

� -,\.4(2002) Y la reparación de la avería ante-

rior sería:

g Sustituir el procesador anterior por otroigual.

hBajar ligeramente el voltaje del zócaloy cambiar el procesador. Si no funcio-na, sustituirlo por un Pentium MMX233MHz./ Bajar la frecuencia del zócalo hasta los200MHz originales.

0Cambiar la placa base.

'Ó�L®ÐÙ�Ö¬�d¸mÖL��Ü¬~�� E�}öÙGF ÖL}[~Ô� ~¶�Ð�,Èe� Ø�~|Ù�Ö$®¥{Å~¶}Ö«ØUÈ�ª®� -,\a5

(2002) Acabamos de instalar una tarje-ta de sonido, y ahora resulta que no sólo éstano funciona, sino que además la impresora hadejado de hacerlo también. ¿Cuál es el origenmás probable del problema?

g La tarjeta de sonido ha sufrido algún da-ño al insertarla en su zócalo.hLa placa base está fallando.

/ La tarjeta de sonido está utilizando lamisma línea IRQ que utilizaba la impre-sora.0No hemos conectado los altavoces al sis-tema.

� -,\.+(2003) Nuestro PC de BIOS única ha su-

frido la agresión de un virus, así que la des-montamos para ir a la tienda en busca de unanueva. En esas estamos cuando nuestro her-mano trata de arrancar el PC pulsando el bo-tón de encendido. ¿Qué ocurrirá entonces?g El PC se queda bloqueado en el paso 1 de

la secuencia de arranque.h

El PC se queda bloqueado en el paso 2./ El PC se queda bloqueado en el paso 5.0

Se produce un cortocircuito en placa base.

� -.\,\(2003) Nuestro PC de BIOS única ha su-

frido la agresión de un virus, y acudimos enbusca de un colega para que nos preste la su-ya para proceder a su copia. Nuestro amigodice que no nos deja la BIOS del sistema, peroque podemos llevarnos cualquier BIOS secun-daria. Escogemos la BIOS de su tarjeta gráfi-ca, y la pinchamos como BIOS del sistema ennuestro PC. ¿Qué ocurre?

g Los dos PC se quedarán bloqueados en elpaso 1 de la secuencia de arranque.

hLos dos PC se quedarán bloqueados en elpaso 2 de la secuencia de arranque.

/ Los dos PC se quedarán bloqueados en elpaso 5 de la secuencia de arranque.

0Nuestro PC se quedará bloqueado en elpaso 2 y el de nuestro amigo lo hará en elpaso 5.

�i1,],](2004) En numerosas versiones de Li-

nux para portátiles la barra de tareas muestraun icono en pantalla con el porcentaje de car-ga de que dispone nuestra batería en cada mo-mento. Arrancamos el PC sin ayuda del trans-formador de corriente, y dicho icono muestra

ñaåPèSç¶äD¾qµáäDnaê[l�¾�N[koçbOiäDkml:��l�¾�noÂ»n¼æel�ç¶äªè�jcl�k�äBæ Â��Dè M9Æ@?la batería a 0 % de carga, pero el PC prolongasu uso durante un par de horas, período du-rante el cual el icono de la batería refleja enpantalla ese 0 % de forma permanente. ¿Cómoes posible?g Tenemos desactivada en la BIOS la ges-

tión avanzada del consumo, ACPI, y pre-cisamente es uno de sus servicios el quesuministra los datos de la carga de la ba-tería al programa que muestra el icono enla barra de tareas. La batería está casi aplena carga, pero el programa no lo refle-ja.hTenemos activada ACPI, lo que optimi-za los recursos energéticos de tal mane-ra que se saca un enorme partido de una

carga residual en la pila.

/ Tenemos activadas ACPI y APM en laBIOS. La primera optimiza el consumoenergético del PC, y la segunda permiteque éste trabaje en modo Suspend, don-de el gasto de la pila es tan reducido quepodría prolongar la actividad del sistemacon batería casi nula a lo largo de variashoras.

0Las dos hipótesis anteriores son las máscreíbles, listadas de menos a más, ya quesiempre que la primera sea cierta, acti-vando APM haremos cierta también lasegunda.

=[Ë�< >@?IADC EmFIH J�MrÞ[N�Î2� ?DT�à>�9ReE�� ZGJ�k¶Vá�rAD?9Vá?DZS� ��à �I�ì?SßD�rVáC ?SR

« % � ��#ÿ� %*ÓÊ¨Ï�¥� %

Capítulo 1 / Historia del computador personal

1. b. Jack Kilby no participó en la invención del transistor. Gordon Moore vaticinó el potencialdel silicio, pero no jugó un papel tan importante en su consecución. Por último, la contribu-ción de Faggin se limita a diversos desarrollos de una misma idea: La integración de unmicroprocesador en silicio.

2. a. Los entornos de ventanas e iconos iniciaron su andadura en el computador Alto (1972).Recomendamos la lectura del artículo Microelectrónica y ordenador de uso personal publi-cado en el Investigación y Ciencia de Noviembre de 1977, en cuya entradilla (pag. 149) Kayescribe “El ritmo de progreso de la microelectrónica hace pensar que dentro de una décadamucha gente poseerá un ordenador del tamaño de un cuaderno y la capacidad de una granordenador actual. ¿En qué podrá ayudarles este sistema?”. Y poco más adelante, al pie deuna ilustración con las primeras ventanas e iconos de la historia, puede leerse “Las ventanas,marcos del monitor dentro de la pantalla, capacitan al usuario para organizar y editar infor-mación a diferentes niveles de claridad. Una vez creadas, se solapan como hojas de papel...”.

3. d. Data de 1945, y fue ideado por J.W. Mauchly y J.P. Eckert.

4. b. Busicom, calculadora encargada a Intel por la empresa del mismo nombre en 1970.

5. c.6. b.7. a. El Z80 es un procesador, Spectrum uno de los modelos que lo utilizó ya en los años 80, y

Zilog, la compañía que diseñó el primero y comercializó el segundo.

8. b.9. b. Disponía de un bus de datos polivalente que podía ejercer a anchuras de 8, 16 y 32 bits, y

un bus de direcciones de 32 bits. El procesador 80386 de Intel ya contaba con estos dos busesde 32 bits, pero es posterior en el tiempo.

10. c. Concretamente, era la diferencia entre los modelos 486DX (con FPU) y 486SX (sin FPU).

~[Ì�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 2 / Frecuencia de reloj

11. a.12. c. La opción ½ describe cómo sale la señal del oscilador, mientras que la opción n describe

cómo llega al procesador, que es lo que se pregunta. Entre ambas señales actúa un circuitoPLL que filtra la señal para convertirla de senoidal a cuadrada y de analógica a digital.

13. d.14. d.15. d. La ejecución de una instrucción en el tiempo que delimita un solo ciclo de reloj del pro-

cesador puede ser parcial (como en las arquitecturas CISC) o total (el objetivo último que sepersigue en las arquitecturas RISC). Respecto al matiz de ejecutar una o varias instruccionesen ese tiempo, debemos inclinarnos por la pluralidad puesto que todos los microprocesado-res actuales tienen implementadas estrategias de paralelismo a nivel de instrucción como lasegmentación o la superescalaridad.

16. a. Es la única afirmación que es siempre cierta, puesto que la mejora consiste en acelerar unparámetro y dejar el resto inalterables (se trata en ambos casos del mismo equipo).ß

Opción À : Se refiere a dos computadores distintos, y en ese caso, el que uno tenga unafrecuencia de reloj mayor para su microprocesador no significa necesariamente que vaya aser más rápido, ya que esto dependerá de las características (tamaño, velocidad, ...) del restode componentes (placa base, memoria caché, memoria principal, buses, ...).ß

Opción n : Es ambigua, puesto que son cinco las magnitudes que reflejan en conjuntola presteza con que se ejecuta un programa, y de ellas la que mejor refleje la rapidez en laejecución será la que se encuentre más potenciada en cada diseño en concreto. Por ejemplo,si se opta por un diseño de frecuencia elevada y un bajo paralelismo a nivel de instrucción,entonces la afirmación es correcta; en cambio, si se prima éste último frente a la primera, laafirmación pasa a ser falsa.ß

Opción à : Es falsa, pues la única incidencia destacable que ocurre a mitad de frecuenciaes que el programa tarda el doble de tiempo en ejecutarse, sin producirse alteración algunaen la forma en que se lleva a cabo su ejecución.

17. a.ßOpciones À y n : Son más convenientes cuanto más rápido es el microprocesador, por lo

que quedan directamente descartadas.ßOpción à : Es válida tanto para procesadores rápidos como para lentos, mientras que la

opción ½ suele producir la ralentización de la frecuencia que nos indica el enunciado de lapregunta. Por lo tanto, se presenta como la mejor opción para aprovechar lo poco positivoque tiene el condicionamiento de partida.

18. c.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q��BKCapítulo 2 / Tecnología de integración

19. b. El 8086 disponía de 29.000 transistores y el Pentium de 3.100.000.

20. c. Las dos implicaciones por separado son correctas, si bien resulta complicado que puedanaplicarse conjuntamente. Aunque esto sería lo deseable para mantener a raya a la variabletérmica (subir la frecuencia aumenta la temperatura del chip, que se contrarrestaría con unvoltaje más reducido), una mayor frecuencia provoca mayores necesidades de alimentaciónen el chip, lo que aboga por un voltaje más elevado, o en su defecto, por un mayor patillajepara la distribución de alimentación.

21. b. Una mayor frecuencia de trabajo siempre redunda en un mayor consumo del chip, lo queocurre es que como ambos efectos aumentan la generación de calor en el chip, un aumentosustancial de la frecuencia puede venir acompañado de una reducción de la distancia deintegración que posibilite al chip trabajar a voltajes inferiores para compensar la variabletérmica. En definitiva, el aumento de la frecuencia no siempre conlleva reducir la distanciade integración, pero reducir la distancia de integración para un mismo chip sí supone contoda seguridad una reducción del consumo.

22. d.23. c. En efecto, un disipador sólo puede aspirar a evacuar calor, puesto que no dispone de la

facultad de generar frío.

24. c. La forma esférica minimiza las distancias relativas entre cualesquiera dos unidades fun-cionales del chip, conduciendo al diseño con menores retardos en las comunicaciones.

25. b. La apilación de transistores en un espacio 3D es inviable bajo las actuales integracionesen silicio.ß

Opción ½ : El calor sería un desafío menor comparado con la disposición 3D de los tran-sistores.ß

Opción n : Es al contrario: Las interconexiones ocupan un espacio 3D y apenas sí plan-tean retos para su implementación física.ß

Opción à : El patillaje se vería incluso beneficiado en una disposición 3D, al contar conun espacio envolvente muy superior para disponer todo el interfaz externo necesario.

26. c. La posición de Stand-By tiene por objeto precisamente minimizar el estrés térmico de loschips, lo que se consigue evitando que pase a temperatura ambiente, manteniéndolo en todomomento bajo un régimen en el que se disipa una pequeña cantidad de calor.

27. c. En concreto, en la zona de cachés hay mayor densidad de transistores, y en el controladordel bus local se trabaja a una frecuencia inferior que en el resto del procesador. En el casodel Pentium 4, por ejemplo, incluso tenemos una tercera zona de ALU que trabaja al doblede frecuencia que el núcleo del procesador.ß

Opción ½ : Incluso integrándose todos a la misma distancia de integración, siempre exis-ten diferencias microscópicas y diferentes necesidades de alimentación en distintas áreas, loque provoca concentraciones de calor puntuales.ß

Opción À : Aunque el voltaje más característico suele referenciarse como Vcc, existenotros que también alimentan al procesador como Vss. Además, dentro del área de integra-ción, el voltaje se distribuye por multitud de líneas de diferente grosor e intensidad de co-rriente, que provocan distintos grados de calentamiento en cada zona del chip.

~[Ì�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö28. b. Cuantas más líneas disponga el procesador para transportar la corriente, menor será la

intensidad de corriente que fluirá por cada una de ellas, y dado que buena parte del calor segenera por pérdidas de energía í î�á*â , dos líneas a la mitad de corriente producirán menoscalor que una sola que reúna la intensidad total. Respecto al voltaje, dado que í î áIâ�ã í áRä ,es claro que a menor voltaje de trabajo, menor calentamiento del chip.

29. b.30. c. El coste aumenta, ya que el proceso de fabricación consta de más pasos y resulta más

sofisticado. La disipación de calor disminuye, ya que podemos optimizar más la energíatransportada por cada una de esas capas, repartiéndola más entre el conjunto de líneas yajustándola más en cada una de ellas a los límites impuestos por la sección del cable con-ductor.

31. b. A mayor número de capas, el chip resulta más caro de fabricar, pero también permiteuna distribución más óptima de la energía, lo que conduce a un menor calentamiento porpérdidas í î�á`â en sus diferentes niveles de metalización.

32. a.ßOpción À : El transistor MOS disipa energía al conmutar de 1 a 0, y las pistas de metal

también disipan energía por pérdidas í î�á�â , pero ésas no son sus funciones, sino más bienefectos laterales nocivos. Además, el plato cerámico que conforma el techo de algunos pro-cesadores tiene asignada la función de repartir el calor de la forma más diligente posible porla superficie del chip para que no se formen puntos tórridos por acumulación de calor enzonas puntuales, que son los que terminan quemando el chip. Debido a ello, la función delmaterial cerámico es más de difusión térmica que de disipación en sí, quedando esta últimalabor reservada para el disipador de aluminio o cobre que se coloca encima de él.ß

Opción n : De la explicación dada en la opción anterior, podríamos conceder como co-rrecto todo excepto que el semiconductor se dedique a la distribución eléctrica.ß

Opción à : El material cerámico difícilmente podrá difundir la energía dadas sus malaspropiedades como conductor elétrico.

33. b.34. c. La correspondencia entre tecnología de integración y distancia de integración estuvo

dándose hasta las 0.35 micras. A partir de ahí, las tecnologías de 0.25, 0.18 y 0.13 micrasutilizan transistores con anchura de puerta de 0.20, 0.13 y 0.07 micras, respectivamente. Estoinvalida las opciones ½ y À , y en consecuencia, también la opción à .

35. b. Las otras tres opciones también mejoran el microprocesador, pero encarecen su coste.

36. b. La frecuencia de reloj dobla su valor cada 18 meses en un crecimiento claramente expo-nencial que no puede compararse en su evolución con ninguno de los otros tres parámetros.Precisando un poco más:La tecnología de integración en micras es la variable que presenta un mayor grado de estan-camiento en términos porcentuales (30 % de mejora cada dos años).El tamaño de la caché L1 está creciendo paulatinamente, pero aunque la dependencia delsistema con respecto a este elemento es elevada en términos de rendimiento, se está sol-ventando más por medio del incremento de niveles en la jerarquía de cachés (aparición decachés L2 y L3) que por el aumento de tamaño del primero de esos niveles.El número de transistores está aumentando, pero al ser una variable directamente ligada alprecio del chip, el incremento se está produciendo de una forma algo más lenta y ordenada.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q��rq37. d. Todas son correctas excepto la opción À . La más completa es obviamente la opción à .38. d.39. d. Las opciones À y n enuncian claras evidencias. La disyuntiva aquí se sitúa en aceptar

o no como verdadera la opción ½ . Es cierto que un procesador puede tener un mayor nú-mero de transistores y un menor área de integración que otro modelo, pero la pregunta seformula sobre un chip que es superconjunto que otro (se añaden transistores sobre un chipya existente), y estos nuevos transistores deben ocupar un área de integración que por tantohacen crecer el área de referencia en alguna cantidad por pequeña que sea. Para que estono sucediese, el nuevo área debería ser integrada a una distancia de integración inferior (co-mo le ocurre al Pentium 4 Northwood frente a su hermano menor Willamette, por ejemplo),pero el enunciado de la cuestión indica que todos los parámetros de fabricación que no semencionan de forma expresa permanecen inalterados.

40. c. Desde el mismo momento en que algunos chips se colocan en los bordes de la oblea yfinalizan con una integración incompleta que les obliga a ser desechados, la única respuestaque no contradice este hecho es la opción n .A esto hay que añadir que los chips de una misma oblea comparten un mismo diseño ydefinición de máscaras para su fabricación, por lo que no pueden combinarse modelos dediferente distancia de integración ni diferente arquitectura, siendo todos los chips de unaoblea supuestamente iguales. Son pequeñas variaciones y/o incidencias en el proceso defabricación lo que provoca que estos chips, que son gemelos en un marco ideal, puedanterminar trabajando a una frecuencia diferente.

41. d. El cambio en el zócalo o las dimensiones de la oblea puede coincidir de forma circuns-tancial con el cambio del stepping, pero éste concierne más a aspectos del área de integracióndel chip, como sus capas de metalización.

42. d. Si en 2005 disponemos de maquinaria de fabricación a 90 nm. y su evolución ha sidoreducir el 30 % cada dos años, para 2011 estaremos en el mejor de los escenarios en 35 nm.,y es una cota optimista, porque cada vez resulta más desafiante desarrollar maquinaria delitografía a resoluciones tan infinitesimales.

43. b.44. d.45. d. La opción ½ , que es la que menos puede entenderse de forma directa, es cierta porque en

una misma oblea de silicio caben más chips si se fabrican bajo un proceso de 0.13 micras (lostransistores se encuentran más apilados).

46. d. Es la única variable, de las que aparecen como respuesta, sobre la que se produce unaincidencia cuadrática (sobre las otras tres, la influencia es lineal).

47. c.48. a. En el Pentium Pro, tanto el chip de la CPU como el chip de caché L2 están fabricados

compartiendo un mismo proceso de fabricación y tienen un área de integración similar. Sinembargo, el chip de la CPU tiene 5.5 millones de transistores y el de la L2 dispone de 15.5millones de transistores para la versión de 256 Kbytes utilizando un área de integraciónsimilar al de la CPU. Esto invalida la opción À (y en consecuencia, también la opción n ), ycorrobora la opción ½ como correcta.

49. b. Existe una correlación entre el número de transistores de un diseño y sus necesidadesde interconexión, aunque en ningún caso puede esto modelarse mediante una función ma-temática exacta, como propone la opción n . Respecto a la opción à , en CMOS la distancia

~[ÌB� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öde integración caracteriza a la integración de los transistores, no a las pistas de metal que sesitúan por encima de éstos.

Capítulo 2 / Paralelismo a nivel de instrucción

50. a. Si la frecuencia no presenta un valor muy ajustado, las posibilidades de aumentar laejecución simultánea de operaciones crecen de forma considerable.

51. c.52. a. Efectivamente, resulta una alternativa más económica.53. d. Cada etapa de una instrucción consume un ciclo de reloj, y como la primera instrucción

no puede presentar dependencias con respecto a las anteriores que detengan su ejecución,se completará en tantos ciclos de reloj como etapas presente el cauce de segmentación. Si lafrecuencia es la misma en los dos procesadores, su ciclo de reloj tiene la misma duración, ypor lo tanto, la instrucción tardará el doble de tiempo si presenta el doble número de etapas.ß

Opción ½ : Existe cierta correlación entre el elevado número de etapas de un cauce seg-mentado y la elevada frecuencia a que apunta su diseño, pero no como para afirmar deforma taxativa que “a doble número de etapas, doble frecuencia”.ß

Opciones À y n : El paralelismo a nivel de instrucción debido a la segmentación sí esel doble, pero la efectividad de éste dependerá de las dependencias de datos y control quetenga el programa que se ejecute en el PC.

54. a. Aunque puedan efectuarse concurrentemente hasta las tres operaciones ejemplificadas(la caché de instrucciones no admite escritura en ningún caso al albergar código, impidiendola completitud de una eventual cuarta operación), cada una de estas operaciones se enmarcadentro de una etapa de ejecución diferente, con lo que no existe desdoble alguno en ningunade las etapas segmentadas del procesador que pudieran hacernos pensar en un factor desuperescalaridad superior a uno para este diseño.Más concretamente, la lectura de la caché de instrucciones se realiza en la primera fase debúsqueda de instrucción del procesador, la lectura de la caché de datos se efectúa en la faseintermedia de búsqueda de operandos, y la escritura de la caché se lleva a cabo en la últimafase de escritura del resultado.

55. d. En general, la superescalaridad se encuentra ligada a la constitución interna del proce-sador en general, y a la tecnología de integración en particular.

56. b. Si el banco de registros sólo cuenta con dos puertos para lectura y uno para escritura,no podrá alimentar simultáneamente a las dos ALU por muchos registros con que cuente nipor mucha anchura que tengan éstos.

57. c.ßOpción ½ : Este cambio no se encuentra asociado con la superescalaridad, sino con la

segmentación del procesador, permitiendo evitar muchos riesgos estructurales en ese tipode diseños.ß

Opción À : Duplicando el tamaño aumentamos el índice de aciertos a caché, mejorandola respuesta frente a un flujo de ejecución más que aumentar la capacidad para responderante un eventual desdoble de éste, que es lo que se solicita.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q��rÞß

Opción à : Una memoria caché actual es capaz de absorber más del 90 % de las peticionesque se cursan a memoria principal, por lo que es responsable de duplicar el ancho de bandade memoria en mucha mayor medida que ésta.

58. a.ßOpción À : La superescalaridad está más relacionada con los aspectos de bajo nivel del

procesador (área de silicio, distancia de integración y millones de transistores disponiblesen función del calentamiento y el coste).ß

Opción n : La supersegmentación se encuentra más ligada al diseño de las unidadesfuncionales o subsistemas del procesador, y además es un concepto vagamente ligado a lasuperescalaridad.ß

Opción à : Las condiciones para un posible adelantamiento de una instrucción a otra nopueden establecerse en el código de instrucción, ya que dependen de las dependencias dedatos y control, que no se conocen en tiempo de compilación sino en tiempo de ejecución,y que además no pueden establecerse de forma individual para cada instrucción, sino glo-balmente en función de las instrucciones que las acompañan en cada programa concreto.

59. c.60. c.61. a.62. c.63. d.64. b.65. b.66. a. A mayor número de etapas de segmentación, mayor número de instrucciones se encuen-

tran simultáneamente dentro del cauce segmentado, y recordemos que son éstas las que seven afectadas por las dependencias de datos. Por otro lado, no existe una relación directaentre el grado de segmentación y de superescalaridad de un código.

67. d.68. c.69. a. Es una idea consistente en aplicar dos veces el concepto de segmentación, el primero al

nivel de la instrucción, y el segundo al nivel de las unidades funcionales involucradas encada una de sus etapas.

70. c. El microprocesador que conjunta las dos estrategias es al menos tan eficiente como el queimplementa cualquiera de ellas por separado.

71. b. Las opciones ½ y n parecen también candidatas. sin embargo, debemos hacer dos obser-vaciones:Una BTB reduce los conflictos por dependencias de control, pero no puede eliminarlos porcompleto, ya que se basa en una predicción sobre un evento futuro que como tal puede fa-llar.La anulación de la secuencia de instrucciones ejecutada tras una predicción errónea de saltoy el correspondiente restablecimiento de la secuencia correcta de instrucciones a ejecutar trasel salto es más compleja cuando tenemos una BTB, ya que además de todo lo anterior debeactualizarse la BTB para que registre este error y cambie la predicción para poder acertar enun futuro.

~[Ì�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö72. c. Descartamos el resto por los siguientes motivos:ß

Opciones ½ y À : La ejecución fuera de orden establece el orden en que se realiza la ope-ración (aritmética, lógica, ...) asociada a cada instrucción máquina. La TLB, en cambio, no esmás que un recurso para acelerar la traducción de direcciones de memoria virtuales a físicas,y por lo tanto, se encuentra emparentada con las unidades de almacenamiento de datos einstrucciones (cachés de datos e instrucciones en su fase de búsqueda).ß

Opción à : Cuando la arquitectura dispone de una caché de traza, la fase de búsquedase encuentra más cercana a las fases de ejecución, pero aún le queda un largo trecho porrecorrer hasta llegar a ellas dentro del cauce segmentado del procesador, ya que si el diseñoincluye ejecución fuera de orden, antes debe pasar por el BRC y las fases de renombrado deregistros, reordenación y planificación de instrucciones.

73. b.ßOpción ½ : Descartada porque realizando un control segmentado de las instrucciones

(esto es, haciendo que las señales de control viajen por el cauce junto con el código de lainstrucción y sus datos), la Unidad de Control no es sustancialmente diferente de la de unmicroprocesador multiciclo no segmentado.ß

Opción n : Eliminada porque el tamaño del banco de registros está relacionado con elvolumen de datos que maneja un programa, no con su ejecución segmentada o no.

74. d. Y únicamente nos resta descartar la opción ½ , ya que el tamaño de la memoria requeridapor un programa y el factor de superescalaridad que mejor aprovecha son dos aspectos queno guardan relación alguna.

75. a. La segmentación no replica unidades funcionales, sino que reorganiza las ya existentespara que sean más eficientes. Por ello, resulta una estrategia más barata que la superesca-laridad, donde sí hay que pagar el coste de introducir nuevas unidades funcionales en lasetapas de procesamiento que se quieran desdoblar. En ausencia de dependencias, tanto unasegmentación en N etapas como un factor N de superescalaridad logra una ganancia de fac-tor N en el rendimiento, pero el coste es muy inferior en el caso de la segmentación, porlo que su escalabilidad es muy superior. Esta conclusión puede corroborarse con los valo-res implementados en los modelos comerciales, donde encontramos con cierta asiduidadsegmentaciones en 20 o 30 etapas, mientras que el grado de superescalaridad difícilmentesupera el factor 3.

76. d. Consideramos MC y SMP igualmente escalables porque representan una idea muy si-milar de dos procesadores cooperativos que comparten el mismo puente norte del juego dechips y la memoria principal, con el matiz de que en MC comparten también zócalo y chip,y en SMP no. Quizá MC puede considerarse ligeramente más escalable debido a la mayorproximidad de los procesadores vecinos con los que dialogar eventualmente , aunque en losmodelos comerciales tanto el SMP como el MC se aplican con factor 2 asiduamente, 4 concierta escasez y 8 muy raramente, lo que refleja un empate técnico. Respecto al SMT, tan sólose ha aplicado con factor 2, y es que hacerlo con factor 4 u 8 resulta desequilibrar excesi-vamente la computación en favor del front-end frente al back-end, trasladando el cuello debotella hacia este último, lo que perjudica claramente a la escalabilidad.

77. b. Dependiendo de la incidencia de las dependencias de datos y control del programa, seestarán ejecutando una o varias instrucciones en cada ciclo de reloj; pero en cualquier caso,cada ciclo de reloj comporta la ejecución de una sola etapa (ya sea en su totalidad o parcial-mente) para cada una de las instrucciones que se encuentran ejecutándose concurrentementedentro del cauce del procesador.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q��@?78. b. Dependiendo de la incidencia de las dependencias de datos y control del programa, se

estarán ejecutando una o varias instrucciones en cada ciclo de reloj; por otra parte, lo normalen un diseño supersegmentado es que las etapas no se completen en un solo ciclo de reloj,para así poner más fácil la nueva subdivisión de la ejecución en subetapas al nivel de lasunidades funcionales.

79. b. Para la segmentación, el techo sí es una instrucción por ciclo de reloj, pero con la supe-rescalaridad podemos ejecutar múltiples instrucciones en cada ciclo de reloj.

80. c. El número de etapas de segmentación y el factor de superescalaridad apenas guardanuna relación, salvo para determinar el paralelismo a nivel de instrucción con que cuenta elprocesador en su conjunto.

81. a.ßOpción À : Si por algo se caracteriza la segmentación es por ser una alternativa barata de

implementar que no requiere la replicación de hardware.ßOpción n : El número de etapas de segmentación y el factor de superescalaridad apenas

si guardan relación.ßOpción à : Un conjunto de instrucciones RISC aboga por la simplicidad de las instruccio-

nes, y difícilmente así podrán constar de 50 etapas.

82. b. Es necesario replicar la circuitería diez veces en la unidad de proceso e implementar unasofisticada unidad de control, lo que disparará el número de transistores de que consta eldiseño de una forma exagerada.

83. b. Aumentar el factor de superescalaridad supone la replicación (copia) de toda la circuite-ría involucrada en esa computación, mientras que la segmentación sólo complica un poco eldiseño de la unidad de control de procesador, resultando mucho más barata de implemen-tar. Del resto de opciones posibles:ß

Opción ½ : No existen tales dependencias entre la puesta en marcha de la segmentacióny la superescalaridad.ß

Opción n : La incidencia de las dependencias es similar en cualquier forma de paralelis-mo a nivel de instrucción.ß

Opción à : La presencia de caché integrada no está relacionada con ninguna forma deparalelismo a nivel de instrucción. Sólo la distinción entre caché de datos e instrucciones enel primer nivel de la jerarquía reduce las dependencias estructurales en procesadores seg-mentados.

84. a. Tanto P1 como P2 concluyen la ejecución de una instrucción por ciclo de reloj. Al tenerambos la misma frecuencia, el período de reloj es también el mismo en ambos casos, conlo que la ejecución se dilata a lo largo de un millón de ciclos en ambos casos. La preguntaadvierte que este tiempo es aproximado porque el cauce de segmentación tarda cinco ciclosen llenarse en el caso de P1, mientras que para P2 necesita de veinte ciclos, que en amboscasos deben sumarse al millón de ciclos mencionado.La equivalencia se produce porque las instrucciones de P2 tardan 4 veces más tiempo enejecutarse en un procesador no segmentado, pero al segmentarlo, el paralelismo es cuatroveces más efectivo que en P1, enjugando la diferencia con éste y quedando a la par.

85. d. Si todas las etapas se encuentran desdobladas en un factor 20, P4 ejecuta siempre veinteinstrucciones a la vez, mientras que P3 sólo ejecuta cinco en ausencia de dependencias. Porlo tanto, P4 trabaja cuatro veces más rápido que P3 y concluye la ejecución en la cuarta partedel tiempo que necesita P3.

~[Ì�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö86. c. Cuando la instrucción de salto no se encuentra registrada en la BTB, decimos que se

falla al consultar a la BTB. En ese caso, el procesador tiene que decidir entre una de las dosposibilidades, saltar o no saltar, la cual establece por predicción estática, que suele ser saltarsiempre habida cuenta que proporciona mejores resultados que asumir que no salta nunca.

87. d.88. b. Efectivamente, tanto la L1I como la BTB son unidades funcionales implicadas en la fase

de búsqueda de instrucción del procesador, y ambas presentan un mayor rendimiento cuan-to mayor sea la localidad de referencia en el acceso a memoria por parte del programa quese está ejecutando.ß

Opción ½ : En primer lugar, que acierte mucho en la BTB no es indicativo de que el pro-grama salte mucho, ya que los aciertos a BTB aumentan a medida que las instrucciones desalto acomoden más su comportamiento al de las últimas ocasiones en que fueron ejecuta-das, tanto si en estas ejecuciones saltaron como si no lo hicieron. En segundo lugar, que elprograma salte mucho no es indicativo de que presente una pobre localidad (por ejemplo, enun bucle de muchas iteraciones se salta mucho y se tiene una gran localidad, tanto espacialcomo temporal).ß

Opción n : Aunque es cierto que la condición de salto se evalúa con operandos similares alos operandos aritméticos de la ALU, dichos operandos nunca se registran en la BTB, puestoque allí se guarda ya el resultado de evaluar dicha condición.

89. b. La ejecución fuera de orden, como su propio nombre indica, altera el orden en la ejecu-ción de instrucciones, y por lo tanto, debe ser realizada con anterioridad a la fase de eje-cución. Por otra parte, también debe ser posterior a la fase de decodificación, ya que nopodemos reordenar una instrucción cuyo código de instrucción aún no hemos interpretado.

90. a. La opción À caracteriza a unidades funcionales implicadas en la computación aritmética,mientras que las opciones n y à enumeran unidades funcionales con predominio de elemen-tos de almacenamiento.

91. a. Tanto la segmentación como la superescalaridad se ven fuertemente afectadas por lasdependencias existentes entre las instrucciones del programa, y el aprovechamiento de unacaché mayor, por el número de instrucciones de carga/almacenamiento que contenga elprograma.

Capítulo 2 / Memoria caché

92. b. Aunque la L2 del Pentium Pro era interna, no integrada.93. c. Todos los modelos de quinta generación dispusieron de L2 externa, que pasó a ser interna

en la sexta generación a excepción del K6 de AMD, e integrada en la séptima a excepcióndel K7 Athlon de AMD.

94. a. Ya en el Pentium la L1 era integrada, y con el paso del tiempo, la necesidad de colocarlaen el área de integración se ha hecho más factible y más necesaria.

95. b. Todos los procesadores bajo formato Slot, que fue el predominante en los modelos dePentium II y III, dispusieron de caché L2 interna a excepción de algunos modelos Celeron

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q��rÆque no dispusieron de caché L2 o la colocaron de forma integrada en menor cantidad quesu modelo de referencia de gama más alta.

96. d. El área de integración de un chip presenta las mismas capas de metal y la misma an-chura de puerta promedio en todos sus puntos. Pero las interconexiones metálicas son másabundantes, y el espacio ocupado en silicio por cada transistor es más reducido.

97. d.98. b. El K6-III contiene más del doble de transistores que el K6-II (21.3 millones frente a sólo

9.3), con lo que existe la posibilidad de que la alimentación sea insuficiente para la actividadque genera el nuevo procesador. Ahora bien, fuera del zócalo del procesador, el sistema esuna réplica del anterior, y si la placa base funcionaba antes, seguirá haciéndolo ahora entodos sus componentes.

99. d. Si no sustituimos la fuente de alimentación, existe un claro riesgo de no disponer deenergía suficiente, en la línea que expresamos en la respuesta de la opción À . Si sustituimosla fuente, aún es posible que la regulación de voltaje e intensidad eléctrica no sea la ade-cuada, ya que los tiempos de la transición al K6-III corresponden a finales de los años 90,fecha en la que la selección de voltaje e intensidad eléctrica no eran aún realizados medianteun reconocimiento automático del procesador alojado en el zócalo Socket, y en la que loschip BIOS tampoco acababan de suplantar a los jumpers en la capa firmware del PC comomecanismo para la regulación de los valores de intensidad y voltaje más adecuados.La opción n sería correcta unos años más tarde, cuando el K7 Thunderbird y el Athlon XPcompartieron también el zócalo Socket A de 462 pines, y donde tan sólo una actualizaciónde la BIOS bastaba para que el PC funcionase con el nuevo procesador (la sustitución de lafuente de alimentación no era necesaria en este caso, ya que la diferencia en número de tran-sistores entre estos dos procesadores fue de tan sólo medio millón, lo que apenas demandabaenergía extra en el nuevo modelo.

100. c.101. b.102. a.103. d.104. b. La transferencia se dirige siempre hacia la caché de primer nivel (L1).105. d.106. a.107. d.108. d. En concreto, se utilizan entre 4 y 6 transistores por cada bit de datos en cualquiera de las

modalidades de caché vistas, ya sea externa, interna o integrada. Puntualizaremos que el in-terfaz con el controlador de caché (al que NO está referido la pregunta) sí es diferente en cadacaso, pero reduce la complejidad del controlador en cada una de las transiciones expuestas,ya que sus necesidades de diálogo se acrecientan conforme bascula hacia ubicaciones másexternas al microprocesador. Esto le hace requerir un å%4)9,��5 número de transistores en suevolución desde la modalidad externa a la interna o desde ésta hacia la integrada.

109. c.110. b. Ya no hay configuraciones en las que el procesador y el bus local funcionen a la misma

velocidad, por lo que las opciones ½ y n quedan descartadas. Entre las otras dos, la opción Àes mas equilibrada.

~�;rÌ Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö111. d.112. d. De hecho, este bus desaparece cuando la caché se integra en el conjunto.

113. b. El primer nivel L1 se separa para favorecer la segmentación: Primero, porque unificandoaparecerían muchas dependencias estructurales de las instrucciones en sus etapas de bús-queda de instrucción y búsqueda de operandos, y segundo, porque así cada caché especiali-zada puede situarse más cerca de la etapa de ejecución con la que se encuentra relacionada.El segundo nivel L2 se unifica para aumentar el índice de aciertos a caché, permitiendo alárea de memoria albergar más datos que instrucciones o viceversa según lo exija el compor-tamiento del programa en ejecución en cada momento.

114. c. La opción ½ no es correcta ni por sí mismo ni con la enmienda de la opción À , ya que sóloen L2, el Pentium 4 se va a los 256 Kbytes. Respecto a la opción à , es todo un disparate, yaque cada transistor cumple idéntica función de almacenamiento al margen de su tamaño.

115. c. El procesador está fabricado a 0.18 micras, por lo que los transistores son todos igual derápidos. Ahora bien, la L1 se sitúa más cerca del núcleo de ejecución del procesador, y porprincipios de la jerarquía de memoria, su funcionamiento en conjunto debe ser más velozque el de la L2.

116. d. Esas cantidades no indican nada acerca del ancho del bus de datos del procesador. Ha-bría que conocer el tamaño de la palabra de memoria principal, algo que tampoco puededeterminarse a partir del tamaño de memoria principal.

117. b. Cada código de instrucción multimedia suele involucrar a cuatro u ocho operandos dedatos siguiendo la filosofía SIMD. Es decir, los operadores multimedia son N-arios, donde Ntiene un valor medio bastante superior al binario de las aplicaciones aritméticas convencio-nales. En consecuencia, por cada código de instrucción, ahora se referencia una proporciónde datos muy superior respecto a un Pentium, lo que justifica situar una caché de datos tresveces superior a la de instrucciones.Finalmente, respecto a la opción à , si los 13 millones de transistores (Mt) más del North-wood se emplean en dotarle de 256 Kbytes (Kb) más de L2, es porque, aproximadamente:æ�ç )�+�� ã'è1élo que atina con el tamaño de 20000 Kb. de caché para 1000 Mt.

Capítulo 2 / Dualidad RISC-CISC

118. d. Las instrucciones multimedia tienen una compleja decodificación y un extenso formatoderivado del elevado número de operandos que incorporan; en ambos casos, se trata detípicos rasgos CISC. Por su parte, una profusa segmentación es más territorio RISC, dondese trata de conseguir como objetivo último la ejecución de una instrucción por ciclo de relojmediante una agresiva apuesta hacia el paralelismo a nivel de instrucción.

119. c.120. a.121. d.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�KrK

122. c. Tanto los bancos de registros como las cachés de primer nivel son mayores en un RISCque en un CISC, y por eso a un RISC le hace menos falta una caché de segundo nivel. Noobstante, hay diseños RISC donde la opción à es cierta (como en el Alpha), pero hay otrosen los que no lo es (como en el UltraSparc).

123. a. La elegimos por eliminación. Veamos con un poco más de detalle por qué hemos derechazar las otras alternativas:ß

Opción À : El factor superescalar no tiene sentido mejorarlo hasta 20, ya que debidoa las dependencias que presentan las instrucciones de los programas, resulta complicadoaprovechar más de un factor 6. Además, en el ejemplo resulta comparativamente muy caro.ß

Opción n : El bus local no merece la pena mejorarlo porque en este caso disponemos deuna caché L2 bastante grande que reduce mucho la dependencia del sistema con respectoal bus. Además, desde los años ochenta no se ve una arquitectura en la que no haya unmultiplicador de reloj para diferenciar la frecuencia del microprocesador de la del bus local.ß

Opción à : Aumentar más la caché L2 sólo se amortizaría en una arquitectura con un buslocal suficientemente lento, y tampoco es el caso, ya que aquí se dispone de un bus a 200MHz.

124. d. CISC es una filosofía de diseño para el conjunto de instrucciones de un procesador.ßLa opción À muestra tres tipos de buses y/o zócalos de la placa base, y la opción n

materiales utilizados en la implementación del microprocesador; ninguna de las dos tienenada que ver con lo que se pregunta.ß

Respecto a la opción ½ , muestra tres modelos de Pentium II con modificaciones en lascaracterísticas de la caché L2, pero idénticos en cuanto a su conjunto de instrucciones.

125. b. El PowerPC de Motorola es la única familia que ha llegado al factor seis de superescala-ridad en sus modelos comerciales.

126. c. La respuesta está entre el PA8000 y el R10000, si bien Hewlett-Packard desplazó en aquelmarco temporal parte de sus esfuerzos en el desarrollo de sus propios procesadores hacia lainiciativa del Itanium en conjunción con Intel.

Capítulo 2 / Instrucciones multimedia

127. a. La filosofía de diseño del conjunto de instrucciones multimedia está basado en una arqui-tectura SIMD de un solo flujo de instrucciones y múltiples de datos, donde un solo operadoro instrucción se aplica a una muestra de N datos, donde en el caso multimedia que nosocupa N suelen ser las sucesivas potencias de 2, esto es, 2, 4, 8, ...

128. b. En concreto, aplican el concepto SIMD, o de Simple flujo de Instrucciones y Múltiple flujode datos, en el que el paralelismo de datos permite ejecutar una misma instrucción sobre 2,4, 8 e incluso más operandos de forma simultánea.

129. d. El paralelismo de datos supone ejecutar más rápidamente los accesos a datos, pero nointroducir nuevas referencias a ellos; teniendo esto en cuenta, las dependencias de datosserían muy similares para un mismo código que se ejecutase con o sin paralelismo de datos.Pero el acceso a datos por parte de una aplicación de corte multimedia suele ser menosdependiente entre sus valores que el de los programas convencionales, ya que los píxeles de

~�;r= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öuna imagen suelen tratarse de forma independiente unos de otros, por lo que lo normal esque un programa multimedia se ejecute de forma más limpia sobre un procesador dotadode segmentación y/o superescalaridad.

130. c. Los conjuntos de instrucciones indicados en las opciones ½ y À no existen. Por su parte,el conjunto Enhanced 3DNow! dispone de 24 nuevas instrucciones, mientras que el SSE2cuenta con 144 nuevas instrucciones. Además, SSE2 se inauguró en Noviembre de 2000 conel Pentium 4, año y medio más tarde que el Enhanced 3DNow!, que vió la luz en Junio de1999 con el lanzamiento del K7 Athlon.

131. d.132. b.133. d.134. a.135. d.136. d.137. c. HAL y HEL son niveles excluyentes, ya que sólo cuando un procesador no dispone de

hardware para ejecutar una llamada de la API al nivel HAL, entonces interviene el nivelHEL para la emulación de la llamada sobre el hardware existente. Por otra parte, el driveres el nivel que se sitúa justo encima del hardware multimedia.

138. d. La búsqueda y decodificación de instrucciones tarda lo mismo en todas las instruccio-nes, puesto que hasta que no se decodifica no se conoce la complejidad de una instrucción.Algunos operandos de formato extenso pueden incurrir en una leve penalización durantesu lectura, pero es con mucho la operación de cálculo la que mayores diferencias presentaentre los tres tipos de instrucción, sobre todo entre las variantes entera y de punto flotante(por ejemplo, en el procesador Pentium esta diferencia se encuentra en los 62 ciclos).

139. c. En efecto, las llamadas al API OpenGL deberán ser transcritas a la nomenclatura y for-mato equivalentes del API DirectX.ß

Opción ½ : El nuevo driver proporciona mayor rendimiento porque aprovechará mejorlos nuevos recursos disponibles, pero nunca dejará sin ejecutar las viejas aplicaciones deusuario (simplemente, las ejecutará sin aprovechar todo su potencial).ß

Opción À : El API siempre consulta al driver la disponibilidad de recursos, optando porla versión de código ejecutable que mejor se adecúa sobre éstos. En definitiva, un mismoAPI es compatible con un buen ramillete de drivers y recursos hardware, ya que ése es pre-cisamente uno de sus principales cometidos.

140. d. Cuando se desarrolla un driver para una nueva tarjeta gráfica, los programadores prio-rizan las prestaciones de la nueva circuitería frente a los recursos de que pudiera disponerla tarjeta antigua. Algunas de las decisiones tomadas en favor del nuevo hardware (tarjeta)provocan ineficiencias de este software (driver) sobre el hardware antiguo (opción ½ ), y otrasincluso que no llegue a funcionar sobre él (opción À ). Por otra parte, el driver antiguo des-conoce los recursos de que va a disponer el nuevo hardware, mientras que el nuevo driversí conoce todo lo que se encuentra disponible en el viejo hardware, por lo que puede tomaralgunas decisiones que favorezcan la compatibilidad con los modelos viejos (opción n ).Tomando un caso real como didáctica, Nvidia siempre recomienda en su página Web ac-tualizar los drivers a sus clientes, pero esta recomendación va dirigida a los usuarios de lastarjetas más recientes, para los que la firma desarrolla progresivas mejoras en el marco tem-poral en torno a un año posterior a la compra. A partir de ahí, suele cambiar la arquitectura,

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�K¼q

y los nuevos drivers se fijan más en la nueva que en la antigua. La pregunta introduce pre-meditadamente un salto temporal de tres generaciones de tarjetas gráficas para dejar claroque no se refiere a este tipo de mejoras leves dentro de una misma arquitectura generacional.

Capítulo 2 / Unidades funcionales

141. a.142. b. La opción ½ caracteriza a unidades funcionales relacionadas con la ejecución fuera de

orden, mientras que las opciones n y à enumeran unidades funcionales con predominio deelementos de almacenamiento.

143. a. La parte de computación del microprocesador ocupa más silicio y requiere menos metalpor cada transistor integrado. Esto nos decanta por la opción ½ frente a la opción À . La opciónn no es correcta porque todos los transistores tienen necesidades de interconexión. La opciónà es una innovación que se implanta en los chips en general alrededor del año 2002.

144. b. La parte de computación del microprocesador ocupa más silicio y requiere menos metalpor cada transistor integrado, mientras que en la parte de almacenamiento sucede justoal revés, en parte porque la celda básica de memoria, que ocupa entre 4 y 6 transistores, seencuentra muy optimizada a la hora de ser implementada en el área de integración. Esto nosdecanta por la opción À frente a las opciones ½ y n . Finalmente, la opción à no es correctaporque todos los transistores tienen necesidades de interconexión para interaccionar con elconjunto del sistema.

145. c. La caché L2 se compone de celdas de memoria estática que almacenan las palabras dememoria principal más recientemente referenciadas, la BTB registra el comportamiento delas instrucciones de salto más utilizadas y su dirección de salto, y la TLB contiene los paresde dirección virtual y física para acelerar las traducciones de un espacio de direcciones aotro que precede a todo acceso a memoria. En todos los casos, sus respectivas unidades fun-cionales demandan un elevado número de celdas para el almacenamiento de información.ß

Opción ½ : Enumera unidades multimedia dedicadas a la computación SIMD.ßOpción À : Agrupa unidades de cálculo aritmético.ßOpción à : Incluye el decodificador de instrucción, que no cuenta con elemento de alma-

cenamiento alguno.

146. a.147. d. Las razones para descartar el resto de opciones son las siguientes:ß

Opción ½ : El controlador de caché no tenemos por qué cambiarlo, puesto que las etique-tas de consulta que se utilizan para localizar los datos que alberga corresponden a direccio-nes de memoria física, no virtual.ß

Opción n : La traducción virtual a física es realizada por la TLB, en la que sí debemoscambiar la dirección de entrada que se le proporciona, que ahora reflejaría un interfaz de 64líneas.ß

Opción À : El controlador de bus local también se vería alterado, ampliándose el patillajecorrespondiente a las líneas de dirección de 32 a 64 con objeto de direccionar un espacio dedirecciones de memoria virtuales de hasta 2 ê�ë palabras.

~�;D� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö148. d. Esas cantidades no indican nada acerca del ancho del bus de datos del procesador. Ha-

bría que conocer el tamaño de la palabra de memoria principal, algo que tampoco puededeterminarse a partir del tamaño de memoria principal.

149. c. La segmentación sólo introduce una mayor complejidad en la unidad de control del pro-cesador, la unidad de proceso apenas se modifica, mientras que con la superescalaridad sereplica en su totalidad. La memoria caché ha necesitado tradicionalmente de unos 15 millo-nes de transistores para implementar 256 Kbytes, mientras que las instrucciones multimediaapenas han requerido medio millón de transistores para implementar cada una de las dis-tintas extensiones multimedia que se han seducido.

Capítulo 2 / Problema de integración de chips

150. b. Un aumento lineal en cualquiera de las tres magnitudes indicadas (distancia de inte-gración, frecuencia y número de transistores) provoca un aumento lineal sobre la potenciadisipada del microprocesador. Evaluándolas por ese orden, y siempre en relación a PK1, lapotencia de cada procesador se incrementa según los siguientes factores multiplicativos:- PK2. 0.75x (180 nm. frente a 250 nm. en PK1), 1.3x (2.6 GHz frente a 2 GHz en PK1), 1x (losmismos 50 Mt. que PK1). En conjunto: 1x (misma potencia que PK1).- PK3. 0.5x (130 nm. frente a 250 nm. en PK1), 1x (misma frecuencia en ambos procesadores)y 4x (200 Mt. frente a 50 Mt. en PK1). En conjunto: 2x (el doble que PK1).- PK4. 0.5x, 2x, 1x. En conjunto: 1x.La siguiente tabla resume nuestro análisis:

cada magnitud sobre la potenciaEfecto de un incremento lineal de Aumento

linealAumento

linealAumento

lineal

=

=

0.75x

0.5x

0.5x

1.3x

1x

2x

1x

4x

1x

− PK2 (180 nm, 2.6 GHz, 50 Mt)

− PK3 (130 nm, 2 GHz, 200 Mt)

− PK4 (130 nm, 4 GHz, 50 Mt)

Cambios respecto a PK1 en la potencia disipada por cada procesador:

Magnitud analizada:Mayor potencia disipada Distancia de integr.

Las tres magnitudes conocidas

Frecuencia Núm. transistores Factor deincremento

totalrespectoa PK1

2x

151. c. De cara a evaluar la repercusión sobre el área de integración, la distancia de integraciónincide cuadráticamente, la frecuencia no entra en juego y el número de transistores influyelinealmente. Nuestra tabla evaluadora queda en este caso como sigue:

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�K¼Þ

Aumentolineal

Aumento

1x

1x

4x

1x

− PK2 (180 nm, 2.6 GHz, 50 Mt)

− PK3 (130 nm, 2 GHz, 200 Mt)

− PK4 (130 nm, 4 GHz, 50 Mt)

cuadráticoNo entraen juego

Efecto de un incremento lineal decada magnitud sobre el área de int.

(0.75x)2 1x

(0.5x)2

(0.5x)2 1x

1x

0.6x

Cambios respecto a PK1 en el área de integración de cada procesador:

0.25x

a PK1respecto

totalincrementoFactor deNúm. transistores


Frecuencia Distancia de integr.Menor área de integraciónMagnitud analizada:

152. b. Sobre el rendimiento bruto, la distancia de integración no incide, mientras que la frecuen-cia y el número de transistores lo hacen de forma lineal. En consecuencia, nuestra evaluaciónqueda como sigue:

Efecto de un incremento lineal de Aumentolineal

Aumentolineal

1.3x

1x

2x

1x

4x

1x

− PK2 (180 nm, 2.6 GHz, 50 Mt)

− PK3 (130 nm, 2 GHz, 200 Mt)

− PK4 (130 nm, 4 GHz, 50 Mt)

cada magnitud sobre el rendim.

Cambios respecto a PK1 en el rendimiento bruto de cada procesador:

No entraen juego

1x

1x

1x 2x

1.3x

4x

a PK1respecto

total

Factor deincremento

Núm. transistoresFrecuencia


Distancia de integr.Mayor rendimiento brutoMagnitud analizada:

153. c. Si la maquinaria de fabricación se supone amortizada, los costes del procesador estánrelacionados con la materia prima utilizada, y ésta es directamente proporcional al área deintegración del procesador, aspecto que evaluamos anteriormente, resultando ganador PK4.

154. b. A la hora de debatirse por el procesador que más fácilmente implementa la superescala-ridad, y asumiendo la simplicidad que supone la sola intervención de las magnitudes pro-puestas, nos quedamos con el número de transistores como la más representativa de todasellas. Recordemos que el concepto de superescalaridad consiste en la replicación de unida-des funcionales, y que por lo tanto, cada incremento en el factor de superescalaridad suponeun incremento similar en el número de transistores del diseño. Nuestro ganador aquí es porlo tanto PK3 con sus 200 millones de transistores.

155. c. La supersegmentación lleva implícita una subdivisión del ciclo de reloj del procesador,por lo tanto, el modelo de más alta frecuencia debe ser el elegido, en este caso, PK4.

156. b. Las cachés son las grandes consumidoras de transistores en la integración de un pro-cesador. Por lo tanto, el modelo de 200 millones de transistores (Mt.) es el más proclive adisponer de una gran caché L2 integrada. Si los modelos comerciales de 256 Kbytes de L2integrada se llevan en torno a 15-20 Mt., para un tamaño ocho veces superior está claro quehablamos de un modelo de más de 100 Mt., cantidad sólo superada por PK3.

157. b. Para ampliar la funcionalidad del procesador, se necesita disponer de un mayor patrimo-nio de transistores con el que construirlas. Sin embargo, nuevas operaciones no incrementanel número de transistores de una forma tan apreciable como lo hacen otros elementos comolas celdas de caché. Por ello, aquí el número de transistores no es un elemento tan discri-

~�;r� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öminante como en el caso anterior, y la distancia de integración también entra en juego. Alevaluar los dos parámetros conjuntamente, es PK3 el que sale mejor parado.

158. c. El diseño RISC aboga por una arquitectura simple que conjugue perfectamente la antí-tesis del principio microelectrónico “más grande, más lento”. En consecuencia, no se condi-ciona el diseño a la disponibilidad de muchos transistores, sino a la velocidad de éstos. Paraello, se necesita una elevada frecuencia y una ínfima distancia de integración que lo hagaposible, y el procesador con mejores cualidades en el conjunto de ambas es PK4.

159. d. En principio, cuantos más transistores haya disponibles, más fácil será la construcciónde defensas frente a las dependencias, como un gran búfer de reordenación circular (BRC)o un gran búfer de destino del salto (BTB). Pero la experiencia nos indica cierta indefiniciónal respecto, en vista de que existen modelos dotados de ingentes cantidades de transistoresque prefieren dedicarlos a otros menesteres. Por lo tanto, si bien PK2 y PK4 son los candi-datos más proclives y PK3 queda en un segundo plano, debemos conocer en qué medida eldiseñador ha decidido engordar sus BRC y BTB para protegerse frente a las dependenciasantes de pronunciarnos sobre un procesador en concreto.

Capítulo 2 / Problema de paralelismo a nivel de instrucción

160. b.

2ns 3ns. 6ns.

Tiempo de ejecución (ciclos de reloj de 2 GHz)

Así proseguiría su ejecución Osa Mayor

Etapas de segmentación: 9

superescalaridad: 3Factor de

Inst

rucc

ione

s de

l pro

gram

a

Osa

May

or

Altair11 ns. 12 ns.7 ns. 8 ns. 9 ns. 10 ns.1ns 4ns. 5 ns.

su ejecución Osa MenorAquí concluye

(pot

enci

al d

e pa

rale

lism

o in

here

nte

a A

ltair

)M

áx. n

úmer

o de

inst

rucc

ione

s sim

ultá

neas

: 27

Osa

Men

or

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�KR?161. c.

2ns 3ns. 6ns.


4ns. 5 ns. 8 ns. 9 ns.1ns 7 ns.


Osa

May

or

Inst

rucc

ione

s de

l pro

gram

aPolar

10 ns. 11 ns. 12 ns.

Fact

or

Así proseguiría su ejecución Osa Mayor

supe

resc

alar

: 2

Aquí concluyesu ejecución Osa Menor

Máx

. núm

ero

de in

strs

. sim

ultá

neas

: 24

(pot

enci

al d

e pa

rale

lism

o de

Pol

ar)

Osa

Men

or

162. c.

2ns 3ns. 6ns.4ns. 5 ns. 8 ns. 9 ns.1ns 7 ns.

Osa

May

or

Inst

rucc

ione

s de

l pro

gram

a


su ejecuciónAsí proseguiría

Osa Mayor


Sirio11 ns.10 ns. 12 ns.

Osa

Men

or

Aquí concluyesu ejecución Osa Menor

Máx

. núm

. de

inst

rs. s

imul

táne

as: 2

3(p

oten

cial

de

para

lelis

mo

de S

irio

)

163. a.

~�;r< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö

2ns 3ns. 6ns.4ns. 5 ns. 8 ns. 9 ns.1ns 7 ns.O

sa M

ayor

Inst

rucc

ione

s de

l pro

gram

a

Así proseguiría su ejecución

Osa Mayor

superescalaridad: 5Factor de

Vega10 ns. 11 ns. 12 ns.

Tiempo de ejecución (ciclos de reloj de 500 MHz)

Máximo número de instrucciones simultáneas: 5(potencial de paralelismo inherente a Vega)

Aquí concluyesu ejecución Osa MenorO

sa M

enor

164. a. Altair puede ejecutar hasta 27 instrucciones simultáneamente, según se aprecia en sudiagrama de ejecución anterior.

165. d. Vega sólo puede ejecutar 5 instrucciones simultáneamente (consultar su diagrama deejecución), ya que sus cinco carriles superescalares no se encuentran segmentados.

166. a. Para conocer el tiempo de ejecución de Osa Mayor en cada procesador, la mejor formade proceder si nos fijamos en los diagramas consiste en calcular el número de ciclos (NC)necesarios para ejecutar el programa, y luego multiplicarlo por el periodo de reloj (T).En Altair, por ejemplo, cada ciclo comienzan su ejecución 3 nuevas instrucciones, luego alcabo de �@� ê@ì8í ciclos ya han comenzado todas, y ahora hay que sumar los ciclos que tar-dan en concluir las últimas que comenzaron, esto es, el número de etapas de segmentaciónmenos uno. Por lo tanto, en la expresión para NC, el factor de superescalaridad se colocadividiendo, y el de segmentación sumando. La expresión para T es simplemente la inversade la frecuencia:Altair: î�ï,ð,ñ ã'ò � )�î ãôó�õ#ö^÷øúù ódû.ü ��ýÆý�) ó�õî .,þ»ÿ ý ã í�í;í�í ��+�)�� ' �� ã � �� nanosegundosPolar: î�ï.ð,ñ ã'ò � ) î ã ó*õ�öR÷î ù ó �p+ ü ��ý�ý°) ó�õî ..þ�ÿ ý ã '��=��) �� ' �� ã +F'��;�@'�� ' ns.Sirio: î�ï.ð:ñ ã'ò � )cî ã ó �@� ê ù ó + í ü ��ýÆý ) ó�õë{.,þ»ÿ ý ã �@�;��;+F+�) �� +F' �� ã +@'��;�@'�� ' ns.Vega: î ï.ð,ñ ã ò � ) î ã õ#ö^÷2 ) ó õö� 2{..þ�ÿ ý ã +��;��)�+ �� ã �6��;�� ns.Por lo tanto, Altair es el que menos tarda y Vega el que más, quedando Polar y Sirio empa-tados en posiciones intermedias.

167. d. (ver la respuesta anterior)168. c. La media de ciclos por instrucción ejecutada se obtiene dividiendo el número total de

ciclos (NC) de Osa Mayor, que ya calculamos anteriormente, por el número de instruccionesejecutadas (NI), que son ��;ê para el caso de Osa Mayor. Desglosando para cada procesador:Altair: CPI

ã�� ï�� ã ø^ø^ø�ø ë îõ#ö ÷ ã �� í;í�íPolar: CPI

ã � ï�� ã 2 ö^ö�ö>õ�õõ#ö ÷ ã �� '��Sirio: CPI

ã�� ï�� ã õ�ö^ö�ö^ö îmîõ�ö ÷ ã �� ;�Vega: CPI

ã � ï�� ã î ö�ö^ö^ö�öõ#ö ÷ ã ��|+��;�El mayor CPI corresponde a Sirio, pero esta rémora la compensa con una frecuencia de relojmuy superior a la de Vega, el procesador con menor CPI de todos.

169. d. (ver la respuesta anterior)

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�K¼Æ

Capítulo 2 / Problema de parámetros eléctricos

170. a. Adjuntamos a continuación las dos tablas del enunciado con todas las casillas rellenaspara poder contrastar en su globalidad y con mejor visión de conjunto todas y cada una delas soluciones que daremos para el bloque de preguntas relativas a ellas:

5 GHz 100 nm. 1.5 voltios 100 pines 2100 mm

200 pines100 nm. 1.5 voltios

250 mm0.75 voltios 200 pines

100 nm. 100 pines 2200 mm

50 nm. 100 pines

Diseño base

ALISIO

BRISA

CIERZO

DEL SUR

100 millones5 GHz 100 nm. 1.5 voltios

100 nm. 1.5 voltios

0.75 voltios50 nm.

Diseño base 10 vatios

BAHIA

CORAL

ATOLON

DELFIN

10 GHz

5 GHz

5 GHz

2.5 GHz

50 nm.

200 millones

100 millones

200 millones

400 millones 0.75 voltios

1.5 voltios100 nm.

10 GHz

10 GHz

50 nm.

100

200

100

100 pines 100 mm2

procesadorModelo de Frecuencia

de reloj integraciónDistancia de Millones de

transistores alimentaciónTensión de Patillaje de

alimentación integraciónArea de

alimentaciónTensión deMillones de

transistoresintegraciónDistancia deFrecuencia

de relojprocesadorModelo de

5 GHz

2.5 GHz

50

200

1.5 voltios

1.5 voltios

50 mm

25 mm

20 vatios

10 vatios

20 vatios

10 vatios

200 pines

200 pines

200 pines

100 pines

100 mm

50 mm

100 mm

200 mm

Potenciadisipada

Patillaje dealimentación

Area deintegración

2

2

2

2

2

2

Los valores se obtienen aplicando las siguientes relaciones entre las variables implicadas:

Frecuenciade reloj

Millones detransistores

Distancia de integración

alimentaciónTensión de

(Potencia disipada: W = V * I)

ConsumoIntensidad

de corrienteAumento lineal

Aumento linealAumento

linealAumento

linealReducción Aumento

cuadráticoAumento

Red. Reducción Red. Reducción

cuadráticaReducción

AumentoAumento

Aum.lineal lineal

Aumento

AumentoAum.lineal

Aumento lineal

Aumento

Area deintegración

Patillaje dealimentación

Principalesvariables quecondicionanel zócalo del procesador

Concretando ya para la resolución de la cuestión presente, la duplicación del patillaje deAlisio para un mismo voltaje le permitiría reducir la intensidad de corriente por los pinesde alimentación a la mitad respecto a la empleada por el diseño base. Dado que la potenciadisipada es í î ) â , en Alisio tendríamos entonces +g) � î î ) â , esto es, la mitad de potencia

~[=�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ödisipada que en el diseño base, que se contrarresta con la duplicación de la frecuencia, quetambién duplica la potencia disipada. Por lo tanto, buscamos igual densidad de integraciónen Alisio que en el diseño base, lo que nos decanta por las opciones ½ o à . En base a la má-xima del comportamiento microelectrónico “más grande, más lento”, si Alisio es el doble derápido, debe ser más pequeño que el diseño base, lo que nos decanta por la opción ½ frentea la opción à .ß

Opción À : Puesto que Alisio tiene la misma distancia de integración que el diseño base(100 nm.), si tuviera sólo 50 millones de transistores, ocuparía también la mitad de área deintegración que el diseño base, en lugar de conservar intacto dicho área.ß

Opción n : Si Alisio coincidiera con el diseño base en distancia de integración y númerode transistores (100 nm. y 100 millones, respectivamente), habría de hacerlo también en elárea de integración, y esta opción propugna reducir dicho área a la mitad cuando ademásla frecuencia de Alisio duplica a la del diseño base, por lo que se produce más calor y másconcentrado que en el diseño base, y se parte de la premisa de que todos los modelos tienenidéntico comportamiento térmico.

171. a.ßOpción À : Generaría el doble de calor que el diseño base, y además el área de integración

debería reducirse cuadráticamente, lo que nos daría 25 mmî

en lugar de 50 mmî.ß

Opción n : Con 50 millones de transistores a 50 nm., el área de integración sería muyinferior a la mitad del diseño base.ß

Opción à : Idem a la opción anterior.

172. d. Es la mejor elección, pues la mitad de frecuencia y el doble de transistores integrados aigual distancia mantienen constante tanto la temperatura como el gasto de energía, y el áreade integración también es congruente, al duplicarse junto al número de transistores.ß

Opción ½ : Se repiten los mismos valores del diseño base en todas las variables exceptoen el número de transistores, por lo que ambos no pueden generar igual cantidad de calor.ß

Opción À : Con el doble de transistores y frecuencia, necesitaríamos cuatro veces menosenergía en forma de voltaje para mantener constante la variable térmica, y sólo se suministrala mitad. Además, haría falta una menor distancia de integración para que subiendo la fre-cuencia y el número de transistores, el chip necesitara una tensión de alimentación inferior.ß

Opción n : Cumple la premisa de mantener constante la variable térmica, pero contandocon el doble de transistores a idéntica distancia de integración, resulta improbable que sepueda reducir el voltaje porque el chip demanda más energía (debiera haber, cuando me-nos, un patillaje más numeroso que permitiera proporcionar mayor energía sin perjudicar alcalor, y no es el caso). En este sentido, la respuesta que damos como válida es mucho másequilibrada.

173. b. Con el doble de frecuencia y la mitad de distancia de integración, el voltaje debe mante-nerse constante. Como la reducción de la distancia de integración supone una disminucióncuadrática de la distancia de integración, escogemos 25 mm

îen lugar de 50 mm

î.

174. c. Con el doble de frecuencia y manteniendo igual el resto de variables, la potencia disipadaes exactamente el doble. Para cumplir con los requisitos de alimentación del chip, dadoque Atolón mantiene los 1.5 voltios del diseño base, debería contar con el doble de patillajede alimentación que éste para introducir el doble de energía al área de integración, o bienaumentar la intensidad de corriente respecto al diseño base. Por otro lado, en relación a losplagios, Atolón únicamente puede ser plagio de Alisio, pero resolvimos que este último sólodisponía de 50 millones de transistores frente a los 100 de Atolón. Por lo tanto, Atolón no es

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9MBK

plagio de ningún diseño de Terral.

175. b. Al reducir la distancia de integración a la mitad, también puede reducirse el voltaje a lamitad, lo que deja la potencia disipada en sólo la mitad del diseño base. Ahora bien, comotenemos el doble de transistores, este factor contrarresta al anterior, manteniendo la potenciadisipada constante. Además, Bahía tendrá un área de integración de 50 m � î , coincidiendocon Brisa. El patillaje, que no se explicita, debiera además duplicarse respecto al diseño base,coincidiendo también aquí con Brisa.

176. c. Con una distancia de integración la mitad que el diseño base, disiparíamos la mitad depotencia. Como se dispone de cuatro veces más transistores (y por tanto, también debiéra-mos contar con un patillaje de 400 pines), la potencia se cuatriplica, que al partir de la mitaddel valor de referencia termina convirtiéndose en el doble del diseño base. Ningún diseñode Terral alcanza los 400 millones de transistores, por lo que podemos concluir que Coral esun diseño original de Mediterráneo.

177. b. El doble de transistores a la mitad de frecuencia consumen igual cantidad de energía queel diseño base. Los valores de Delfín en Mediterráneo coinciden además con los de Cierzoen Terral.

178. c. De los valores ya calculados, Cierzo es el único que duplica el área de integración deldiseño base.

179. a. Disponen de idéntico número de pines y área de integración, que son las dos variablesque más condicionan su aspecto físico. Además, al disipar ambos igual cantidad de calor,podrían compartir los materiales de fabricación, la cobertura del encapsulado y las solu-ciones de ventilación pasiva y/o activa. Eso sí, la intensidad de corriente que fluye por elpatillaje de alimentación debe ser algo superior en Brisa, donde a igual número de pines seinyecta un voltaje más reducido.

180. d. No se explicita ni el número de pines ni el área de integración de los modelos de Me-diterráneo, con lo que difícilmente podemos aventurar la compartición del zócalo, máximecuando se exige una coincidencia en frecuencia y voltaje que sólo se dá entre Bahía y Coral,dos modelos que disipan muy desigualmente y en los que el área de integración también seadivina como muy diferente al contar Coral con el doble número de transistores.

181. d. En las cuestiones relativas a la potencia disipada por cada uno de los modelos de Medi-terráneo hemos argumentado los que son copia de Terral.

182. c. Las tres variables que más inciden en el coste son la menor distancia de integración, elmayor número de transistores y el mayor número de pines, y en todas ellas Coral presentael máximo valor para Mediterráneo. Delfín ostenta el máximo área de integración, pero estosólo conduce a un mayor coste en el gasto de una materia como el silicio, que es muy baratay abundante en la naturaleza.

183. c. Es el que cuenta con mayor patrimonio de transistores, que es el parámetro eléctrico másimportante para la superescalaridad, corroborado con una frecuencia moderada de 5 GHzen base al principio “más grande, más lento”.

~[=�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 2 / Problema de paralelismo a nivel de instrucción

184. b. El desglose coincide con un diseño segmentado en diez etapas, pero la semántica deéstas indica que se ha llegado a ellas realizando primero una segmentación global, y poste-riormente, otra al nivel interno de las unidades funcionales que actúan en cada una de ellas.

185. d. Aunque se trata de un procesador superescalar y supersegmentado, el que tenga una deestas dos cualidades no obliga a que necesariamente tenga que poseer la otra.

186. c. La traza de ejecución señala un triple desdoble de todas las etapas de ejecución, y porlo tanto, funcionalmente se produce una triple replicación de las unidades funcionales queintervienen en cada una de ellas.

187. a. Los procesadores CISC cuentan con instrucciones más complejas y por lo tanto, su deco-dificación es más laboriosa. Por otra parte, aunque VLIW trate de acoger tanto las ventajasdel RISC como del CISC no significa que todos los diseños híbridos entre CISC y RISC seanVLIW como da a entender la respuesta n .

188. c. En base a los datos del problema, todo apunta a un pulso de reloj de 0.5 nanosegundos,que corresponde a una frecuencia de 2 GHz. No obstante, la frecuencia de un procesador nosuele determinarla la fase más lenta de su diseño, sino su unidad funcional más rápida, quecasi siempre es la ALU.

189. c. El banco de registros se utiliza en las fases tercera y quinta, estando relacionado con lainformación alojada en la caché de datos, no con la caché de instrucciones de primer nivel.

190. d. En la primera fase podría intervenir la caché de instrucciones para lectura, en la tercerapodría intervenir la caché de datos para lectura, y en la quinta podría intervenir la caché dedatos para escritura.

191. a. Se trata de un desglose similar al del procesador Pentium de Intel, que ya popularizaratambién el procesador MIPS tiempo atrás. A partir de la sexta generación, los procesadorespara PC desarrollan una mayor complejidad al nivel de la decodificación y reorganizaciónde instrucciones que desemboca en un mayor número de fases y etapas de ejecución.

192. b. Se trata en ambos casos de una decodificación en dos niveles: Primero el de macrodeco-dificación para resolver la traducción de las viejas instrucciones x86 a instrucciones nativasde la arquitectura del procesador, y posteriormente, la descomposición de éstas en las mi-croinstrucciones que controlan la ejecución del resto de la instrucción en el back-end delprocesador. La fase de búsqueda de operandos de ambos procesadores es también parecida,y por ello, para evitar equívocos, es la única que no se lista entre las posibles respuestas.

193. d. En ambos procesadores se dedica un ciclo de reloj exclusivamente para el transportedel resultado de la operación desde la unidad funcional que lo produce a aquella donde seregistra o almacena. La fase de decodificación de instrucción es también similar en ambosprocesadores, y por ello ha sido suprimida entre las posibles candidatas a respuesta.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9Mrq

Capítulo 2 / Problema de fabricación de chips

194. a. Lo normal es que cuanto menor sea la distancia de integración, menor sea el área deintegración, ya que los transistores se encuentran más comprimidos dentro de ella en las dosdimensiones del área. Por ejemplo, el Pentium 4 Willamette (180 nm.) disponía de un áreade integración de 247 mm

î, mientras que la versión de 130 nm. de ese mismo procesador

(Northwood) reducía el área de integración hasta los 146 mmî

a pesar de contar con 13millones de transistores más que su predecesor.ß

Opción À : Una menor distancia de integración permite comprimir más los transistoresen un mismo área de integración, por lo que lo usual es que a medida que disminuye ladistancia de integración, aumente el número de transistores en el chip, según se refleja en latabla.ß

Opción n : A mayor diámetro de oblea, menor es el coste unitario por cada chip fabricadoque se encuentre dentro de ella. Es por ello que la distancia de integración y el diámetro delas obleas se encuentran ligados a través de la variable temporal: Cuanto más reciente es unproceso de fabricación, menor será la distancia de integración y mayor el diámetro de susobleas. Por ejemplo, en 2000 teníamos distancias de integración de 180 nm. y diámetros deoblea de 20 cm, y en 2005 tenemos 90 nm. y 30 cm., respectivamente.

195. c. El área de integración de la oblea puede calcularse como � á��[î , siendo r el radio de laoblea, esto es, la mitad del diámetro que nos indican. Con esto salen áreas de 314, 706, 706y 1256 cm

îpara las obleas de BMW, Honda, Mercedes y Toyota, respectivamente. Por otro

lado, el área cubierta por los chips de cada proceso es � á í �� ã í �� î , � á � �� ã � �� î ,+ á �@�� ã +�� î y � á +��;� ã�� î , respectivamente. Puesto que debemos eliminar elcontorno de la oblea donde no se integran chips completos, esta última serie de áreas debeser en torno a un 15-20 % inferior a la primera que hemos calculado. Con estas restricciones,es claramente Mercedes el único proceso en que caben por lo menos tres veces más chipspor oblea de los que se indican en su valor de la tabla del enunciado.

196. b. Dado el coste por oblea y el número de chips contenidos en ésta, el coste por chip seobtiene dividiendo el primer valor por el segundo en cada serie, de donde obtenemos losvalores de 10, 6.66, 40 y 25 euros por cada chip integrado en BMW, Honda, Mercedes yToyota, respectivamente.

197. b. Dividiendo el coste por chip (calculado en la cuestión anterior), por el número de transis-tores por chip, obtenemos el coste por cada millón de transistores, que resulta ser de 0.200,0.066, 0.400 y 0.125 euros para BMW, Honda, Mercedes y Toyota, respectivamente.

198. b. Multiplicando el número de transistores por chip y el número de chips por oblea nossalen 15.000, 60.000, 10.000 y 40.000 millones de transistores por oblea, respectivamente.

199. c. El área de integración de la oblea puede calcularse como � á ��î , siendo r el radio de la oblea,esto es, la mitad del diámetro que nos indican. Con esto salen áreas de 314, 706, 706 y 1256cmî

para las obleas de BMW, Honda, Mercedes y Toyota, respectivamente. Por otro lado, elnúmero de transistores por oblea en cada caso es 50*300, 100*600, 100*100 y 200*200, respec-tivamente. Dividiendo esta segunda serie de valores por la primera que habíamos obtenido,llegamos a densidades de integración de 47.77, 84.98, 14.16 y 31.84 millones de transistorespor centímetro cuadrado para BMW, Honda, Mercedes y Toyota, respectivamente.

~[=B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö200. a. La segmentación se apoya más sobre una elevada frecuencia, mientras que la superes-

calaridad lo hace más sobre un elevado número de transistores. Por lo tanto, para elegir elcandidato a mayor frecuencia nos quedamos con el diseño que cuenta con un mayor númerode etapas segmentadas.

201. b. La segmentación se apoya más sobre una elevada frecuencia, mientras que la superes-calaridad lo hace más sobre un elevado número de transistores. Por lo tanto, para elegirel candidato a mayor número de transistores nos quedamos con el diseño que dispone delfactor de superescalaridad más elevado.

202. d. En condiciones ideales, el grado de paralelismo viene dado por el producto del númerode etapas segmentadas y el factor de superescalaridad, que produce un valor 60 para elprocesador Senna, seguido de 40 para Alonso, 30 para Schumacher y 8 para Prost.

203. a. A mayor factor de superescalaridad, mayor facilidad tiene la circuitería para reordenarlas instrucciones y alterar la ejecución secuencial de instrucciones. Por lo tanto, la ejecuciónfuera de orden resulta más fácil de implementar en los diseños más superescalares.

204. b. Ya que se pide el valor máximo, deberemos centrar nuestra atención en el mayor caucede segmentación, que corresponde al procesador Alonso con 40 etapas. Cuando una instruc-ción de salto valida la hipótesis de salto (o no salto) en la etapa 40, la siguiente que hemosintroducido por especulación se encuentra en la etapa 39, que es la que más ciclos ha ejecu-tado sin saber si le corresponde o no ser ejecutada.

205. d. Es el diseño que pone a nuestro alcance un mayor número de transistores, que es el rasgomás destacable de Prost dado su elevado grado de superescalaridad.

206. d. Se trata de aquel que presenta un menor número de dependencias en su conjunto, queson los elementos que más perjudican al rendimiento de los procesadores fuertemente seg-mentados como Alonso.

207. b. Se trata de aquel que presente un mayor porcentaje de dependencias de control, que sonlas que trata de resolver una BTB.

208. d. Se trata de aquel que presenta un mayor número de accesos a memoria principal.209. d. Presenta el mayor porcentaje de uso de las unidades funcionales de acceso a memoria

(bancos de registros y caché), y la mayor localidad de referencia (aprovechamiento de losdatos en caché), al contar con el menor porcentaje de saltos (dependencias de control).

210. d. A mayor grado de paralelismo a nivel de instrucción (definido en este caso como elproducto del grado de segmentación por el factor de superescalaridad), mayor incidencia delas dependencias de control en el rendimiento del procesador si no se dispone de coberturaalguna para minimizar su negativo impacto.

Capítulo 3 / Quinta generación: El Pentium

211. c. Motorola desaparece en la cuarta y AMD comienza a resurgir con fuerza a partir de lasexta.

212. b. El K5 apenas se vendió y además es una remodelación de una arquitectura de NexGen,el MMX no es una arquitectura en sí, sino un leve refinamiento de otra, y el K6 no es dequinta generación, sino de sexta.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9MrÞ

213. d.214. c. En efecto, para que la instrucción de tipo flotante pueda disfrutar de ejecución superes-

calar tiene que ser extremadamente sencilla.

215. b.216. a. Las opciones n y à constituyen la materia prima en la fabricación de los transistores que

componen el microprocesador, pero el hecho de que se denominen semiconductores delataque sus propiedades físicas no son las mejores para la transmisión de los electrones.

Capítulo 3 / Quinta generación: El Pentium MMX

217. b. Los dos tienen igual número de patillas y son iguales externamente. El MMX tiene eldoble de tamaño en su caché L1, pero eso no le impide compartir el zócalo. La razón es quelos Pentiums MMX tienen un área externa que funciona a 3.3 voltios y un núcleo interno quelo hace a 2.7 voltios, y los zócalos para Pentium clásico no suelen venir preparados para estaúltima eventualidad.

218. c. El formato indicado en la opción à es una mera invención del autor, que lo ha tomadoprestado del nombre más formal dado a la especificación del bus FireWire.

Capítulo 3 / Quinta generación: El K5

219. a.220. c. Cuando el K5 fue lanzado al mercado, el Pentium era casi un estándar en la compra de

un PC, y eso resulta muy difícil de enjugar. Respecto al descarte de las otras opciones:ßOpción ½ : El K5 incluía aspectos como la superescalaridad de 4 y la ejecución fuera de

orden que ya hubiera querido para sí el Pentium.ßOpción À : El K5 siempre fue una alternativa más barata que el Pentium.ßOpción à : La incompatibilidad fue un bulo que no se correspondía con la realidad.

Capítulo 4 / Sexta generación: Generalidades

221. c. Primero era de IBM, luego de National Semiconductor y finalmente pasó a manos deVIA, el fabricante de placas base, a finales de 1999. Ninguna de las otras compañías sufriócambios importantes en su accionariado durante ese período.

222. d.

~[=�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö223. a. El Pentium es un contraejemplo para la opción n , y el K6-III, para la opción À .224. c. En concreto, fueron las instrucciones MMX, que también se incluyeron a partir del Pen-

tium II, opción que no se encuentra entre las respuestas de la pregunta.ßOpción À : El Pentium MMX no es un diseño de sexta generación, como reza el enuncia-

do de la pregunta.ßOpción à : El K6-2 fue el primero en incluir las instrucciones 3DNow!, pero las MMX

llegaron mucho antes al contexto de la sexta generación.

225. b. En efecto, tanto el Pentium III Coppermine como el K6-III original la incorporan.ßOpción ½ : Señala un aspecto de séptima generación (se da en el Pentium 4 por primera

vez).ßOpciones n y à : Son aspectos que se producen ya en la quinta generación.

226. b.ßOpción ½ : No es correcta porque los zócalos de tipo Socket son un diseño que vuelve a

estar de actualidad.ßOpción n : Se corresponde precisamente con uno de los aspectos negativos del zócalo

tipo Slot 1, no del Socket 7.

227. c.228. d. Intel siempre ha incluido buenas ALU y FPU en sus microprocesadores, fué la primera en

incluir cachés de segundo nivel dentro del microprocesador (en el Pentium Pro), y ademáses fabricante de placas base, lo que unido a su gran cuota de mercado hace que la mayoría defabricantes siguieran sus especificaciones en el lanzamiento de productos durante la sextageneración.

229. a.230. b. Lo resumíamos con el símil de “modelo de boca estrecha y estómago glotón”.

231. c.232. c. Fue Digital con su Alpha 21264 en el año 1996.

Capítulo 4 / Sexta generación: Pentium Pro y sucesores en Intel

233. d.234. a.235. b. El Celeron tiene un coste inferior, pero también es inferior su rendimiento. La caché se ha

extinguido sólo en su segundo nivel, y además el propósito de su cambio no está en quererreducir el tamaño del microprocesador, sino en disminuir su coste de fabricación, ya que seperseguía a todo coste retirar del mercado a sus antecesores de zócalo Socket 7.

236. b. El Celeron carece de memoria caché L2, mientras que el Celeron A dispone de una cachéL2 de 256 Kbytes sincronizada a la velocidad del procesador.ß

Opción ½ : La frecuencia del procesador se descarta porque existen frecuencias, como los300 MHz, en las que Intel fabricó ambos modelos (de hecho, fue eso lo que provocó que Intel

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9M@?colocara la A en la versión más reciente para evitar confusiones).ß

Opción n : La frecuencia del bus local se descarta porque es la misma en ambos modelos(66 MHz).ß

Opción à : Respecto al zócalo, el Celeron sin caché se presenta en formato SEC y SEP paraacoplarse en ambos casos a un zócalo Slot 1, mientras que el Celeron A coexiste inicialmenteen SEP para compartir el Slot 1, y posteriormente evoluciona a PPGA y FC-PGA, formatosque se acoplan a un zócalo Socket 370.

237. d. Rechazamos las otras opciones por los siguientes motivos:ßOpciones ½ y À : El tamaño de caché se ha recortado siempre, ya sea prescindiendo de

ella por completo (primeros modelos bajo Pentium II) o reduciéndolo a la mitad (últimosmodelos bajo Pentium III).ß

Opción n : La velocidad del bus se congeló en los 66 MHz hasta la llegada del mode-lo Celeron a 800 MHz (el primero con bus a 100 MHz, pero ya derivado del Pentium IIICoppermine con bus de 133 MHz).

238. d.239. a. El primero disponía de un bus a 66 MHz y un multiplicador de 5, mientras que el segun-

do integraba un nuevo controlador para bus a 100 MHz y un multiplicador de 3.5.

240. b. Para el descarte del resto de opciones:ßOpción ½ : Hay Pentium II con bus local a 100 MHz que no son Xeon.ßOpción n : También hay Pentium II que igualan en el tamaño de caché L2 con respecto a

algunos Xeon. Por tanto, esta opción es verdadera sólo en algunos modelos del procesador.ßOpción à : Con respecto a la tecnología de integración, es de 0.25 micras en ambos casos,

con lo que no representa un elemento diferenciador.

241. c.242. d.243. b. El número de transistores es el mismo (9.5 millones en este caso) y su distancia de inte-

gración también (0.25 micras en este caso), pues ambos pasan por la misma maquinaria defabricación. Respecto al voltaje, aunque la versión de 500 MHz podría obtenerse a partir dela de 450 MHz subiendo un poco su voltaje, la respuesta hace referencia al voltaje nominal(esto es, el valor especificado por el fabricante, no el manipulado por el usuario).

244. d. La versión de 0.18 micras a que hace alusión la opción ½ presenta una caché L2 integraday formato FC-PGA, mientras que la de 0.25 micras a que hace alusión la opción À presentauna caché L2 interna y formato SECC2. La mejor elección es la conjunción de ambas.

245. d. Efectivamente, la pregunta hace referencia al coste de la materia prima por unidad fa-bricada, y con 0.18 micras gastamos menos área de silicio porque los transistores son máspequeños. La maquinaria de litografía de 0.18 micras es más cara, pero eso no lleva a que laopción ½ pueda ser cierta, ya que la pregunta presupone la existencia de dicha maquinaria,y por tanto, no entra en juego el coste de amortización de la planta de fabricación.

~[=�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 4 / Sexta generación: K6 y sucesores en AMD

246. a. Es externa en los modelos K6 y K6-2, e integrada de 256 Kbytes en el último modelo de lasaga, el K6-III. Por otra parte, la caché L2 siempre se presenta de forma unificada, sin separardatos e instrucciones.

247. d. Ambos zócalos presentan el mismo form-factor o factor de forma, esto es, respetan lasdimensiones, el número de pines y la distancia entre éstos. Por lo tanto, el montaje es siempreposible y el sistema funcionará si se sabe reglar la frecuencia y el voltaje a los valores querequiere el procesador. El problema es que la mayoría de placas base que disponen de zócaloSocket 7 fueron creadas para dar cobijo al Pentium y no disponen de una selección para lafrecuencia de bus a 100 MHz.

248. c. El matiz que refleja la opción à podría provocar diferencias de criterio en aquellas cachésque se encuentran fuera del chip procesador pero dentro de su placa de circuito impreso,esto es, las que el libro clasifica como cachés internas. Sin embargo, la L1 del K6-2 está inte-grada dentro del chip de la CPU y por tanto es propia del procesador, mientras que su L2 seencuentra siempre en placa base y es externa al mismo.

249. d.250. b.

Capítulo 4 / Sexta generación: Comparativas arquitecturales

251. b.252. d. En preguntas como ésta, se trata de elegir la menos falsa de las cuatro opciones que se

presentan.

253. d. El Pentium II no innova en el conjunto de instrucciones, puesto que copia las extensio-nes MMX a secas. El K6-2 sí innova, con sus extensiones 3DNow!, y el primer Pentium IIItambién, con sus extensiones SSE. Respecto a las mejoras en caché, el primer Pentium III esun calco del último Pentium II, y sólo el de 0.18 micras incluye la caché L2 integrada.

254. a. El Pentium II ya incluye las 57 del MMX y por tanto, aumenta el conjunto respecto alPentium clásico . Por otra parte, la aclaración entre paréntesis de la pregunta descarta que elmodelo Pentium pueda referirse de forma implícita a la versión MMX de este procesador.

255. c. Veamos las diferencias opción por opción.ßOpción ½ : La diferencia es la incorporación del conjunto de instrucciones MMX.ßOpción À : Las diferencias son dos: (1) La ampliación del conjunto de instrucciones con

las 24 instruccciones del conjunto 3DNow!, y (2) En algunos modelos, el bus de 100 MHz.ßOpción à : Estamos ante dos arquitecturas completamente diferentes.

Todas las diferencias enumeradas introducen cambios en el sistema de decodificación deinstrucciones de un procesador, pero no así los cambios realizados en la caché L2 (opción n ),que no trascienden sobre el decodificador de instrucción del procesador.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9MrÆ

256. d. Es la única pareja de microprocesadores dada en la que cada elemento pertenece a unageneración diferente.

257. d.258. b. En efecto, la memoria caché es con diferencia la unidad funcional que más transistores

requiere en su implementación (más de diez millones por cada 256 Kbytes de caché).259. c. Descartamos el resto por los siguientes motivos:ß

Opción ½ : El K6 sigue teniendo la caché L2 externa.ßOpciones À y à : Tanto el primer Pentium II como el primer Athlon parten ya de caché

L2 interna, no externa.260. c.ß

Opción ½ : Cualquiera de los Pentium II llevan caché L2 interna.ßOpción À : Los Pentium III Coppermine disponen de L2 integrada de 256 Kbytes.ßOpción à : El K6-III la lleva.

261. d. En el Pentium III de 0.18 micras, la caché L2 es integrada de 256 Kbytes, mientras que enel Pentium Pro y en el Pentium II la caché es interna y mayor, si bien en el Pentium Pro seencuentra dentro del propio formato Socket del procesador y en el Pentium II se encuentradentro de la placa de circuito impreso que posteriormente se recubre del cartucho cerámicoque conforma su formato Slot.

262. d. La segmentación y la superescalaridad ya estaban presentes en el Pentium, aunque enmenor medida que en el Pentium Pro y sucesores. Respecto a la supersegmentación, no seencuentra implementada en ninguno de los modelos de Intel de quinta y sexta generación.

263. a. AMD ofrece 32 Kbytes para datos y otro tanto para instrucciones, capacidad que no al-canza Intel en ninguno de sus modelos.ß

Opción À : El nivel de asociatividad, que es el rasgo cualitativo más sobresaliente de unacaché, tan sólo presenta dos líneas por conjunto en AMD, valor que es igualado o superadopor todos los modelos de Intel que corresponden a la sexta generación.ß

Opción n : La caché de traza es un concepto que aparece en la séptima generacion.ßOpción à : Ambas cachés suelen ser gemelas en Intel, y cuando no lo son, como en el caso

del Pentium Pro, se prima a la parte de instrucciones sobre la de datos.264. b. Concretamente, se vieron modelos del Pentium III Tualatin, la arquitectura fabricada a

0.13 micras, que alcanzaron los 1.06 y 1.33 GHz.265. c. Los Pentium II y III de Intel se comercializan tanto en gama servidora (Xeon) como do-

méstica de bajo coste (Celeron). Esta última gama, encarnada en AMD por el Duron, no sepresenta hasta el K7 de 0.18 micras y séptima generación, ya en el año 2000.

Capítulo 5 / Séptima generación: Generalidades

266. d. La distancia de integración es lo que más influye sobre la frecuencia, luego el instantetemporal de salida al mercado dentro de un mismo proceso de fabricación, y finalmente,la frecuencia de bus, que sólo guarda una leve correlación con la frecuencia del procesa-dor (siempre podemos colocar un multiplicador grande en caso de querer salvar grandesdiferencias entre ambos valores de frecuencia).

~;~�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö267. a. Prácticamente todos los procesadores del período 1995-2004 disponen de un bus de da-

tos de 64 bits y de un bus de direcciones de 32 bits.Con el primero, trabajaron a su misma anchura los módulos de memoria DIMM correspon-dientes a SDRAM y DDR, y sólo la llegada de los diseños de doble núcleo más adelante(dual-core) rompieron este valor en algunas placas dotadas de un doble bus local hacia elprocesador.Con el segundo, hemos recorrido el espacio de direcciones hasta 4 Gbytes, frontera que notardaremos mucho en dejar atrás y que supondrá ampliar la anchura de este bus. Sin em-bargo, la respuesta À no habla del bus de direcciones, sino del bus de instrucciones, que noexiste como tal, ya que los códigos de instrucción son manipulador por el PC de igual formaque los datos, y por lo tanto, viajan por su mismo bus.Dicho de otra forma, para que la opción n fuera correcta, la opción À debería cambiar lapalabra instrucciones por direcciones.

268. d. En la transición de 0.25 a 0.18 micras, que sólo acontece dentro de la séptima generaciónen el caso del procesador K7 de AMD, la mejora supone pasar de caché interna a integrada,aunque sacrificando la mitad del tamaño, que posteriormente se recupera en la transición a0.13 micras en ambas firmas comerciales.

269. b. La ejecución fuera de orden se implementa en Intel mediante tres ciclos en la sexta gene-ración y nueve ciclos en la séptima generación.

270. b. Un nuevo proceso de fabricación permite acometer grandes cambios arquitecturales pa-ra aprovechar el mayor número de transistores disponibles y la mayor velocidad a que éstosconmutan. Las compañías suelen sacar los nuevos modelos al final de un proceso de fabrica-ción para que la inminente llegada del nuevo proceso de fabricación pueda ser empleado enla subsanación de las numerosas vías de agua que se le descubren a toda arquitectura novelen su fase inicial de rodaje. Respecto al resto de opciones, las descartamos por las siguientesrazones:ß

Opción ½ : Sí es un buen momento para comprar, pero no el producto recién estrenado,sino el último de la generación anterior, que ha sufrido una enorme depreciación en su pre-cio final, y que tras sus sucesivas mejoras ha alcanzado un elevado grado de madurez ensu estado de optimización. Los productos en su fase inicial de comercialización tienen unprecio sobredimensionado y cierta probabilidad de pagar su inmadurez con errores o deri-vando hacia callejones sin salida donde quedaríamos atrapados.ß

Opción n : Lo normal es que el último producto de la generación precedente termine suciclo de vida bastante por encima de la frecuencia a que se estrenó el nuevo, ya que segúnlo expuesto en la opción À , pronto llega un nuevo proceso de fabricación que permite au-mentar la frecuencia, y ésto se aprovecha no sólo en los modelos nuevos, sino en las últimasremesas de los viejos.ß

Opción à : Es correcto que el ciclo de desarrollo se estima en unos seis años, pero el tiem-po real que transcurre entre generaciones se ha acortado a la mitad porque las compañíascomo Intel o AMD ponen a trabajar a sus ingenieros en arquitecturas de dos generacionesdiferentes de forma solapada en el tiempo.

271. c.272. a. Con el Athlon (0.25 micras), Thunderbird (0.8 micras), y Athlon XP (0.13 micras). El Du-

ron y el Pentium 4 comienzan en las 0.18 micras, y el Celeron de séptima generación, tam-bién.

273. c.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9qBK

274. c. La búsqueda de operandos se realiza después del renombrado de registros y la planifica-ción de instrucciones, todas ellas fases claramente pertenecientes al estómago del procesa-dor. Tal y como reza la opción à , junto al renombrado de registros, la emisión de instruccio-nes le sigue dentro de las fases que tienen lugar en el estómago, y en este sentido, la opciónà complementa a la opción ½ : donde fallan ambas es en la composición de la boca.

275. c. La saga de Intel sólo garantiza la compatibilidad de los nuevos modelos respecto a losviejos, no al contrario. Esto nos descarta al 8086 y al Pentium. El K7 se excluye porque noproporciona cobertura para las instrucciones SSE, que sí ejecutan los Pentium III y 4.

276. d.277. a. En el K7 sí son gemelas respetando la tradición, pero en el Pentium 4, la caché de instruc-

ciones de primer nivel se sustituye por una caché de traza.

278. a. La macro y microdecodificación compleja que tiene lugar en el front-end para desmenu-zar en microinstrucciones el código x86 le obligan a tener muchos rasgos CISC. A partir deahí, las microinstrucciones tienen un formato de longitud fija y simple que lo transformanmás en una arquitectura RISC.

Capítulo 5 / Séptima generación: El K7

279. a.ßOpciones À y à : En ambas es incorrecto el último valor de la secuencia.ßOpción n : Es incorrecta la secuencia completa, ya que no ha habido evolución alguna al

respecto de la superescalaridad en el contexto de la séptima generacón.

280. d. En efecto, ese modelo en concreto ha sido muy heterogéneo habiendo sido fabricadotanto con tecnología de cobre como de aluminio, y tanto a 0.25 micras como a 0.18 micras.

281. c.282. b. De los 10 ciclos que tarda en ejecutarse una instrucción entera, 5 de ellos se dedican a

la decodificación en un complejo proceso en el que se suceden tareas de predecodificación,alineamiento, macrodecodificación y microdecodificación.

283. c.284. c. La arquitectura del Duron es la misma que la del K7, y tiene muy poco que ver con la del

K6. Entre el K7 y el Duron existe una diferencia en la frecuencia de bus en algunos modelosy una diferencia en el tamaño de caché L2 en todos los modelos.

285. a.286. c. La caché de traza es un elemento del front-end del procesador, mientras que las dos

primeras opciones mencionan unidades funcionales que son patrimonio del back-end. Res-pecto a la L1I, es precisamente la unidad funcional a la que sustituye la caché de traza, porlo que resulta imposible la coexistencia de ambas.

287. b. La ejecución fuera de orden se implementa en Intel mediante tres ciclos en la sexta gene-ración y nueve ciclos en la séptima generación.

~;~�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö288. b. Hasta después de la fase de decodificación es imposible separar el tratamiento de las

instrucciones en el cauce de segmentación, ya que se desconoce el tipo de instrucción de quese trata. Por otra parte, la búsqueda de operandos requiere ya la separación de las instruc-ciones, puesto que éstas se alimentan de bancos de registros diferentes.

289. c. Tarda un ciclo en el K6 que reparte entre la emisión, reordenación y planificación deinstrucciones. También tarda escasamente un ciclo en el K7, que comparte con la lectura deoperandos.

290. c. El Thunderbird modifica la caché L2 de interna a integrada, con un efecto mayúsculo enel rendimiento. El Athlon XP sólo produce leves retoques en la prebúsqueda en cachés yTLB y la inclusión de un nuevo conjunto de instrucciones multimedia, 3DNow! Professional(la caché L2 de 512 Kbytes llega en el último modelo, Barton, y se pide comparar el primerode ellos). El K8 es ya una nueva arquitectura, y por lo tanto, debemos catalogarlo como deoctava generación.

291. a. La BTB contiene en cada una de sus entradas: El código de instrucción de salto del pro-grama fuente (compatible x86), su comportamiento pasado (si saltó o no las últimas N ve-ces), y la dirección de salto correspondiente. Es el primero de estos campos de informaciónel único que está obligatoriamente expresado con códigos de instrucción x86, y que dada suheterogeneidad en el formato de instrucción sería imposible respetar en nuevos códigos deinstrucción con un mínimo de elegancia.Las demás opciones se descartan por los siguientes motivos:ß

Opción À : El BRC aloja instrucciones nativas, puesto que éstas ya han pasado por lasfases de búsqueda y decodificación, y por lo tanto, sirve para la nueva arquitectura.ß

Opción n : El TLB sólo contiene direcciones de memoria, y en la medida en que el bus dedirecciones se mantenga en 32 bits, puede reaprovecharse en la nueva arquitectura.ß

Opción à : El banco de registros y las unidades aritmético-lógicas pueden reutilizarsesi se utilizan formatos similares para los operandos de las nuevas instrucciones. Además,puede extenderse el formato a otros nuevos que vayan implementados aparte sin renunciara la utilización de las viejas unidades funcionales.

292. a. Sobre DDR 2x133 MHz, el ancho de banda del Athlon XP ya alcanza su máximo valor (2.1Gbytes/sg.), por lo que ni la aceleración del bus de memoria ni su desdoble en doble puertoconseguirán apurar más el ancho de banda. En cambio, sobre RDRAM, la configuraciónde 2x400 MHz sólo alcanza los 1.6 Gbytes/sg, mientras que la de 2x533 MHz alcanza losreseñados 2.1 Gbytes/sg.

293. c.ßOpción ½ : El factor de superescalaridad no sufre cambio alguno en los diferentes mode-

los del procesador K7.ßOpción À : El conjunto de instrucciones Enhanced 3DNow! ya se encuentra presente en

el primer procesador K7, y por lo tanto no forma parte de su evolución.ßOpción à : El aumento en el número de niveles de metal desde seis hasta nueve tiene

lugar en tres de los cuatro modelos de Athlon XP, quedando fuera de las novedades intro-ducidas en el Thunderbird de 0.18 micras.

294. d. En efecto, el conjunto Enhanced 3DNow! viene ya incorporado en el primer K7 (Athlon),y el conjunto 3DNow! Professional se encuentra también en todos los Athlon XP anterioresal Barton (Palomino y Thoroughbred), que por otra parte comparten zócalo y patillaje conlos Thunderbird.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9qrq

295. b. Se trata del zócalo Socket A de 462 pines. El procesador K7 Athlon utilizaba el zócaloSlot A, debido a su formato de cartucho cerámico.

296. d. La sustitución de la fuente de alimentación no era necesaria en este caso, ya que la dife-rencia en número de transistores entre estos dos procesadores fue de tan sólo medio millón,lo que apenas demandaba energía extra en el nuevo modelo. Ahora bien, la selección delos valores de voltaje e intensidad eléctrica era diferente en ambos modelos, lo que sí exigíamodificar la capa firmware del sistema para que la placa base vieja del Thunderbird pudierareconocer el nuevo modelo de procesador Athlon XP y proceder a la selección más adecuadade sus parámetros eléctricos.

297. c. El K7 introduce el código de la instrucción A en su caché L1 de instrucciones (L1I) la pri-mera vez que ésta se ejecuta, y a partir de ahí se sirve de él desde esta caché a lo largo de las999 iteraciones restantes. Pero la decodificación debe ser realizada en todos los casos, esto es,1000, dado que esta arquitectura no dispone de caché de traza para servir las instruccionesya decodificadas cuando se acierta a caché.

Capítulo 5 / Séptima generación: El Pentium 4

298. a.ßOpción À : Es falsa porque la caché L2 no va a 100 MHz.ßOpción n : Refleja algo que le ocurrió al Duron de AMD, no al Pentium 4 de Intel.

299. b. Esa configuración se repitió tanto en los Pentium III y K7 que había en el mercado cuandosalió el Pentium 4, sino también en este último.ß

Opción ½ : La presencia de L3 sólo se da en el modelo Xeon, y su tamaño es muy superioral indicado.ß

Opción n : No es correcta porque la L1 apenas ha seguido una uniformidad entre lasdiferentes casas comerciales, cambiando tanto su capacidad como su organización.ß

Opción à : Ningún modelo llegó a alcanzar tal capacidad para su caché L1.

300. d.301. d.302. c. La caché de traza almacena las instrucciones ya decodificadas para evitar repetir este

proceso por cada acierto a caché; al estar relacionada con la búsqueda y decodificación deinstrucción es clara jurisdicción del front-end del procesador.El hyperthreading, por su parte, desdobla la boca del procesador o front-end para hacercreer a la capa software que se dispone de dos procesadores, cuando en realidad back-endhay sólo uno. Su actuación por lo tanto, también se centra en el front-end del procesador.

303. d.304. c. Efectivamente, con una decodificación progresiva es posible implementar un esquema

de traza múltiple que se encargue de decodificar cada uno de sus pasos intermedios.

305. a. Un acierto en la caché de traza supone que la instrucción que se está buscando en ella notiene que volver a ser decodificada, hecho que de otra manera tendría que realizarse en lafase de decodificación perteneciente al front-end o boca del procesador.

~;~B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖPor otra parte, la caché de traza sustituye a la L1I del Pentium 4, y se complementa con laL1D, ya que no puede almacenar datos de ésta, sino instrucciones.

306. b. Consume los transistores de una L1I de 180 Kbytes, pero sólo representa el tamaño deuna L1I de 14 Kbytes.

307. d. En concreto, con el juego de chips i850 (alias Tehama) se proporcionó inicialmente elinterfaz con RDRAM, mientras que con el posterior Brookdale se le dotó de soporte paraDDR.

308. c. Las dos ALU del Pentium 4 trabajan al doble de frecuencia que el resto del cauce seg-mentado del procesador.ß

Opción ½ : La frecuencia de entrada a un procesador no se consume, como parece sugeriresta respuesta.ß

Opción À : Los procesadores actuales disponen de multiplicadores de frecuencia internosque permiten desdoblar la señal de entrada de reloj en ramales de diferente frecuencia.ß

Opción à : Ya nos gustaría que una caché pudiera funcionar al doble de velocidad de laCPU. Habríamos invertido el cuello de botella de la arquitectura.

309. d.ßOpción ½ : El Pentium II dispone de dos ALU, que son las unidades de cálculo para

aritmética de números enteros. Las unidades de cálculo para aritmética de punto flotante noson consideradas como ALU en el argot informático, sino como coprocesador matemáticoen primera instancia y FPU (Floating-Point Unit) en épocas más recientes, cuando fueron yaintegradas dentro del chip procesador.ß

Opción À : La nueva incorporación con que cuenta el Pentium III no es una ALU niuna unidad MMX, sino una unidad multimedia SSE, concepto que se encuentra mucho máspróximo a una unidad MMX que a una ALU, que es el objeto de nuestra pregunta.ß

Opción n : Esta observación es correcta, pero se completa con el contenido de la opciónà .

310. c. Existen técnicas para tener en cuenta los retardos en el transporte de la señal que permi-ten sincronizar cantidades ingentes de transistores a frecuencias muy elevadas. Esto descar-ta la opción À y a la vez da cierta vigencia a la opción ½ , que podría ser cierta en algunosprocesadores, aunque no lo es en el caso particular que nos ocupa.

311. c. La opción À mitiga la presencia de dependencias de datos, pero es una solución menoseficaz que la que damos por válida.

312. b. En concreto, consume en dicha tarea un total de nueve ciclos, frente a sólo tres el PentiumII y apenas un ciclo en el caso del K6 y el K7.

313. a. Si se mantiene el patillaje es porque los buses de datos y direcciones y las líneas de controlson idénticas al Pentium 4 que conocemos, por lo que lo más lógico es mantener las mismasformas de diálogo. Ahora bien, el formato de instrucción que recibiremos por el bus de datosserá diferente y deberá decodificarse de forma distinta, lo que repercute en cambios sobre lacaché de traza, descartando la opción À . Los bancos de registros o las ALU del procesadorsólo requerirían cambios si en el nuevo repertorio de instrucciones se definieran nuevosoperandos u operaciones, respectivamente, descartando en ese caso las opciones n o à .

314. b.ßOpción ½ : Aunque la caché de traza produce un buen rendimiento y consume muchos

transistores, no podemos decir lo mismo de una escasa caché L1D de tan sólo 8 Kbytes y deuna caché L2 de 256 Kbytes.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9qrÞß

Opción n : Con unas instrucciones escindidas en 20 etapas, difícilmente podemos pensaren su simplicidad.ß

Opción à : El diseño superescalar no es algo que caracterice al Pentium 4, pues conservael mismo factor tres de sus hermanos menores de sexta generación.

315. a. Son dos conceptos completamente independientes, ligados si acaso de forma débil por elhecho de encontrarse ambos implementados en el front-end del procesador.

316. c. En concreto, es el modelo de 3.06 GHz aparecido en España a principios de 2003.317. d.ß

Opción ½ : Las estrategias de superescalaridad y multiprocesamiento simétrico sólo tie-nen que ver desde el punto de vista de que son formas de paralelismo, pero la primera loaplica al nivel de instrucción y la segunda al nivel de aplicación.

318. a. Puede haber dos instrucciones x86 ejecutándose en un mismo ciclo de reloj en el momen-to en el que el procesador acepta en su front-end un código de instrucción de longitud fija enel que pueden encontrarse una o varias instrucciones de longitud variable del tipo x86. Si elprocesador dispone de HyperThreading, se garantiza que habrá dos instrucciones x86 comomínimo, cada una de ellas entrando a una de las dos bocas de que dispone el procesador.Cada uno de estos flujos de ejecución puede desdoblarse luego en varias microinstrucciones,sin embargo, este desdoble tiene lugar ya en el back-end del procesador, y por tanto, fuerade la jurisdicción del HyperThreading, que es una estrategia implementada en el front-enddel procesador.

319. a. Podemos considerar Hyperthreading como una estrategia de superescalaridad aplicadaa la boca del procesador en lugar de a su estómago (esto último es lo que realiza la supe-rescalaridad convencional). Así, trasladando el desdoble de unidades funcionales hacia elexterior, queda el paralelismo a nivel de instrucción visible a la capa software, y el sistemaoperativo puede ver dos microprocesadores virtuales.

320. c. Por ejemplo, el Pentium 4 Xeon es un modelo comercial que implementa ambas estrate-gias conjuntamente.

321. b. El rasgo SMP de factor dos supone la existencia de dos procesadores compartiendo unamisma placa base. El rasgo SMT de factor 2 supone que cada uno de estos dos procesadoresdispone de dos bocas, lo que proporciona un total de cuatro bocas y dos estómagos.

322. c. El Pentium 4 Xeon es un ejemplo de ello.323. d. Ninguna de las dos estrategias (SMT y SMP) requiere explícitamente que el procesador

cuente con alguna forma de paralelismo a nivel de instrucción como las enumeradas en lasdiferentes respuestas dadas.

324. b. HT y DC son compatibles aunque la primera estrategia desdoble el front-end y la segun-da también lo haga, sólo que en este caso, resulta un procesador con cuatro front-end y dosback-end que funciona perfectamente sin ningún conflicto.

325. b. A la boca llegan instrucciones del tipo x86, con longitud variable y compleja decodifi-cación que le confieren un marcado carácter CISC. En cambio, al estómago o back-end sepresentan las microinstrucciones resultado de una compleja decodificación, y éstas tienentodas la misma longitud y pretenden ejecutarse en un solo ciclo de reloj, lo que convergehacia un diseño de tipo RISC.

326. c. La predicción de salto suministra un valor especulativo para el contador de programa,el cual direcciona a una instrucción x86 que se escinde del bloque de longitud fija que acep-ta como paquete básico la entrada al procesador mediante alineamiento y decodificación.

~;~�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖPosteriormente, esta instrucción x86 se decodifica en microinstrucciones nativas antes dealmacenarse en la caché de traza.

327. a. La presencia de la caché de traza en sustitución de la caché de instrucciones de primernivel permite al procesador obtener de esta caché las instrucciones ya decodificadas, con loque A sólo se decodifica en su primera ejecución, que es la que la introduce en caché.

328. a.329. b. El doble puerto duplica el ancho de banda, por lo que es la opción que queda descartada

desde un principio. De las otras tres configuraciones de partida, la única que ya alcanza elmáximo ancho de banda para un único puerto y bus de memoria es la DDR 2x133 MHz(2.1 Gbytes/sg), por lo que su aceleración a 2x166 MHz no revierte mejoras sobre el anchode banda del bus local del procesador. De todas formas, la opción ½ incrementa el anchode banda un 33 %, la opción À lo hace un 25 %, y la opción n también lo hace un 25 %.A igualdad de porcentaje, la mejora en la configuración más mala es más efectiva porqueestamos optimizando un cuello de botella más grande del sistema.

330. c. La primera microinstrucción (A1) finaliza su ejecución tras completar sus veinte etapassegmentadas en veinte ciclos; la segunda (A2), dado que no tiene dependencias con la pri-mera, finaliza un ciclo después; y la tercera (A3), de forma similar, finaliza un ciclo mástarde, completándose la terna tras 22 ciclos de reloj.

331. d. Son las seis microinstrucciones que admite como máximo (caso ideal) a la entrada desu back-end, que ofrecían por término medio un factor superescalaridad de cinco una vezdescontado el efecto de las dependencias (que en este caso no hay que aplicar dado que seconsidera el mejor de los escenarios posibles).

332. a. De menor a mayor complejidad tenemos: (1) instrucciones enteras, (2) instrucciones desalto, (3) instrucciones multimedia y (4) instrucciones de punto flotante. La única respuestaque otorga a A una menor complejidad según este baremo es la opción ½ .

333. d. Todas las que corresponden a las fases de búsqueda y decodificación de instrucción, queson compartidas dentro del procesador por todas las instrucciones al margen de su proce-dencia y naturaleza. En el diseño segmentado del K7, estas dos fases se prolongan a lo largode los seis primeros ciclos de ejecución de una instrucción dentro del cauce segmentado delprocesador.

334. a. Si las instrucciones son de diferente tipo, sus operandos son de distinta naturaleza (porejemplo, datos enteros en A y de punto flotante en B), por lo que resulta ciertamente impro-bable que puedan generar riesgos por dependencias de datos.

Capítulo 5 / Comparativa entre el K7 y el Pentium 4

335. b.336. d.337. c. En Intel, la L1 se queda en 32 Kbytes en total (a lo sumo), mientras que en AMD es cuatro

veces superior.338. c.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9q@?339. d.340. c.341. c.342. c. Entre los dos Pentium 4 que se indican hay 11 etapas enteras de diferencia (20 en en

Northwood y 31 en el Willamette). Entre los K7 y K8 hay tan sólo dos etapas de diferencia(10 y 12, respectivamente). Finalmente, tanto el Pentium MMX como el K6-II diponen de 6etapas de segmentación en su cauce entero.

343. c. Si el espacio de celdas de memoria (Kbytes) es el mismo en ambos casos, el mayor númerode transistores en AMD no se encuentra en la parte correspondiente al área de datos, sino alárea de control, que entre otras cosas es responsable de su grado de asociatividad.

Capítulo 5 / Comparativas arquitecturales de séptima generación

344. a. Con esta fórmula resultan los valores 5, 10 y 20, muy similares a los correctos: 5 (para elPentium, 6 si es la versión MMX), 11 (para los Pentium II y III de sexta generación) y 20 (paralos Pentium 4 de séptima generación). Del resto de fórmulas resultan los siguientes valores:ß

Opción À : 5, 10 y 15.ßOpción n : 6, 9 y 12.ßOpción À : 5, 11 y 17.

345. d.ßOpción ½ : Rechazada porque el cambio de tipo de numeración viene propiciado por

motivos de markéting y no refleja metamorfosis arquitectural alguna.ßOpción À : El espacio de tiempo que separa dos modelos de diferente arquitectura no es

significativo, puesto que aunque un refinamiento de una arquitectura existente tarda muchomenos en implementarse que una arquitectura nueva, los sucesivos refinamientos de unaarquitectura vieja se van escalando en el tiempo de forma estratégica por las compañíaspara entretener al mercado mientras se desarrolla la arquitectura nueva, proporcionando asíla ilusión de una progresión tecnológica continua en el tiempo.ß

Opción n : No es correcta, pues en los dos casos (Coppermine y Willamette) se trataba delas 0.18 micras.

346. d.347. c.ß

Opción ½ : Los Pentium II y Pentium III se solapan a 0.25 micras (Deschutes y Katmai,respectivamente), y los Pentium III y 4 lo hacen también a 0.18 micras (Coppermine y Willa-mette, respectivamente).ß

Opción À : Deschutes y Katmai también comparten los 512 Kbytes de caché interna, yCoppermine y Willamette los 256 Kbytes de caché integrada, quedando inédita la L3 salvoen los modelos Xeon de la gama servidora.ß

Opción à : La frecuencia de reloj del Pentium II tan sólo alcanza los 450 MHz (aunquelos Pentium III y 4 sí superaron los 1000 y 1500 MHz, respectivamente).

~;~�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö348. b. Los rasgos a que se refiere la pregunta llevan el sello distintivo de AMD. Nos decantamos

por su sexta generación porque aunque en la séptima la fase de reordenación/ejecuciónsigue siendo más rápida que la de búsqueda/decodificación, la incorporación de una grancaché de primer nivel acelera ésta última frente a la arquitectura del K6.

349. d. El Pentium III con la transición del Katmai al Coppermine, y el K7 con la transición delAthlon al Thunderbird.

350. b. Es algo característico tanto de la sexta como de la séptima generación.ßOpciones ½ y n : No se cumplen en algunos modelos como el Celeron.ßOpción n : Apenas se cumple, ya que Intel da más calidad que cantidad en sus cachés.ßOpción à : AMD había sido hasta estas fechas una opción más barata que Intel.

351. d.352. c.353. a. En efecto, ambas compañías lo lograron en un mismo marco temporal (Febrero de 2000),

pero al tratarse en ambos casos de diseños experimentales, resulta difícil establecer objetiva-mente un ganador para esa carrera.

354. b. En el aspecto de la frecuencia, AMD ha ido casi siempre por detrás de competidorescomo Intel. En el precio, ha ido casi siempre por delante, al margen de que nunca ha sidouna compañía con productos caros. En cambio, en la fecha de comercialización, entre el K5,que por retrasarse en su salida apenas se vende, y el K7, que por adelantarse supone unrotundo éxito, el cambio es muy sustancial.

355. b. La memoria RDRAM perjudicó a Intel en los inicios del Pentium 4 porque se apostó ex-clusivamente por ella y encareció demasiado el coste de los equipos, dificultando las ventasdel microprocesador. Además, el primer procesador que realmente aprovechaba las presta-ciones de la RDRAM era el K7, y en sus inicios, rivalizaba con un Pentium III en el que sulento bus local no sacaba provecho del elevado ancho de banda de la RDRAM.ß

Opción ½ : El bus AST es una mera invención del autor.ß

Opción n : El formato ATXde las placas base es muy anterior a la séptima generación, y se encuentra perfectamenteconsolidado a su llegada.

356. a.357. b.ß

Opción ½ : La caché de traza sólo se utiliza en los modelos de Intel, y no es algo exclusivode las 0.13 micras.ß

Opción n : El triple decodificador de instrucción se utiliza en los modelos de AMD, ytampoco es exclusivo de las 0.13 micras.ß

Opción à : El cambio de formato Slot a Socket se produce con la llegada de las 0.18 micrasen ambas compañías, y por tanto, ya se encuentra consolidado en las 0.13 micras.

358. d.ßOpción ½ : Efectivamente, el Pentium 4 cuenta con 20 etapas de segmentación, pero sólo

5 corresponden al front-end ; las 15 restantes pertenecen al back-end. El K7, en cambio, dis-pone de 10 etapas, pero las 6 primeras pertenecen al front-end.ß

Opción À : Todos los modelos de Pentium 4 entre sí y todos los de K7 entre sí compartenla misma segmentación en el mismo número de etapas.ß

Opción n : El factor de superescalaridad apenas influye en la relativa complejidad delfront-end frente al back-end.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9qrÆ

Capítulo 5 / Problema de parámetros de séptima generación

359. a. Pocos transistores y una buena integración son los dos principales ingredientes para lo-grar un calentamiento exiguo, y con éste, ya tenemos los tres puntales necesarios para con-seguir una frecuencia de ensueño.

360. a. El factor de superescalaridad de 10 supone disponer de 10 copias de buena parte de lasunidades funcionales de la arquitectura base. Eso nos deja apenas un millón de transistorespara ella, un valor ridículo en séptima generación.

361. a. Todo apunta a una frecuencia muy elevada, y con un escaso número de transistores, elparalelismo debe explotarse por la vía de la segmentación frente a la de la superescalaridad.Y con diez etapas, aún queda margen para aumentar ese valor pensando que estamos ubi-cados en séptima generación, donde suele simultanearse la ejecución de 50-60 instruccionestomando K7 y Pentium 4 como referencia.

362. c.ßOpción ½ : Con 10 millones de transistores, poco más puede dar de sí la arquitectura,

sabiendo además que las cachés se llevan un gran número de ellos.ßOpción À : Las cachés de primer nivel han sido siempre integradas y resulta incongruente

ubicarlas fuera del chip procesador.ßOpción à : La segmentación y la superescalaridad se encuentran ligadas muy débilmente

al tamaño de las cachés del sistema.

363. a. Teniendo a su alcance una frecuencia de 10 GHz, tenemos una mejora cinco veces supe-rior a los valores medios del rango de frecuencias del K7. Ninguno de los otros tres aspectospresentados aquí pueden lograr semejante grado de mejora, por los siguientes motivos:ß

Opción À : 10 millones de transistores son pocos desde el punto de vista del coste de lamateria prima, pero la maquinaria necesaria para su integración es tremendamente cara, loque dispararía el coste unitario para una PIME (pequeña empresa) que no tiene a su alcancela fabricación de un gran volumen de unidades.ß

Opción n : El paralelismo a nivel de instrucción tiene también una cara positiva, la seg-mentación, y otra negativa, la superescalaridad. Con ésta última limitada por la paupérrimadisponibilidad de transistores en el ��B�� "!$#�� , y teniendo el K7 en la superescalaridaduna de sus mejores virtudes, resulta inviable crear un diseño compensado que en el cómpu-to global del paralelismo pueda ganar de forma clara al K7.ß

Opción à : Las cachés de primer nivel del K7 son muy superiores a las propuestas parael ��B�� "!$#�� en función de la limitación a 10 millones de transistores.

364. a. El Pentium 4 dispone de modelos comerciales de 0.18 y 0.13 micras, mientras que el�� "!%#&� se va a las 0.10 micras de salida. Además, en las otras tres opciones apenaspresenta ventajas frente al Pentium 4 por las siguientes razones:ß

Opción À : El Pentium 4 dispone del doble de etapas de segmentación que el �� "!%#&� ,y aunque éste aún dispone de la baza de una eventual supersegmentación que es factible,difícilmente sobrepasaría al Pentium 4 en la que es una de sus apuestas más claras.ß

Opción n : En el factor de superescalaridad el Pentium 4 es deficiente, pero el ��B�� "!$#��lo es más por contar con un número de transistores tan bajo.ß

Opción à : Con la información de que disponemos, no es posible inferir elementos de

~��[Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öjuicio como para discernir si el conjunto de instrucciones del �� "!%#�� es mejor o peorque el del Pentium 4.

365. b. No podemos aumentar alegremente el número de etapas de segmentación precisamenteporque, según reza la opción ½ , las dependencias arruinan la eficiencia al no poder disponerde mecanismos de cobertura. Diez millones de transistores y diez etapas de segmentaciónson valores consecuentes el uno con el otro, y la elección mala son las micras, cota preten-ciosa para una compañía novel. Además, las opciones ½ y n incluyen coletillas falsas:ß

Opción ½ : La construcción de rápidas ALU es una de las cosas a las que menos entorpe-ce contar con pocos transistores, primero porque alcanza fácilmente velocidades elevadas ysegundo porque requiere pocos transistores para su implementación.ß

Opción n : Las 0.10 micras plantean el mismo problema tecnológico para diez millonesde transistores que para cien.

366. a. Aunque no nos indican nada acerca del conjunto de instrucciones, con diez millonesde transistores no tenemos mucho margen para diseñar instrucciones complejas, y sí paraconsiderar la simplicidad como el eje de nuestro diseño en todos los niveles del procesador.

367. a. Pocos transistores requieren poca alimentación para el conjunto. Distancias de integra-ción cortas demandan una menor energía para que la excitación de los electrones los hagaatravesar la puerta del transistor, que es el elemento que controla su conmutación. Por últi-mo, una frecuencia elevada aumenta el número de conmutaciones de cada transistor, y cadauna de estas operaciones consume una fracción de energía del procesador (es, en definitiva,lo que hace que el chip se caliente).

368. d.ßOpción ½ : No se puede responder afirmativamente de manera incondicional, ya que to-

do está mediatizado por cómo se haya diseñado el conjunto de instrucciones actual.ßOpción À : Abundantes ejemplos en el mercado de procesadores RISC con aditivos mul-

timedia en su conjunto de instrucciones (familias como los R# de SGI, los PA# de HP y losPowerPC de Motorola), demuestran que ambas ideas son perfectamente conjugables.ß

Opción n : El cauce de segmentación multimedia suele desligarse del cauce de segmen-tación entero y de punto flotante.

Capítulo 5 / Problema sobre parámetros de caché

369. b. El Willamette es el único que puntúa en la casilla correspondiente a la L1 de traza. Lasiguiente tabla resume la puntuación obtenida por cada procesador en cada uno de los apar-tados analizados:

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö qr·�K

8

2

0

8

8

4

2

2

2

2

4

2

7

16

16

4

16

16

8

8

8

8

1

1

32

2x3 + 1

13

7

4x3 + 1

2x3 + 8

2x3 + 8

2x3 + 8

14

14

14

2x3 + 16

4x3 + 16 28

22

28

32

37

38

408x3 + 16

2x3 + 32

7x3 + 16

8x3 + 8

8x3 + 4

Celeron

Primer K6

Klamath

Deschutes

Katmai

Coppermine

Sharptooth

Duron

Primer Athlon

Willamette

Tualatin

Thunderbird

procesadorNombre del Integrada

Kb. Punt.

Caché L1

Traza

Kb. Punt. Kb.

Integrada

Punt. Kb.

Interna

Caché L2

Externa Puntuación

TOTALSumaPunt.Kb.Punt.

256

512

256

64

256

256

512

512

512

512

SI

SI

14

128

32

8

128

128

64

32

32

32

32

64

32

370. d. Sólo cuenta con 8 Kbytes de L1 integrada que no llegan al mínimo requerido para pun-tuar, que está establecido en 16 Kbytes, y que sí alcanzan todos los demás.

371. b. Uno es de sexta y otro de séptima generación.372. b. Los tres presentan la misma arquitectura interna, incluyendo las cachés.373. b. Se trató del primer procesador para la gama PC en llegar a los 512 Kbytes de caché L2

integrada.374. b.375. d. De los cuatro que superan los 30 puntos y que tienen en la mano superar los 40 puntos

del ganador, es nuevamente el líder el más equilibrado.376. d. Ambos tienen una L1 integrada de 32 Kbytes en total y una L2 externa.377. b. Ambos presentan la misma configuración de caché, tanto en L1 como en L2.378. c. El Tualatin es el único modelo de 0.13 micras y no le sirve para ganar. Respecto a los

modelos de 0.35 micras, tenemos a los primeros Celeron, K6 y Pentium II en la lista denuestro ránking.

Capítulo 5 / Problema de velocidad e integración de chips

379. c. El multiplicador del bus suele alinearse con el de la memoria aprovechando la doble res-puesta en flanco de subida y bajada que caracterizan tanto a la memoria DDR como a laRDRAM, e incluso a la disposición en doble puerto que caracteriza al procesador Pentium 4sobre la primera de ellas. Todas estas variantes comerciales requieren la existencia de mul-tiplicadores que sean múltiplos de 2x ó 4x, que en todo caso deben corresponder con un

~��[= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Önúmero par.En cambio, respecto al multiplicador del procesador, es un mero factor de amplificación paracubrir el desfase con la frecuencia de la placa base, y por lo tanto, resulta bastante frecuenteencontrar valores impares en muchas configuraciones actuales.

380. a. Si todas las etapas duran un ciclo de reloj, el procesador de mayor frecuencia es el quetiene un ciclo de menor duración (el período de reloj es la magnitud inversa de la frecuencia),por lo que necesitará más ciclos para concluir la ejecución de una instrucción en un tiemposimilar al de sus homólogos. Decimos un tiempo similar, porque puede no ser exactamenteel mismo dado que en cada procesador éste se mide en múltiplos exactos de su período dereloj.

381. d. Las dos variables que entran en juego a la hora de calcular el tiempo de ejecución de unprograma son la frecuencia y la superescalaridad. Esta última supone un multiplicador delrendimiento en las condiciones ideales que se citan en el enunciado (ausencia de dependen-cias), dado que el programa se beneficia íntegramente del paralelismo a nivel de instruccióny al respecto de la ganancia por segmentación se encuentran todos empatados. Victoria esaproximadamente un 20 % más lento por frecuencia que Iguazú, pero es el doble de eficientepor superescalaridad, por lo que en conjunto resulta más veloz. Respecto a Montmorency yNiágara, Victoria es menos del 20 % más lento por frecuencia, pero un 50 % más rápido porsuperescalaridad, por lo que también resulta más rápido que ambos.

382. d. La caché integrada es la Unidad Funcional que más transistores requiere: Aproximada-mente, 15 millones por cada 256 Kbytes, lo que nos da un patrimonio de 120 millones paralos 2 Mbytes considerados en el enunciado. Puesto que sólo Victoria supera este valor paraimplementar el resto de Unidades Funcionales, es el único que podría incorporarla.

383. b. A medida que aumenta la distancia de integración, los transistores conmutan más lenta-mente. Por eso, resulta paradógico que la mayor anchura de puerta se pueda correspondercon la frecuencia más elevada.ß

Opción ½ : Puesto que la frecuencia de bus ha sido tradicionalmente el cuello de botellade la arquitectura PC, que un procesador tenga baja frecuencia respecto a la de su bus localno son sino buenas noticias de cara al diseño de una arquitectura equilibrada.ß

Opción n : Siguiendo la máxima de la microelectrónica “más grande, más lento”, lo máslógico es que cuantos más transistores tenga un diseño, menor sea su frecuencia.ß

Opción à : Un diseño de frecuencia elevada suele apostar por la segmentación frente a lasuperescalaridad, lo que explica la baja superescalaridad del procesador de mayor frecuen-cia.

384. b. Ambos coinciden en la frecuencia base y en el multiplicador de bus, e incluso el valor x5utilizado por Iguazú es también uno de los utilizados por el Pentium 4 Northwood. Además,también disponen de un número de transistores muy similar (60 millones en Iguazú por 55millones en Northwood). Los emparejamientos que se citan en el resto de respuestas nocoinciden en estos valores, salvo la frecuencia base de Montmorenczy, que sí coincide con ladel K7 Barton (aunque no sus multiplicadores).

385. c. La primera implementación comercial de la memoria RDRAM corresponde a la versiónde 800 MHz, que coincide con la velocidad del bus local de Niágara. Dado que la anchurade la RDRAM es de 16 bits y la de Niágara es de 64, sería necesario montar un sistema dememoria de cuádruple puerto para emparejar ambos anchos de banda. Lograr este equilibrioentre RDRAM y cualquiera de los tres procesadores restantes resulta más complicado dadoque con 533, 500 y 533 MHz de frecuencia respectivamente no tenemos un divisor exacto

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö qr·9q

de 800 MHz, y por tanto, al habilitar múltiplos mediante un desdoble en puertos siempreperderíamos parte del ancho de banda efectivo.

386. d. La memoria DDR con etiqueta PC-2100 denota un ancho de banda de 2100 Mbytes/sg.Dividiendo entre 8 bytes que es la anchura del bus, obtenemos una frecuencia aproximadade 266 MHz para su bus, que coincide con la frecuencia base de Victoria. El multiplicador2x que Victoria habilita para amplificar su frecuencia efectiva de bus puede ser aprovechadapor la memoria DDR para incorporar un sistema de doble puerto que equilibre el ancho debanda entre el bus de memoria y el bus local de Victoria.El procesador Iguazú también aspira a sincronizarse perfectamente con esta misma memoriaDDR, pero requeriría descomponer el multiplicador de 4x en dos de 2x, mientras que enVictoria la sincronización es más natural, ya que su 2x puede tanto emparejarse con el doblepuerto de la memoria (según acabamos de describir) como alinearse con la propia respuestaen flanco de subida y bajada inherente a la memoria DDR.

387. b. Montmorenczy es el único procesador que dispone de este multiplicador para encajarlocon el triple puerto. Asumiendo que tanto los módulos de memoria como el bus del proce-sador son de 64 bits de anchura, con una memoria SDRAM de 6 ns. de tiempo de ciclo y 166MHz de frecuencia de trabajo disponible en el mercado a finales del año 2003 obtendríamosuna perfecta sincronización con este PC de séptima generación fechado en 2004.

388. d. A idéntica distancia de integración e igual coste por transistor, aquellos modelos quedupliquen en número de transistores a otros también duplicarán el coste de fabricación.

389. c. Una reducción de la distancia de integración abarata el coste de fabricación unitario deforma cuadrática. Por lo tanto, como el proceso de fabricación de 90 nm. es un 70 % inferioren distancia de integración al de 130 nm., tenemos que el coste se reduce al 0.7 x 0.7, estoes, al 0.49, prácticamente la mitad. Esto nos dice que 50 millones de transistores a 130 nm.ocupan el mismo área de integración que 100 millones a 90 nm., y por lo tanto, Iguazú, quedispone de 60 millones a 130 nm. ocupa un mayor área de integración que Niágara. Por otrolado, es claro que Montmorenczy duplica en área a Iguazú y Victoria a Niágara, por lo queéste último es el que menor área de integración presenta.

390. a. Una reducción de la distancia de integración repercute en una reducción cuadrática delárea de integración. Por lo tanto, como el proceso de fabricación de 90 nm. es un 70 % in-ferior en distancia de integración al de 130 nm., el área se reduce un factor 0.7 x 0.7, estoes, 0.49, lo que supone encoger hasta la mitad. Por lo tanto, 100 millones de transistores a130 nm. ocupan el mismo área de integración que 200 millones a 90 nm. Como quiera queMontmorenczy dispone de 120 millones a 130 nm., ese exceso de 20 millones en el númerode transistores le convierten en el procesador con mayor área de integración.

391. c. Un ejemplo es la caché, que habilitando un doble puerto de acceso puede duplicar el ren-dimiento sin alterar su capacidad, que es la variable que dispara el número de transistores.ß

Opción ½ : Aún siendo verdadera, esta afirmación no explica la cuestión planteada.ßOpción À : La superescalaridad suele estar más asociada a un desdoble en la ejecución de

una instrucción que a un desdoble en las etapas de búsqueda y decodificación. Si existe uncuello de botella en alguna etapa del cauce segmentado del procesador, lo normal es que éstetrate de desdoblar esa etapa únicamente, logrando a veces un incremento del rendimientode esa misma magnitud según la Ley de Amdahl. No obstante, hemos tratado conceptual-mente el aspecto de la superescalaridad de factor N aplicado a una arquitectura concretacomo aquel en el que todas las etapas del procesador pueden procesar funcionalmente al

~�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ömenos N instrucciones, lo que corrobora que una superescalaridad de factor 2 sí significaduplicar funcionalmente todas las etapas del procesador.

392. c. El que un procesador tenga un factor de superescalaridad que duplique al de otro nosignifica que sea un calco de éste (replicado una segunda vez). Puesto que ya en el diseñode factor de superescalaridad unitario el número de transistores puede ser muy diferente encada caso, al multiplicarse estas diferencias se amplifican.Por otra parte, ½ y À son verdaderas, pero no justifican el hecho que se plantea en la cuestión.

Capítulo 6 / Octava generación: Arquitecturas de 64 bits

393. c.ßOpción À : Elimina la imprecisión de la opción ½ , pero tampoco es válida porque ése es

precisamente el perfil del Pentium, y éste no es de 64 bits, sino de 32 bits.ßOpción à : En el año 2001 no existía una configuración de tales características, y en cual-

quier caso, el bus de datos debería disponer de al menos 64 líneas.

394. d. Atendiendo a la definición que acuñamos en nuestro libro teórico.ßOpción ½ : Es una solución recurrente que no podemos dar como válida.ßOpción À : Si fuese correcta, el Pentium MMX sería una arquitectura de 80 bits sólo por-

que sus operandos lo son.ßOpción n : En este caso, el Pentium 4 sería una arquitectura de 128 bits simplemente por

gozar de la existencia del banco de registros XMM de esa longitud (el que utiliza el conjuntode instrucciones multimedia SSE2).

Capítulo 6 / Octava generación: El K8

395. d. Las opciones ½ y n son ambas correctas, y lo normal es que la anchura del enlace Hyper-Transport que conecta con AGP tenga una anchura de 32 bits, en vista de que esa anchuracoincide con todas las versiones de AGP entre la 1.0 y la 3.0 actual.

396. d. Memoria: 2x166 MHz. Acceso a otros procesadores: 2x800 MHz. Acceso al juego dechips: 2x200, 2x400 o 2x800, dependiendo de la versión de éste de que se disponga.

397. a. Los dos procesadores se comportan igual bajo código de 32 y 64 bits.

398. b. Efectivamente, la arquitectura más interna consiste básicamente en un K7 ampliando elfront-end en dos etapas más de segmentación. Además, en la versión de 130 nm. del K7(modelo Barton) el tamaño de la caché L2 coincide en 512 Kbytes.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö qr·9Þ

Capítulo 6 / Octava generación: Comparativas arquitecturales

399. d.400. c. Es la estrategia de AMD para oponerse al miedo al cambio de los usuarios después de 25

años acostumbrados a la compatibilidad hacia atrás.

401. b. Coincide en la superescalaridad, y sólo alarga los cauces de segmentación en dos etapas.Respecto a los descartes, la frecuencia inicial del K7 fue de 500 MHz, mientras que en lajerarquía de memoria hay notables diferencias en el banco de registros.

402. b. Tres microinstrucciones nativas en el caso de Intel y una media de cinco en AMD.ßOpción ½ : Ha duplicado su valor tanto en Intel como en AMD.ßOpción n : En algunos modelos de Intel de sexta generación y AMD de séptima, la caché

L2 es interna e incluso externa (Celeron), con lo que no puede considerarse como parte delprocesador.ß

Opción à : El K8 duplica la anchura del banco de registros de propósito general paraadecuarlo a aritmética de 64 bits.

403. d. Les diferencia fundamentalmente el número de enlaces HyperTransport (sólo uno en elAthlon 64 por tres en el Opteron). Los otros tres procesadores son de una generación anterior,diferenciándoles cambios más que notables.

404. b. La superescalaridad es idéntica en ambas arquitecturas, con un factor que oscila entretres y seis, concediendo una media empírica de cinco.ß

Opción ½ : La segmentación cuenta con dos etapas más en el K8 respecto al K7.ßOpción n : La supersegmentación no se ha aplicado en estos procesadores.ßOpción à : El multiprocesamiento simétrico SMP se implementó de forma bastante mar-

ginal (y poco exitosa en ventas) en el caso del K7, mientras que en el K8 se convierte en unode sus ejes de diseño, trascendiendo comercialmente dos versiones diferentes, Athlon 64 yOpteron, en las que SMP es precisamente su rasgo más diferenciador.

Capítulo 6 / Octava generación: Controlador de memoria y bus

405. c. Las respuestas están listadas de menor a mayor influencia en el patillaje, con la salvedadde que el tamaño de caché L2 integrada no afecta en nada al patillaje funcional del chip(ya hemos descontado la partida correspondiente al suministro de corriente, según reza elenunciado). Entre las opciones À y n , esta última es más correcta por influir mucho más.

406. b. El procesador K8 dispone de un controlador de memoria DDR integrado implementadodisjunta y desacoplada con el bus local.ß

Opción ½ : El tradicional bus local tampoco se emplea para acceder a la caché L2 integra-da, y por lo tanto, no es éste un rasgo que difiera entre ambos.ß

Opción n : En ambos casos, tanto el antiguo bus local como el nuevo bus HyperTransport

~��[� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öse utilizan como vía intermedia de acceso al disco duro, y por lo tanto, tampoco es ésta unadiferencia entre ambos.

407. d. Cada uno de los cuatro Opteron dispone de dos puertos integrados para acceder a me-moria principal del tipo DDR.

408. d.409. d.ß

Opción ½ : El Athlon 64 dispone de un sólo controlador de memoria DDR integrado, queacoge hasta un máximo de cuatro zócalos. Es la versión Opteron la que duplica esta cantidadhasta ocho zócalos utilizando un doble puerto.ß

Opción À : No conocemos restricción alguna acerca del número máximo de zócalos PCI-X que puede albergar el procesador Athlon 64.ß

Opción n : Existen dos controladores HyperTransport por cada procesador Opteron parael diálogo con sus homólogos. En una configuración de cuatro procesadores, esto nos llevaa un total de ocho, pero existen otros cuatro controladores HyperTransport que juegan elpapel de los respectivos buses locales, lo que completa un total de doce.

410. b. Aunque el bus de datos tiene 128 bits, se montan dos carriles de 64 bits, ya que no haymemoria DDR de 128 bits.

Capítulo 6 / Problema de paralelismo en octava generación

411. c. La generación de un resultado, la producción de una serie de flags y su ubicación tempo-ral en las etapas finales de procesamiento así lo atestiguan.

412. c. Por la posición que ocupa la etapa en que trabaja Espontáneo y su duración, podría sertanto una unidad SSE3 como una FPU, y aunque también es cierta la anomalía que se señalaen la opción à , no podría ser nunca una unidad SSE3, ya que Espontáneo es de primerageneración según la tabla 6.4, y las primeras unidades multimedia emergieron en 1996. En1982, faltaban veinte años para que las unidades SSE3 vieran la luz, y sólo se disponía desencillos coprocesadores matemáticos como el 8087 de Intel.

413. b. Para que sea segmentado en 6 etapas, su ejecución tiene que haber sido descompuestaen 6 ciclos previamente, por lo que la opción À es más completa que la opción ½ (comosuperconjunto una de otra, siendo ambas ciertas). En cambio, la superescalaridad no entraen juego para Novillero porque no dispone de tal grado de replicación en sus unidadesfuncionales.

414. c. El período de reloj que se indica como duración de cada una de las etapas segmentadasdel procesador es de 3 minutos, esto es, 180 segundos. Realizando la función inversa paraconvertir a Hz de frecuencia, obtenemos 0.005555 Hz.

415. d. En el problema se proporciona la información necesaria para la división en 6 etapas y decada una de ellas en 3 fases, por lo que la hipótesis más probable es la que se señala en laopción n . Sin embargo, un dato clave para corroborar esta hipótesis es el período de reloj delprocesador, que debe ser de 1 minuto si aspiramos a este diseño supersegmentado, y que nose proporciona en los datos del problema.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö qr·�?416. b. La superescalaridad de un procesador no afecta al ciclo de reloj de un procesador, es la

supersegmentación la que conceptualmente supone una subdivisión del ciclo de reloj. Enel caso de Ponce, esto supone partir en tres ciclos el período de reloj de Rondeño o diseñosegmentado de partida, para alcanzar una frecuencia tres veces superior.

417. b. La subdivisión del ciclo de reloj que se produce en los diseños supersegmentados al nivelde unidades funcionales posibilita la segmentación interna de éstas en N subetapas o fases,y el progreso simultáneo de N instrucciones en su interior siempre que cada una de ellas seencuentre en una fase de ejecución diferente y no existan dependencias que lo impidan.

418. c. La etapa de Estoque/Indulto ocuparía la ALU (el torero) y la etapa de Muleta también, ypuesto que este recurso es único, el conflicto constituye una clara dependencia estructural.Este tipo de dependencias es el único que se produce por la insuficiencia de componenteshardware; las dependencias de datos y control se producen por la presencia de ciertas ca-racterísticas en el programa, y por tanto, harían acto de presencia en función del programaejecutado, no de forma genérica.

419. b. El conflicto se detectaría en la quinta etapa de ejecución de la instrucción 2, cuando yaresulta imposible adelantar su ejecución. Por su parte, la demora de la instrucción 3 su-pondría demorar también todas las instrucciones siguientes que le acompañan en Corrida-Malagueta-2006.

420. d. Las observaciones de las opciones ½ y À corresponden a una realidad en el contexto de laarquitectura de computadores. Por su parte, la restricción apuntada en la opción n tambiénentra en juego, habida cuenta de que Alguacil tiene definido su concurso en la fase de Corta-trofeos previa a la finalización de la etapa Estoque/Indulto.

421. d.ßOpción ½ : En la búsqueda de instrucción es imposible realizar diferenciación alguna en

el tratamiento de las instrucciones, ya que se desconoce aún qué tipo de instrucción es.ßOpciones À y n : La decodificación, ya sea simple o descompuesta en dos partes de macro

y microdecodificación, aún no dispone de la información suficiente para decidir si se prosi-gue por Estoque o Indulto, ya que se necesita conocer si el flag marrón está activo o no, yeso no sucede hasta el final de la etapa de Muleta.

422. d. Aunque el K7 de AMD tipifica algo mejor el proceso de decodificación en dos subproce-sos de macro y microdecodificación, lo cierto es que ese doble proceso tiene lugar en todoslos procesadores para PC de quinta, sexta y séptima generación. En la primera fase, las ins-trucciones compatibles x86 se descomponen en microinstrucciones nativas de cada arquitec-tura, y a partir de ahí, el código se transforma en otro de corte RISC con microinstruccionesde longitud fija que se ejecuta desde una unidad de control cableada en lo que se conocecomo el back-end del procesador.

423. a. Manso/Inválido son instrucciones mucho más sencillas y fáciles de decodificar, con loque apuntan más a instrucciones de tipo RISC, que son más sencillas y uniformes. Las deLidia, en cambio, promocionan al back-end, donde se convierten en microinstrucciones queson ejecutadas internamente en clara sintonía con los diseños microprogramados.ß

Opción n : Si las instrucciones de Lidia fuesen en realidad microinstrucciones, habríanpasado ya por una fase previa de decodificación, y no es el caso. Además, sólo por contrastecon las de Manso/Inválido, Lidia son instrucciones que tienen una mayor carga computa-cional, y en las arquitecturas reales, las microinstrucciones presentan mucho menor cargacomputacional que las instrucciones x86.

~��[< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öß

Opción à : Aunque esta opción resulta menos descabellada que la n por la mayor dura-ción de las instrucciones de Lidia, las de Manso/Inválido tampoco han disfrutado de decodi-ficación previa que pueda transformarlas en microinstrucciones, sino que simplemente soninstrucciones que requieren un menor número de ciclos a lo largo de su ejecución. Ejemplosde este tipo son instrucciones como mov o halt en cualquier procesador.

424. b. Tras la escritura del resultado, lo poco que queda por hacer es validar la predicción desalto una vez se ha conocido si se cumple la condición de salto o no, cosa que se hace enla ALU. Y esto es independiente de si la predicción es estática o dinámica, ya que ambaspueden errar aunque la segunda sea más fiable que la primera.

425. a. El banco de registros podría ser una pizarra donde se irían escribiendo en posicionesconsecutivas los distintos trofeos obtenidos por la ejecución de las instrucciones de Lidia.Las banderillas no encajan con la idea del banco de registros en una arquitectura, ya queno se puede escribir en ellas; además, son utilizadas por la unidad funcional Banderillero,mientras que en el caso de la CPU son utilizadas por la ALU, encarnada por el torero ennuestro caso.

426. d. Lidia y Manso son instrucciones, Bravo y Casta son condiciones de salto, y Chicuelinasy Manoletinas son fases de la etapa Muleta. La caché de datos guarda el valor de los operan-dos del programa, por lo que sólo por eliminación ya tendríamos descartadas las opciones½ , À y n .En el caso que nos ocupa, SinTrofeo y UnaOreja son resultados a almacenar como operandosdestino, que pueden alojarse en el banco de registros o en la caché de datos si estos operan-dos se direccionan de forma directa, esto es, dando una dirección de memoria en la que seguarda dicho resultado.

427. a. La caché de instrucciones guarda los códigos de instrucción x86 antes de su macro ymicrodecodificación en microinstrucciones máquina, por lo que sus contenidos serán lasinstrucciones tal cual llegan al hardware, esto es, Lidia, Manso o Inválido según se presentanen el problema.ß

Opción à : Eventualmente, si la instrucción utiliza operandos fuente referenciados deforma inmediata (en los que se proporciona directamente su valor), estos valores puedenformar parte de la propia instrucción y podrían así estar en la caché de instrucciones, perolos operandos SinTrofeo y UnaOreja no son fuente, sino destino, y al ser valores producidostras ejecutarse la instrucción, no pueden venir de antemano en el código de instrucción.Dicho de otra manera, la caché de instrucciones entra en juego al comenzar su andaduracada instrucción en el hardware, y la caché de datos, que maneja los resultados obtenidos,al finalizar la misma.

428. d. El formato Toro de longitud fija y 100 bits tiene un aspecto muy parecido al de las mi-croinstrucciones utilizadas en la familia de procesadores 80x86 de Intel, incluida su séptimageneración, donde una vez decodificado el programa trata de reescribirse en un formatomás afín a una ejecución de tipo RISC.

429. c. A efectos del rendimiento que proporcionan, las opciones n y à son idénticas, aunquefuncionalmente, lo que tiene lugar corresponde a lo descrito por la opción n .ß

Opción ½ : Esta transformación en 100 bits a cero podría corresponderse funcionalmentecon lo que se describe en la opción à (pasar por el resto del cauce segmentado sin hacernada).ß

Opción À : Para que el procesador pueda decidir entre si una instrucción promociona al

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö qr·9Æ

back-end o no, antes debe decodificarla. Sin completar la etapa de decodificación es impo-sible conocer la instrucción que ha llegado y discriminar su ejecución en un sentido u otro.

430. b. En el front-end el formato Toro aún no existe, ya que entra en juego tras la decodificaciónde instrucción. La ROM de proyección sirve para direccionar a la memoria de microprogra-ma, puntero que genera como salida. La entrada a esta ROM de proyección es el código dela instrucción de Lidia, en el caso de que la Unidad de Control del procesador correspondaa un diseño microprogramado. La ROM de proyección interviene por tanto en el front-end,mientras que la memoria de microprograma lo hace ya en el back-end: El formato Toro sólointerviene en este último tramo, donde la memoria de microprograma surte de microins-trucciones a las unidades funcionales encargadas de realizar las operaciones oportunas.

431. c. La caché de traza guarda el resultado de las instrucciones ya decodificadas, esto es, lasmicroinstrucciones que entran al núcleo RISC del procesador. En nuestro caso, las instruccio-nes son Lidia (Bravo/Casta) y las microinstrucciones se corresponden con la transformaciónque sufren a su paso por el front-end, esto es, su conversión a las cualidades de la res: ToroAstifino, Bizco, Cárdeno, etc.

432. b. Dado que provocan un salto (para seguir ejecutando otra instrucción de forma reiterada,definiendo así el comportamiento de un lazo del programa) hasta que la condición de saltono se cumpla, momento en que prosiguen secuencialmente para provocar la finalización delprograma (la instrucción de Lidia deberá ser por tanto la última del programa).ß

: Opción ½ : No pueden ser secuenciales en tanto en cuanto su ejecución marca la conti-nuación del programa o no según una condición ya preestablecida.ß

: Opción n : No pueden ser de salto incondicional, porque si Lidia saltara siempre, no po-dría provocar la finalización del programa (siempre habría otra instrucción que se ejecutaríadespués de ella.ß

: Opción à : La BTB es transparente al programa que se ejecuta, esto es, las instruccionesno conocen de su existencia, y por tanto, no tienen forma de acceder de forma explícita aesta unidad funcional.

433. b. En la BTB (Branch Target Buffer o unidad funcional donde queda registrado el destinodel salto) se guardan las instrucciones de salto condicional, indicando si se saltó en las Xocasiones anteriores en que se ejecutó la instrucción. Puesto que las instrucciones de Lidiatienen la opción de saltar (mientras tengan la condición de Bravo y hasta que llega la condi-ción de Casta), lo que se registra en la BTB son las instrucciones de Lidia, y junto a ellas, losbits de histórico indican si las últimas X veces que se ejecutaron esas instrucciones saltaron(Bravo) o no (Casta).ß

Opciones n y à : La promoción de una instrucción de Lidia al formato Toro con sus co-rrespondientes bits supone la decodificación de una instrucción en microinstrucciones, algoque no guarda relación alguna con la función de la BTB.ß

: Opción ½ : De forma similar, la detección de una instrucción como Manso correspondea la macrodecodificación de una instrucción x86, algo que tampoco está relacionado con latarea encomendada a la BTB.

434. a. Las instrucciones de Lidia recrean un bucle que se repite de forma reiterada hasta que secumple la condición de Casta que marca la finalización del mismo.ß

Opciones À , n y à : Se descartan conjuntamente porque un acierto a caché no suponeesquivar el back-end del procesador, en todo caso podría considerarse que se esquiva unaparte del front-end gracias a la aceleración que introducen las cachés de instrucciones, ya

~;¡�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ösea la caché L1I o la caché de traza. La caché de datos es la que menos encaja como respuestacorrecta, ya que su concurso tiene lugar ya en el back-end del procesador.

435. c. Todas las instrucciones de alto nivel tendrían una traducción inmediata a instruccionesmáquina salvo la última (UNTIL), que para que fuese fiel reflejo de cómo procede Corrida-Malagueta-2006 debería ser trasladada a algo así como:JUMP(NoflagMarron) ' dir. de comienzo del programa ÇLas instrucciones Inválido y Manso del interior del bucle serían mucho más sencillas que lasde Lidia, de tal forma que apenas requerirían consumir tiempo durante su fase de ejecuciónen el back-end del procesador, pudiendo completar su trabajo en los 2 o 3 primeros ciclos deejecución de las instrucciones máquina, que corresponden a las etapas de Devolución en elprimer caso, y Cabestros y Encierro en el segundo, respectivamente.Aunque la información suministrada para la semántica de las instrucciones de Tauromaquiaes algo abstracta, es suficiente para descartar el resto de las opciones que se contemplan:ß

Opciones ½ y À : Si éste fuera el programa, no tendríamos nunca instrucciones de Mansoni Inválido, y éstas existen en el programa Corrida-Malagueta-2006.ß

Opcion à : Las microinstrucciones Toro no son algo que sea visible a un programador dealto nivel.

436. b. Es la única opción que no presenta contradicción alguna, y además, representa fielmenteel rol de que el programa acaba tras cumplir una condición como Casta, que es desconocidaen tiempo de compilación.ß

Opción ½ : Se corresponde con un bucle FOR donde se conoce en tiempo de compilaciónel número de iteraciones que va a ejecutar el programa. Sin embargo, por la semántica quetrasciende de la instrucción de Lidia, la condición de Casta es algo que sólo se conoce entiempo de ejecución en función de cómo se ejecute dicha instrucción, y por lo tanto, debieracoincidir con algo conocido únicamente en tiempo de ejecución, tal y como corresponde ala comparativa de un valor concreto con otro que sea, por ejemplo, obtenido del banco deregistros.ß

Opciones n y à : Ambas introducen dos contrasentidos con respecto al esquema que si-guen las instrucciones de Lidia: Por un lado, son instrucciones de salto incondicional, cuan-do Lidia debe ser un salto condicional; por otro lado, confunden el trabajo a realizar en lasetapas de Muleta y Estoque pertenecientes a la misma instrucción de Lidia, con el desempe-ñado por otras instrucciones adicionales. Estas instrucciones no se encuentran reflejadas enlos diagramas de ejecución de los procesadores de Fiesta Nacional, y debieran además serbuscadas y decodificadas en el front-end, algo que en ningún momento se contempla en ladescripción de nuestro problema.

437. b. El hecho de que el procesador Rondeño asuma siempre una continuación secuencial delcódigo cada vez que tiene que predecir nos hace decantarnos por la opción À frente a laopción ½ . El hecho de que esta asunción sea fija y no dependiente del comportamiento quemuestre el programa en tiempo de ejecución es lo que nos hace decantarnos por la predicciónestática frente a la dinámica, descartando las opciones n y à .

438. d. Joselito dispondría en su BTB de una entrada dedicada a cada instrucción de salto, estoes, a cada instrucción de Lidia bajo la condición de Bravo (salta) o Casta (no salta), junto conuna serie de bits de historia que registran si esta instrucción de Lidia saltó o no en sus X eje-cuciones más recientes. Puesto que las unidades funcionales de Joselito conocen que ciertasinstrucciones de Lidia (las pertenecientes a Ganadería-Miura) nunca han saltado, es porquetienen registrado internamente su comportamiento histórico respecto al salto, es decir, si la

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9ÞBK

condición de salto se cumplió o no en cada una de sus X últimas ejecuciones. Este conoci-miento sólo se retiene dentro de la BTB del procesador, y siempre para las instrucciones desalto recientemente ejecutadas en él.

439. b. Las instrucciones de Lidia son instrucciones de salto. Si una de ellas (en nuestro caso,perteneciente a Ganadería-Miura), ha saltado unas veces (cuando se encuentra dentro delbenchmark o conjunto de programas Temporada-Taurina-2006 según la cuestión anterior) yotras no (cuando se encuentra dentro del conjunto de programas Feria-Malaga-2004 segúnla cuestión presente), es porque representa una instrucción de salto condicional, donde lacondición de salto se cumple unas veces y otras no.

440. d. A medida que se registran los bits históricos de las N instrucciones de salto más recientesen la BTB de Curro, mayor probabilidad tendrá éste de decidir que se salta (que es la decisiónmás acertada, habida cuenta de que cada ejecución de Lidia en Curro ha hecho siempre lomismo que las N anteriores: Saltar, puesto que no aparece el pañuelo marrón que marca lacontinuación secuencial del programa y su finalización).

441. c. Los nuevos recursos que se ponen a disposición del manejo de interrupciones, como laEnfermería o el Médico, se corresponderían con la pila o la operación de “Salvar el contex-to”del programa para su reanudación más adelante.ß

Opción ½ : Esta anomalía suele provocar una súbita conclusión del programa en curso,no es un evento que la arquitectura pueda tratar de una manera más o menos controlada.En computación, la generación de una interrupción es un evento que se descuenta que vaa ocurrir con cierta asiduidad, y tal es así que un PC suele definirse como una máquinacontrolada por interrupciones.ß

Opciones À y à : Tanto las interrupciones software como las excepciones generadas porel propio programa tendrían que quedar definidas en el código de las instrucciones de Lidia,y eso es algo que no sucede en nuestro problema: El evento Cogida es algo exógeno a cómose codifica el programa y a su representación interna.

442. d. Tanto las interrupciones software como las excepciones generadas por el propio pro-grama corresponden a un evento asíncrono pero más previsible en su activación, ya queésto es algo que se produce siempre que la decodificación de una instrucción produzca mi-croinstrucciones con el bit 4 activo, hecho que queda determinado en el propio código de lainstrucción, tal y como sucede en la realidad al traducir a lenguaje máquina una instrucciónque represente a una instrucción software o una excepción.

443. b. En el front-end, por donde pasan todas las instrucciones, el factor 2 de superescalaridadsupone tener que desdoblar Chiqueros y Subalterno en dos (ver diagrama). A partir de ahí,el principal riesgo a solventar es la dependencia estructural que se introduce cuando entraen escena el coprocesador Espontáneo, prolongando la etapa de Muleta un ciclo adicional,retardando la etapa de Estoque otro ciclo, y eliminando la etapa de Premios.La coincidencia de la etapa de Muleta en el tiempo para las instrucciones 2 y 3 se solventagracias a la presencia del coprocesador matemático o FPU (Espontáneo). La posterior coinci-dencia de ambas en la etapa de Estoque se solventa con la presencia del segundo Espada, yaquí el riesgo está en que la instrucción 4, que se alinea en el tiempo con la instrucción 3 en laejecución superescalar, promocione también a su etapa de Estoque, en cuyo caso requeriría lapresencia de una tercera unidad funcional Espada. Pero en el programa Corrida-Malagueta-2006, dicha eventualidad no sucede porque la instrucción 4 es de tipo Manso, por lo que noalcanza la etapa de Estoque.En la etapa de Premios no hay conflicto posible porque la instrucción que es procesada por

~;¡�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖEspontáneo no genera flags, y según el enunciado del problema, esto hace prescindir de suetapa de Premios.En la unidad funcional Tendidos se produciría una dependencia estructural si ésta fuese re-querida por la instrucción 7, pero se trata de una instrucción que no genera ningún pañueloblanco, por lo que prescinde de esa etapa al final de su ejecución. En resumen, Tendido essólo requerida por una de cada dos instrucciones (la primera, tercera, quinta y octava), y porlo tanto, esta unidad funcional es ocupada por una sola instrucción en los últimos cuatrociclos de ejecución del programa Corrida-Malagueta-2006, no siendo necesario en este casosu desdoble en dos.Se adjunta el diagrama temporal de evolución del programa y ocupación de las unidadesfuncionales sobre la ejecución superescalar:





CAPOTE MULETABANDER.VARAS INDULTO PREMIOS

Instrucción 1

Instrucción 2

Instrucción 3

Instrucción 4

Instrucción 5

Instrucción 6

Instrucción 7

Instrucción 8

3 minutos

I1


CAPOTE CABESTROS ENCIERRO

CAPOTE DEVOLUCION

Picador 1

Picador 2

Espada 1

Espada 2

Alguacil 1

Alguacil 2

Mulillas 1

Mulillas 2

Mulillas 3

Corrales 1

Corrales 2

Manada

Tendidos

Banderillero 1

Banderillero 2

I1 I1

I1

I1

I1

Instr. 1

I1

Chiqueros 1

Subalterno 1

I3 I5 I7

Instr. 1 Instr. 3 Instr. 5 Instr. 7

Instr. 2


Instr. 8

I2

I2 I2

I3

I3

I3 I5

I5

I5 I7

I7

I7

I8

I8

I8

I2

I2

I3

I3

I3

Instr. 3 Instr. 5 Instr. 8

Instr. 4

Instr. 6

Instr. 4

I5 I7

I5

I5 I7

I8

I8

I8

Tiempo


EVOLUCION TEMPORAL DEL PROGRAMA Corrida−Malagueta−2006:

PRO

CE

SAD

OR

Rondeno C

ON

FAC

TO

R 2 D

E SU

PER

ESC

AL

AR

IDA

D(al que hem

os incorporado una segunda unidad funcional de Chiqueros y Subalterno)

Máximo dos Espadas

Máximo dos ALU (toreros)

Desdoble en dos de las UnidadesFuncionales Chiqueros y Subalterno

Necesidad de dos Picadores

Necesidad de dos Banderilleros

Necesidad dedos Espadas

Necesidad de dos Mulillas

Necesidad dedos Corrales

de Alguacil y otra de MulillasResulta superflua una unidad

Subalterno 2

Chiqueros 2 I2

Instr. 2

I4

Instr. 4

I6 I8

Instr. 8Instr. 6

444. d. Ver el diagrama temporal de la solución anterior.

445. d. Se necesita una pareja de unidades funcionales Espada y Corrales para la ejecución su-perescalar de Corrida-Malagueta-2006, según puede observarse en el diagrama temporaladjunto en una de las soluciones anteriores.

446. d. Coinciden las instrucciones 2, 3 y 4 en la etapa de Estoque (ya que la instrucción 2 retrasa

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9Þrq

esta etapa un ciclo por el concurso de Espontáneo), y por lo tanto, se requieren tres Espadaspara no retrasar un ciclo alguna de estas instrucciones en la resolución del conflicto pordependencia estructural.

447. d. Las instrucciones de tipo Manso sólo tienen tres etapas: (1) Capote, (2) Cabestros y (3) En-cierro, por lo que al sustituir Lidia3(Bravo) por Manso, se producen únicamente tres cambios

v La etapa Varas de la instrucción 3 se sustituye por una etapa de Cabestros, que requiereel uso de una segunda unidad funcional Manada, puesto que sólo hay una y se encuen-tra ocupada en el diagrama temporal de Corrida-Malagueta-2006 por la instrucción 4 enese mismo instante.

v La etapa Banderillas de la instrucción 3 se sustituye por una etapa de Encierro, querequiere el uso de una tercera unidad funcional Corrales, ya que las dos existentes seencuentran siendo utilizadas en ese mismo instante por las instrucciones 4 y 6 segúnnos muestra el diagrama temporal de Corrida-Malagueta-2006.

v El resto de etapas de la instrucción 3 desaparecen, lo que disminuye los requerimientospara la presencia de un número mayor de unidades funcionales en lugar de aumentar-los.

448. c. Al convertir la instrucción 2 al mismo tipo de ejecución que la instrucción 1, se producenlos dos cambios siguientes:

v La etapa Estoque de la instrucción 2 se adelanta 3 minutos, por lo que ahora el uso deEspada y Mulillas desde ella colisiona con la instrucción 1 en lugar de con la instrucción3 (que es lo que muestra la traza de ejecución del programa Corrida-Malagueta-2006sobre Rondeño2, que adjuntamos en una solución anterior). Puesto que tanto Espadacomo Mulillas se encuentran desdobladas en dos, no es necesario introducir hardwareadicional para completar esta etapa en modo superescalar.

v La etapa de Premios para instrucción 2 emerge donde antes se encontraba su etapa deEstoque, lo que coincide con esa misma etapa para la instrucción 1, y por lo tanto, sólonecesita de una segunda unidad funcional Tendidos para su ejecución superescalar defactor 2, ya que Tendidos es la única unidad funcional que interviene en la etapa dePremios.

449. b. Ver el diagrama temporal adjunto en una de las soluciones anteriores.

450. d. El ciclo de reloj es tres veces inferior en Ponce que en Rondeño, y además su capacidadpara aplicar paralelismo a nivel de instrucción es muy superior al margen de la incidenciade las dependencias del programa.

451. c. El desdoble de la unidad funcional Chiqueros no es necesario porque sólo se utiliza du-rante el primer tercio de la etapa Capote (concretamente, durante la fase Puerta-Gayola),por lo que al supersegmentar esta etapa, cada una de las tres primeras instrucciones utilizaChiqueros durante esta fase desfasada un tercio respecto a la de la instrucción anterior. Secompleta así el 100 % del uso de esta unidad funcional en la etapa Capote sin incurrir enningún tipo de conflicto o riesgo estructural, y de forma similar se procesan las tres instruc-ciones siguientes que completan la ejecución de Corrida-Convencional-2005. Todos estosdetalles pueden apreciarse en el diagrama temporal de ejecución de Corrida-Convencional-2005 sobre el procesador Ponce supersegmentado que adjuntamos un poco más adelante.

~;¡B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö452. b. Puesto que la etapa de Varas utiliza la unidad funcional Picador durante la ejecución

de sus tres fases, si queremos que tres instrucciones coincidan en esa etapa durante unaejecución superescalar sin incurrir en riesgos estructurales, necesitamos disponer de tresunidades funcionales Picador en total. Dado que Ponce dispone ya de dos de ellas, sólo esnecesario incorporar una más, tal y como se aprecia en el diagrama temporal de ejecuciónque aportamos en la solución de la siguiente cuestión.

453. b. Ver el diagrama temporal de ejecución adjunto:






Instrucción 1

Instrucción 2

Instrucción 3

Instrucción 4

Instrucción 5

Instrucción 6

I1Chiqueros

Subalterno 1

Banderillero 2

Banderillero 1

Picador 1

Picador 2

I2 I3 I4 I5 I6

I1 I1

I2 I2

I3 I3

I1

I1

I1I2

I2

I2

I3 I3

I3

I4 I4

I4

I5 I5

I1

I2

I3

I4 I4 I4

I5 I5 I5

I6 I6 I6

I1 I1 I1

I2 I2 I2

I3 I3 I3

I6

I5

I6

I6

Tiempo

1 minutoEVOLUCION TEMPORAL DEL PROGRAMA Corrida−Convencional−2005:


PRO

CE

SAD

OR

PON

CE

SUPE

RSE

GM

EN

TA

DO

CAPOTE PREMIOSMULETABANDER.VARAS INDULTO

Subalterno 2

Subalterno 3

Picador 3

Banderillero 3

(unidades funcionales adicionales)

454. b. Ya se parte de un diseño segmentado como Rondeño, por lo que una nueva divisióndel ciclo de reloj del procesador conduce a una supersegmentación. El diseño no está su-persegmentado en todas sus etapas porque las primeras cinco etapas no vislumbran unadescomposición similar en ocho subetapas o fases independientes.

455. d. Razonando de la forma más simple, la instrucción sigue consumiendo 18 minutos, ya queno se altera la cantidad de procesamiento que ésta lleva a cabo, sino el solapamiento entreinstrucciones. Si cada ciclo nuevo consume 22.5 segundos, hasta completar los 18 minutosdeben sucederse 48 ciclos de reloj.

456. b. El reloj del procesador es único, y aunque para la ejecución de la etapa Capote no requiereuna resolución inferior a tres minutos, la temporización que se establece mediante ochociclos de 22.5 segundos para la etapa Premios se traslada al resto de etapas para simplificarel diseño de la unidad de control del procesador.

457. b. En el supuesto Fiesta-Nacional no se contemplan dependencias de datos en función delos resultados que genera el programa. En ausencia de dependencias de datos y solventadas

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9ÞrÞ

las dependencias estructurales en Marbellí gracias a la descomposición de la unidad funcio-nal Tendidos, Marbellí introduce una mayor concurrencia y paralelismo en la ejecución dela última etapa (Premios), mientras que se equipara con Rondeño en las restantes, por lo quesiempre resulta más rápido que él.

458. a. Si no existen dependencias, gana siempre el procesador que es capaz de desarrollar unmayor grado de paralelismo. Marbellí puede ejecutar simultáneamente una instrucción encada una de sus 6 etapas de segmentación, junto con otras 7 más que pueden compartir laetapa de Tendidos, lo que suma un total de 13. Ponce, en cambio, puede ejecutar 3 instruc-ciones simultáneamente en cada una de sus 6 etapas, lo que completa un total de 18.

459. a. Si antes Ponce era más rápido que Marbellí, con el nuevo esquema gana paralelismoy ejecuta las instrucciones más rápidamente que antes, por lo que será a todas luces másrápido también que Marbellí.

460. c. El diseño de Ponce que aplica la descomposición en 3 fases de cada etapa ya es un proce-sador supersegmentado, por lo que la nueva subdivisión de las fases comporta dos nivelesde supersegmentación, aparte de la segmentación previa en 6 etapas.

461. c. Las etapas de segmentación en que se descompone la ejecución de una instrucción que-dan gobernadas desde la unidad de control por microinstrucciones, que representan en laarquitectura interna el trabajo a realizar en cada una de estas etapas mediante la activacióno no de los puntos de control correspondientes (si estas microinstrucciones se encuentranalmacenadas en una memoria de microprograma, el diseño de la unidad de control se di-ce å)( / 58��*:58�� 5 g å g 0 � , y si se generan directamente desde la circuitería, el diseño se dice/�g h,+ 4 g 0 � ). La descomposición de etapas en fases permite a la unidad de control aumentarla granularidad en la ejecución de las tareas que competen a cada instrucción, y con ello semultiplican las oportunidades para que una reordenación de estas tareas conduzca a unaejecución más eficiente del programa.Los procesadores Pentium Pro en adelante (a partir de la sexta generación en Intel) realizanla conversión de un código de 16 bytes (donde van alojadas instrucciones x86 en cantidad va-riable - normalmente dos sencillas y una compleja) en una media de seis microinstruccionesnativas de 118 bits una vez son decodificadas y promocionadas al back-end del procesador.La expansión media del código al traspasar esta frontera es similar a la que realiza Espartaco(3x), sólo que en nuestro caso este factor es fijo para todas las instrucciones, simplificándoseenormemente el mecanismo de decodificación.Pero tanto en el caso de Intel como en el de nuestro procesador Espartaco, el sitio donde sepueden reordenar las microinstrucciones (fases de ejecución de instrucciones) es el back-end,no el front-end : A lo largo del front-end, las instrucciones deben seguir la misma secuenciaestablecida en la semántica original del programa, ya que aún se desconoce lo que éstas ha-cen, por lo que es imposible permutarlas para lograr una ordenación válida y más eficienteque la original. De hecho, en los diseños reales, el front-end del procesador queda gobernadopor una microrrutina de búsqueda y decodificación que es común a todas las instruccionesdel procesador, y sobre la que sería absurdo establecer cualquier tipo de permutación, tantodesde el punto de vista funcional como de rendimiento.

462. c. Al margen de que el procesador sea supersegmentado o no, el determinismo inherentea las etapas de búsqueda y decodificación de instrucción provoca que las instrucciones nopuedan quedar detenidas por conflictos originados en estas etapas. Por todo ello, CapoteYsiempre concluye después que CapoteX, a la vez que VarasX, y antes que banderillasX.

~;¡�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö463. d. El orden en la ejecución de etapas dentro de una misma instrucción no puede ser alte-

rado en ningún procesador, ya que para que una etapa comience es necesario que hayanconcluido todas las anteriores. Esta condición no puede relajarse en un procesador dotadode ejecución fuera de orden.

464. d. Las tres primeras opciones planteadas son correctas por los siguientes motivos:ßOpción ½ : En una ejecución sin contratiempos, BanderillasY se computa antes que Esto-

queX; sólo lo impediría que BanderillasY presentara algún conflicto y tuviera que ser retra-sada hasta su resolución.ß

Opción À : Normalmente, BanderillasY y MuletaX solapan su ejecución en el tiempo, pe-ro un procesador con ejecución fuera de orden puede retrasar la computación de MuletaX oanticipar la de BanderillasY para lograr una ejecución más eficiente del programa.ß

Opción n : BanderillasY se computa después que BanderillasX en una ejecución en or-den del programa; sin embargo, en una ejecución fuera de orden es posible reordenar laejecución temporal de estas dos etapas para que BanderillasY se ejecute antes, y puesto queninguna de ellas produce resultados, la probabilidad de que ocurra es bastante elevada.

465. a. Las etapas de Banderillas de las dos instrucciones dan cierto juego a la hora de su per-mutación porque a lo sumo leen valores u operandos fuente, sin generar resultados (esteprivilegio corresponde a Muleta). La lectura de operandos puede realizarse en cualquier or-den sin generar conflicto respecto a las dependencias de datos del programa.ß

Opción À : El resultado generado por MuletaY puede coincidir con uno de los valoresnecesarios para completar la etapa BanderillasX, lo que produce una incorrecta ejecucióndel programa, donde la instrucción X no puede utilizar valores generados por su sucesoraY. Para evitar este riesgo, BanderillasX no debe ser adelantado por MuletaY.ß

Opciones n y à : Puesto que EstoqueY y PremiosY van detrás de MuletaY, el mismo ar-gumento que invalida la opción À también sirve para descartar las opciones n y à .

466. a. Una vez más, la permutación de las etapas de Banderillas es la más flexible y segura detodas, ya que al no producir resultados, estas etapas no incurren en conflictos por sí mismas.ß

Opción À : El retraso de MuletaX respecto a BanderillasY tiene el riesgo de que Banderi-llasY no opere con los resultados producidos por la instrucción X, y en caso de requerirlos(existencia de dependencias de datos), esta permutación conduce a una ejecución incorrectadel programa.ß

Opciones n y à : Si EstoqueX o PremiosX han adelantado a BanderillasY, MuletaX tam-bién lo ha hecho, y al menos durante tres ciclos. Esto representa un retardo de tres ciclosrespecto a la ejecución óptima de BanderillasY (que correspondería a su computación sola-pada con MuletaX, tal y como muestra el diagrama temporal para la ejecución de Corrida-Malagueta-2006 sobre Rondeño para las dos primeras instrucciones), lo que resulta contra-dictorio con la cuestión planteada, donde se afirma que la permutación de etapas que realizael procesador consigue una ejecución más eficiente del programa.

467. c. El hecho de que la boca del procesador o front-end se desdoble en dos replicando susunidades funcionales y el back-end se mantenga sin cambios, junto a la forma de aceptardos instrucciones para su decodificación conjunta hace que se esté imitando la idea de hy-perthreading puesta en práctica en su diseño Northwood correspondiente al Pentium 4.

468. a. El hyperthreading de Intel persigue eliminar el cuello de botella que supone la costo-sa decodificación de instrucciones x86 frente a su ejecución más liviana una vez han sidoconvertidas a microinstrucciones de tipo RISC. Desde el punto de vista del front-end delprocesador, el hyperthreading se comporta como un procesador superescalar de factor dos,

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9Þ@?tratando de aportar el doble de trabajo a las fases ubicadas en el back-end, por lo que noexisten diferencias significativas entre la ejecución de los dos procesadores, y el rendimientoes el mismo en ambos casos si nos limitamos a etapas del front-end como Capote.

469. a. Dado que la etapa de Varas también pertenece al front-end, los dos procesadores la eje-cutarán de igual forma, siendo la justificación de la respuesta mimética a la dada sobre lacuestión anterior. Esto es así gracias a que el procesador Rondeño2 que contemplamos encuestiones anteriores ya tenía incorporada una segunda unidad funcional Chiqueros y Su-balterno, y la segunda unidad funcional Picador ya estaba presente en el diseño original.

470. a. Puesto que existen dos unidades funcionales de Banderillero disponibles en Rondeño ytambién en Fandi (es el mínimo de todas las arquitecturas de Fiesta-Nacional), ambos pro-cesadores pueden simultanear la ejecución de las dos primeras instrucciones del programaCorrida-Malagueta-2006 de forma similar en esta etapa, aunque en realidad se encuentranya computando microinstrucciones nativas de la arquitectura. Quizá si las instrucciones nofueran las dos primeras del programa, alguna dependencia o estado anterior diferente enlas dos arquitecturas podría provocar una diferenciación en su ejecución al promocionar alback-end del procesador, pero como son las instrucciones que inauguran estas etapas, noes posible encontrar complicación alguna procedente de instrucciones anteriores ni efectoslaterales que hagan diferenciar la ejecución en uno u otro procesador. El diagrama de ejecu-ción para esta etapa, al igual que para las dos anteriores de Varas y Capote, se correspondecon el que adjuntamos en cuestiones previas para Corrida-Malagueta-2006 sobre el proce-sador Rondeño2 (al que ya incorporamos una segunda unidad funcional de Chiqueros ySubalterno).

471. a. La etapa de Varas en la que interviene la unidad funcional Picador corresponde al front-end del procesador, que requiere estar desdoblado íntegramente en dos para que la ejecu-ción hyperthreading pueda tener lugar sobre él según la implementa Intel en su Pentium 4.

472. b. La etapa de Banderillas pertenece ya al back-end, por lo que no se requiere que esté des-doblada en dos para implementar el hyperthreading, cuyos requerimientos contemplan unareplicación del front-end del procesador junto a una reorganización de su unidad de controlpara alimentar un mayor número de microinstrucciones nativas al back-end del procesador.Este mayor flujo de trabajo comienza en la etapa de Banderillas, donde la presencia de unasegunda unidad funcional de Banderillero redundaría en una ejecución más eficiente delcódigo al mitigar los riesgos estructurales sobre la arquitectura.

473. b. Los transistores de unidades funcionales relacionadas con el almacenamiento como lamemoria caché integrada en el procesador ocupan un espacio en silicio muy inferior a lostransistores que forman parte de las unidades de cálculo como las ALU. Por otra parte,tanto las unidades funcionales del front-end como las del back-end del procesador cuentande cara al número de transistores y al espacio ocupado por el área de integración del chip.

474. a. Rondeño2 tiene el mismo número de transistores que Rondeño (incorpora una unidadfuncional Chiqueros y Subalterno y prescinde de otra de Alguacil y Mulillas, asumiéndoseque todas ellas disponen de igual número de transistores). Canales-Rivera, por su parte, alser un procesador Rivera de doble núcleo, contará con el doble de transistores que Rivera.Si Rondeño y Rivera tienen los mismos transistores, entonces Rondeño2 tiene la mitad detransistores que Canales-Rivera.

~;¡�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö475. d. El supuesto de la ausencia de dependencias (de control, datos y estructurales) produce

que Rondeño2 se comporte para ese programa como un procesador superescalar de factor 2en todas sus etapas (aunque en otros programas menos benévolos, algunas etapas como Ca-bestros no admiten una ejecución superescalar, dado que la arquitectura cuenta con una solaunidad funcional de Manada). Frente a un procesador de doble núcleo como Canales-Riveraen este marco ideal, ambos tienen idéntico potencial para la ejecución de instrucciones: Dospor cada ciclo de reloj. El matiz diferenciador se encuentra en que el superescalar realizael desdoble al nivel de las unidades funcionales, mientras que el de doble núcleo lo lleva acabo en el conjunto del diseño.

476. d. Lo máximo que pueden provocar todas las planeaciones indicadas es una coincidenciade dos instrucciones en el uso de la unidad funcional Corrales, lo cual no lleva a ningu-no de ellos a posponer la ejecución de ninguna instrucción, ya que tanto Rondeño2 comoCanales-Rivera cuentan al menos con dos unidades funcionales Corrales (Canales-Riveracuenta incluso con cuatro, pero no le sirven de nada en este caso respecto a Rondeño2, yaque en las distintas variantes observadas para el programa no se produce nunca la necesidadde una triple coincidencia de instrucciones en etapas que exigan el concurso de la unidadfuncional Corrales).

477. c. Ambas producen la coincidencia en el tiempo de tres instrucciones que utilizan la unidadfuncional Corrales, y Rondeño2 sólo dispone de dos. Para este procesador, representa unconflicto por dependencias estructurales que está ausente en Canales-Rivera, al contar esteúltimo con cuatro Corrales, que son suficientes incluso en el caso de que las dos sustitucionesmencionadas en las opciones ½ y À se produzcan de forma conjunta.

478. a. La ejecución fuera de orden permite alterar el orden de ejecución de instrucciones en arasa una ejecución más eficiente del código, pero no puede suprimir instrucciones del programani sustituirlas por otras, ya que eso provocaría un cambio en la semántica del programa quepodría generar unos resultados incorrectos.

479. a. Canales-Rivera es un procesador de doble núcleo respecto a Rivera, cuya arquitecturamatriz cuenta ya con dos unidades funcionales Corrales; por lo tanto, se dispone de cuatrode estas unidades en total en Canales-Rivera, que es lo máximo que requiere la ejecución deCorrida-Malagueta-2007 al coincidir para su uso las instrucciones 3, 4, 5 y 6 (las dos prime-ras en su tercera etapa - Encierro - y las dos últimas en su segunda etapa - Devolución), conlo que no se producen conflictos por dependencias estructurales.Por su parte, Rondeño2 aplica superescalaridad de factor 2 sobre Rondeño incorporandosólo una unidad funcional de Chiqueros y Subalterno, por lo que mantiene dos Corrales y lacoincidencia de cuatro instrucciones en el uso de esta unidad funcional supone la apariciónde conflictos por dependencias estructurales que se resuelven retrasando las instrucciones5 y 6 un ciclo para desvincularlas en el uso de Corrales respecto a las instrucciones 3 y4. Una ejecución fuera de orden en el procesador Rondeño2 permite ahorrarnos este cicloextra siempre que no existan dependencias de datos en Corrida-Malagueta-2006, y el enun-ciado de la cuestión ya insiste en que nos fijemos sólo en las dependencias estructurales,denostando una eventual presencia de dependencias de datos.

480. b. De esta forma, las etapas de Encierro y Devolución no coinciden en el cuarto ciclo dereloj, ya que las etapas Encierro pertenecen a las instrucciones 3 y 4, que se retrasan un ciclo,teniendo lugar en el quinto ciclo de reloj, y de forma similar, las etapas Devolución perte-necen a las instrucciones 5 y 6, que se adelantan un ciclo, alojándose en el tercer ciclo dereloj. Además, esta permutación es segura respecto a las dependencias, porque tanto las ins-

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9ÞrÆ

trucciones de Manso como las de Inválido no leen registros ni generan resultados (evitandola aparición de dependencias de datos), y tampoco tienen potestad para alterar el flujo deejecución secuencial (dependencias de control). Al ser todas ellas instrucciones que muerennada más ser decodificadas, siempre será lícita la permutación entre ellas.ß

Opción ½ : Esta permuta también resuelve las dependencias estructurales, pero la posiblepresencia de

0 4*�4)9 0 4)9 / ( g � 0 4 0 g�- �� entre la escritura en registros por parte de las instruc-ciones 1 y 2 (fase de Premios) y la lectura de esos mismos registros desde las instrucciones7 y 8 (fase de Banderillas) introducen nuevos conflictos entre ellas que antes quedaban sol-ventados al encontrarse estas etapas más espaciadas en el tiempo.ß

Opción n : Esta permuta también resuelve las dependencias estructurales, pero no serespetan las

0 4�*»469 0 469 / ( g � 0 4 / ��9 - 5*� + del programa, al adelantar la instrucción 8, que sesupone debe ser la última en ejecutarse para respetar la semántica del programa.ß

Opción à : La permutación que se indica en la opción ½ no es lícita por la posible pre-sencia de dependencias de datos, mientras que la permutación que se indica en la opción ntampoco lo es por la presencia de dependencias de control.

481. c. Si la instrucción 7 de Lidia activa algún pañuelo blanco se produce una etapa extra, la dePremios, en su sexto ciclo de reloj, entrando en escena el concurso de la unidad funcionalTendidos. Aquí se solapa con la instrucción 8, que también ejecuta Premios en ese mismoinstante, produciéndose un conflicto porque la arquitectura de Rondeño2 cuenta con unasola unidad funcional de Tendidos.ß

Opción ½ : Aparece una etapa Devolución en el tercer ciclo de ejecución del programaCorrida-Malagueta-2006 sobre Rondeño2, que demanda una unidad funcional Corrales, quenadie más necesita en ese mismo instante, y con la que se cuenta por duplicado.ß

Opción À : Aparecen dos etapas de Cabestros y Encierro en los ciclos 4 y 5 que requierenel uso de unidades funcionales Manada y Corrales, respectivamente, que ninguna instruc-ción más de Corrida-Malagueta-2006 necesita usar durante esos mismos ciclos.ß

Opción à : Uno de los cambios introduce dependencias estructurales, tal y como señala-mos en la opción n , y además, no se producen dependencias adicionales por realizar conjun-tamente los tres cambios señalados en las opciones ½ , À y n , con lo que ninguna de las dospremisas postuladas en la opción à es correcta.

482. c. La generación de resultados por parte de las instrucciones 7 y 8 provoca la solicitud si-multánea de la unidad funcional Tendidos, donde se produciría una dependencia estructuralde no ser por la presencia de una segunda unidad funcional de Tendidos.ß

Opciones ½ y À : Dos unidades funcionales de Corrales y una de Manada son suficientespara la ejecución de Corrida-Malagueta-2006 como muestra el diagrama de representaciónque muestra la ejecución de Corrida-Malagueta-2006 sobre Rondeño, que también es válidosobre Rondeño2 debido a que los cambios arquitecturales que tiene sobre Rondeño no su-ponen cambios en los conflictos que introduce este programa, y la generación de resultadosen la instrucción 7 sólo provoca la aparición de una nueva etapa de Premios, en la que noparticipan las unidades funcionales de Corrales y Manada.ß

Opción à : La descomposición de Tendidos que realiza Marbellí está orientada a un di-seño supersegmentado, no a reducir los riesgos en una arquitectura superescalar como con-templa el enunciado de esta cuestión.

483. d. Al ser un procesador de doble núcleo, toda la circuitería de Rivera se encuentra replicada,en particular, la unidad funcional Tendidos, por lo que no es necesario introducir una nueva.

~[��Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö484. d. El procesador Rondeño2 es superescalar, pero no en todas sus etapas. Una de las etapas

en las que no dispone de esta facultad es la etapa de Cabestros, y la llegada simultánea dedos instrucciones Manso pondría de manifiesto esta debilidad.

485. a. Canales-Rivera realiza una copia de Rivera para situarla junto a él, creando dos entesgemelos. Ahora tenemos dos unidades de control, pero que parten de un mismo diseñotroncal. Rondeño2, por su parte, cuenta con muchas menos unidades funcionales para tratarde realizar el mismo trabajo, por lo que la asignación de recursos es más exigente y la plani-ficación de instrucciones es más compleja por parte de la Unidad de Control del procesador.

486. b. Ver diagrama adjunto:





CAPOTE MULETABANDER.VARAS INDULTO PREMIOS

Instrucción 1

Instrucción 2

Instrucción 3

Instrucción 4

Instrucción 5

Instrucción 6

Instrucción 7

Instrucción 8

3 minutos

I1


CAPOTE CABESTROS ENCIERRO

CAPOTE DEVOLUCION

Picador 1

Picador 2

I3 I5 I7



Tiempo

Instr. 6


EVOLUCION TEMPORAL DEL PROGRAMA Corrida−Malagueta−2006:

Chiqueros

Subalterno

Chiqueros, Subalterno y Picadores

PRO

CE

SAD

OR

Morante

FRO

NT

−EN

DB

AC

K−E

ND

DE

L PR

OC

ESA

DO

R

Espada 1

Espada 2

Alguacil 1

Alguacil 2

Mulillas 1

Mulillas 2

Mulillas 3

Corrales 1

Corrales 2

Manada

Tendidos

Banderillero 1

Banderillero 2

I1 I1

I1

I1

I1

Instr. 1

I1

I2

I2 I2

I3

I3

I3 I5

I5

I5 I7

I7

I7

I8

I8

I8

I2

I2

I3

I3

I3

Instr. 3 Instr. 5 Instr. 8

Instr. 4

Instr. 6

Instr. 4

I5 I7

I5

I5 I7

I8

I8

I8

Picador 2 HT

Picador 1 HT

SubalternoHT

ChiquerosHT I2 I4

Gracias al HyperThreading (HT),se desdoblan todas las unidadesfuncionales pertenecientes alfront−end del procesador:

Instr. 8Instr. 2

Instr. 2 Instr. 4

I6 I8

Instr. 8

487. c.488. a. En realidad, el segundo Picador queda libre en Morante, puesto que la unidad funcional

que se asigna a la segunda instrucción corresponde a la circuitería responsable del Hypert-hreading.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q � KPara descartar el resto de opciones, debemos percatarnos de que el Picador es una unidadfuncional que interviene sólo en el front-end del procesador, que engloba a la búsqueda ydecodificación de instrucciones. La presencia de dos unidades funcionales de Chiqueros ySubalterno tanto en Morante como en Rondeño2 limita a dos el máximo número de instruc-ciones que pueden progresar a lo largo de todo el front-end, por lo que la presencia de másde dos Picadores es estéril tanto en Morante como en Rondeño2.Si estuviésemos en el back-end, entonces ya se han interpretado las instrucciones y se cono-ce lo suficiente de ellas para retrasar alguna por la aparición de conflictos. El tapón que segenera en la demanda de alguna unidad funcional como consecuencia de la introducción deestos retardos sí puede provocar que en determinadas planeaciones de microinstruccioneshaya ciclos en los que puedan concursar más de dos unidades funcionales de un mismo tipoaunque el factor de superescalaridad sea de sólo dos, pero Picador sólo actúa en la etapade Varas, donde la instrucción aún no se ha decodificado e interpretado, por lo que no esposible conocer qué conflictos o dependencias introduce en el programa. Por tanto, se de-codifican siempre dos instrucciones por ciclo de forma ciega, de igual forma que se buscanotras dos instrucciones desde las unidades funcionales de Chiqueros y Subalterno pertene-cientes la búsqueda de instrucción. Todos esto queda orquestado de forma determinista porparte de la unidad de control hasta que no llegue información más precisa al back-end quepueda alertar de los riesgos existentes, momento en que se tomarán las medidas oportunaspara su resolución.

489. a. Morante desdobla la búsqueda y decodificación de instrucciones en dos con la inserciónde nuevas unidades funcionales de Subalterno y Chiqueros, para que de cara al exterior dela arquitectura, parezca como que ejecuta dos instrucciones a la vez (aunque para que estosuceda de forma efectiva, deben de no aparecer conflictos durante las etapas del back-endde estas dos instrucciones). Esto coincide con el proceder de la tecnología HyperThreadingde Intel.

490. b. El diseño Canales-Rivera es el único de doble núcleo, que coincide con las característicasdel procesador Athlon 64 X2.

491. c. Los diseños multicore se han construido siempre replicando una única arquitectura, nun-ca fusionando en el mismo área de integración diseños diferentes como Curro y Joselito, quees lo que hace Paco-Pepe. Al menos, así han procedido Intel y AMD en las versiones anun-ciadas para 2006 y 2007.ß

Opción ½ : Muletilla se asemeja en su proceder a un coprocesador matemático (podríaser el 8087 o 80287 de Intel de mediados de los años 80), según argumentamos ya en una delas primeras cuestiones relativas a Fiesta-Nacional.ß

Opción À : Curro encarna al procesador segmentado en 6 etapas, que guarda cierta simi-litud en esta faceta con el Pentium MMX de mediados de los años 90.ß

Opción à : Pensando en los modelos más vanguardistas, los diseños multicore se con-templan hasta en versiones de ocho procesadores, encarnando Morantísimo la versión máspretenciosa de esta idea que forma parte de la oferta de modelos de Intel y AMD ya parafinales de la década actual.

492. c. Cada núcleo del procesador puede aceptar dos instrucciones a la vez, ya que es un proce-sador Morante que tiene implementado Hyperthreading. Multiplicando este factor dos porlos ocho procesadores, nos salen un máximo de 16.

493. c. La Unidad Funcional que se encuentra replicada en un factor mayor es Mulillas, quecuenta con tres unidades, y participa en la etapa de Estoque (fase de Arrastre). Así pues,

~[��= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öhay que idear un programa que retrase alguna etapa Estoque (reteniéndola en la estación dereserva de la unidad funcional correspondiente debido a dependencias) y su pertinente fasede Arrastre para hacer coincidir tres instrucciones en esta fase. Si este comportamiento sereplica en los ocho núcleos de ejecución con que cuenta el diseño, alcanzamos un techo de24 instrucciones que progresan de forma simultánea. No obstante, esta posibilidad marca untecho algo ficticio, pues es muy remota y no representa un potencial realista del procesador.

494. a. Puesto que el procesador Morantísimo cuenta con ocho núcleos que son réplicas de Mo-rante, no entran en juego las dependencias estructurales para un programa como Corrida-Malagueta-2006 que cuenta con ocho instrucciones: Entra una instrucción en cada núcleodisponible en el procesador, donde consume lo mismo que una sola instrucción de Lidia ais-lada sobre Morante, esto es, 6 ciclos de reloj. Así, todas las instrucciones se ejecutan en para-lelo, y notar que para que esto sea posible, el programa debe estar exento de dependencias dedatos y control, tal y como hemos asumido desde el principio para Corrida-Malagueta-2006.

495. c. La instrucción más usual de nuestros programas es Lidia(Bravo). Lidia(Casta) sólo puedehaber una en un programa, ya que provoca la finalización del mismo, y Manso e Inválidorepresentan eventos improbables en el contexto de Fiesta-Nacional.ß

Opción ½ : Lo que indica la Ley de Amdahl respecto al rendimiento es que el subsistemamás utilizado debe ser el más rápido (o el que debe ser acelerado con una mayor prioridad),no el más numeroso.ß

Opción À : Dado que todas las instrucciones utilizan la unidad funcional Mulillas en elúltimo tercio del ciclo de reloj, para la resolución de las dependencias de control esto es lomismo que si la utilizaran durante todo el ciclo.ß

Opción à : La presencia de un mayor número de unidades funcionales de un tipo a me-dida que éstas se sitúan en las zonas más profundas del cauce segmentado del procesadorsólo tiene sentido si las instrucciones generan más trabajo a medida que progresan en elcauce. Esto es, por ejemplo, lo que le sucede al cauce segmentado de un procesador gráfico,donde las unidades para el procesamiento de vértices se encuentran replicadas en menormedida que las correspondientes al procesamiento de píxeles. Sin embargo, en el supuestode Fiesta-Nacional las instrucciones son muy homogéneas respecto a la carga de trabajo quegeneran en todas las etapas de segmentación.

496. d. Aunque el grado de paralelismo que pueden explotar los tres procesadores es diferen-te, cualquiera de ellos puede retrasar al menos una instrucción provocando la coincidenciatemporal de tres instrucciones en la etapa de Estoque.

497. c. Es el único de entre los que se presentan que acepta dos instrucciones por ciclo de relojgracias a su implementación del HyperThreading, lo que traslada un mayor grado de pa-ralelismo a las microinstrucciones ejecutadas en el back-end del procesador, y con ello, lasunidades funcionales registran un porcentaje ocupacional superior.

498. c. Los tres tienen idéntica capacidad para aceptar dos instrucciones por ciclo de reloj, ypuesto que la unidad funcional Subalterno se sitúa en la primera etapa de la ejecución deinstrucciones (donde aún no han entrado en juego las dependencias) y los tres procesadoresindicados cuentan con dos unidades funcionales Subalterno, el porcentaje de ocupación deesta unidad funcional es el mismo en los tres casos.Un matiz interesante a aclarar se produce por la mayor presencia de paralelismo en Canales-Rivera, lo que le llevaría a atragantarse menos durante la posterior ingestión de instruccio-nes en el back-end o estómago del procesador. Esto podría provocar que tanto Rondeño2

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q � qcomo Morante tuvieran que cesar la aceptación de instrucciones en ciertos momentos pun-tuales para no congestionar internamente la arquitectura, pero esta posibilidad sólo puedevalorarse conociendo el tamaño de las colas y cachés de instrucciones presentes en la arqui-tectura, dato al que no hace referencia alguna el enunciado del problema.

Capítulo 7 / Las principales magnitudes de la GPU

499. a. La frecuencia del procesador gráfico o GPU ha estado durante todo el lustro 2000-2005varada en torno a 400-500 MHz, mientras que el procesador central o CPU ha venido evo-lucionando al ritmo marcado por la Ley de Moore, esto es, duplicando su velocidad cadadieciocho meses. Esto ha hecho que la diferencia en velocidad sea cada vez más ostensibleen favor de la CPU.Por otra parte, el voltaje no tiene un claro ganador, pues si bien la frecuencia es muy inferioren la GPU (apuntando a un voltaje inferior), el número de transistores es muy superior yen una proporción muy parecida, lo que apunta justo en la dirección contraria. Así, tantolas necesidades de alimentación como la capacidad de generación de calor son similares enambos casos.

500. a. Una GPU tiene más del doble de patillaje y número de transistores que una CPU. To-mando como referencia modelos de 2003, el Pentium 4 (Northwood) de Intel dispone de 55millones de transistores y 478 pines en su encapsulado, mientras que el GeForce FX (NV30)de Nvidia tiene 125 millones de transistores y 1309 pines. En 2004, los modelos de CPU seacercan ya al centenar de millones de transistores, mientras que una GPU como la GeForce 6cuenta con 222 millones de transistores, manteniéndose por tanto un valor superior al dobleen esta variable.

501. b. La frecuencia es muy superior en la CPU, y la distancia de integración es mejor tambiénen la CPU, ya que la reducción de la anchura de puerta de un nuevo proceso de fabricaciónsuele repercutir en ella antes que en la GPU.

502. c. En los modelos estudiados, se duplicaba el número de transistores y pines de patillaje,mientras que la frecuencia quedaba reducida en un orden de magnitud.

503. c. El bus de datos de la GPU es de 256 líneas, mientras que el de la CPU es de sólo 64. Hayuna diferencia de casi 200 pines a favor de la GPU, mientras que en las otras tres partidas elnúmero de pines es similar:

v En alimentación, porque ambos procesadores tienen un consumo similar, que ronda en2006 los 100 Watios, y puesto que su voltaje nominal se encuentra también muy próximo,el número de pines que dedican a canalizar la intensidad de corriente debe ser tambiénparecido.

v En control, porque ambos procesadores cuentan con un grado de sofisticación similaren cuanto a su interfaz. La GPU dispone de un mayor número de transistores, pero esose debe sobre todo a su agresivo desdoble de las unidades de procesamiento de vérticesy píxeles, aspecto que no revierte sobre el interfaz del procesador.

v En direcciones, tanto CPU como GPU cuentan con necesidades muy afines. El tamaño dememoria principal está en torno a 1 Gbyte (con algunos modelos de 2 Gbytes), mientrasque el tamaño más típico para la memoria de vídeo es de 256 Mbytes (con algunos

~[�B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ömodelos de 512 Mbytes). Si tenemos en cuenta que cada duplicación del tamaño dela memoria supone incorporar un solo pin adicional a la partida de direccionamiento,tenemos que la CPU sólo aventaja en un par de líneas de dirección a la GPU.

En consecuencia, las ventajas que pudiera sacar la CPU a la GPU en las partidas referentesa alimentación, control o direcciones es exigua si la comparamos con los 196 pines en que laGPU aventaja a la CPU en la parte correspondiente a datos.

504. d. El mayor área de integración supone mejores vías de escape en la concentración de calory un mayor área de contacto con el chip para permitir su evacuación. Respecto a la opción ½ ,la temperatura es igualmente nociva para un chip al margen de la frecuencia a que trabaje; sibien a una menor frecuencia existe una menor capacidad para generar calor, esto puede sercontrarrestado con otras variables, que en el caso de la GPU son el número de transistores,cercano a los 400 millones en los modelos de 2006 y muy por encima de los valores quepresenta la CPU para esa misma época.

505. b. Concretamente, las estimaciones son que la CPU consume un 10 % del total en computary un 90 % en comunicar, mientras que la GPU consume un 30 % del total en computar y un70 % en comunicar.

506. c.ßOpción ½ : Por el cauce de la GPU fluyen vértices sólo en su tramo inicial, ya que estos

datos se convierten luego a téxeles y finalmente a píxeles.ßOpción À : Por el cauce de la CPU fluyen tanto operadores como operandos, estos últimos

en su mayoría por medio de un direccionamiento directo al banco de registros.ßOpción à : Es justamente al contrario, aunque por el cauce de la CPU podría pensarse

que fluyen tanto instrucciones como datos, y por eso se ha agregado en la respuesta correctael matiz eminentemente.

507. d. Aproximadamente, más del doble de etapas y diez veces más frecuencia en la CPU, yuna incidencia casi nula de las dependencias en la GPU.

508. d.Respecto a las dependencias de datos: Por el cauce segmentado de un procesador gráficofluyen vértices que se van transformando en téxeles, y posteriormente éstos en píxeles. To-dos estos valores son independientes y terminan representando puntos de luz en la pantallasin verse afectados por el resto de vértices que fluyen por el cauce segmentado.Respecto a las dependencias de control: Las instrucciones que puede aceptar una CPU sonbastante limitadas, siendo en su gran mayoría funciones matemáticas que transforman losatributos de los vértices de alguna manera. La evolución de las GPU hasta el año 2004 no hacontemplado la inclusión de instrucciones de salto (condicional o incondicional) que gene-ren las correspondientes dependencias de control que tienen lugar en un programa clásicode CPU. De hecho, esta es la razón por la que los sombreadores para vértices y píxeles que seprograman con el lenguaje Cg (C for graphics, de Nvidia) no admiten la inclusión de bucles(sentencias tipo DO o WHILE).

509. d. Un banco de registros en la GPU alberga, por ejemplo, los atributos de los vértices. Elcauce segmentado de la GPU existe, aunque con el matiz de que por él fluyen datos enlugar de instrucciones. La jerarquía de memoria está presente en dos niveles: El local, quecorresponde a la memoria de vídeo, y el general, mapeado sobre memoria principal, y don-de pueden guardarse texturas. La memoria de vídeo suple así el nivel de la jerarquía dememoria que en la CPU es cubierto por la caché.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q � ÞCapítulo 7 / Programación de la GPU

510. b. El proceso más general supone la conversión de vértices en píxeles (aunque los téxelestambién terminen siendo convertidos a éstos como parte del proceso global). Respecto a losatributos de los vértices, los más relacionados con las texturas son sus coordenadas, que seintroducen al comienzo del proceso de renderizado para utilizarlas durante su aplicación.

511. d. El programa OpenGL reside en memoria principal una vez compilado, mientras que Cgpermite escribir los sombreadores para vértices y píxeles. La memoria de vídeo contieneprimordialmente datos, no código. En concreto, los datos que forman parte del frame bufferdescriben la imagen que visualizamos a través de la pantalla del monitor, y los que repre-sentan texturas describen una fotografía que define su aspecto.

512. a. En cualquiera de los sombreadores (ya sea el de vértices o el de píxeles) se aloja el pro-grama escrito en lenguaje Cg, cuyo compilador delimita las instrucciones máquina con lasque describe dicho programa en función de aquellas que acepta cada versión concreta de lacircuitería de la GPU.

513. d. El API incluye un repertorio de rutinas para especificar la lista de vértices de la escena ylas operaciones a realizar sobre éstos. Aquellas transformaciones que no puedan expresarseen función de las operaciones contempladas en el repertorio del API pueden programarsede forma específica en los sombreadores, ya sea utilizando el ensamblador o a mas alto nivelmediante lenguaje Cg.

514. c. Los sombreadores no son elementos de almacenamiento, sino de procesamiento, quepueden programarse para realizar una función concreta que a su vez puede describirse me-diante un lenguaje de alto nivel como Cg.

515. b. De esta manera, la GPU que dispone de sombreadores se convierte en un procesadorprogramable. El esquema más usual contempla la presencia del sombreador para vérticesque describe las transformaciones a realizar sobre los vértices, el sombreador para píxelesque describe los cambios a realizar sobre los píxeles, y, eventualmente, el sombreador detexturas para concretar la forma en que se aplican las texturas.

Capítulo 8 / Evolución

516. d. La memoria electrónica en forma de núcleos de ferrita surge en los años 50, el micropro-cesador a principios de los 70, el PC a principios de los 80 y la memorica caché a mediadosde los 80.

517. a. Los primeros circuitos integrados de memoria aparecen en la década de los 60, mientrasque el procesador lo hace al comienzo de la década de los 70. Sin embargo, la memoriaevoluciona duplicando su velocidad cada década, mientras que el procesador lo hace cada18 meses.

518. d.

~[�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö519. d. El primer chip de memoria, una SRAM de 64 bits, fue desarrollado por Intel a finales de

la década de los sesenta, mientras que el primer microprocesador, el 4004 de Intel, data deNoviembre de 1971. Pero a pesar de nacer más tarde, el procesador ha mejorado su velocidadmucho más rápidamente que la memoria, a la que adelanta en velocidad a finales de los años70.

520. b. El número de chips no incide en la velocidad de la memoria principal, y la velocidad deltransistor lo ha hecho mucho menos que el interfaz, donde se ha ganado con la sincroniza-ción, la segmentación interna y el empleo de ráfagas de datos consecutivos.

521. b.ßOpción ½ : Es una de las operaciones más rápidas en el acceso a memoria, hecho que

le ha llevado a disponer de un margen de mejora inferior a otras. Su aportación más signi-ficativa ha sido lograr una operativa de funcionamiento en la que el tiempo dedicado a ladecodificación se solape con la latencia de los circuitos de lectura/escritura (sobre todo enla coordenada de columna de la matriz de celdas), y esta mejora corresponde al interfaz dediálogo apuntado en la opción À .ß

Opción n : La operación de acceso a memoria principal es una tarea de propósito generalque no se presta a la incorporación de coprocesamiento alguno.ß

Opción à : El principal retardo de una celda de memoria principal se debe al tiempo derespuesta de un circuito resistencia-condensador, no al de un transistor.

522. c. Las necesidades de memoria principal de un PC se duplican aproximadamente cada 18meses. La velocidad de la memoria principal y el tamaño de caché progresan a un ritmomucho más parsimonioso, y el área de integración lleva mucho tiempo en el entorno de los250 mm

î.

523. b. Las anchuras de datos correspondientes a los cuatro casos de la serie son, respectiva-mente, 32, 64, 64 y 64 bits. Sólo se duplica en la transición de SIMM a DIMM; el resto sonevoluciones del interfaz que aunque suponen un retoque en el patillaje, mantienen el mismobus de datos que la SDRAM.

524. c. El paso a DIMM supuso crecer de 32 a 64 bits de datos, y el doble canal permitió laampliación hasta 128 bits.

Capítulo 8 / Etimología

525. d.

526. d. La memoria dinámica o DRAM podemos encontrarla en diversos sitios del PC, comopor ejemplo, en la memoria de vídeo.

527. c. El signo de la carga almacenada en el microcondensador que implementa su celda básicadetermina si el valor es un 0 ó 1 lógico. Pero en ambos casos, la carga se atenúa con el tiempoy debe ser regenerada desde un circuito de refresco.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q � ?Capítulo 8 / Jerarquía

528. d. Aunque las observaciones que se dan en todas las opciones son verdaderas, la últimaes una máxima de la microelectrónica que resume muy acertadamente el hecho de que siqueremos velocidad debemos sacrificar espacio, y viceversa.

529. b. Las opciones n y à quedan enseguida descartadas porque no son entes de almacenamien-to como reza la pregunta. Respecto al directorio caché, su capacidad de almacenamiento noes para datos, sino para procurar un control de acceso ágil a los mismos. La caché es la formade memoria más rápida de la placa base, y este rol lo ocupa el banco de registros dentro delprocesador.

530. c. La velocidad de la memoria de disco en estado sólido se encuentra en un término entrela memoria principal y el disco magnético.

531. c. Es la única que preserva sus contenidos en ausencia de alimentación.532. a.

Capítulo 8 / Refresco y controlador

533. b.534. a. La temporización de refresco forma parte del controlador de memoria, y por lo tanto, se

encontrará donde éste esté. Los módulos Registered son los que más circuitería acaparan, in-sertando en su interior el controlador de memoria en su conjunto, incluyendo por supuestoa la temporización de refresco. Ahora bien, esto no impide que el juego de chips pueda in-corporar su propio controlador de memoria, lo cual introduce un gasto innecesario y obligaa una delicada configuración del sistema para evitar que ambos se interfieran.

535. c. Los módulos con pocos chips, doble cara y contactos dorados son preferibles frente asus opuestos en la mayoría de los casos, pero optar por los módulos Registered supone iren contra de dos de los requerimientos que se exigen para los PC de los colegios: Primero,se paga un sobreprecio por un controlador de memoria que ya viene de serie en el puen-te norte del juego de chips, y segundo, se hipoteca innecesariamente la interoperabilidaddel sistema, puesto que los módulos Registered no pueden combinarse con los normales nifuncionar sobre las placas base de la gama baja, que serán los que con mayor probabilidadencontraremos en la remesa de PC descrita.

536. d. El período de reloj que caracteriza a la velocidad de respuesta de un módulo de memo-ria está en unos pocos nanosegundos, mientras que el de la señal de refresco es de unospocos milisegundos. Dado que uno es un millón de veces inferior al otro, la diferencia es su-ficientemente ilustrativa como para concluir que no existe relación alguna entre uno y otro.

537. d. Desde el puente norte del juego de chips se trazan buses completamente disjuntos haciaDDR y RDRAM, ya que tanto los comandos de control como la anchura de los datos y laforma de realizar el direccionamiento son diferentes en el interfaz DDR y RDRAM.

~[��< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 8 / Tiempo de respuesta y tiempo de ciclo

538. d. El tiempo de ciclo es una optimización del tiempo de respuesta que involucra menostérminos en su duración, por lo tanto no podrá ser mayor que éste.Desde otro punto de vista, el tiempo de respuesta representa la latencia de la memoria enfrío, mientras que el tiempo de ciclo representa la latencia en caliente, esto es, después de unacceso inmediatamente anterior. La decodificación de la fila y la selección de sus contenidosen la matriz de amplificadores de señal son retardos que normalmente entran en juego sóloen el primero de los accesos, incidiendo en el tiempo de respuesta, pero no en el tiempo deciclo, que es el que transcurre entre la salida de dos datos consecutivos.

539. d. Ya que los datos no se piden aisladamente a memoria, sino por grupos que rellenen unalínea de caché. Estos grupos son direcciones consecutivas cuya latencia tiene en el tiempo deciclo su parámetro más expresivo. Con respecto al tamaño, es un parámetro más ligado a lafuncionalidad del sistema que a su rendimiento, si bien un sistema que se vea muy mermadoen tamaño puede hacer un uso extensivo del disco para completar operaciones de pagina-ción o intercambio (swapping) que arruinen el rendimiento del sistema en su conjunto.

540. d.541. d. No es tan rápida como cinco veces porque para medir el rendimiento de la memoria

EDO se usó de forma generalizada el tiempo de respuesta, mientras que para la SDRAM seutilizó el tiempo de ciclo.

542. d.

Capítulo 8 / Fiabilidad

543. d. La paridad hace a la memoria más fiable porque permite detectar errores. A su vez, re-siente su interoperabilidad porque módulos sin paridad no pueden conectarse sobre zócaloscon paridad con plenas garantías de funcionamiento. Finalmente, la memoria con paridaddispone de más celdas, al incorporar un subcampo redundante que le permite inferir la ocu-rrencia de un número impar de errores.

544. c. Sólo se podrán mezclar si la placa base admite ambos tipos de memoria, y como losmódulos de memoria con paridad funcionan sobre zócalos sin paridad reprogramándolos,la condición puede relajarse a exigir únicamente la existencia de éstos últimos.

545. b. La fiabilidad no es menor, sino mayor. Tampoco presenta mayor velocidad, y el coste seencarece en lugar de disminuir. Así que respondemos por eliminación.

546. d. Si el número de chips que tiene no es potencia de dos, los chips sobrantes desde la po-tencia de dos más cercana por defecto no llevan datos, sino que implementan los bits deparidad. En tiempos más recientes, son los propios chips los que montan la paridad en sunivel interno, con lo que un módulo puede tener un número potencia de dos de chips y sermemoria con paridad. Aunque algunos sí lo hacen, no todos los fabricantes suelen rotularesta característica en el etiquetado de los chips de memoria ni en su código interno.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q � Æ547. b. Los circuitos de generación y comprobación de paridad/ECC son muy sencillos de im-

plementar con unas pocas puertas lógicas, lo que apenas supone coste para el controladorde memoria. Este tampoco introduce restricciones sobre los módulos de memoria ni el mi-croprocesador, ya que dichas comprobaciones pueden ser desactivadas desde el firmwaredel sistema (BIOS).ß

Opción ½ : En los módulos de memoria, el coste de las celdas de datos que albergan losbits de paridad/ECC supone un 12.5 % de incremento para memorias de 64 bits, lo que en-carece el módulo en mucha mayor medida que el controlador.ß

Opción n : En el microprocesador, la existencia de líneas de paridad obliga a la genera-ción de esta información por parte del controlador, aunque sea de una forma artificial quegarantice la validación de la información. Por ello, únicamente sabemos de su presencia yutilización en el Pentium Pro, el primer procesador de Intel para sexta generación (1995).

548. c. Significa Single Error Correction / Double Data Detection, y representa el esquema másusual de construcción de códigos de Hamming bajo la propiedad de corregir un error simpley detectar un error doble en las palabras de memoria.

549. b. La temperatura es un error que clasificamos como permanente, no como transitorio. En-tre los otros dos, las radiaciones producen muchas más incidencias que la suciedad.

550. d. En entornos de tipo servidor es irrelevante el sobreprecio de los módulos de memoriaECC. Además, en la aplicación de un banco, la fiabilidad de la información es crítica, puesun error en una cifra puede acarrear elevadas pérdidas económicas.

Capítulo 8 / Conexión a la placa base

551. c. La memoria principal en formato DIP se corresponde con la utilizada en los primerosPC, mientras que ésta misma aunque se extinguiese la primera desde la perspectiva de lamemoria principal, permanece vigente como formato adoptado por la memoria de vídeo,que es otra de las formas de memoria DRAM utilizadas por el PC.

552. a.553. d.554. a.

Capítulo 8 / Formato

555. c. Los dos módulos, SIMM y DIMM, disponen de contactos en las dos caras de la aristade contacto con la placa base, sólo que en el primer caso cumplen la misma función y en elsegundo están diferenciados.

556. d. En concreto, la anchura de los contactos es de 1.02 mm. en ambos casos, y la distanciaentre contactos es de 1.27 mm. en ambos casos.

~;Á�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö557. b.

558. c. Los módulos SIMM de 72 contactos disponen sus contactos físicamente por las dos ca-ras, aunque funcionalmente ambas corresponden al mismo contacto; en los DIMM de 168contactos, en cambio, la funcionalidad es diferente por cada cara. Por eso, en los SIMM sólose cuentan una vez los de las dos caras, mientras que en los DIMM el anverso alberga loscontactos 1 a 84 y el reverso contiene los contactos 85 a 168,

559. b. Los módulos SIMM de 72 contactos disponen sus contactos físicamente por las dos caras,aunque funcionalmente ambas corresponden al mismo contacto.

560. b.ßOpción ½ : No existe memoria DIMM de 72 contactos.ßOpción n : La memoria DIP en el ámbito de la memoria de vídeo aparece mucho antes

que la DIMM en el contexto de la memoria principal.ßOpción à : La secuencia dada corresponde a SRAM, mientras que la pregunta se refiere

a DRAM.

561. c. Los módulos DIMM168 duplican la anchura de la salida de datos de 32 a 64 bits, por loque podemos duplicar el número de chips (ya que todos ellos contribuyen por igual a lasalida de datos), que es lo que se defiende en la opción ½ , o mantener el número de chipsduplicando su anchura, que es lo que se defiende en la opción À . Esto último resultaría máscomplejo, ya que los chips existentes debieran ser cambiados por otros.ß

Opción à : El interfaz no es diferente, como lo corrobora el hecho de que la memoria EDORAM se fabricase en ambos formatos.

562. b. Los módulos DDR no tienen por qué llenarse por pares. En general, la capacidad total delsistema de memoria es la suma de todos sus bancos disjuntos que contengan zócalos llenos.Por lo tanto, un número impar de Mbytes debe componerse contribuyendo con un númeroimpar de Mbytes desde un número impar de bancos. Como el módulo siempre contiene unespacio de datos que es potencia de dos, el único número impar de Mbytes es 1 Mbyte, peroal ser tan pequeño comparado con las necesidades de los módulos de memoria DDR, esetamaño no fue nunca considerado por los fabricantes de memoria DDR.

563. b. No es posible utilizar un número de módulos que no sea potencia de dos para conformarun banco de memoria. Ahora bien, aunque el zócalo sea la casa del módulo en placa base, elnúmero de módulos y el número de zócalos de un banco no tiene por qué coincidir, ya queen determinadas condiciones (como las del enunciado de esta pregunta), algunos zócalospueden quedar vacíos y por tanto, no necesariamente representar funcionalmente a un mó-dulo. De esta manera podemos explicar que pueda haber tres zócalos en un mismo banco ysin embargo éste pueda estar constituido únicamente por uno o dos módulos de memoria.Esta observación final ya nos descarta la respuesta ½ .ß

Opción n : Si el espacio de direcciones es disjunto, los dos zócalos SIMM72 conforman unbanco y el zócalo DIMM168 representa otro banco diferente. Tenemos así el doble de bancosy mayor capacidad para crear un sistema de mucha memoria, pero menos libertad a la horade elegir el tipo de memoria que lo conforma.ß

Opción à : De la opción anterior se desprende que disponemos de dos zócalos en rea-lidad, con lo cual, podemos llenar cualquiera de ellos sin obligar a que el otro tenga queestarlo.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�?BKCapítulo 8 / Voltaje y autoconfiguración

564. c.565. b. El hecho de que su área de integración sea tan diminuta responde al hecho de que sólo

almacena en torno a 512 bytes, mientras que los chips de datos almacenan cada uno can-tidades superiores al Mbyte. El hecho de que su patillaje sea tan poco numeroso se debe aque los diálogos que tienen lugar con ese chip utilizan un protocolo serie, que es lo que enúltima instancia pone nombre al referido chip: SPD (Serial Presence Detect).ß

Opción ½ : Los chips de paridad que vienen incluidos en algunos módulos de memoriapresentan un área de integración y patillaje muy similares a los chips de datos.ß

Opción n : El controlador de memoria principal sólo viene integrado en un chip del mó-dulo cuando éste representa la modalidad Registered, y eso ocurre en los equipos de gamaservidora, mientras que el enunciado de la pregunta hace referencia a un PC de gama baja.Además, en caso de ser el chip del controlador, su área de integración y patillaje no puedenser tan reducidos como para aspirar a disponer sólo de la décima parte que los chips dedatos.

566. b. La duda podría estar con respecto a las opciones n y à .ßNo es n porque el controlador de memoria es parte de la placa base, no del módulo de

memoria como reza el enunciado de la pregunta.ßTampoco es à porque aunque la placa base interviene en el diálogo con el chip SPD, la

configuración del módulo debe estar escrita en él para que puede ser leída desde la placabase.

567. a. En la placa de circuito impreso del módulo, estos contactos se conectan a niveles lógicosde 0 ó 1 mediante resistencias de pull-down o pull-up, respectivamente, construyéndoseasí su mencionado código de configuración. Por lo tanto, estos cinco contactos no puedennunca estar conectados a los chips de datos. Respecto al chip SPD, es el que sustituye alcódigo anterior de 5 pines ampliando los parámetros de configuración de la memoria desdela sexta generación en adelante.

Capítulo 8 / Descomposición

568. d.569. c. Hay que direccionar 16 Mpalabras de 4 bits. 16M = 4K x 4K, y como los chips organizan

las palabras en una matriz cuadrada bidimensional en la que se multiplexa fila y columna,cada coordenada es de 4K y el número de patillas es el logaritmo binario de este últimonúmero, o sea, 12.

570. d. Cuando los módulos de memoria de 1 Mbyte eran comunes, los de 256 Mbytes aún noexistían, y cuando estos últimos se instauraron, los de 1 Mbyte habían dejado ya de fabricar-se.

~;Á�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö571. d. En efecto, para que suceda lo descrito por la opción n , debemos tener memoria del mis-

mo tipo (interfaz) implementada con diferentes formatos que proporcionen una anchuradiferente a sus respectivos módulos comerciales, ya que si todos los formatos del módulotienen la misma anchura, el número total de zócalos de un banco será siempre un númeropar, al tener que suscribir los módulos de un mismo formato íntegramente la anchura delbanco, y ser ambas anchuras un número potencia de dos.

572. d.573. a.ß

Opciones À y n : Lo que describen corresponde al comportamiento de los chips DDR, queson contemporáneos al formato SIMM72 de los módulos de memoria principal.ß

Opción à : El rasgo single-double sided corresponde a una propiedad muy diferente ala que aquí se expresa, en concreto, al desdoble en dos de las señales de reloj de entrada almódulo por un subgrupo del conjunto de 72 pines.

574. d. Es el único parámetro que no elige el comprador de memoria, sino que lo decide el fa-bricante del módulo comercial. De esta manera, aunque podamos elegir como usuarios laadquisición de un módulo de 4 u 8 chips, ese número no es relevante de cara a la interope-rabilidad del módulo con el resto de la memoria existente en nuestro PC.ß

Opción ½ : El número de pines del módulo entra en juego porque a la hora de ampliarmemoria debemos vigilar los zócalos libres de que dispone nuestra placa base y comprar losmódulos que se ajusten a su formato y número de pines.ß

Opción À : La paridad entra en juego porque determinadas placas base sólo aceptan mó-dulos con paridad, y si se montan sin paridad, no funcionarán.ß

Opción n : La velocidad entra en juego porque numerosos juegos de chips no sincroni-zan los módulos de memoria de diferente velocidad cuando éstos forman parte de un mismobanco.

575. d. Las tres opciones representan ventajas que se aprovechan de la disposición de celdasen filas y columnas, si bien se encuentran listadas de más a menos reciente según han idoapareciendo en el contexto de la memoria principal para PC. La opción ½ se aprovecha enlos diseños síncronos y segmentados con la llegada de la SDRAM, la opción À con la salidaen ráfaga característica de las memorias EDO y BEDO (Burst EDO o EDO en ráfaga), y laopción n ya desde sus orígenes con la memoria FPM (Fast Page Mode).

576. d. Resulta más fácil sincronizar a altas velocidades las celdas de un chip que los chips deun módulo, y éstos que los módulos del banco. Esto explica que los diseños más recientes deelevada frecuencia suelan optar por un menor número de chips, lo que hace que la opción àsea menos falsa que la n , y ésta a su vez que la À . La duda podría producirse si en alguna delas respuestas hubiésemos colocado la palabra “menos”en lugar de “más”.

577. a.578. a. Los bancos suponen una descomposición disjunta del mapa de memoria del PC.579. a. El Mbyte mide la capacidad de la memoria, pero no informa acerca de su descomposición

en palabras, donde más bien confunde. Entre los años 1993 y 1997 aproximadamente, fechade vigencia de los módulos SIMM, 128 Mbytes eran 32 Mega-palabras de 32 bits, y desdeahí en adelante, los módulos DIMM contienen 16 Mega-palabras de 64 bits (8 bytes).

580. b. PC-133 es una forma fácil de reseñar una memoria que funciona de forma óptima sobreun bus de 133 MHz de frecuencia, pero no informa del voltaje ni de su organización. Lasinferencias sobre el formato y el interfaz pueden hacerse apoyándose en el marco temporalen el que coexisten con esa velocidad.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�?rq581. c.582. a. Si duplicamos el número de chips del módulo sin alterar su formato, cada chip contribui-

rá con la mitad de bits para la formación de la palabra de memoria proveniente del módulo,pero no se llenará un bus de memoria el doble de ancho. Las otras dos opciones (multipli-cador y frecuencia) sí pueden llenar un bus el doble de ancho, pero se requieren profundoscambios en la temporización y sincronización de los diálogos.

583. a. Es el único sistema en el que los zócalos de uno y otro tipo pueden sumar sus canti-dades para componer una memoria principal de mayor capacidad. Para descartar los otroscasos, hay que tener presente que siempre funciona un único controlador, con lo cual, debeseleccionarse a priori el que queremos descartar, y la memoria de ese tipo no contribuiráa aumentar el espacio disponible. Por ejemplo, en la opcion n , si tenemos memoria DDRy decidimos llenar los módulos RIMM y ponerlos a trabajar con la intención de ampliar elsistema, los módulos DIMM quedarán anulados. Igual suerte correrán los módulos de DDRen la opción À si activamos el controlador SDRAM o viceversa.

584. c. El chip SDRAM no entenderá los diálogos EDO, y por lo tanto, no podrá contribuir conlos bits de datos que se esperan de él. Puesto que todos los chips de un mismo módulo ytodos los módulos de un mismo banco deben responder simultáneamente ante cualquierpetición de memoria para componer la palabra completa, todos los accesos a memoria co-rrespondientes a ese banco se ven afectados por el error. El resto de bancos, en cambio, noinvolucran de ninguna forma en su acceso al chip SDRAM defectuoso, y podrán trabajar conabsoluta normalidad.

585. d. En concreto, descomponiendo el acceso al chip en dos coordenadas, fila y columna, queactúan sobre una matriz bidimensional de palabras al nivel interno de cada chip.

586. a. La alimentación dispone de pares Vcc-Gnd (voltaje y tierra) y los datos dentro del chipsiempre saldrán en un número par. Las direcciones, en cambio, se proporcionan medianteuna pareja de coordenadas fila y columna para seleccionar en una matriz bidimensional.Aún siendo el número total de pines de dirección un número par (por ejemplo, para direc-cionar + î ê palabras, esto es, 64 Mpalabras en el chip), el número de pines de dirección seríade 13 para la fila, y 13 para la columna, que van multiplexados en el patillaje.

587. c. Una de las razones de ser de los bancos de memoria principal es precisamente hacer decortafuegos frente a las averías que pudieran producirse en alguno de sus módulos (y que asu vez se origina en alguno de sus chips).

588. d. Descartamos las demás por los siguientes motivos:ßOpción À : Si la memoria es RDRAM, un solo chip se encarga de completar toda la peti-

ción de memoria sin intervención de los demás, por lo que podría haber algún chip frío enun módulo: Todo aquel al que aún no le haya llegado una petición (aunque probabilística-mente, la ley de los grandes números nos dice que esto es improbable si el entrelazado enlongitud de la memoria RDRAM al nivel de chip - que tiene un factor de hasta 16 - fuese deorden inferior).ß

Opción n : Dos módulos de un mismo banco reciben siempre las mismas peticiones dememoria, pero uno puede calentarse más que otro si es un modelo de calidad inferior (re-cordemos que el módulo es la unidad comercial de adquisición de memoria por parte delusuario, y por lo tanto, ambos pueden adquirirse de marcas diferentes).ß

Opción à : Engloba a las dos anteriores, pero particulariza para memoria no RDRAM eidéntico fabricante con objeto de esquivar las dos afirmaciones que las hacen falsas.

~;ÁB� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 8 / Entrelazado, concurrencia y subsistemas

589. c.590. c. La mejora que se consigue es muy similar actuando a nivel de módulo o de chip, pero

resulta más adecuado implementarlo en este último nivel.ßOpción ½ : El controlador de una memoria entrelazada es algo complejo, pero los módu-

los de memoria se entrelazan con coste muy bajo, por lo que no es la principal razón para sudescarte.ß

Opción À : Su afirmación es válida si nos referimos al nivel de banco, pero no al nivel demódulo.ß

Opción à : Se descarta porque al nivel de módulo lo usual era entrelazar en anchura (yen la época de los módulos SIMM), nunca en longitud.

591. d. Todas las combinaciones contempladas son compatibles en un esquema general de me-moria principal para nuestro PC.

592. c. Con un entrelazado de factor dos en anchura y duplicando la frecuencia conseguimosel factor cuatro que compense el divisor de cuatro en el número de líneas de transmisión,equilibrando el ancho de banda entre el bus de memoria y el bus local del procesador, quedebe ser siempre nuestro objetivo último de rendimiento. El caso aquí contemplado tienesu reflejo en una arquitectura real: El Pentium 4 Willamette dispone de 64 líneas de datos y400 MHz y se monta sobre RDRAM de 16 bits utilizando un doble puerto para entrelazar enanchura con factor dos los módulos dotados de chips de 800 MHz.

593. b. Las demás opciones se descartan porque su veracidad no se ve afectada por la presenciao ausencia de entrelazado:ß

La opción ½ es siempre cierta.ßLa opción n es cierta en SDRAM y DDR, pero falsa en RDRAM.ßLa opción à es falsa casi siempre, ya que, aunque sea algo conceptualmente factible, no

conocemos módulos fabricados con un único chip.

594. d. Una de las claves para el funcionamiento de la memoria RDRAM a elevadas frecuen-cias es que cada petición de memoria dialoga con un único chip. La palabra de 64 bits saleíntegramente de ese chip a razón de cuatro accesos, y la línea de caché también, comple-tando cuatro veces el proceso anterior para un total de 16 salidas de datos de 16 bits hastacompletar los 256 que componen una línea de caché de 32 bytes.

595. b. El entrelazado en longitud en DDR-SDRAM no se aplica al nivel de módulo, sino inter-namente al nivel de cada uno de sus chips, por lo que no condiciona para nada el númeromínimo de chips que éste puede contener. El entrelazado en anchura se aplica sobre todoslos chips del módulo, y no sólo en DDR-SDRAM, sino también en los modelos predecesores,lo que supone un máximo de 64 chips para que todos ellos puedan participar en cada sali-da de datos contribuyendo con al menos un bit. Además, el número de chips por módulodebe ser un valor potencia de dos (exceptuando los chips adicionales que pudieran incluirinformación redundante de paridad/ECC).

596. d. A todos los efectos, cada sistema de memoria que funciona de forma concurrente conotros acepta las mismas formas de entrelazado que un sistema de memoria único de un PC.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�?rÞ597. d. Debido a la complejidad de un controlador de memoria que sea capaz de dar servicio

a múltiples peticiones simultáneas, su coste es muy elevado y sólo está justificado en losmultiprocesadores del ámbito de la supercomputación.

Capítulo 8 / Arquitectura e interfaz

598. d.599. c.ß

Opciones ½ y À : SIMM y DIMM no hacen referencia al interfaz de diálogo, sino al formatode conexión a la placa base.ß

Opción à : La memoria VDRAM no existe.600. c. Sobre el diseño SDRAM original, incorpora el desdoble en la salida de la ráfaga de datos,

de forma que la mitad del chip responde en flanco de subida y la otra mitad en flanco debajada.ß

Opción ½ : SDRAM es una memoria síncrona, mientras que EDO es asíncrona. Esto haceque los diálogos y prestaciones de ambas sean muy diferentes.ß

Opción À : Es justo al contrario de como debería ser, ya que SDRAM es precursora deDDR.ß

Opción à : RDRAM y DDR son memorias radicalmente diferentes ya desde su concep-ción. La primera responde con más velocidad pero llenando un bus más estrecho que lasegunda.

601. c. Las memorias FPM, EDO y BEDO evolucionan respecto a los modelos asíncronos, mien-tras que SDRAM y DDR pertenecen ya a la familia de memorias síncronas.

602. d. La opción ½ se adopta en todas las DRAM a partir de la memoria FPM, la opción À apartir de la memoria BEDO y la opción n a partir de la memoria SDRAM.

603. a. La opción À hace referencia al caso particular de la memoria SDRAM, que es la queacepta comandos. La opción n es demasiado general, pues todas las señales son enviadaspor el controlador, tanto las de temporización como las de control y dirección.

604. c. Descartamos el resto por los siguientes motivos:ßOpción ½ : RAS y CAS no son líneas del bus de control en SDRAM, sino que se decodifi-

can a partir de los comandos emitidos por dicho bus.ßOpción À : La ráfaga se programa, y queda implícita a partir de ese momento, sin necesi-

dad de habilitar señales propias para decodificarla.ßOpción à : Es demasiado general, pues todas las señales son enviadas por el controlador

de memoria, tanto las de temporización como las de control y dirección.

605. d. En realidad, aunque las tres consideraciones pueden eventualmente impedir la sustitu-ción del módulo, han sido listadas por orden de importancia.ß

La primera podría dañar el módulo (opción ½ ).ßLa segunda influye sólo para evitar que podamos colocar un módulo sin paridad en un

zócalo con paridad (opción À ).ßLa tercera viene forzada por el hecho de ser memoria SIMM donde el módulo a reem-

plazar debe coincidir en tamaño con su correspondiente pareja (opción n ).

~;Á�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö606. d.607. c.ß

Opción ½ : Corresponde a la memoria EDO.ßOpción À : Hace referencia a la memoria BEDO.ßOpción à : Ni es una mejora ni corresponde a la memoria SDRAM.

608. b.ßOpción ½ : El tamaño es un parámetro más asociado a su funcionalidad que a su rendi-

miento.ßOpción à : El tiempo de servicio no se emplea como métrica en chips de memoria.ßOpción n : El tiempo de respuesta, aunque sí se utiliza, sólo considera la salida del pri-

mer dato, mientras que el tiempo de ciclo describe la salida de todos los demás datos queconforman una línea de caché, y como éstos son al menos cuatro, resulta más descriptivo.

609. a. En concreto, significa que su velocidad se aprovecha de forma óptima bajo un bus de 100MHz.

610. d. En alimentación, DIMM dispone de 35 líneas entre Gnd, Vcc y Vss (tierra, tensión dealimentación y tensión de referencia, respectivamente), mientras que SIMM sólo dispone de6 líneas, tres Gnd y otras tres Vcc.En control, DIMM incorpora toda la sincronización y el reloj, lo que también le lleva a nece-sitar más líneas, aunque son menos del doble (se pasa de 24 a 35).En datos, DIMM duplica a SIMM (64 líneas frente a 32).Finalmente, DIMM incorpora toda la sincronización y el reloj, lo que también le lleva a ne-cesitar más líneas, aunque son menos del doble (pasa de 24 a 35 líneas).

611. c.ßOpción ½ : Se asemeja a la definición de tiempo de respuesta de la memoria SDRAM (no

de un chip SDRAM), y además comete el error de asociar el valor almacenado en una direc-ción de memoria con su bus de control.ß

Opción À : Se asemeja a la definición de tiempo de respuesta de la memoria SDRAM (node un módulo SDRAM), y además, persiste el error de asociar el valor almacenado en unadirección de memoria con su bus de control.ß

Opción à : Un módulo SDRAM entrelaza en anchura las salidas de datos de todos suschips y les introduce simultáneamente todas las líneas de dirección, por lo que las tres par-tidas mencionadas en la opción n son igualmente válidas tanto para un chip SDRAM comopara un módulo SDRAM. En consecuencia, la rectificación de la presente opción no ha lugar.

612. a. Todos los chips del módulo trabajan a la misma velocidad y responden de forma simultá-nea. Por lo tanto, la mitad de chips más lentos debe esperar a la mitad de chips más rápidos,que se ralentizan 3 ns. para dar una velocidad unificada para el conjunto en 6 ns.

613. c. Cada bloque entrelazado en longitud tiene su fila de amplificadores de señal indepen-diente del resto de bloques, lo que le obliga a disponer de sus propias señales RAS y CAS.

614. d. Es el tipo de chips que se utiliza para los módulos de memoria double-sided. Los que seemplean en los módulos single-sided son chips con dos líneas RAS y otras dos CAS.

615. d. Es el tipo de chips que se utiliza para los módulos de memoria double-sided. Los quese emplean en los módulos single-sided son chips con dos líneas RAS y otras dos CAS (eldiscurso no cambia porque se trate de memoria SDRAM o DDR, en relación a la cuestiónanterior).

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�?@?616. a. El número de líneas RAS y CAS ha de ser siempre el mismo, ya que ambas se encargan

de señalizar un mismo acceso a memoria al nivel de fila y columna, y por lo tanto, actúansiempre de forma cooperativa. Por su parte, el chip DDR no duplica el número de estaslíneas respecto a las presentes en SDRAM (opción à ), sino que se limita a retardarlas unsemiciclo en el hemisferio del chip que responde en el flanco de bajada de la señal de relojCLK.

617. d.618. d. Las opciones se encuentran listadas de mayor a menor presteza en su realización. El

tiempo de respuesta en memoria DDR se desglosa en tres partidas: el tiempo de acceso afila o RCD (RAS to CAS Delay), el tiempo de acceso a columna o CL (CAS Latency), y eltiempo de salida de datos por el bus. Este último suele ser de 4 u 8 ciclos según la longitudde la ráfaga de acceso a memoria (burst), y coincide con el tiempo de transporte de los datospor el bus, puesto que el tiempo de ciclo de la memoria y el bus deben estar consensuadospara lograr su sincronización. Dado que el tiempo de transporte por el bus es una parte deltiempo de respuesta de la memoria, la opción n siempre representará un subconjunto deltiempo consumido por la opción à .

619. d. Si reducimos el tiempo de ciclo o aumentamos la frecuencia del chip de memoria sintocar la frecuencia del bus, al final el controlador de memoria esperará los datos siguiendoesta última cadencia, y los chips de memoria adelantarán la salida de unos valores que luegodeberán esperar al flanco de la señal de reloj del bus de memoria, haciendo estéril el funcio-namiento más rápido de los chips respecto a su tiempo de ciclo o frecuencia intrínsecos. Almargen de esta discusión, las opciones ½ y À quedan descartadas porque premeditadamentese ha escrito “aumentando el tiempo de ciclo”y “reduciendo la frecuencia”, cuando se debedecir justo lo contrario, “reducir el tiempo de ciclo”y “aumentar la frecuencia”.Respecto a la opción n , es cierto que la latencia de la memoria se mide en función de su tiem-po de ciclo, pero no que éste sea siempre la inversa de la frecuencia del bus de memoria. Estoúltimo expresa un deseo de lo que debiera siempre ser un sistema optimizado, pero que notenemos garantizado que se cumpla si no conjugamos bien todos sus elementos.

620. c. Unicamente la partida correspondiente a la salida de la ráfaga de datos duplica su velo-cidad, que es lo que denotan las iniciales DDR que se anteponen como prefijo al nombre deldiseño original, SDRAM.

621. c. Con un tiempo de ciclo de la mitad para los chips conseguimos duplicar el ancho debanda de salida de datos desde éstos, y con el diseño DDR logramos duplicar el ancho debanda de salida de datos del chip para una misma tecnología. En consecuencia, el módulode memoria DDR proporciona un ancho de banda cuatro veces superior.

622. b. Tan sólo es necesario atender a la variable tamaño para despejar la incógnita: Si el módu-lo B tiene el doble de capacidad, debe tener el doble de chips (si éstos no son más grandes,claro está).

623. b. Para un tiempo de ciclo de 6 ns. tenemos una frecuencia de salida de datos en el chip de166 MHz para SDRAM y de 333 MHz para DDR-SDRAM. El producto de la frecuencia porla anchura proporciona el ancho de banda, y como nos lo piden en Mbytes/sg. la anchuraa utilizar debe expresarse como 8 bytes, no como 64 bits. El ancho de banda es aproximadoporque se está utilizando el Mbyte como si fuera un millón de bytes, cuando en realidadrepresenta 1024x1024 bytes.

624. d. La pregunta solicita el parámetro RCD o RAS to CAS Delay, que aunque guarda cierta

~;Á�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öcorrelación con CL no puede determinarse de forma exacta conociendo únicamente estevalor y la frecuencia.

625. b. CL es sinónimo de CAS Latency (latencia CAS), justo el parámetro que nos proporcionanen el enunciado de la cuestión.

626. c. Los parámetros relativos a la frecuencia y la latencia CAS guardan cierta correlación parauna misma partida de chips, es decir, a medida que aumenta la frecuencia también lo hacela latencia CAS, y viceversa.

627. a. Si mantenemos el reloj a la misma frecuencia pero reducimos el número de ciclos queotorgamos a la latencia, existe un claro riesgo de que la señal de salida para los datos no seencuentre estable cuando se vuelquen al bus de memoria.ß

Opción À : A menor frecuencia con idéntico CL, el módulo funciona perfectamente, aun-que con un rendimiento algo inferior.ß

Opción n : A menor frecuencia con CL-1 (opción n ), el módulo tiene una gran probabi-lidad de trabajar correctamente, puesto que ambas son medidas compensatorias: El retardoinherente al chip se distribuye en menos ciclos de mayor duración, y dado que 5 ciclos de333 MHz son 15 ns. y 4 ciclos de 266 MHz son también 15 ns., resulta muy improbable queesta configuración no funcione.

628. b. La mayor frecuencia y menor latencia es la configuración que maximiza el rendimientosi todas ellas hacen funcionar al sistema correctamente.

629. d. Son 5 ciclos de una señal de reloj con período de 3 ns. (inversa de 333 MHz), con lo que'*) í ã �p' ns.

630. d. El retardo para la selección de columna o latencia CAS es de 15 ns. en los tres casos (5ciclos de 3 ns. en la opción ½ , 4 ciclos de 3.75 ns. en la opción À y 3 ciclos de 5 ns. en laopción n ). Puesto que el bus de memoria se exige que cumpla sólo PC-200, significa que lafrecuencia de bus a que trabajará el módulo será de un máximo de 200 MHz, con lo que lastres configuraciones se encuentran a la altura de las especificaciones.

631. c. El retardo para la selección de columna o latencia CAS es de 15 ns. en los tres casos (5ciclos de 3 ns. en la opción ½ , 4 ciclos de 3.75 ns. en la opción À y 3 ciclos de 5 ns. en la opciónn ). Puesto que el bus de memoria se exige que cumpla PC-333, significa que la frecuencia debus que debe satisfacer el módulo es de 333 MHz, con lo que el mayor riesgo lo tenemos enel módulo que tiene una frecuencia más baja.

632. c. El retardo para la selección de columna o latencia CAS es de 15 ns. en los tres casos (5ciclos de 3 ns. en la opción ½ , 4 ciclos de 3.75 ns. en la opción À y 3 ciclos de 5 ns. en la opciónn ). Sin embargo, el tiempo que cada configuración invierte en la salida de la ráfaga de datoses diferente, y siempre será mayor en el módulo que trabaja a menor frecuencia, donde elancho de banda es inferior.

633. b.634. a. Las opciones À y n coinciden con la memoria SDRAM y por tanto no son exclusivas de la

RDRAM, mientras que la opción à es una invención de relleno.

635. a. En efecto, se prima una frecuencia de funcionamiento elevada reduciendo para ello elnúmero de líneas eléctricas a sincronizar.

636. b.637. b.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q�?rÆ638. a. El mayor recorte se produce en la parte correspondiente a datos, ya que el bus se estrecha

desde los 64 hasta los 16 bits.

639. c.640. b. En efecto, la frecuencia no es tan elevada en DDR, pero la anchura del bus es de 64 bits,

mientras que en los primeros modelos de RDRAM esta anchura era de tan sólo 16 bits.

641. c.642. b.ß

Opción ½ : Aunque las versiones de 184 contactos coinciden en sus dimensiones, la posi-ción de la muesca central y lateral es diferente en cada caso.ß

Opción n : No necesariamente tienen por qué tener un voltaje diferente, aunque la RDRAMha migrado antes a 1.8 voltios debido a su mayor calentamiento.ß

Opción à : Las consideraciones de entrelazado son incluso más probables de implemen-tar en una RDRAM.

643. b. El multiplicador de 2x se implementa en ambos diseños al nivel interno del chip de me-moria, donde el reloj CLK se desdobla en dos señales inversas que actúan sobre salidas dis-juntas del chip, diferenciando las celdas de éste en dos submitades que responden de formaalterna en semiciclos de la señal de reloj original. De ahí que coloquemos un multiplicador2x sobre dicha señal de reloj, por ejemplo, 2x333MHz.

644. b.645. b. Los chips de memoria RDRAM sobre zócalos RIMM de 184 contactos tienen una anchura

de 16 bits, por lo que si el módulo sólo puede contener un chip, deberá mantener esta mismaanchura. Para el módulo SIMM30, el chip debería tener 8 bits, para el módulo SIMM72, 32bits, y para el DIMM, 64 bits. La anchura para los cuatro módulos que se presentan en laopción À es por lo tanto, 8, 16, 32 y 64, respectivamente.

646. c. Mantuvo hasta esa fecha (2002) el liderazgo en la frecuencia de funcionamiento, y ade-más recoge en su especificación toda una lista de recomendaciones para acompañarla dedisipadores de calor.

647. a. Es la configuración en la que los chips responden a mayor velocidad. Con el doble puertono se calienta tanto porque los módulos ubicados en cada puerto responden de forma alter-na, esto es, reduciendo en la práctica su actividad a un sistema de un solo puerto, y como lafrecuencia es inferior que en el caso contemplado por la opción ½ , su calentamiento tambiénes menor. Por último, un programa no puede calentar más una memoria 2x133 MHz queotra de 2x166 MHz por muy enrevesado que sea o un uso anómalo que haga de la caché.

648. d. A efectos de ancho de banda por el bus de memoria, tanto el doble puerto como el nuevodesdoble del multiplicador interno (con la respuesta en flanco de subida y bajada de la señalde reloj) consiguen duplicar el ancho de banda efectivo del bus de memoria.

649. b. La memoria RDRAM posee el único interfaz en el que cada petición a memoria es servidadesde un único chip en cada caso, permaneciendo los demás chips ociosos durante todo eltiempo que dura la ráfaga de acceso. Bajo este esquema, el chip problemático puede aislarsecon suma facilidad, dado que los demás no dependen de él para trabajar correctamente. Dehecho, la reparación necesaria para que la terna de chips válidos pueda suministrar el espa-cio de memoria que albergan, no requiere actuación alguna al nivel de los chips, sino quepasa únicamente por modificar el controlador de memoria para que desestime las direccio-nes que van dirigidas al chip dañado, mapeándolas en este caso sobre páginas de memoriavirtual a través de la MMU (Memory Management Unit). En los demás casos (EDO, BEDO,

~[<�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖSDRAM y DDR), un acceso a memoria requiere del concurso de todos los chips simultánea-mente para completar correctamente la anchura de palabra, y de fallar alguno, la salida deésta será inconsistente y dejará bloqueado el PC.

Capítulo 8 / Parámetros de funcionalidad y rendimiento

650. c. Tanto el tamaño de memoria principal de un PC como la frecuencia de reloj de su micro-procesador han venido duplicando su valor cada año y medio aproximadamente, si bien elprocesador está sufriendo en tiempos recientes una cierta ralentización a este respecto queprovocará que en breve esta proporción ya no se cumpla.

651. d. En efecto, tanto el tiempo de respuesta como el tiempo de ciclo siguen siendo los mismosen los tres casos indicados, por lo que la velocidad del equipo no se ve alterada. Respecto alresto de opciones listadas, explicamos su descarte de forma individual:ß

Opción ½ : El sistema mejora en el aspecto térmico, al distribuirse más la potencia disipa-da por el conjunto. También en su modularidad, ya que si se quema un chip de un módulo,podremos aprovechar el otro módulo.ß

Opción À : El sistema mejora en sus posibilidades de expansión futura, ya que se ocupaun zócalo menos, que queda disponible para ampliar la capacidad en un futuro.ß

Opción n : Un módulo con menos chips canjea sincronización externa por interna, convir-tiéndose en más adecuado para un fabricante que esté interesado en orientar sus productoshacia frecuencias más elevadas; no obstante, dentro de una misma gama, los módulos espe-cificados bajo una misma velocidad son igual de rápidos con independencia del número dechips que posean.

652. d.

653. d.

654. d. El número que acompaña a PC normalmente indica frecuencia cuando es de tres dígitosy ancho de banda cuando es de cuatro. No obstante lo anterior, el ancho de banda podríaaquí ser incluso superior a 1600 Mbytes/sg, ya que la cuestión no indica la anchura de lamemoria, y aunque la respuesta asume una anchura de 16 bits (el producto comercial mspopular para la RDRAM), existen también versiones de 32 y 64 bits.ß

Opción ½ : La memoria es de 800 MHz, pero no es la frecuencia lo que se pregunta, porlo que esta opción no responde a la cuestión planteada.ß

Opción À : El ancho de banda en Mbits/sg. sólo se utiliza en buses serie, y el de laRDRAM no lo es (su anchura comienza en los 16 bits).ß

Opción n : Para que fueran 800 Mbytes/sg, la memoria RDRAM tendría que tener unaanchura de ocho bits (un byte), y no existe tal anchura en los módulos comerciales para estamemoria.

655. b. La frecuencia de reloj CLK de 166 MHz produce en DDR un desdoble a la salida respon-diendo en flanco de subida y bajada de dicha señal, por lo que salen dos datos (de ocho bytescada uno) cada 166 MHz. Multiplicando, tenemos: � �� æ/.10 )g+_) �6é32 ç54 � ã + �� æ é32 ç54 � ì �768�

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9pBK

Capítulo 8 / Etiquetado y especificaciones

656. b. Al margen del número de campos de la etiqueta, la latencia suele ser el único campo queviene precedido por un guión (-), a veces en forma de tiempo de respuesta y otras en formade tiempo de ciclo.

657. d. X, Y y Z representan las latencias para columna, fila y precarga de otro bloque entrelaza-do, respectivamente, mientras que la variante DDR aumenta la velocidad de salida de datospara la ráfaga, esto es, una vez todas las latencias de la memoria han sido resueltas.

658. a. El primer valor (X) indica la latencia CAS, que es la que más entra en juego en un accesoa memoria principal (su coste sólo se amortiza dentro de la ráfaga). El segundo valor (Y)indica la latencia RAS, que se amortiza para todos los accesos que pertenezcan a la mismafila, y como ésta es del orden de varios Kbytes, la probabilidad de que esta latencia no entreen juego es elevada. Por último, el valor Z representa el coste temporal de realizar una pre-carga a otro bloque entrelazado del chip, que suele ser una operación realizada con menorasiduidad que la localidad sobre una misma fila en RAS o las palabras que componen unamisma ráfaga en CAS. Por lo tanto, los tres valores X, Y y Z guardan una importancia demayor a menor en el orden en el que se listan, siendo mejores cuanto menor es su valor. Deahí que la opción ½ sea la correcta por tener un valor de 1 en su primer dígito.

Capítulo 8 / Tecnologías emergentes

659. d.660. d. Es la única que utiliza escala nanométrica al nivel atómico. Las estimaciones apuntan a

que PRAM superará el Terabyte de capacidad.

661. a. Aparte de mostrar formas muy portables, como su conocido aspecto de bolígrafo, SSD esla única que ya se ha comercializado y dispone de una amplia gama de productos en 2003.

662. a.663. c. SSD es la única que se encuentra ya comercializada, y las previsiones apuntan a que

FMD y MRAM verán la luz en este mismo lustro 2000-2005, mientras que la PRM no seespera hasta la próxima década.

Capítulo 8 / Relación entre la memoria y el procesador

664. b. El Klamath no llega a la frecuencia de bus local (66 MHz), mientras que el Copperminey el K7 se pasan (133 MHz y 2x100 MHz, respectivamente).

~[<�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö665. c. En este caso, el Klamath (66 MHz de bus) y el Katmai (100 MHz) no llegan a la frecuencia

de bus, mientras que el K7 Athlon se pasa (2x100 MHz).

666. a. El K7 Thunderbird dispone de un bus local de 266 MHz, a razón de una frecuencia basede 133 MHz y un multiplicador de dos. Ambos elementos coinciden con los de la memoriaDDR 2x133 MHz.

667. d. El Pentium 4 Northwood dispone de una frecuencia base de 133 MHz y un multiplica-dor de 4, un factor dos lo sincroniza el multiplicador de la DDR y el factor dos restante losincroniza el doble puerto.

668. b. El K7 Barton dispone de un bus local de 333 MHz, a razón de una frecuencia base de 166MHz y un multiplicador de dos. Ambos elementos coinciden con los de la memoria DDR2x166 MHz.

669. d. El Pentium 4 Northwood dispone de una frecuencia base de 133 MHz y un multiplicadorde 4, lo que coincide fielmente con la especificación de memoria dada.

Capítulo 8 / Problema sobre bancos y entrelazado

670. b. Los módulos entrelazados en anchura dependen de los que contribuyen con él a com-pletar el ancho de palabra del banco ya que por el bus no pueden viajar fracciones de unapalabra de memoria. Prescindir del entrelazado en longitud, en cambio, sacrificaría rendi-miento pero dejaría dos módulos operativos en el sistema conformando un único banco.

671. d. El entrelazado en anchura obliga a tener igual capacidad entre A y B por un lado, y Cy D por el otro. Sólo si el entrelazado en longitud fuese de orden superior los módulos Ay B podrían tener distinta capacidad que C y D, pero entonces no explotamos la localidadde referencia, tan necesaria para la capa software del PC y para optimizar los aciertos amemoria caché. Con el entrelazado en longitud de orden inferior, sí explotamos la localidadde referencia, pero a costa de sacrificar el papel que cumple el banco de memoria comodiversificador de los tamaños permitidos para confeccionar el mapa de memoria principal.

672. d. Se trata de un valor dependiente del fabricante, pues ésa es precisamente la justificaciónque tiene la descomposición de los módulos en chips desde el punto de vista organizativo:Permitir que cada fabricante se acomode a los chips que mejor le vengan según sus propie-dades eléctricas o atendiendo a la demanda del mercado.

673. a. Todos los módulos entrelazados en anchura componen un mismo banco, lo que colocaríaa A y B en un banco y a C y D en otro. Esto descarta las opciones n y à . Decantarse ahoraentre uno o dos bancos no es fácil, ya que para responder de forma irrefutable a la cuestiónplanteada se hace necesario disponer de la anchura del bus de memoria, y ese dato no seproporciona en el enunciado.Al existir entrelazado en longitud entre los módulos A y C por un lado y B y D por el otro,los dos hipotéticos bancos no dispondrían de funcionamiento autónomo, ni independenciaen su consulta, ni tan siquiera de libertad en su tamaño, hipotecándose los tradicionalestributos aportados por el concepto de banco. A la vista de todos estos condicionamientos, lomejor es decantarse con conformar todos los módulos de memoria en un único banco.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9prq

674. d. Si la paridad funciona, lo hará en todo el mapa de memoria, ya que es una propiedad delcontrolador de memoria que gobierna al sistema en su conjunto. Por lo tanto, si A trabaja conla paridad activada, todos los demás módulos deberán hacerlo también. La única posibilidadpara cortar la capacidad de arrastre de A hacia los demás módulos consiste en desactivarlela paridad, pero el enunciado deja claro que éste se encuentra funcionando como tal.

675. c. Ninguno de los otros tres formatos ha conocido variantes de implementación entrelaza-das en anchura al nivel de módulo dentro de la arquitectura PC.

676. b. Los chips de memoria DDR son los únicos que emplean los dos tipos de entrelazado:De factor dos en anchura para componer un módulo conformado por dos chips, y de factordos en longitud internamente para responder en flanco de subida y bajada de la señal dereloj. Recordemos también que DDR es la única memoria cuyos módulos se montan sobreformato DIMM de 184 contactos.

677. c. Aunque funcionalmente todas las combinaciones son posibles, el número de sistemasRDRAM que se han montado sobre los procesadores de Intel ha sido muy superior. Elegimosel Willamette porque en su primer año de existencia se montaba exclusivamente sobre unsistema tipo MyMemory. Con Northwood, RDRAM era más infrecuente, y además, ya seencontraba disponible la RDRAM de 32 bits (formato RIMM de 232 contactos) con la que noera necesario aplicar el entrelazado en anchura de factor dos.

Capítulo 8 / Problema sobre módulos y latencias

678. c. Si sólo actuamos sobre la memoria aumentando CL sobre un sistema que ya es estable,el sistema sigue siendo estable, pero tardará un ciclo más en completar el acceso a columna,ralentizando el conjunto del sistema.

679. d. Las memorias que funcionan holgadamente sobre una frecuencia concreta, sí admiten latransición de CL desde tres hasta dos ciclos; como no conocemos la latencia de Mafalda, nopodemos saber si ajustando CL hasta dos ciclos vamos a provocar un cuelgue de Filemón(opción ½ ) o su funcionamiento más rápido (opción À ). Bajando la frecuencia hasta 100 MHz,los diseños comerciales PC133 con CL

ã3 permiten arañar un ciclo en la latencia CAS como

medida compensatoria frente a la pérdida de 33 MHz de reloj.

680. c. El bus de memoria funciona a 100 MHz, por lo que si Mafalda funciona de forma establea 133 MHz, también lo hará a 100 MHz. Ahora bien, tardará un ciclo más que Ofelia, quesobre esa misma frecuencia estaba programada para CL

ã2.

681. b. Para saber si Ofelia deja colgado a Filemón o no, tendríamos que conocer su latencia,es decir, cómo de ajustada trabaja sobre la frecuencia de bus de 100 MHz. Si tiene margen,puede funcionar igualmente sobre 133 MHz, pero al margen de especulaciones, las probabi-lidades para su funcionamiento correcto aumentan su sube CL.

682. a. Mortadelo y Mafalda siempre funcionan, aunque no lo hagan de forma óptima. Filemóny Ofelia, en cambio, se enfrentan al riesgo de provocar un bloqueo en el sistema.

683. b. El bus de memoria es único y funciona a una frecuencia única, que en este caso es de100 MHz. Sobre esa frecuencia, la velocidad de 133 MHz de Mafalda se desaprovecha, aún

~[<B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öcuando pudiéramos reprogramar su valor de CL para reducirlo un ciclo y unificarlo conOfelia en CL

ã2, cosa que depende de la bondad en la fabricación de Mafalda. De no ser así,

la placa base tendría que soportar el funcionamiento simultáneo de dos bancos de memoriaa diferentes latencias para no sacrificar rendimiento adicional en Ofelia, que tendría queadaptar su CL al de Mafalda en el peor de los casos.

684. d. Por el enunciado sabemos que Ofelia es, al menos, una memoria PC-100. Una memo-ria PC-100 no garantiza un correcto funcionamiento sobre un bus de 133 MHz, por lo queexiste un elevado riesgo de que Filemón se quede bloqueado cuando realice un acceso a me-moria sobre Ofelia. Ahora bien, no es seguro que Filemón se quede bloqueado, en tanto encuanto Ofelia podría ser una memoria PC-133, que cumple perfectamente con los requisitosindicados para Mortadelo sin dejar colgado a Filemón. La única forma de garantizar que elsistema funciona correctamente consiste en hacerlo trabajar a la mínima frecuencia de bus ya la máxima latencia CL de los módulos de memoria que ocupan los dos bancos descritos,esto es, 100 MHz y CL

ã3, pero esto no es posible dado que Filemón es un PC que dispone

de un bus de memoria trabajando a 133 MHz.685. d. CL o CAS Latency corresponde al tiempo de acceso a columna de la memoria, que junto

al tiempo de acceso a fila completan el tiempo de respuesta para las memorias síncronas.686. b. El tiempo de ciclo es el que transcurre entre la salida de dos datos consecutivos. Para el

acceso a una línea de caché como el que acontece en un PC, estos datos comparten la mismafila y segmentan el acceso a columna, de tal manera que, al margen del valor de CL, saleun dato por cada ciclo de reloj del bus de memoria. Puesto que Mafalda trabaja a 133 MHz,tiene menor tiempo de ciclo que Ofelia, que funciona a una frecuencia de 100 MHz.

687. b. El ancho de banda se mide como el caudal de salida de datos una vez comienzan éstosa aparecer en el bus, momento en el que el tiempo de acceso a fila y columna ya ha sidodescontado. Como las dos memorias disponen de una anchura común de 64 bits de datos,el mayor ancho de banda lo proporcionará aquella que trabaje a una frecuencia superior.

Capítulo 8 / Problema sobre interoperabilidad de la memoria

688. b. El módulo RIMM (Albatros) cuenta con una anchura de 16 bits (aunque por su peculiarconexión a la placa base dedica 32 contactos, 16 para la entrada de datos y otros 16 para lasalida). El resto de módulos, todos ellos DIMM, disponen de una anchura de 64 bits de datostanto para 168 contactos como para 184.

689. d. El voltaje y el formato de los módulos de memoria apenas se encuentra relacionado. Siacaso, podríamos admitir una leve correlación entre los formatos más actuales y los volta-jes más pequeños, pero no como para poder asegurar que cada formato acepta un voltajeconcreto.

690. c.ßOpciones ½ y À : El formato de 168 contactos cuenta con una muesca (entrante) central y

otra lateral en la arista donde se disponen los contactos, mientras que el formato de 184 con-tactos sólo cuenta con una muesca central. Por tanto, el segundo no encaja sobre el primero.ß

Opción à : En las placas base donde sólo pueda configurarse la máxima velocidad queadmite Eagle no funcionará el módulo de memoria Birdie.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9prÞ

691. c.ßOpción ½ : El que los contactos y las dimensiones físicas de Albatros y Birdie coincidan

no son en este caso indicativo de su funcionalidad compatible, ya que los interfaces RDRAMy DDR son radicalmente diferentes, tanto en el protocolo de diálogo como en su anchura.ß

Opción À : La gran disyuntiva de esta pregunta se encuentra entre las respuestas À yn . En base al conocimiento empírico que proporcionan las implementaciones comercialesque han salido al mercado, la latencia CAS (CL) de 2.5 ciclos es mucho más frecuente enlos chips DDR de frecuencia más elevada, mientras que los de frecuencia más conservadorapresentan en su mayoría una latencia CAS de sólo 2 ciclos. Por lo tanto, es probable queEagle disponga de un valor de 2.5 para CL y Birdie cuente con un CL de sólo 2. Es posible queEagle admita una bajada de CL desde 2.5 a 2 cuando se monta sobre un bus de 2x266 MHzen lugar de su ubicación natural sobre bus de 2x333 MHz, pero no podemos asegurarlo, yaunque así sucediera, habría que reprogramar el PC para hacerle ahorrar ese medio ciclo.En consecuencia, la posibilidad de que el PC funcione más rápido con Birdie que con Eagleexiste.ß

Opción à : Puesto que el interfaz DDR-SDRAM requiere más líneas que el de SDRAM y lasilueta del módulo de memoria es diferente, ambos quedan muy lejos de ser intercambiables.El tamaño es el único aspecto que Bogey presenta a su favor para poder intercambiarsecon Birdie. Es cierto que si una placa base implementara un controlador de memoria cuyamáxima capacidad direccionable de memoria principal fuese 128 Mbytes, el único módulode memoria que podría aspirar a intercambiarse con Birdie sería Bogey, pero no existencontroladores de memoria principal de séptima generación con una limitación tan exageradaen el tamaño de memoria principal (las placas base comerciales que presentan este rasgo sonde quinta generación).

692. d. El único posible candidato es Eagle, pero no precisamente cuando trabaja a su máximorendimiento, pues éste queda lejos del alcance de la frecuencia soportada por Birdie.

693. c. La única implementación que no dispone de entrelazado en anchura en los chips de me-moria es la RDRAM. Respecto al entrelazado en longitud, se encuentra en todos los diseñosal nivel de la selección de la fila en las matrices de celdas.ß

Opción ½ : Es correcta, pero no es la respuesta más completa porque no indica que todoslos módulos admiten entrelazado en longitud en la selección de fila.ß

Opción À : No es correcta, porque Albatros no implementa el entrelazado en anchura,dado que es RDRAM.ß

Opción à : Bogey no presenta entrelazado en longitud para la salida de datos, pero sípara selección de fila.

694. c. La concurrencia en el acceso a memoria principal es un rasgo exclusivo de los sistemasmultiprocesador, los cuales se encuentran muy lejos de los productos de gama media paraPC correspondientes al segmento de la empresa Golf. En concreto, dentro de la séptima ge-neración, todos los equipos domésticos de gama media carecen de esta propiedad por muyavanzados que hayan sido los procesadores y placas base elegidos para su configuración, ysi Golf lo hubiese logrado, tendría que haber sido a costa de fijar un precio tan elevado quese saldría de la gama media a la que están orientados sus productos.

695. c. El ancho de banda en Eagle es de 2 x 333MHz x 8 bytes, o sea, 5.4 Gbytes/sg, mientrasque para Albatros, el ancho de banda es 2 x 533MHz x 2 bytes, esto es, 2.1 Gbytes/sg.

696. c. La familia SDRAM aplica entrelazado en anchura al nivel de los chips del módulo, lo queobliga a la sincronización interna de todos los chips para componer la palabra de datos. Esta

~[<�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ösincronización puede repercutir negativamente sobre la velocidad, por lo que es usual verdecrecer el número de chips de un módulo a medida que éste se fabrica a frecuencias máselevadas.ß

Opción ½ : Lo usual es la relación contraria: A mayor capacidad, mayor número de chipspor módulo.ß

Opción À : La velocidad y el número de chips no se encuentran relacionados en RDRAMde forma inversa porque no implementan entrelazado en anchura. Si acaso, la relación esdirecta entre rendimiento y número de chips debido al entrelazado en longitud de éstos.

697. d.698. a. En SDRAM, todos los chips del módulo responden en el flanco de subida de la misma

señal de reloj, y por lo tanto, el número de chips puede verse reducido a uno solo.DDR-SDRAM introduce un multiplicador de dos, pero al nivel de chip, respondiendo unasubmitad de la matriz de celdas en el flanco de subida y la otra submitad en el flanco debajada, por lo que igualmente puede construirse con un único chip.RDRAM, por su parte, es el diseño que más apuesta por un número elevado de chips, yaque aplica sobre ellos el entrelazado en longitud y utilizando un sólo chip se renuncia al quees uno de sus rasgos de rendimiento más preciados. No obstante, existe la posibilidad defabricarlo mediante un único chip atendiendo al interfaz de diálogo, que es el aspecto quese enfatiza en la pregunta.

699. d. En cualquier forma de implentación de SDRAM, ya sea DDR o no, la configuración másusual es una latencia RAS de dos ciclos. Por otra parte, la latencia RAS no es un parámetrode la especificación RDRAM, lo que descarta Albatros.

700. b. El medio ciclo en la latencia CAS delata que el interfaz de memoria es DDR, con lo cual,descartamos la implementación de SDRAM correspondiente a Bogey. RDRAM también ha-bilita el multiplicador de dos que le permite considerar medios ciclos de reloj, pero la latenciaCAS no es un parámetro que forme parte de su especificación.

701. b. El número que acompaña al prefijo PC- se corresponde con el ancho de banda de cadamemoria en Mbytes/segundo, resultado de multiplicar la frecuencia del bus por su anchura(número de bytes que transporta), y adicionalmente, por un factor 2 en las memorias deltipo DDR.ß

Opción ½ : La especificación PC-XXX incluye en su valor numérico el multiplicador dedos, ya que hace referencia a la frecuencia del bus que saca un óptimo partido de ella, yen esta respuesta, el multiplicador ha quedado excluído. Además, el etiquetado PC-XXXdejó de usarse incluso antes de que la memoria DDR se consolidara en el mercado, con loque difícilmente hubiéramos podido utilizarla para modelos tan avanzados como los que selistan para los casos Eagle y Birdie.ß

Opciones n y à : Aunque la observación dada en la opción à es correcta (X-Y-Z timinghace referencia a los parámetros de programación de la DDR de forma exclusiva), los valoresdados en la opción n son incorrectos (al menos, en la terna indicada para SDRAM), lo queinvalida también la respuesta à .

702. b. No es necesario montar una configuración de doble puerto, ya que Birdie proporcionauna frecuencia de 2x266 y una anchura de 64 bits, lo que coincide con el bus local del proce-sador Pentium 4 Northwood (2x(2x133MHz)).

703. b. No es precisamente una opción que se haya prodigado comercialmente, pero RDRAMde 2x533 MHz es la única memoria en la que el bus local proporciona 2 x 133 MHz x 8 bytes

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9p@?y el bus de memoria suministra 2 x 533 x 2 bytes, coincidiendo ambos en un ancho de bandamáximo de 2.1 Gbytes/sg.

704. a. La memoria principal que daría un rendimiento óptimo sobre Barton sería la DDR 2x166MHz o la RDRAM 2x666 MHz, y ninguna de ellas se encuentra en la gama de memoriasadquiridas por Golf.

705. b.ßOpción ½ : Esa idea ya se encuentra implementada, al corresponderse el diseño de Birdie

con una memoria DDR-SDRAM.ßOpción n : No podemos duplicar la frecuencia del bus si los chips del módulo no admiten

esa mayor velocidad.706. d.ß

Opción ½ : La integridad de los datos queda garantizada por el continuador que cierra loscontactos en el último zócalo, que no puede considerarse un módulo de memoria y puedeademás completar un número impar de zócalos llenos.ß

Opción À : El bus local del procesador K7 Barton tiene exactamente la mitad de anchode banda que el bus de memoria de Eagle, con lo que el factor 2 se encuentra a favor de lamemoria, no en su contra.ß

Opción n : El ancho de banda del bus local del Pentium 4 y del bus de memoria deBirdie es exactamente el mismo, concretamente, 4.2 Gbytes/sg. Por lo tanto, no es necesarioel doble puerto.

Capítulo 8 / Problema sobre módulos, zócalos y buses

707. d. Las tres premisas indicadas en las tres opciones se cumplen en la tabla de modelos dePrincesa y replican el comportamiento del mercado. Más concretamente:

v 9�åJ469:��5 /�g * g:/ ( 0 g 0;: å g�< �=5 9"=,åJ4;58� 0 4 /�> (?*l��@ Esta ligadura se justifica tomandoa la variable temporal como nexo. Esto es, a menor capacidad, el módulo es más anti-guo, la velocidad es menor, y sus necesidades de sincronización se encuentran algo másrelajadas. Dado que todos los chips se encuentran entrelazados en anchura y deben res-ponder al unísono, es más probable que los diseños más lentos cuenten con un mayornúmero de chips, ya que por otra parte el coste del módulo es inferior cuando se fabricacon un mayor número de chips.

v 9¢åJ469:��5BAm5*4 /�C 4)9 / ( g : å g�< ��5BD�� + -|g ��4E@ Este silogismo también se debe al marco tempo-ral de los diseños. Si un módulo es más lento, es más antiguo, y los chips más antiguosfuncionan a mayor voltaje.

v 9�å g�< �=5FAm584 /�C 469 / ( g : å g�< �=5 + g�- 4)9 / ( gHG 9JIK@ Cuanto mayor es la frecuencia de trabajode un diseño, menos tiempo tiene para resolver su latencia (el retardo intrínseco delchip según su tecnología), por lo que lo normal es que haya que introducir algún ciclode latencia adicional. Expresado de otra forma, un mismo intervalo de retardo (latencia)se reparte entre más ciclos de reloj si la frecuencia es mayor.

708. c. Corresponde a la combinación de zócalo con paridad y módulo sin paridad, donde al-gunos contactos quedarían con información indeterminada, provocando anomalías en laslíneas de conducción en placa base.

~[<�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö709. a. Grimaldi da cobertura a la memoria DDR y Urdangarín hace lo propio con la memoria

SDRAM. Estos son los dos tipos de memoria que implementa el controlador de memoria deMónaco.

710. b. Con Borbón y Ortiz cubrimos la doble necesidad de una Letizia dotada de 232 y 184contactos, respectivamente, y con Grimaldi damos cobertura al interfaz DDR-SDRAM de laplaca base de Asturias.ß

Opción ½ : No se proporciona una cobertura completa para los módulos RIMM de Letizia,donde existe una ambivalencia para 184 y 232 bits.ß

Opción n : Añadir Urdangarín sobre la opción ½ no mejora la cobertura sobre Princesa,ya que se trata de un zócalo SDRAM que no está incluido en el controlador de memoria deAsturias.ß

Opción à : Grimaldi y Marichalar cubren ambos el controlador de memoria DDR, por loque el controlador RDRAM se queda desatendido.

711. b. Palma dispone de dos bancos de memoria, cada uno de ellos con un único canal dememoria DIMM para el que es suficiente un módulo de memoria DDR desde el que propor-cionar los 64 bits de datos que llenan dicho canal.

712. d. Lugo dispone de tres bancos de memoria, cada uno de ellos con un único canal de me-moria DIMM. Por su parte, tanto un módulo DIMM de 168 contactos para SDRAM comootro de 184 contactos para DDR proporcionan los 64 bits de datos que llenan por completocada canal. Por lo tanto, se necesitan tres zócalos DIMM de 168 contactos para que la placabase funcione con el controlador SDRAM, y otros tres zócalos DIMM de 184 contactos paraque pueda trabajar con el controlador DDR. En total, son seis.

713. d. Para desarrollar los dos bancos con doble canal DDR necesitamos cuatro zócalos Mari-chalar, y para montar esos dos mismos bancos bajo la dualidad SDRAM se requieren cuatrozócalos Urdangarín.

714. d. Dado que Asturias tiene ocho bancos con doble canal y dos controladores de memoria(DDR y RDRAM), son necesarios dieciséis zócalos DDR y otros dieciséis RDRAM. Los pri-meros funcionan cuando se arranca la placa base en modo DDR, y los segundos, cuando searranca configurada para diálogos RDRAM. Si bien los 32 zócalos no pueden estar llenossimultáneamente, la placa debe poseer todos ellos para permitir migrar de un interfaz a otroreconfigurando el PC por firmware.

715. b. El voltaje interno se obtiene por conversión dentro del módulo a partir del voltaje ex-terno. Por tanto, lo que deben coincidir son el voltaje externo del módulo y el voltaje delzócalo. En este sentido, el módulo Estefanía requiere un suministro externo de 3.3 voltios ysu correspondiente zócalo en Linaje, que sería Urdangarín, sólo le proporciona 2.5 voltios,con lo que muy probablemente no dispondrá de alimentación suficiente como para trabajarde forma estable.ß

Opción ½ : Cristina encuentra una gran combinación en el zócalo Grimaldi.ßOpción n : Letizia dispone de Ortiz como una excelente combinación módulo-zócalo.

716. d.717. c. En SDRAM o DDR-SDRAM, la anchura de los chips es la resultante de dividir 64 bits

(anchura del módulo) entre el número de chips que contiene el módulo. EN RDRAM, encambio, los chips no se entrelazan en anchura, sino en longitud, y por lo tanto, la anchura delos chips coincide con la del módulo. Con estas premisas en mente, calculamos la anchurade los chips para cada caso:

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9prÆ

v Los chips de Carolina disponen de una anchura de 32 bits cada uno, ya que el módulotiene 64 bits y sólo dos chips.

v Los chips de Cristina presentan una anchura de 16 bits cada uno, puesto que el móduloes también de 64 bits pero cuenta con cuatro chips.

v Los chips de Elena cuentan con una anchura de 8 bits, dado que el módulo sigue siendode 64 bits y en este caso toca dividir entre los 8 chips constituyentes.

v Los chips de Letizia tienen una anchura de 16 o 32 bits dependiendo de que su móduloelija el formato de 184 o 232 contactos.

Entre todos ellos, la menor anchura se produce para los chips de Elena, con 8 bits.718. d. Corresponde a Carolina en formato DIMM de 184 contactos y a Letizia bajo formato

RIMM de 232 contactos, según calculamos en la resolución de la respuesta anterior.719. c. Porque en el interfaz RDRAM los chips no se entrelazan en anchura, sino en longitud.720. c. Los chips de Estefanía tienen una anchura de 4 bits de datos, contribuyendo los 16 a

formar la palabra de salida de 64 bits. Los chips de Elena tienen una anchura de 8 bits dedatos, contribuyendo también todos ellos a formar una palabra de salida de 64 bits en elflanco de subida y otra palabra de 64 bits en el flanco de bajada, ya que este diseño es DDR.

721. b. Cristina dispone de 512 Mbytes y 4 chips, con lo que cuenta con 128 Mbytes en cadachip, que son 1024 Mbits. Por otra parte, cada chip tiene una anchura de 16 bits, puesto quelos 4 chips deben completar el ancho de 64 bits del módulo DIMM184, y devolviendo unapalabra completa en flanco de subida y otra en flanco de bajada desde sus 2 matrices deceldas disjuntas presentes en cada chip. Esto nos lleva a disponer de 64 Mpalabras de 16 bitsen cada chip, descompuestos en 8 Kfilas x 8 Kcolumnas, con lo que son necesarios al menos13 pines para el direccionamiento, ya que fila y columna se multiplexan por las mismaslíneas y

��è�ã + õ ø . Aprovechando el entrelazado 2x al nivel de la salida de datos (flanco desubida y bajada), podríamos reducir a la mitad el número de filas o columnas a direccionar,ya que la otra mitad del chip comparte el mismo direccionamiento, pero en todo caso, ladimensión restante (fila o columna) seguirá requiriendo igualmente 13 pines de dirección.

722. a. Letizia dispone de 512 Mbytes y 16 chips, con lo que cuenta con 32 Mbytes en cada chip,que son 256 Mbits. Por otra parte, todos los chips de un módulo RIMM de 184 contactostienen una anchura de 16 bits. Esto nos lleva a disponer de 16 Mpalabras de 16 bits en cadachip, descompuestos en 4 Kfilas x 4 Kcolumnas, con lo que son necesarios al menos 12 pinespara direccionar, ya que fila y columna se multiplexan por las mismas líneas y � è¼ã + õ î . Aligual que en la respuesta anterior, un eventual entrelazado 2x al nivel de la salida de datos(flanco de subida y bajada), reduciría a la mitad el número de filas o columnas a direccionar,pero la dimensión restante seguiría requiriendo igualmente 12 pines de dirección.

723. d. Hay que llenar los ocho bancos, y como cada uno dispone de dos canales, podemosmontar hasta 16 módulos de memoria. Tanto si los elegimos DDR como RDRAM, la máximacapacidad de los módulos de Princesa es de 512 Mbytes, por lo que en cualquier caso, elmayor tamaño total es 16 x 512 Mbytes

ã8 Gbytes.

724. d. Cada chip de Estefanía dispone de una matriz de celdas compuesta por 8K filas (longi-tud), 4K columnas (profundidad) y 4 bits (anchura). Dado que el chip dispone los ampli-ficadores de señal para ampliar las diferencias de carga en las celdas de una fila una vezdecodificada su coordenada, el número de amplificadores de señal no depende del númerode filas, sino del tamaño de éstas, esto es, el producto de las otras dos dimensiones en lamatriz 3D de celdas según nuestra visión lógica u organizativa del chip.

~[Ë�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖIncluimos a continuación una tabla aclaratoria que aporta los valores de los principales pa-rámetros ya calculados y otros que calcularemos en la resolución de cuestiones venideras:

lado del bus del procesador (disponemos de 666 MHz en placa base y el procesador trabaja a 533 MHz), pero la anchura

ni Palma disponen de doble canal, que es la cualidad que nos permitiría aprovechar todo el ancho de banda de Inaki.

Elena−Jaime: Si los emparejamos utilizando las placas base Lugo o Palma de mediador, la frecuencia va sobrada en el

se queda corta en el lado del bus de memoria, donde necesitamos el doble canal para cubrir el ancho de banda de Jaime.Si los emparejamos utilizando las placas base de doble canal (Asturias/Mónaco), con 533 MHz es suficiente paraabastecer al procesador, y el doble canal permite enjugar la mitad de frecuencia a que trabaja Elena respecto a Jaime.Así, con Lugo/Palma tenemos aquí un caso como el anterior de Cristina−Inaki, y con Mónaco, un caso similar al primero(la pareja Carolina−Alberto), donde todo está igualado a un mismo ancho de banda colocando en la placa base una frec. de 533 MHz en el lado del procesador para una anchura de 64 bits, y otra de 266 MHz en el doble canal (128 bits).

Estefanía−Mónaco−Felipe: Estefanía necesita una placa base con controlador SDRAM, por lo que sólo sirven Lugo yMónaco. Al ser la memoria más lenta de todas, preferimos una placa base con menos frecuencia y más anchura, por lo que seleccionamos Mónaco mejor que Lugo para utilizar su doble canal. A 133MHz y 128 bits, el ancho de bandadel bus de memoria sólo consigue equilibrarse con el peor de los procesadores, Felipe, cuyo bus local de 64 bits trabajaa 2x133 MHz.

Cristina−(Lugo/Palma)−Inaki: El bus local de Inaki con Elena debe trabajar a la mitad de su frecuencia, ya que ni Lugo

LetiziaOrtiz−Asturias−(Jaime/Felipe): Letizia necesita una placa base con controlador RDRAM, por lo que únicamentenos vale Asturias. Si se trabaja con un solo canal de memoria, el procesador que equilibra el ancho de banda es Felipe.Si se activa el doble canal, el procesador ideal pasa a ser Jaime. En este caso, Jaime trabajará a 4x133 MHz sobre 64 bits, mientras que Letizia lo hará a 2x533 MHz sobre 32 bits (2 canales de 16 bits), resultando en ambos casos4.2 Gbytes/sg. Con Felipe, la ecuación se iguala sacrificando la mitad de frecuencia en el lado del procesador y la mitadde anchura en el lado de la memoria.

En el doble canal de Letizia Borbón sobre Asturias a 800 MHz, el cuello de botella resulta ser por primera vez el bus

trabajan a una frecuencia común de 800 MHz, que es de 4x200 para Alberto y de 2x400 para Letizia.

se encuentran sincronizados en perfecta armonía. El puente norte de la placa base sólo necesita funcionar a 400 MHzen el lado de la memoria, porque allí la anchura es de 128 bits. En el lado del procesador, la frecuencia es el doble y

y la frecuencia máxima de 533 MHz, cayendo el ancho de banda hasta los 4264 Mbytes/sg.

la anchura la mitad. Si se utiliza la placa base Mónaco, que es la otra alternativa de doble canal para memoria DDR,la principal limitación se sitúa en la placa base en el lado de los diálogos con Alberto, donde la anchura es de 64 bits

2664 Mb/sg.2 x 200 x 8 =3200 Mb/sg.

2 x 166 x 8 =

8K x 8K x 32 8K x 8K x 16 8K x 4K x 8

2 x 133 x 8 =2128 Mb/sg.

8K x 4K x 4

133 x 8 = 1064 Mb/sg.

2 x 533 x 2 =2132 Mb/sg.

2 x 533 x 4 =4264 Mb/sg.

4K x 4K x 16 4K x 2K x 32

Jaime Felipe Alberto

Mónaco

Alberto Inaki

Asturias AsturiasAsturias

6400 Mb/sg. No admiten4256 Mb/sg.

6400 Mb/sg.2128 Mb/sg.

FelipeJaime

4264 Mb/sg.

LugoMónaco

Mónaco

2128 Mb/sg.4264 Mb/sg.

Palma

800 @ 64 bits266 @ 64 bits666 @ 64 bits 533 @ 64 bits800 @ 64 bits

Lugo/Palma

Carolina−(Asturias/Mónaco)−Alberto: El bus local del procesador y el doble canal DDR del bus de memoria principal

de 800 MHz, y hasta los 6400 Mbytes/sg con doble canal RDRAM de 32 bits, pero el máximo ancho de bandadel procesador. Asturias permitiría llegar hasta los 12800 Mbytes/sg con doble canal DDR a la máxima frecuencia

el bus de memoria alcanza los mismos 64 bits que el bus del procesador, y por lo tanto, procesador, placa base y memoriaen el lado del procesador lo proporciona Alberto, que acepta un máximo de 6400 Mbytes/sg. Con el doble canal de 32 bits,

Observaciones:

en doble canal (Mbytes/sg)Ancho de banda resultante

para los diálogos MP−CPUPlaca(s) base utilizada(s)

MHz y ancho de bus típicos

(mult. x frec. x bytes)A. banda (por cada canal)

3D (filas x columnas x bits)

y zócalo de conexiónModelo de memoria

GrimaldiCarolina Cristina

Grimaldi MarichalarElena

UrdangarínEstefanía Letizia

Ortiz BorbónLetizia

ESTRUCTURA 3D DE LOS CHIPS, ANCHO DE BANDA Y EMPAREJAMIENTOS MAS SIGNIFICATIVOS:

En general, los anchos de banda máximos permitidos por las placas base son:Asturias: 6.4 Gbytes/sg x 2 canales; Lugo: 5.3 Gbytes/sg; Mónaco: 4.2 Gbytes/sg x 2 canales; Palma: 5.3 Gbytes/sgPero el ancho de banda efectivo es el menor entre el desarrollado por el bus de memoria principal y por el bus local,.y en el caso de que ambos se encuentren equilibrados por la presencia de un doble canal en el lado de la memoria,es porque la frecuencia en el doble canal se reduce a la mitad del valor a que se dialoga por el lado del bus local. Estoobedece a que el procesador responde más rápidamente, mientras que a la memoria, más lenta, sólo le queda acudiral recurso de una mayor amplitud.

Mejor procesador utilizado

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9ÆBK

caché de 64 bytes.

cada segundo, esto es,

en llenar la línea depor lo que tarda

Transmisión:

Línea de caché



Transmisión:

2.23 bytes cada nanosg.,



Transmisión:

128 bits (d.c.)

64 bits

Jaime

caché de 64 bytes.a llenar: 64 bytes

2132 Mb/sg.

2.235.564.032 bytescada segundo, esto es,


Transmisión:

Línea de caché

2.23 bytes cada nanosg.,2x 533 MHz

64 bits

Felipe Asturias

16 bits

2x 133 MHz 800 MHz

64 bits

LugoElena

64 bits

2x 133 MHz

caché de 32 bytes.

2x 166 MHz

Carolina Mónaco

533 MHz

3200 Mb/sg.

caché de 128 bytes.

Cristina

64 bits

Palma

64 bits

666 MHz

5328 Mb/sg.

64 bits

Alberto

2x 200 MHz 4x 200 MHz

8528 Mb/sg.

64 bits

Inaki

64 bits

2x 166 MHz

4x 133 MHz

a llenar: 32 bytes

a llenar: 64 bytes

5328 Mbytes/sg.

4264 Mbytes/sg.

2132 Mbytes/sg.

6400 Mbytes/sg.Línea de caché allenar: 128 bytes

5328 Mb/sg.

666 MHz

4.471.128.064 bytes

4.47 bytes cada nanosg.,

4264 Mbytes/sg.(condicionado por Mónaco)

533 MHz (4264 Mbytes/sg,)puede desarrollar 64 bits aEn el lado del procesador,

a 300 MHz (6400 Mb/sg.)

28.6 ns.

14.3 ns.

28.6 ns.

2128 Mb/sg.

2.231.369.728 bytes

2.793.406.464 bytes

2.79 bytes cada nanosg.,22.9 ns.2664 Mb/sg.

y en el de memoria, 128 bits

doble canal)

32 bits(d.canal)

(6400 usandodoble canal)

(4264 usando3200 Mb/sg.

trol. RDRAM)(usando con−

(usando con−trolador DDR)

2664 Mbytes/sg.

2128 Mbytes/sg.

(condicionado por Felipe)2132 Mbytes/sg.

(condicionado por Cristina)

(condicionado por Elena)

dría funcionar a 2x400 MHzsobre Asturias, pero estarestricción no entra en juego.

En realidad, Letizia sólo po−

Línea de caché

Ancho banda

Frecuencia

Anchura

Modelo

Ancho banda

Frecuencia

Anchura

Modelo

Ancho banda

Frecuencia

Anchura

Modelo

Ancho banda

Frecuencia

Anchura

Modelo

MEMORIA PROCESADOR PLACA BASE (mínimo de los 3 anteriores)MAXIMO ANCHO BANDA TIEMPO EN LLENAR

LA LINEA DE CACHE

Letizia Ortiz

a 4x

200

MH

zco

n bu

s lo

cal

PRO

CE

SAD

OR

CAROLINA CAROLINA

el puente norte del juegode chips de la placa base:

Ancho de banda pico en

* En el bus local, la mitad de anchura para adaptarse al procesador

* En el bus de memoria sin doble canal, tanto anchura como frecuencia* En el doble canal, la mitad de frecuencia para adaptarse a la memoria

Pero en cada arteria debe sacrificar algo para entenderse con su interlocutor de diálogo:

,

Ej:

AL

BE

RT

O

Ancho de banda: Ancho de banda:

Configuracionesalternativas segúnse disponga de unoo dos canales de MP

PUENTE NORTEDE LA

PLACA BASEEj: ASTURIAS

a 800 MHz 400

MH

zef

ectiv

oco

n 64

bits

800

MH

zef

ectiv

oco

n 64

bits

A. banda total:

(2x200 MHz) (2x200 MHz)

64 64

800MHz

400 MHz efectivo con 128 bits

400MHz6464E

j: C

AR

OL

INA

ME

MO

RIA

a 2x

200

MH

z

lo que a su vez repercutiría sobre el bus local, que quedaría también en 3.2 Gbytes/sg.

128 bits x 800MHz = 12.8 Gb/sgMáx. anchura x Máx. frecuencia

BUS LOCAL

6.4 Gbytes/sg.

BUS DE M.P.

3.2 Gbytes/sg.

DOBLECANAL

6.4 Gbytes/sg. 3.2 Gbytes/sg.3.2 Gbytes/sg.

(6.4 Gbytes/sg)(6.4 Gbytes/sg)(3.2 Gbytes/sg)

~[Ë�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö725. c. Cada chip se escinde en cuatro bloques coincidentes en el tamaño de fila, ya que cada

uno de estos bloques tiene la cuarta parte de filas, cada una con el mismo número de co-lumnas y anchura de palabra de la matriz original. En cada acceso al chip se devuelve laráfaga de datos solicitada desde la fila que lo contiene, y las otras tres filas se precalientan ensus respectivas matrices de amplificadores de señal en espera de que sean requeridas pararesolver accesos subsiguientes sin que tengamos que esperar el tiempo asociado a la latenciaRAS o tiempo de acceso a fila. Cada bloque dispone por tanto del mismo número de ampli-ficadores de señal que la arquitectura original de los chips de Estefanía, y puesto que existen4 bloques, disponemos de 4 veces más amplificadores (que es a su vez el valor de k).

726. b. Tanto la opción À como la n completan un espacio de datos de 512 Mbytes para el móduloCristina. No obstante, la anchura de los chips debe ser de 16 bits, ya que en un diseño DDR,todos los chips intervienen tanto en flanco de subida como en flanco de bajada.ß

Opción ½ : Puesto que Cristina dispone de 4 chips, multiplicando los valores 8K filas x4K columnas x 16 bits de datos x 4 chips, obtenemos 2

õ øML õ î L ë L î = 2ø õ

bits = 256 Mbytes, conlo que el módulo tendría la mitad de capacidad de la que se especifica.ß

Opción à : De forma similar a la opción anterior, obtenemos 2õ î L õ î L 2 L î = 2

ø õbits = 256

Mbytes, con lo que el módulo tendría también la mitad de la capacidad que se indica.

727. d. Concretamente, tenemos 8Kfilas x 4Kcolumnas en Estefanía, y 8Kfilas x 8Kcolumnas enCristina. Ahora bien, la anchura de palabra del chip es de 4 bits en Estefanía, mientras queen Cristina sube hasta los 16 bits, respondiendo todos los chips en flanco de subida y bajada.ß

Opción ½ : Puesto que la anchura de los chips de Cristina y Estefanía es diferente, el ta-maño de sus módulos puede ser también diferente aún coincidiendo el número de filas ycolumnas.ß

Opción À : El interfaz apenas influye en la estructura tridimensional de la malla de cel-das de cada chip. Si acaso, puede condicionar la anchura de palabra de cada chip, pero lapregunta se formula sobre las otras dos dimensiones de esta matriz (filas y columnas).ß

Opción n : La anchura de palabra es diferente en los chips de Cristina y Estefanía, peroeso no es obstáculo para que puedan coincidir las otras dos dimensiones.

728. c. Ambos presentan 8K filas x 4K columnas, y difieren únicamente en la anchura de palabra,que es de 8 bits en Elena y sólo 4 en Estefanía.

729. b. Los chips de Elena tienen una estructura de 8K filas x 4K columnas x 8 bits, mientras quelos chips de Letizia tienen 4K filas x 4K columnas x (16 o 32) bits. No coinciden por tantoni en filas ni en anchura de palabra, aunque sí en su capacidad de 32 Mbytes, resultante dedividir la capacidad del módulo entre el número de chips que lo constituyen. Esta capacidadno se ve además alterada por el hecho de que se decidan utilizar chips de 16 o 32 bits de datosen Letizia, al ser éstos RDRAM y no venir entrelazados en anchura para la salida de datos.

730. d. Esta optimización se da en SDRAM, DDR-SDRAM y RDRAM, si bien en los dos primerosel número de bloques entrelazados suele ser de 2, 4 u 8, mientras que en el último puedealcanzar valores incluso de 16.

731. c. Corresponde al interfaz RDRAM en el que los chips no se entrelazan en anchura entreellos, sino en longitud.

732. a. Proporcionan 6400 Mbytes/sg, aprovechando íntegramente el ancho de banda del doblecanal de la memoria Carolina en el bus local del procesador Alberto.ß

Opción À : Mónaco limita el ancho de banda hasta 4264 Mbytes/sg. debido a que sumáxima frecuencia en el lado del controlador del bus local es de 533 MHz.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9Ærqß

Opciones n y à : Cristina e Iñaki no pueden aprovechar el doble canal, por lo que nicon Lugo ni con Palma pueden hacer frente al ancho de banda que desarrollan Asturias oMónaco. Se quedan en el caudal que es capaz de proporcionar un solo módulo de memoriaCristina, esto es, 2664 Mbytes/sg.

733. b. Tanto Lugo como Palma son placas base sin doble canal, por lo que el ancho de bandaqueda limitado en ambos casos por el que pueda proporcionar un solo módulo de memoriaCristina, esto es, 2664 Mbytes/sg.ß

Opción ½ : El ancho de banda en la opción ½ es superior al de la opción À .ßOpción n : El ancho de banda con Asturias es superior que con Mónaco para Carolina y

Alberto, y éstos a su vez desarrollan más ancho de banda que Cristina e Iñaki.ßOpción à : Aún escogiendo a Mónaco en la opción ½ , su ancho de banda sobre la pareja

Carolina-Alberto es superior al que pueden aspirar Lugo o Palma sobre la pareja formadapor Cristina e Iñaki.

734. a. Proporcionan 6400 Mbytes/sg. de ancho de banda, mientras que Elena y Jaime (opciónÀ ) desarrollan el mismo ancho de banda sobre Mónaco y Asturias, siendo éste de 4256 Mby-tes/sg., el mismo valor que Letizia Ortiz y Jaime (opción à ) según los valores de la tablaadjunta. Por su parte, la combinación Estefanía-Felipe (opción n ) no es posible sobre Astu-rias porque esta placa base no dispone de controlador para memoria SDRAM.

735. d. Concretamente, 2128 Mbytes/sg. según los valores de la tabla adjunta. Son la memoriay el procesador más lentos en las transmisiones: Estefanía por ser memoria SDRAM queprescinde del multiplicador 2x presente en las otras tres, y Felipe por utilizar la arquitecturadel K7 frente a la del Pentium 4 de los otros tres procesadores.

736. a. Alberto obtiene 6400 Mbytes/sg., Felipe consigue 2132 Mbytes/sg., y Jaime logra 4264Mbytes/sg. (ver tabla adjunta).

737. b. Ver explicación a la respuesta anterior para consultar valores concretos.

738. d. Dado que Estefanía proporciona 1064 Mbytes/sg. y Mónaco dispone de doble canal,el ancho de banda máximo es de 2128 Mbytes/sg. para el bus de memoria principal. Sise pretende que el bus local quede equilibrado con él, cualquiera de los tres procesadoresacepta ese ancho de banda de 2128 Mbytes/sg procedente del puente norte, dado que elancho de banda característico de su bus local alcanza como mínimo ese valor.

739. d. Los anchos de banda para cada memoria son 3200 Mbytes/sg., 2664 Mbytes/sg., 2132Mbytes/sg. y 4264 Mbytes/sg. para las opciones ½ , À , n y à , respectivamente.

740. c. Ver explicación a la respuesta anterior para consultar valores concretos.

741. c. Se debe fundamentalmente a la ausencia del multiplicador 2x en el diseño SDRAM deElena. Los anchos de banda para cada memoria son 2664 Mbytes/sg., 2128 Mbytes/sg., 1064Mbytes/sg. y 2132 Mbytes/sg. para las opciones ½ , À , n y à , respectivamente.

742. d. El mayor ancho de banda se produce con la mayor anchura para el banco (doble canal)y para el módulo (232 contactos para 32 bits).

743. c. El mayor ancho de banda se produce con la mayor anchura para el banco (esto es, usan-do el doble canal) y para el módulo (RDRAM de 32 bits). A 800 MHz (máxima frecuenciatolerada por Asturias), cada banco de memoria RDRAM proporciona 64 bits en cada pulsode reloj (dos canales de 32 bits con memoria RDRAM funcionando a 2x400 MHz, por debajode la frecuencia máxima de 2x533 MHz admitida por Letizia Borbón), de donde resulta unancho de banda total de 6400 Mbytes/sg.

~[ËB� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö744. d. Un banco compuesto por un doble canal de memoria DDR tiene una anchura de 128 bits,

el doble que otro de memoria RDRAM, por lo que su ancho de banda siempre será superiora una misma frecuencia (en este caso, la máxima de 800 MHz que permite Asturias).

745. c. Si se permite apurar la máxima frecuencia de la placa base de 800 MHz, podríamos cons-truir un doble canal de memoria DDR de 2x400 MHz, lo que arroja un ancho de banda de 800MHz x 128 bits, esto es, 12800 Mbytes/sg. Para ello, sería necesario disponer de un procesa-dor de doble bus de 64 bits y 800 MHz que admitiera también este mismo ancho de banda enel lado del bus local; este procesador hace su aparición en el mercado bajo las arquitecturasdual-core, aunque no forma parte de la gama comercial de Príncipe.

746. b. Elena y Jaime tardan 14.3 ns., mientras que Carolina y Alberto tardan 28.6 ns., Cristinae Iñaki tardan 22.9 ns., y Letizia Ortiz y Felipe tardan los mismos 28.6 ns. que Carolina yAlberto, ya que disponen de la mitad de ancho de banda, pero también tienen la mitad decapacidad en su línea de caché. Una de las razones para que ganen Elena y Jaime es quedisponen de la línea de caché más pequeña (sólo 32 bytes), ya que su ancho de banda es elpeor de todos; concretamente, 2.1 Gbytes/sg, condicionado por Elena, ya que Jaime disponedel doble de ancho de banda, pero Lugo no tiene doble canal. Para una línea de caché de 32bytes, 2.1 Gbytes/sg supone llenar algo más de 2 bytes cada nanosegundo, lo que finalizala transferencia en poco más de 14 nanosegundos. Veamos cómo quedan para estos mismoscálculos el resto de parejas:ß

Opción ½ : Letizia Ortiz y Felipe en Asturias. No se puede utilizar el doble canal deAsturias porque Felipe no admite el doble de ancho de banda que Letizia Ortiz. Se trabajaentonces a 2.1 Gbytes/sg. (2x133 MHz x 8 bytes). Línea de caché: 64 bytes. Total: 28.6 ns., eldoble de tiempo que Elena y Jaime, ya que el ancho de banda es el mismo, mientras que eltamaño de línea aquí se duplica.ß

Opción n : Cristina e Iñaki en Palma. De forma similar a como trabaja nuestra parejaganadora, el ancho de banda lo condiciona la memoria Cristina porque aunque el procesadorIñaki duplica el ancho de banda en su bus local, la placa base Palma no dispone de doblecanal de memoria. Ancho de banda de la memoria: 2.7 Gbytes/sg. Línea de caché: 64 bytes.Se llenan 2.7 bytes cada nanosegundo, para un total de 22.9 ns.ß

Opción à : Carolina y Alberto en Mónaco. Se trabaja de forma perfecta con el doble canal,a un ancho de banda efectivo de 4.2 Gbytes/sg. condicionado por la frecuencia de Mónaco.Línea de caché: 128 bytes. Se llenan 4.47 bytes cada nanosegundo, para un total de 28.6 ns.en completar los 128 bytes.

747. a. Para una explicación más detallada, consultar la solución anterior o la tabla de anchos debanda y tiempos que se adjunta en soluciones previas.

748. c. El ancho de banda total es de 6400 Mbytes/sg. aprovechando el doble canal de memoriade 2x200 MHz de Asturias y las prestaciones máximas de Alberto en su bus local. La placabase Asturias aún puede trabajar a 2x400 MHz, pero en este caso ni el procesador ni la me-moria se lo van a permitir.ß

Opción ½ : Letizia Ortiz en Asturias presenta una primera limitación debido a la frecuen-cia de la placa base (máximo 2x400 MHz), y otra restricción más acusada debido al ancho debanda máximo que admite Felipe, que es de tan sólo 2132 Mbytes/sg.ß

Opción À : Carolina enviando a Felipe presenta unas limitaciones similares a las que su-fre anteriormente Letizia Ortiz debido al ancho de banda máximo permitido por el bus localdel procesador.ß

Opción à : Entre la pareja formada por Carolina y Alberto, Mónaco es peor medio de

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9ÆrÞ

transmisión que Asturias porque dispone de una frecuencia inferior, que en este caso actúade limitación en el ancho de banda que puede desarrollarse tanto por el bus de memoriacomo por el bus local del procesador.

749. a. En concreto, Asturias puede proporcionar hasta 6.4 Gbytes/sg, y con la pareja formadaentre Letizia Ortiz y Felipe sólo logra 2.1 Gbytes/sg.ß

Opción À : Lugo puede proporcionar hasta 5.3 Gbytes/sg. y con la pareja Elena-Jaimesuministra 2.1 Gbytes/sg.ß

Opción n : Palma puede llegar igualmente hasta 5.3 Gbytes/sg, y con la pareja Cristina-Iñaki consigue llegar hasta la mitad.ß

Opción À : Carolina y Alberto aprovechan sólo un 50 % del segundo canal en Mónaco (olos dos canales íntegramente si la frecuencia de la placa base desciende hasta los 400 MHz),con lo que la placa base queda infrautilizada en torno a un 25 %.

750. b. Carolina y Alberto pueden aprovechar una pequeña parte del ancho de banda del segun-do canal, pero Letizia Ortiz y Felipe no, ya que ambos están perfectamente sincronizados,con lo que duplicar el ancho de banda en el lado del bus de memoria con un doble canal nosirve de nada para el procesador Felipe, que no admite un mayor caudal de datos (aunqueen este caso, la placa base Asturias sí se encuentra capacitada para proporcionarlo.

751. a. Letizia Ortiz en Asturias es la única que aprovecha el triple canal, ya que su ancho debanda es de 2x533 MHz x 16 bits

ã2133 Mbytes/sg, mientras que el ancho de banda que

puede proporcionar la placa base en dirección al procesador es justo tres veces superior dadasu frecuencia y anchura, esto es, 800 MHz x 8 bytes

ã6400 Mbytes/sg. Para que este ancho

de banda se hiciera efectivo, habría que encontrar un procesador que también pudiera acep-tar este gran ancho de banda, que sería un Pentium 4 de Intel, modelo Prescott o Gallatinen el mercado del PC, y Alberto si nos circunscribimos a nuestra gama ficticia en la empresaPríncipe.ß

Opción À : Elena en Lugo aprovecha el ancho de banda de 2.5 canales, ya que Elena pro-porciona 2x133 MHz x 8

ã2100 Mbytes/sg, y Lugo admite hasta 5.3 Gbytes/sg.ß

Opción n : Cristina en Palma aprovecha íntegramente un segundo canal, pero ahí quedauna configuración equilibrada en ancho de banda respecto a lo que puede recoger el juegode chips de la placa base, con lo que no podría beneficiarse de un eventual tercer canal.ß

Opción à : Carolina en Mónaco ni siquiera es capaz de aprovechar íntegramente el se-gundo canal, con lo que mucho menos podría beneficiarse de un tercero.

752. d. Dado que el juego de chips trabaja a 533 MHz, 4x133 MHz da el máximo ancho de bandaque se puede conseguir bajo un bus de 64 bits. Ahora bien, con un doble canal de 64 bits,sólo se necesita la mitad de frecuencia en el lado de la memoria, esto es, 2x133. Dado queCristina trabaja al mayor valor de CL, conviene bajarle la frecuencia hasta sincronizarla conel bus local del procesador para ver si así la penalización en el acceso a columna (CL) se re-duce medio ciclo. Este medio ciclo sí se gana en rendimiento sobre una frecuencia de 2x133MHz, pero subiendo la frecuencia del módulo hasta 2x166 MHz no ganamos nada porque alfinal hay que esperar a la sincronización con la frecuencia del juego de chips en placa base.ß

Opción ½ : Los módulos con paridad/ECC trabajan perfectamente sobre zócalos sin pa-ridad, ya que el zócalo simplemente desoye la información redundante. La combinaciónproblemática es justo al contrario: Módulos sin paridad sobre zócalos con paridad.

753. d. Bajo arquitectura de doble canal, tanto Carolina Grimaldi como Letizia Borbón propor-cionarían 3200 Mbytes/sg por cada canal, con objeto de llenar el máximo ancho de banda enel lado del bus local del procesador (800 MHz x 8 bytes

ã6400 Mbytes/sg). Letizia Borbón

~[Ë�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öpuede dar algo más de ancho de banda por cada canal (hasta 5328 Mbytes/sg.), pero no esposible que trabaje a este régimen en Asturias porque el juego de chips no admite mayorancho de banda en el lado del controlador del bus local. Otorgado el empate entre Carolinay Letizia, los 9 ciclos de 400 MHz para las latencias de fila y columna en Letizia representanuna espera mayor que los 2 ciclos de 200 MHz consumidos por Carolina.ß

Opción ½ : El que un diseño apure al máximo la frecuencia no le convierte en ganadorinmediato en el ancho de banda, puesto que todo depende de la anchura que tenga (númerode bits de la transmisión). En esta opción, por ejemplo, no se explicita si Carolina se montapor pares aprovechando el doble canal de Asturias o no, que es el aspecto clave para dirimirel ganador.ß

Opción À : El ancho de banda de Letizia Ortiz es inferior al de Carolina Grimaldi, yaque su anchura es cuatro veces inferior, mientras que su velocidad es menos de cuatro vecessuperior.ß

Opción n : Bajo arquitectura de un solo canal, y considerando a Letizia Borbón (anchurade 32 bits), el ancho de banda de Letizia es de 4264 Mbytes/sg, mientras que en Carolinatenemos 3200 Mbytes/sg. Con doble canal en ambas, en Carolina alcanzamos 6400 Mby-tes/sg, que es el ancho de banda máximo proporcionado por Asturias en el bus local delprocesador (800 MHz x 8 bytes

ã6400 Mbytes/sg), mientras que Letizia de 32 bits daría

8528 Gbytes/sg que no pueden revertirse sobre el bus local del procesador de Asturias sinoal máximo rendimiento de éste, coincidente con el de Carolina (el bus local del procesadorse considera de 64 bits en todos los casos, y dado que no se considera ningún modelo, seasume la máxima frecuencia del juego de chips de la placa base, que es de 800 MHz). En elcaso de doble canal, por lo tanto, lo que tenemos es un empate en ancho de banda, que es elparámetro de rendimiento que se pide que se utilice como métrica.

754. d.ßOpción ½ : Se trata precisamente de que los bancos se llenen con diferentes capacidades,

ya que una de las misiones del banco es aumentar la versatilidad en el tamaño de memoriaque podemos montar en un PC.ß

Opciones À y n : Si un módulo está especificado a una frecuencia, debe respetarla al mar-gen de su mayor capacidad, mayor número de chips o mejor esquema de detección/correcciónde errores, aunque cualquiera de estos aspectos complica al nivel microelectrónico la conse-cución de las especificaciones oficiales.

755. c. Los dos bancos funcionan a la misma frecuencia, que será a la que trabaje el controladorde memoria en placa base. Dado que la anchura de datos de los dos bancos es la misma,esto nos conduce a un mismo ancho de banda (que es el producto de la frecuencia por laanchura). Sin embargo, una petición de memoria se sirve completamente desde un únicobanco, por lo que puede consumir más o menos ciclos de latencia de la señal de reloj dememoria principal para el acceso a fila y columna, y en nuestro caso, el acceso a columnaes más lento en el banco 0 (2.5 ciclos frente a 2 en el banco 1), penalizando su tiempo derespuesta.ß

Opciones ½ y À : Si un módulo está especificado a una frecuencia, debe respetarla almargen de que su mayor capacidad o número de chips le dificulten el cumplimiento de lasespecificaciones.

756. a. Se sacrifica la mayor frecuencia de Cristina respecto a Elena, pues siempre se debe adop-tar el reloj más lento para sincronizar entes de distinta velocidad. El doble canal permiterecibir el doble de datos para duplicar la frecuencia hasta los 533 MHz en el controlador delbus local del procesador, equilibrando el ancho de banda para una salida de sólo 64 bits.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9Æ@?757. b. Puesto que los 2.5 ciclos de 166 MHz en las especificaciones oficiales de Cristina son

15 nanosegundos para el acceso a columna, y 2 ciclos de 133 MHz también son 15 nanose-gundos, la probabilidad de que Cristina a 133 MHz pueda trabajar con un CL de 2 es muyelevada.ß

Opciones n y à : Cristina tiene peor rendimiento que Elena sobre Mónaco (idéntico anchode banda pero medio ciclo más de CL o latencia en el acceso a columna).

758. d. Si subimos la frecuencia del bus, el número de ciclos de latencia CAS debe subir pararelajar la temporización (conceder más tiempo en un ciclo de reloj más corto) y favorecerla probabilidad de que el módulo de memoria funcione correctamente. Así mismo, con unafrecuencia de bus más elevada, el ancho de banda proporcionado por la memoria es superior,con lo que sacará un mayor beneficio porcentual a la hora de servir líneas de caché másgrandes.

759. d. Ningún banco tiene especificadas latencias inferiores a las indicadas por su fabricantePrincesa a su máxima frecuencia de trabajo, por lo que no hay riesgo de que el sistema dememoria pudiera quedar bloqueado.Por otra parte, cada petición a memoria se sirve desde un único banco de memoria, por loque los bancos no tienen que sincronizarse con sus homólogos DDR o RDRAM.Lo que sí deberán compartir todos los bancos activos es la frecuencia de trabajo, que serácaracterística del controlador de memoria ubicado en el puente norte del juego de chips dela placa base, y que será de 200 ó 533 MHz según funcione el controlador DDR o RDRAM,respectivamente.

760. b. A 800 MHz en Asturias, el doble canal DDR de Carolina trabaja a 2x200 MHz cada unopara dar 6.4 Gbytes/sg, mientras el doble canal RDRAM de Letizia puede también hacerlo asu máxima frecuencia de 2x533, para desarrollar un ancho de banda de 4.2 Gbytes/sg. parasu anchura de 16 bits de datos y 8.4 Gbytes/sg. para su anchura de 32 bits.En estas condiciones, cada módulo tiene garantizado trabajar con latencias iguales o supe-riores a las especificadas en la tabla de Princesa, donde se indica precisamente la mínimalatencia tolerada para estas frecuencias de (2x)200 y (2x)533 MHz. En consecuencia, se ga-rantiza el funcionamiento de todos los módulos de Letizia, puesto que ninguno se ha colo-cado a una latencia inferior a 9, y tienen riesgo de no funcionar los módulos que trabajanen los bancos 0 y 2 de Carolina, programados para �ON ã + cuando su especificación es de�ON ã +��|' .ß

Opción ½ : Los bancos que suben RCD de 2 a 3 no provocan riesgo de cuelgue alguno; suefecto es precisamente el opuesto, ya que relajan la temporización de las filas de la matriz deceldas introduciendo un ciclo más de espera.ß

Opción n : Los bancos de Letizia tienen garantizado un correcto funcionamiento, puestoque ninguno trabaja con un CL inferior a 9.ß

Opción à : En la premisa de CL diferente habría que diferenciar si éste es inferior o supe-rior, ya que un CL inferior al especificado sí introduce riesgos de bloqueo para ese banco dememoria, mientras que un CL superior favorece la estabilidad de la respuesta en un régimenmás tranquilo, perdiéndose algo de tiempo, pero sin introducir riesgo alguno de anomalía.

761. a. En el controlador de memoria de Mónaco tenemos 333 MHz x 64 bitsã

2664 Mbytes/sg.En los módulos de memoria Cristina tenemos 2x166 x 64 bits

ã2664 Mbytes/sg. Si tuvié-

ramos superávit en el ancho de banda del controlador de placa base, habría que reducir sufrecuencia tal y como recoge la opción À , y si fuésemos deficitarios, habilitar un eventualdoble canal (opción n ), pero no ocurre ni una cosa ni la otra.

~[Ë�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö762. b. Con una rebaja a la mitad en la frecuencia del controlador de memoria tenemos 266 MHz

x 64 bitsã

2128 Mbytes/sg. En los módulos de memoria Estefanía tenemos 133 x 64 bits x2 canales

ã2128 Mbytes/sg. La frecuencia del controlador de memoria de Mónaco en placa

base está pensada para trabajar con un doble canal de memoria DDR-SDRAM; si la memoriaes SDRAM, debemos sacrificar la mitad de la frecuencia del controlador para equilibrar elancho de banda en ambas partes.

763. c.ßOpción ½ : El banco 0 no puede trabajar a 2x200 MHz con doble canal si estamos utili-

zando Mónaco a 533 MHz, ya que haría falta subir esta frecuencia hasta los 800 MHz.ßOpción À : Todos los bancos tienen que funcionar a la misma frecuencia, y que ésta a su

vez sea tolerada por el controlador de memoria principal.ßOpción à : Los módulos de memoria Cristina y Elena no funcionan a velocidades de

2x200 MHz, por lo que el concurso de los bancos 1 y 2 así configurados en Mónaco provoca-rían un bloqueo del sistema de memoria del PC.

764. d. Si se trata de respetar las latencias de cada módulo indicadas por el fabricante, es per-fectamente factible conservar en todos los casos los valores indicados por Princesa, ya quecada módulo se sitúa en un banco de memoria diferente que le permite tener temporizaciónpropia respecto al número de ciclos de respuesta.

765. c. Si Cristina funciona con un CL de 2.5 ciclos de 166 MHz, existe una elevada probabilidadde que pueda hacerlo con un CL de 2 ciclos de 133 MHz, ya que los tiempos de retardo alnivel de la columna de celdas del chip son 2.5 x 6 ns.

ã15 ns. en el primer caso y 2 x 7.5

ns.ã

15 ns. en el segundo caso. Esta misma temporización de CLã

2 a 133 MHz es aún másfactible para Carolina, ya que se trata de un módulo más rápido que Cristina.ß

Opción ½ : Subiendo la latencia RCD para lograr frecuencias más elevadas exige subirtambién la latencia CAS (CL), ya que esta última suele ser más restrictiva que la primera. Porlo tanto, mantener CL hipoteca nuestras aspiraciones de conseguir una frecuencia superior.ß

Opción À : Es una acción condenada al fracaso debido a que la frecuencia de la placa baseMónaco con doble canal y memoria DDR no tolera la frecuencia de 166 MHz.ß

Opción à : Aparte de que la opción À no es correcta, cabe reseñar que no es necesario quelas latencias RCD y CL coincidan en todos los bancos de una arquitectura de memoria.

766. a. Con un solo canal de memoria en Palma, la anchura de todos los buses del sistema (pro-cesador, placa base y memoria) es de 64 bits, con lo que todos los elementos trabajarán ala frecuencia más lenta de los tres. Dado que desconocemos el procesador, la frecuencia dereferencia es la de Carolina, y por tanto, Palma sólo puede trabajar a 2x200 MHz, esto es, 400MHz, muy por debajo de su frecuencia máxima de 666 MHz.ß

Opción À : Los anchos de banda indicados son correctos, pero eso no justifica que condos módulos de memoria Carolina sobre Palma podamos aprovechar el máximo ancho debanda de esta última. Primero, porque no disponemos del doble canal de memoria en Palmapara que los anchos de banda se sumen, y segundo, porque el ancho de banda dado paraCarolina no resulta ser la mitad del desarrollado por Palma, cualidad necesaria para su má-ximo aprovechamiento.ß

Opción n : Incorporando un segundo banco tenemos un sistema de memoria más versátilen tamaño, pero no alteramos su ancho de banda, ya que siempre funciona un único banco.

767. d. El hecho de que todas las situaciones descritas en esta opción eviten la latencia RCDprovoca que dicha latencia sólo intervenga en el rendimiento de los módulos de memoriacon una probabilidad muy baja, con lo que es un parámetro que pierde mucho peso en el

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö q9ÆrÆ

rendimiento del módulo respecto a CL, que es una latencia que sí interviene en todas laspeticiones (aunque una sola vez por cada petición cursada para llenar una línea de cachésolicitada desde el procesador).

768. c. En un módulo DDR de 2x200 MHz como Carolina hay dos relojes de 200 MHz desfasadosmedio ciclo dentro de cada chip. Las latencias RCD y CL se miden respecto a esta frecuenciacomún a la respuesta de las dos submatrices de celdas presentes en cada chip, mientras quela salida de datos se desfasa medio ciclo en la segunda submatriz de celdas para intercalardatos de una matriz y otra y lograr velocidades de salida de 2x200 MHz.

769. d. El multiplicador de 2x se hace operativo sólo en la salida de datos, donde discurre unasegunda señal de reloj desfasada medio ciclo respecto a la original, pero en la salida de la filay columna, la latencia se mide sin tener en cuenta este multiplicador. Por lo tanto, respectoaâ �OP ã + , que es el valor óptimo especificado por Princesa, perdemos un ciclo entero de

una señal de reloj de 200 MHz.

770. b. En una arquitectura como Mónaco, donde disponemos de un doble canal, cada peticiónde memoria se resuelve desde un único banco compuesto de dos canales, en el que cada unode ellos dispone a su vez de un módulo de memoria, que puede ser DDR o SDRAM. Porotra parte, al responder en frío los chips de memoria, en el tiempo de respuesta de una líneade caché intervienen tres tiempos: (1) RCD (RAS to CAS Delay), (2) CL (CAS Latency), y (3)el tiempo de salida de datos por el bus. Analicemos estos tiempos en el orden en el que vaninterviniendo:

(1) RCD: Interviene una sola vez por cada petición en frío para cada uno de los dos canalesde actuación simultánea, por lo que al cambiar Elena por Estefanía perdemos un cicloen cada módulo, que al coincidir en el tiempo es un único ciclo de reloj.

(2) CL: Interviene una sola vez por cada petición, tanto si es en frío como si es tras otrapetición que pudiese amortizar RCD, pero como en este caso tanto Elena como Estefaníatienen el mismo CL, no se pierde ningún ciclo de reloj al cambiar de uno a otro tipo demódulo de memoria.

(3) Salida de datos: La línea de caché en Jaime es de sólo 32 bytes, por lo que se necesitauna ráfaga de 4 datos de 64 bits (8 bytes) para completarla. Estos cuatro datos salenen semiciclos de reloj en DDR, y en ciclos de reloj en SDRAM. Puesto que tenemos undoble canal en Mónaco, dos datos salen del canal 0 en flanco de subida y bajada paraElena y otros dos datos salen del canal 1 con idéntica temporización. Con Estefanía, encambio, necesitamos dos ciclos de reloj para sacar los dos datos del canal 0, y otros dospara los del canal 1. Perdemos un ciclo en cada canal para responder, pero dado que losdos canales solapan su funcionamiento en el tiempo, se trata de un mismo ciclo de reloj.

Recopilando, perdemos un ciclo en (1) y otro en (3), lo que supone conceder la pérdida dedos ciclos de reloj en el montante total.

771. a. La latencia CL interviene una sola vez para cada salida de datos que llena una línea decaché del procesador (al margen de que los datos solicitados se encuentren en la misma oen otra fila que la petición anterior, o incluso en otro bloque entrelazado en longitud conaquel que ha servido la petición anterior), y puesto que se mide en ciclos de reloj del módu-lo excluyendo el multiplicador de 2x, el que sea memoria DDR no influye en este caso paraaminorar los ciclos de latencia.ß

Opción À : Frente a la latencia RCD, CL cobra un mayor protagonismo porque la latenciaRCD no entra en juego cuando tenemos mucha localidad de referencia a memoria o aprove-chamos las estrategias de precarga o entrelazado. Es decir, las situaciones descritas en esta

�Ì�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öopción permiten suprimir la latencia RCD, pero nunca la latencia CL, que se mantiene activaen todos los casos descritos.ß

Opciones n y à : Una vez finaliza el tiempo CL, los datos salen a razón de uno por ciclode reloj en SDRAM y dos por ciclo en DDR, al margen de qué valor pudiera tener CL. Esdecir, es la longitud de la ráfaga la que influye en esta parte del tiempo de servicio de la líneade caché, no la latencia CL.

772. c. El controlador y el módulo de memoria sólo tienen garantizado su correcto funciona-miento a una frecuencia común, que es la menor de ambas, y a una latencia CL común, quees la mayor de ambas. Estas condiciones se cumplen utilizando una frecuencia de 2x133 yun CL de 2.5 en ambos elementos.

773. b. El sistema funciona en el régimen más conservador que permita al controlador de la pla-ca base y al módulo de memoria sincronizarse. Ahora bien, el hecho de que obliguemos aElena a trabajar con un CL superior al que tiene especificado concede posibilidades de traba-jar aún a frecuencias más elevadas para ese módulo, y puesto que el controlador de memoriaadmite frecuencias muy superiores, ése es el camino más sensato para la optimización.

774. b. Cuando el número de dígitos que sigue a PC- es cuatro, indica ancho de banda en Mby-tes/sg. Conocemos la anchura del módulo, pues se deduce de las filas de la tabla que revelanla conexión a la placa base y el formato (64 bits para módulos DIMM de 168 y 184 contactosy 16/32 bits para módulos RIMM de 184/232 contactos). Nos falta disponer de la frecuenciapara la ráfaga de salida de datos para obtener el ancho de banda efectivo del módulo. Enteoría, si la frecuencia no indica la presencia del multiplicador 2x, necesitaríamos conocertanto frecuencia como interfaz, con objeto de saber si es DDR o no y contabilizar el multipli-cador 2x en el ancho de banda; pero en este caso, esa información ya viene expresada en elcasillero correspondiente a la frecuencia, y por lo tanto, la información que aportan las ca-sillas correspondientes al interfaz son redundantes para este cometido. Descartamos así lasopciones ½ y n , y lo que resulta aún menos relevante para este menester es el conocimientode las latencias RCD y CL de los módulos, lo que nos lleva a descartar también la opción à .

775. b. Cuando el número de dígitos que sigue a PC- es tres, indica la frecuencia del bus a laque el fabricante se compromete al buen funcionamiento del módulo. En nuestro caso, no sepuede garantizar el uso correcto de Estefanía por encima de 133 MHz, que es su frecuenciade funcionamiento nominal.

776. a. Cuando el número de dígitos que sigue a PC- es cuatro, indica ancho de banda en Mby-tes/sg. En nuestro caso, el ancho de banda es de 133 MHz x 8 bytes = 1064 Mbytes/sg.

777. b. Cuando el número de dígitos que sigue a PC- es cuatro, indica ancho de banda en Mby-tes/sg. En nuestro caso, el ancho de banda es de 2 x 133 MHz x 8 bytes = 2128 Mbytes/sg.Elena proporciona el doble de ancho de banda que Estefanía gracias a la presencia del mul-tiplicador 2x, y así lo refleja su especificación.

778. a. Para completar la especificación X-Y-Z se necesitan conocer tres parámetros:(X) Parámetro CL o latencia CAS (CAS Latency).(Y) Parámetro RCD o latencia entre RAS y CAS (RAS to CAS Delay).(Z) Parámetro que indica la latencia para la precarga de otro bloque entrelazado en las filas

de la matriz 3D de celdas.Por lo tanto, no es necesario conocer la frecuencia.

779. d. Según la respuesta anterior, necesitamos conocer RCD, CL, y la latencia para la precarga,que no viene indicada en la tabla de especificaciones de los módulos de Princesa.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·*�BK780. a. Los tres parámetros que se indican en la especificación X-Y-Z timing son:

(X) Latencia CAS o CL.(Y) Latencia entre RAS y CAS o RCD.(Z) Retardo para la precarga de otra fila entrelazada.

El enunciado de la pregunta nos proporciona Q ã í , mientras que la tabla de especificacionespara los módulos Estefanía nos proporciona R ã + e S ã í .

781. d. De acuerdo a los parámetros indicados en la tabla de especificaciones para los módulosCristina, éstos presentan una latencia CAS (CL) de 2.5 ciclos y una latencia entre RAS y CAS(RCD) de 2 ciclos. En la especificación X-Y-Z timing conocemos por tanto R ã +�� ' e S ã + ,mientras que se desconoce Z. Esto deja la posibilidad abierta a las opciones ½ , À y n , quetienen en común los parámetros X e Y, especulando sobre Z. La única opción que quedatotalmente descartada es à , donde se estipula que CL vale 2 ciclos y que RCD vale 2.5 ciclos.

782. d. El máximo ancho de banda se consigue para la mayor frecuencia del controlador DDRpara cada uno de sus canales de memoria, que a su vez obtenemos aplicando la siguientefórmula:

FrecuenciaControladorDDR T�U%V3W5X ãZY V3W5[]\^W`_�[]acbIï.ð,ñ�d$eMf`gih[`Wàkj , l�mnôp�q`rts

donde:

v / 4( + es la función matemática que devuelve la parte entera por exceso de un valor.v uwvJx8y es el multiplicador de 200 MHz que presenta la frecuencia nominal de Shrek.v zJ{�| es una variable discreta que sólo puede tomar los valores asociados a la serie de

diez divisores de que dispone el procesador.

El valor más alto para la frecuencia se produce para el mayor divisor disponible, 1.25, con loque sustituyendo todos los términos, tenemos:

FrecuenciaControladorDDR T�U%VMW}X ã î ë ö�ö[`Wàkj , ~?�~`� �i�%sã

240 MHz

Por lo tanto, por cada canal obtenemos 2x240 MHz x 64 bitsã

2x240x8ã

3840 Mbytes/sg,lo que otorga un ancho de banda total de 7680 Mbytes/sg. entre los dos canales DDR.

783. b. Para la resolución de esta cuestión debemos aplicar una vez más la ecuación anterior.De entre todos los divisores a sustituir en DIV, nos quedaremos en cada caso con aquelque devuelva un valor para la parte derecha de la ecuación lo más próximo posible a lafrecuencia de los módulos, pero sin pasarse (y prescindiendo del multiplicador 2x). Si existeel valor de DIV que devuelve exactamente esta frecuencia DDR, habremos aprovechadoal máximo el ancho de banda del correspondiente módulo de memoria. Concretando paraCarolina, Cristina y Elena, tenemos:

v G`g 58� + (9 g @ Elegimos DIVã

1. Tenemosî ë ö�ö�� þ»ÿ[`W5a�j , ~?�~"s

ã +�� MHz, y por lo tanto el doblecontrolador de memoria DDR de Shrek trabaja a su misma velocidad.

v G 5^(� - (d9 g @ Elegimos DIVã

0.83, obteniendoî ë ö^ö3� þ�ÿ[`W5a�j , ~��5� ��%s

ã � � � MHz, y por consiguiente,el doble controlador de memoria DDR de Shrek aquí trabaja 6 MHz por debajo de su

�Ì�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Övelocidad máxima, sacrificando aproximadamente un 3.6 % de rendimiento (el DIV de0.9 ya se pasa del valor máximo permitido, pues resulta una frecuencia de 171.42 MHz).

v � + 4)9 g @ Elegimos DIVã

0.66. Tenemosî ë ö�ö�� þ»ÿ[`Wàkj , ~��~"s

ã � í�í MHz, y por lo tanto el doble con-trolador de memoria DDR de Shrek trabaja a su misma velocidad.

784. c. Cada banco debe constituirse con módulos de memoria que presenten el mayor parecidoposible, lo que significa que dos módulos gemelos se ubicarán sobre zócalos del mismocolor. Ahora bien, la mayoría de placas base no permiten trabajar simultáneamente con unbanco a una frecuencia y otro banco a otra frecuencia distinta, ya que ambos desembocanen un controlador de memoria común. Esta regla de diseño se mantiene si el controlador seintegra en el chip K8, donde el procesador arrancará atendiendo únicamente a un tipo dememoria. Si es la más lenta (en nuestro caso, Elena), podría además dialogar correctamentecon Carolina; si es la más rápida, debería prescindir de la lenta. Para no dejar estos cabossueltos, la pregunta indica expresamente que sólo se atiende un modelo de memoria, y queéste se alterna en los días pares e impares. Puesto que una petición de memoria se sirve desdeun único banco, y dentro de éste, desde todos sus módulos, estamos obligados a llenar unbanco sólo con Elena y otro sólo con Carolina, sin importar qué banco sea el elegido por cadauna de ellas.Dicho de otra manera, el comportamiento del PC descrito en la opción ½ un día impar secorresponderá con el de la opción À un día par, y viceversa, lo que nos conduce a la opciónn . Por su parte, la opción à no representa ni mucho menos la única posibilidad de diálogo,ya que es la más conflictiva de entre las que se presentan: sólo funcionaría si se elige lafrecuencia de diálogo del módulo más lento (en nuestro caso, Elena) e involucrando a su veza Carolina para que complete la palabra del mismo banco, lo que contradice al enunciado,que describe que en cada momento el sistema dialoga únicamente con una de ellas.

785. b. Particularizamos sobre Elena la ecuación general:

FrecuenciaControladorDDR T�U%VMW5X ã Y VMW5[]\^W`_�[]a�bIï,ð,ñ�d$e�f`g�h[`W5a�j , l�mnôp�q5r�s , con lo que nos queda lo siguiente:

133 MHz =î ë ö^ö[`Wàkj , ~��p�q`rKs , y despejando DIV (divisor del controlador DDR) obtenemos el valor

buscado de 0.66.786. b. La mayor frecuencia a que puede trabajar el doble controlador de memoria DDR de

Shrek se consigue utilizando su mayor divisor para el controlador de memoria, esto es, 1.25.Aplicando una vez más la fórmulaFrecuenciaControladorDDR T�U%VMW5X ã�Y VMW}[]\�W5_�[]a�b>ï.ð,ñ�d$eMf]g�h[`W5a�j , l�mnôp�q5r�s , obtenemos:

FrecuenciaControladorDDR T�U%VMW5X ã î ë ö�ö[`Wà�j , ~?�~`� ��%sã +8�6� MHz.

No es una frecuencia que hayamos visto comercializada en el mercado para la DDR ni enel catálogo de módulos de Princesa, pero el enunciado de la pregunta ya avisaba de que nonos dejáramos guiar por este faro.

787. c. Puesto que se nos concede libertad para elegir a Fiona a nuestro antojo, tomamos siempreaquella frecuencia que proporciona el mayor ancho de banda a Shrek, que siempre corres-ponde con el mayor divisor de entre todos los disponibles para configurar su doble contro-lador de memoria DDR.

788. d. Atendiendo una vez más a la fórmula:FrecuenciaControladorDDR T�U%VMW5X ã�Y VMW}[]\�W5_�[]a�b>ï.ð,ñ�d$eMf]g�h[`Wà�j , l�m�nôp�q5r�s , al verse reducido el multiplicadorde 12 a 10, debe reducirse también el divisor, que en este caso será el de valor 1 para queresulten los mismos 240 MHz para la frecuencia del controlador DDR que requiere el módulo

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·*�rqde memoria Fiona previamente caracterizado a esa misma frecuencia. Esto es, sustituyendotérminos en la fórmula anterior:FrecuenciaControladorDDR T�U%VMW}X ã î ë ö^ö[`W`akj , ~��~"s

ã +8�6� MHz.

789. a. Si no cambiamos el divisor, que era de 1.25, sustituyendo en la fórmula junto al resto devalores, tenemos:FrecuenciaControladorDDR T�U%VMW}X ã î ë ö�ö[`W`akj , ~?�~`� �i�%s

ã í �� MHz, con lo que debiéramos localizarmódulos de memoria DDR 2x300 MHz, que no se encuentran entre los modelos comercialesofertados por Princesa.

790. b. Corresponde al año 2001, poco después de la llegada del primer Pentium 4, comercia-lizado en España exclusivamente con controlador de memoria RDRAM y módulos RIMMestructurados en arquitectura de doble canal.

791. a. Corresponde a los últimos modelos de Pentium III, los Coppermine, cuya frecuencia de133 MHz para el bus local coincide con la frecuencia de trabajo de la memoria Estefanía.

792. a. La séptima generación de AMD comienza con el K7 Athlon con bus local de 2x100 MHzy prosigue con el K7 Thunderbird con bus local de 2x133 MHz. Durante todo el períodoen que estos procesadores coexistieron en el mercado con la memoria SDRAM, el multipli-cador 2x del procesador hubiera alineado el ancho de banda con el doble canal en placabase, logrando un perfecto entendimiento a través del juego de chips. Este multiplicador 2xterminaría por aparecer con la memoria DDR antes que con arquitecturas de doble canal;cuando llegó el doble canal para dar respuesta al bus de 4x133 MHz del Northwood, los K7Thunderbird y la memoria SDRAM habían casi desaparecido del mercado y no tuvieron laoportunidad de aprovechar esta idea.

793. c. Representan la solución óptima para los procesadores Pentium 4 Northwood de 4x133MHz y 4x166 MHz sobre arquitecturas de doble canal.

794. d. Una pregunta fácil para finalizar el cuento de príncipes y princesas.

Capítulo 8 / Diez cuestiones generales con enunciado ordinal

795. c. La memoria DDR 2x133 MHz de doble canal duplica su ancho de banda, obteniendoun valor total de 2x2x133 MHz x 8 bytes, que coincide en frecuencia (4x133 MHz) y anchura(siempre 64 bits) con el bus local del procesador Pentium 4 Northwood. Por lo tanto, el factorde pérdida es el elemento neutro del producto, esto es, uno.El valor de la opción ½ es tres, mientras que para las opciones À y à , el valor resultado esdos.

796. d. En todos los casos descritos, el bus local del procesador presenta el doble de ancho debanda que el bus de memoria. Puesto que en todos los casos la anchura del bus es de 64 bits,el factor 2 hay que buscarlo en otros elementos. Más concretamente:ß

Opción ½ : El factor 2x se pierde al no disponer la memoria de respuesta en flanco desubida y bajada, ya que el Thunderbird dispone de una frecuencia de trabajo de 2x133 MHz.ß

Opción À : El factor 2x se pierde al no disponer la memoria de doble canal, ya que el buslocal del Northwood trabaja a una frecuencia de 4x133 MHz, esto es, 2x2x133 MHz.

�ÌB� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öß

Opción n : En este caso, el factor 2x se pierde en la frecuencia base, ya que el doble canalDDR proporciona 2x2x133 MHz, mientras que el bus local del procesador es de 2x2x266MHz.

797. a. En SDRAM, CL oscila entre 2 y 3, mientras que en DDR lo hace entre 2 y 2.5. Los valoresaltos para CL están asociados a las frecuencias más elevadas a que pueden trabajar sus dise-ños, con lo que para SDRAM es tres.El valor de la opción n es 1, mientras que para las opciones À y à el valor es 2, tal y como yase ha explicado en las respuestas de las cuestiones anteriores cuyo enunciado es �� y �� .

798. b. En el resto de opciones, el valor que resulta es 2, tal y como resolvimos en la respuestade la cuestión cuyo enunciado es �� .

799. a. El número de módulos de un mismo banco (opción À ) y el factor de entrelazado (opciónà ) deben ser números pares a todos los efectos. Además, SDRAM y DDR no pueden combi-narse en un mismo banco.Respecto a la opción n , aunque el número de bancos de memoria, sí puede ser impar, esirrelevante o no que sea del tipo Registered.

800. c. La frecuencia de reloj en memorias síncronas representa el tiempo de ciclo, mientras queen memorias asíncronas indica el tiempo de respuesta. Puesto que SDRAM pertenece a lasprimeras, las opciones À y à quedan descartadas.Dado que el período de reloj en segundos es la inversa de la frecuencia expresada en Hz,calculando la inversa de � �� ) ��;ê obtenemos

� ) �@�V0E� , esto es, 6 nanosegundos para eltiempo de ciclo de la SDRAM de 166 MHz.

801. d. Efectivamente, se pasa de una anchura de 32 bits sin ECC a otra de 39 bits con ECC bajoesquema SEC-DED (Single Error Correction - Double Error Correction). Esta pregunta seresuelve mejor por eliminación.ß

Opción ½ : El voltaje de un chip de memoria es muy inferior para todas los diseños quese mencionan, oscilando entre 1.8 y 3.3 voltios.ß

Opción À : El ancho de banda de la memoria RDRAM de 16 bits y 2x400 MHz es muysuperior: 1600 Mbytes/sg.ß

Opción n : Los primeros módulos SIMM contaban con 30 contactos.

802. d. Todos los procesadores de Intel entre la primera y la séptima generación direccionan amemoria a nivel de byte (ocho bits).ß

Opción ½ : Los módulos SIMM de 30 contactos tienen una anchura de 8 bits, mientras queel procesador 80486 la tiene de 32 bits. El banco de memoria del procesador se construye porlo tanto con 4 módulos.ß

Opción À : En este caso, los módulos tienen una anchura de 32 bits y el procesador de 64,con lo que el banco de memoria se construye con dos módulos.ß

Opción n : La anchura de los módulos RIMM de 184 contactos es de 16 bits, mientrasque para el Pentium 4 es de 64 bits. Podríamos montar un doble canal de memoria paradesdoblar la anchura de este bus hasta los 128 bits y tratar de llegar a un banco de memoriacompuesto por ocho módulos RIMM, pero entonces la frecuencia del procesador debieraser el doble que la de los módulos (ya que su anchura sería la mitad y el ancho de bandaen ambos lados del juego de chips de la placa base debe ser el mismo). El diseño RIMMmás lento es el de 2x400 MHz, mientras que el Pentium 4 a fecha 2005 alcanza su techo defrecuencia en el bus local en 4x266 MHz, que queda muy lejos de duplicar a la RDRAM(tendría que ser un 4x400 MHz). Si más adelante el Pentium 4 alcanza este valor, siemprehará correcta la opción n sólo en algún supuesto, mientras que la opción à es correcta en

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·*�rÞtodos los casos, así que siempre quedará como más verdadera al margen del marco temporalen que se formule la pregunta.

803. d. En todos los casos, se tarda cuatro ciclos en proporcionar la dirección completa por el busestrecho de fila o columna según corresponda, dos ciclos de media y mediana como retardodel dispositivo (el valor real oscila entre tres y cinco para todos los casos), y tres ciclos másen la salida para unificar la respuesta entre el chip seleccionado para devolver los datos y elpropio controlador de memoria.

804. d. El etiquetado PC-X indica en X un valor de frecuencia de bus cuando tiene tres dígitos oun valor de ancho de banda del mismo cuando tiene cuatro. En este caso, se hace referenciaa una memoria SDRAM que funcione correctamente sobre un bus de memoria de 100 MHz,y para ello, el máximo tiempo de ciclo debe ser 10 ns., que es el valor inverso (período dereloj) de dicha frecuencia.

Capítulo 9 / Constitución interna

805. c.806. c. Para poder agilizar la consulta, se implementa mediante una memoria accesible por con-

tenido en lugar de por dirección. Esta memoria es mucho más cara que la memoria dinámica,y recibe el nombre de memoria asociativa.

807. c.808. c. La cuestión se resuelve conociendo que una caché integrada de 256 Kbytes incorpora

unos 15 millones de transistores, y que la proporción se respeta a tamaños superiores.Otra forma de acertar consiste en conocer que una celda básica de memoria estática tieneentre 4 y 6 transistores, con lo cual 2 Mbytes son 16 Mbits, que multiplicado por 6 resulta96 millones de transistores. Los cuatro millones restantes se los asignamos a la unidad decontrol de la memoria caché.

Capítulo 9 / Rendimiento

809. d. Procesador, memoria principal y bus local son aspectos íntimamente relacionados con lacaché en funcionalidad y rendimiento, y deben estar mínimamente sincronizados con ellapara lograr un rendimiento razonable.

810. d. El aspecto de influencia más discutible es la latencia, pero si la caché no puede respon-der a la velocidad que el bus transporta, es un claro limitador en el ancho de banda de lascomunicaciones.

811. d. La unidad de transporte en caché es la línea, compuesta por una sucesión de palabrasque viajan conjuntamente hacia el procesador. En este flujo de datos, el ancho de banda esel parámetro más preciado, sobre todo en tiempos contemporáneos en los que el tamaño delínea va en aumento.

�Ì�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö812. d.813. d.814. b. Si la placa base funciona a 66 MHz o superior, la temporización 2-1-1-1 de la caché rá-

faga debe bajar hasta 3-2-2-2 ciclos, que ya es peor que la temporización 3-1-1-1 de la cachésegmentada.

Capítulo 9 / Diseños comerciales

815. c. En efecto, una cosa son los buses por los que entran las peticiones al chip, y otra los puer-tos por los que se efectúan las operaciones. La entrada de peticiones puede simultanearsesin que sus operaciones asociadas estén obligadas a hacerlo.

816. a. Una para el envío de la dirección y otra para la salida del dato.

817. b. Efectivamente, fue un problema en las primeras implementaciones sıncronas de caché, yse solucionó con la llegada de las cachés de tipo ZBT (Zero Bus Turnaround), cuyo nombrehace mención explícita a dicho logro.

818. a. La memoria ZBT fue la primera en esquivar la inserción de ciclos muertos en las tran-siciones entre operaciones de lectura y escritura. Si lo que se trata es de aprovechar estacualidad, estamos ante la mejor relación rendimiento/precio del mercado.

819. c.820. d.821. b.822. c.823. a.ß

Opción À : Los tres últimos items de la secuencia deben listarse en orden inverso.ßOpción n : DDR no tiene por qué incluir Separate I/O, y de hecho existe una versión

DDR anterior a ella.ßOpción à : Contiene nombres ficticios.

824. c.ßOpción ½ : El diseño Late Write es el más peculiar de todos, y no tiene una continuidad

íntegra en DDR y QDR.ßOpción À : Existen diseños ZBT que no son segmentados.ßOpción à : Existen diseños DDR que no son Separate I/O.

825. a. Separate I/O no desdobla la salida del bus, sino los buses de lectura y escritura, por loque ante una operación de lectura aislada, Separate I/O actuá como una memoria conven-cional. QDR, a pesar de lo que pueda parecer por su nombre, no responde cuatro veces porciclo, sino que aúna las mejoras de Separate I/O y DDR; por ello, respecto a la salida dedatos se comporta como ésta última, respondiendo datos en flanco de subida y bajada, estoes, dos veces por cada ciclo de reloj.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·*�@?Capítulo 9 / Organizacion en líneas y conjuntos

826. b.827. c. Ya que tanto ½ como À son actuaciones positivas. La opción à no es correcta, ya que las

dos actuaciones descritas en ½ y À pueden ser compatibles si nos decidimos a aumentar elnúmero de palabras que contiene la memoria caché. Es decir,

�O�%�� `� � � [`b7[`U�W ã �7� ��E� ç � � )��?� � 4 � � ì �7� �� ç ��) �E� � � é3� � � ì �?� � 4 �Lo único que ocurre es que ambas actuaciones abogan por una reducción del número deconjuntos.

828. d. Todos los parámetros mencionados influyen en el rendimiento de la caché.

829. a.ßOpción À : Es la mejor competidora de la opción ½ , pero según estudios realizados por

J. Hennessy para estas dos configuraciones sobre el conjunto de programas SPEC95, ambasproducen el mismo porcentaje de fallo (un 1.4 %), por lo que resolvemos el desempate afavor de la caché en la que el área de datos es la mitad.ß

Opción n : Se satura el segundo parámetro, pues a partir de 4-8 líneas por conjunto elincremento del rendimiento se atenúa, mientras que el directorio caché encarece su coste demanera exponencial.ß

Opción à : Salen líneas de medio byte, lo cual no es posible.

830. c. Efectivamente, a menor número de conjuntos, mayor número de líneas por conjunto,y al incrementarse el nivel de asociatividad, también lo hace el grado de libertad para laubicación de la información de memoria principal en caché, con la consiguiente reducciónen el índice de fallos.

831. d.832. b. La caché de traza del Pentium 4 no cumple esta premisa, pero es una caché integrada, y

la pregunta engloba sólo a las de tipo externo e interno. Las palabras están más relacionadascon memoria principal, y los bloques, con memoria secundaria o disco.

Capítulo 10 / Diferencias respecto a memoria principal y caché

833. a. En 2004, la anchura de la memoria principal es de 64 bits (de hecho, este valor perduradesde finales de los años 90); para la memoria de vídeo esta anchura es de 256 bits, tanto enlos modelos GeForce de Nvidia como Radeon de ATI. Por lo tanto, la memoria de vídeo escuatro veces más ancha.Respecto a la capacidad, el tamaño más frecuente para la memoria principal de un PC en

�Ì�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö2004 es de 512 Mbytes o 1 Gbyte, mientras que para la memoria de vídeo, este tamaño esde 128 o 256 Mbytes. Por lo tanto, el subsistema de vídeo es cuatro veces más pequeño encapacidad.

834. d. En concreto, es cuatro veces más ancha (256 bits frente a 64 a fecha 2005) y siempre a lavanguardia en velocidad respecto a los chips de memoria dinámica que utiliza, por lo quesiempre es algo más rápida que una memoria principal coetánea.

835. c. La evolución de la memoria de vídeo en lo referente a su anchura comenzó bastantetarde. Hasta 1995, la VRAM era de 32 bits; luego se utilizó la SDRAM con una anchura de64 bits, manteniendo una evolución en paralelo con la memoria principal; a partir de ahí,en 2000 se amplió a 128 bits y en 2003 a 256 bits, sin que esto fuera imitado por el bus dememoria principal.

836. b. En concreto, para alojar los mapas de texturas. Algunos modelos disponen de pequeñascantidades de caché como memoria de vídeo, pero la localización de los mapas de texturasen memoria principal es una estrategia mucho más generalizada.

837. b. La memoria de vídeo no utiliza zócalos de conexión para su eventual ampliación, por loque SIMM, DIMM y RIMM quedan descartados.

838. b. En efecto, tenemos chips y bancos, pero no módulos, ya que carece de zócalos de cone-xión y disponibilidad comercial de forma separada. Las opciones ½ y n son meras invencio-nes del autor, mientras que la opción à es rotundamente falsa.

839. a. El orden queda claramente delimitado por las necesidades de velocidad que atesora cadauna de ellas.

840. d. Tanto la memoria principal como la de vídeo son memorias dinámicas, resultando másfácil la conversión entre ellas que el paso a memoria estática como la caché. Ahora bien,como la de vídeo incorpora el doble puerto de acceso sobre la infraestructura de memoriaprincipal, siempre resulta más fácil desactivar elementos ya existentes que incorporar otrosnuevos en el paso de memoria principal a memoria de vídeo.

841. b. El concepto de banco no guarda ninguna relación con la memoria caché.

842. d.843. a.

Capítulo 10 / Parámetros de funcionalidad y rendimiento

844. c. La misma información que define la imagen en pantalla se convierte en mayor númerode puntos de luz, con la consiguiente sobrecarga para la GPU.

845. c. El tamaño de nuestro monitor no guarda relación con la memoria de vídeo, aunque sísu resolución. No obstante, la memoria de vídeo dispone siempre de un tamaño muy so-bredimensionado con respecto al que una máxima resolución podría ocupar, con lo que au-mentando esta memoria, las prestaciones en resolución no se ven alteradas. Por otra parte,aumentar la memoria de vídeo permite hacer un uso más óptimo de los mapas de textu-ras y otros recursos gráficos, con lo que el número de frames por segundo o frecuencia deactualización de imágenes aumenta.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·*�rÆ846. b. Primero hay que saber que 65536 son + õ ê colores, que se representan con 16 bits (2 bytes);

luego hay que multiplicar este valor por la resolución ( + é32 ç54 � )�+�� )��\' í � ã � + û �@�;' � bytes);finalmente, debemos redondear por exceso a la potencia de dos más cercana (8 Mbytes).

847. c.848. d. El número de píxeles se duplica en cada dimensión, introduciendo un factor dos en el

mapeo que requiere el frame buffer sobre la memoria de vídeo para cada una de las dosdimensiones.

849. b. Tan sólo necesitamos añadir un bit más a los 24 que permiten representar los 16.8 millo-nes de colores (para obtener el valor 24 a partir de los millones de colores debemos calcularel logaritmo binario de esta última cantidad), por lo que el incremento proporcional es de1/24 con respecto a cualquier configuración que se tome como referencia (la de la respuestaanterior o la de su antecesora), ya que no estamos midiendo incrementos absolutos, sinorelativos.

850. a.851. d. Es el valor de la GPU ATI Radeon 9700 Pro, uno de los modelos vanguardistas del mer-

cado en 2003.

852. a. Bajo PCI, que fue el precursor de AGP en el contexto del bus gráfico, la CPU debía in-tervenir para enviar la información procedente de memoria principal hacia la tarjeta gráfica,trasiego que en AGP puede realizar su controlador ubicado en el puente norte del juego dechips. El tramo de comunicación que compete al bus de memoria principal puede tambiéndesempeñarse sin intervención de la CPU gracias a la presencia en el puente norte del con-trolador de DMA o acceso directo a memoria.ß

Opción n : Las texturas han podido siempre cargarse en memoria de vídeo, tanto en PCIcomo en AGP, ya que de otra manera la operación de aplicarlas durante el renderizado arrui-naría los requerimientos de tiempo real de las animaciones gráficas, incluso en su estado delarte a principios de la década de los noventa.ß

Opción à : La GPU siempre interviene en las comunicaciones que la CPU realiza con me-moria de vídeo, ya que el controlador para esta memoria se encuentra integrado en la propiaGPU.

853. d. Si colocamos a la GPU en la parte más superior de nuestro diagrama de bloques de la ar-quitectura y al puente norte justo debajo de ella, ambos elementos cuentan con controladorPCI-Express: El diálogo en sentido inferior permite las comunicaciones desde la memoria devídeo hacia la CPU para recibir en esta última los resultados de la renderización, mientrasque el diálogo en sentido superior permite a la memoria principal cargar las texturas en me-moria de vídeo utilizando el controlador de acceso directo a memoria ubicado en el puentenorte del juego de chips y los controladores PCI-Express de éste y la GPU.

854. a. El PC que no puede alojar toda la información gráfica en su memoria de vídeo ubicaráel mapa de texturas en memoria principal, el único propósito para el que su GPU utiliza elbus gráfico AGP camino de memoria principal. Por lo tanto, la tarjeta gráfica con 64 Mbytesdepende más del bus AGP 3.0, porque es la única que realmente lo utiliza.

�@;rÌ Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 11 / La jerarquía de buses

855. c. Tanto la anchura como la velocidad miden parcialmente el rendimiento de un bus. Laconjugación de ambos parámetros es el descriptor más fiel de la potencia de un bus en térmi-nos de rendimiento. El tamaño, al contrario que en la jerarquía de memoria, es un parámetroque no puede considerarse.

856. a.ßOpción À : Ese principio se aplica al microprocesador y la memoria, donde los elementos

están interrelacionados. En un bus, todas las líneas son independientes, y cuantas más haya,con mayor celeridad se realizarán las transferencias de datos.ß

Opciones n y à : Ambas pueden igualmente conseguirse sin necesidad de una jerarquía.

857. a. Cuanto más cerca del procesador se encuentra un bus, más peso soporta desde el puntode vista del rendimiento global del computador.

858. c. Un diseño de propósito específico sólo sirve para conectar un subconjunto reducido dedispositivos. Si nos imaginamos la jerarquía de buses como un árbol, todos los nodos quecuelgan de uno dado deben entender y compartir los diálogos por él, por lo que es naturalque a medida que descendemos en la jerarquía se produzca una mayor especialización. Eneste sentido, el bus local del procesador y el bus de memoria se encuentran situados enla parte alta de la jerarquía y son dos buenos ejemplos de buses de propósito general; elentendimiento y la compartición con todos los dispositivos que los utilizan debe solventarsecolocando diversos puentes de conversión para los diálogos procedentes de la parte baja dela jerarquía, y tanto el rendimiento como el bajo coste de implementación de estos puentesse resiente a medida que se va produciendo la especialización.ß

Opciones ½ y À : La anchura no ofrece una correlación clara respecto a la cercanía delprocesador. Existen buses estrechos de cierta cercanía al procesador, como los inalámbricosen las arquitecturas Centrino de Intel, y otros alejados de él, como las conexiones serie parael teclado y el ratón. También existen buses anchos cercanos al procesador, como la familiade buses gráficos, y buses anchos alejados del procesador, como la familia de buses de disco.

859. b. El controlador para los diálogos por el bus gráfico se encuentra implementado en elpuente norte del juego de chips, ya incluso desde mediados de los noventa con las últimastarjetas gráficas PCI, respetando este emplazamiento a lo largo del período de vigencia deAGP y PCI-Express. En su versión AGP 3.0 proporciona un ancho de banda de 2 Gbytes/sg.,mientras que en PCI-Express 1.0 desarrolla 4 Gbytes/sg.ß

Opción ½ : No es un bus de propósito específico.ßOpción n : Es el bus más alejado del procesador de entre los que se presentan.ßOpción à : La implementación del controlador del bus serie multimedia ha sido siempre

relegada en la arquitectura PC al puente sur del juego de chips de la placa base, tanto en USBcomo en Fire Wire, lo que le relega a una posición secundaria en la arquitectura de buses delPC.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·[KrK

Capítulo 11 / Los protagonistas del bus

860. b. El driver (controlador software) es todo software, y el controller (controlador hardware)es todo hardware. El interfaz tiene una parte software, que podemos ubicar en el protocolode diálogo, y otra hardware, que podemos considerar como sus líneas físicas.

861. a.862. d. Efectivamente, mediante una más eficiente programación de las rutinas de manejo de las

interrupciones asociadas a ese dispositivo.

863. a.864. d. En tanto en cuanto el equipo es el mismo, ninguno de los otros tres aspectos puede

cambiar, ya que todos ellos son elementos hardware. Lo que ha ocurrido es que se ha cargadoun controlador software (driver) diferente.

865. d.866. c.867. d. Los repetidores se utilizan para amplificar las señales cuando los dispositivos a conectar

se encuentran muy distantes del PC. El concentrador hace las labores de multiplexor sobrelos pines del conector, no sobre las líneas de comunicación.

Capítulo 11 / El bus local del procesador

868. d.869. c.870. a.871. d.872. b.ß

Opción ½ : El bus DIB guarda relación con una caché interna, pero no con una cachéintegrada, pues ésta no utiliza un bus de comunicaciones como tal.ß

Opción n : El bus local poco o nada tiene que ver con la tarjeta gráfica, y algo similarocurre con el tándem formado por el bus DIB y la tarjeta de sonido.ß

Opción à : La L1 siempre se encuentra integrada en el procesador, y por lo tanto norequiere de bus alguno.

Capítulo 11 / El bus de expansión

873. d.

�@;r= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö874. b.875. b.876. a.877. b. La de 8 bits fue suplantada a los tres años por las mejores prestaciones de la de 16 bits, y

otro tanto le sucedió a la de 32 bits con su homóloga del bus PCI.

878. b.879. d.ß

Opción ½ : El problema del ruido no era de MCA, sino de ISA.ßOpción À : Fue justo al revés, y debido al carácter síncrono de sus comunicaciones.ßOpción n : Sólo existió una versión de 32 bits.

880. c. Existen zócalos de 3.3 y 5 voltios (tramo más corto más cercano al perímetro de la placabase en el primer caso), y zócalos de 32 y 64 bits (estos últimos disponen de un tercer tramode longitud intermedia, con unas dimensiones globales similares a las del zócalo ISA de 16bits.

881. d.ßOpción ½ : Aunque los juegos de chips de placa base llevan mayoritariamente esta ver-

sión de PCI, el zócalo sobre el que trabaja el interfaz es de 32 bits, y por tanto, funciona bajoversión 1.0 aprovechando la compatibilidad hacia atrás.ß

Opción À : La versión 2.0 del bus PCI tiene una frecuencia de 33 MHz, no de 66 MHz.ßOpción n : A pesar de que la especificación 2.0 tiene las características indicadas, no es la

versión más popular.

882. d. La práctica totalidad del parque de PC hasta el año 2003 venía equipado con el zócalode dos segmentos en el que el número de conexiones para datos es de 32 bits, en lugar deadoptar el de tres segmentos para 64 bits. A pesar de ello, los controladores de la placa base ylas tarjetas de los dispositivos, solían disponer de 2.0 o 2.1, ya que el coste de implementaciónes muy similar y la especificación permite la compatibilidad hacia atrás.

Capítulo 12 / AGP

883. c.ßOpción ½ : La velocidad puede conseguirse con las variantes 2x y 4x.ßOpción À : No se encuentra conectado a memoria principal, sino al juego de chips por un

lado y al zócalo de la tarjeta gráfica por el otro.

884. d. El concentrador multiplexa datos por un bus común, pero cuando estos datos procedende distintos dispositivos. Esta tarea no tiene nada que ver con el solapamiento del patillajepara direcciones y datos.

885. c. El zócalo universal se utiliza en aquellas tarjetas que pueden autorregular su voltaje,adaptándolo en este caso hasta 3.3 voltios. El controlador de la tarjeta AGP 2.0 puede fun-cionar sin problemas por compatibilidad hacia atrás sobre la versión 1.0 que admite el con-trolador del bus de la placa base, con el que dialogará cómodamente.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·[K¼q

886. b. Los operadores gráficos dependen sobre todo de la potencia de la GPU, que es la mismaen ambos casos, puesto que sólo cambia el zócalo de conexión de PCI a AGP. La resoluciónde la imagen está relacionada con el RAMDAC y la calidad del monitor, aspectos ambosque también son exógenos al bus de conexión. La memoria de texturas, en cambio, se venotablemente beneficiada por su versatilidad de ubicación en memoria principal dentro delespacio de direcciones al que también puede acceder la CPU.

887. d.888. b.889. b. La anchura es de 64 bits en las dos versiones citadas, y el número de zócalos, único en

ambos casos.

890. c.ßOpción ½ : La anchura del bus local lleva tres generaciones anclada en los 64 bits, y el bus

AGP es el menos indicado para flanquear esta frontera.ßOpción À : La frecuencia ha crecido, pero al igual que le ocurrió antes al procesador, a

partir de los 100 MHz conviene más crecer utilizando multiplicadores internos que la señalexterna, debido a problemas eléctricos y de interferencias derivados de las transmisiones.ß

Opción à : Intel fue la mentora del bus AGP y responsable de la especificación inicial.

891. b. En concreto, la especificación AGP 1.0 consideró el multiplicador 2x; posteriormente, laversión 2.0 trajo 4x, y finalmente, la 3.0 introdujo 8x.

892. a.893. c. En AGP no existe la posibilidad de enviar datos en los dos sentidos de la comunicación.

La GPU requiere el bus AGP en la dirección desde la tarjeta gráfica hacia el puente nortedel juego de chips, y desde ahí a memoria principal. La CPU, en cambio, utiliza primeroel bus local, y posteriormente, el bus AGP en la dirección inversa, esto es, desde el puentenorte del juego de chips hacia la tarjeta gráfica. Al ser un bus compartido para estas dostransmisiones y no poder simultanearse, el puente norte del juego de chips será responsablede la arbitración del recurso al albergar la implementación del controlador AGP.

Capítulo 12 / PCI-Express

894. b. El interfaz cambia por completo, ya que se reemplaza íntegramente; esto repercute en eldriver, que ahora debe reconocer la nueva funcionalidad aportada, y a su vez, repercutirlasobre el controlador hardware, que puede incluso ser el mismo que antes si la circuitería ensí se basta para cubrir las nuevas funciones con el diagrama de bloques ya existente.

895. d. Se trata de comunicaciones bidireccionales implementadas mediante un par diferencialpara el envío y otro para la transmisión de datos.

896. a. La transmisión es serie, aunque la información a enviar se codifica en tramas de 10 bitsenviados por cada 8 de datos.

897. a. Se envía un bit por cada canal en cada pulso de reloj, aunque luego la sucesión de bitstransmitidos se estructura en paquetes de 10 bits donde se codifican conjuntamente 8 bits dedatos y la señal de reloj, para que la señal de onda tenga similar retraso por el nivel físico.

�@;D� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö898. b. Son 2.5 Gtransfers/sg por cada canal, esto es 250 Mbytes/sg. según la codificación 8b/10b.

Ahora multiplicamos por los doce canales para obtener 3 Gbytes/sg, y como cada canal esbidireccional, el ancho de banda es en cada sentido de la transferencia.

899. c. Se estimó un techo de 75 W. que quedó rápidamente ridiculizado por las exigencias de lasGPU, al ser las tarjetas gráficas las primeras que se abrieron paso siguiendo la especificaciónPCI-Express.ß

Opción ½ : La anchura de bus más empleada fue x16 correspondiente a la tarjeta gráfica,siendo también posibles x1, x2, x4, x8, x12 y x32. Existe por lo tanto, un potencial para du-plicar el número de líneas que aún no ha sido explotado en 2006.ß

Opción À : En ancho de banda actual queda determinado por las 2.5 Gigatransferenciaspor canal, recogiendo la especificación un potencial de hasta 10 Gigatransferencias por canal,con lo que aún queda un potencial de crecimiento de 4x en este sentido.

900. d. El rendimiento del bus en ancho de banda queda supeditado a que los dos dispositivosinvolucrados en la comunicación, transmisor y receptor, tengan latencias que les permitaresponder o aceptar los datos a la velocidad de transporte. Por lo tanto, el dispositivo máslento es el que ralentizará la transferencia limitando el ancho de banda, y la memoria devídeo siempre ha ido muy por delante de la memoria principal en este aspecto, tanto enancho de banda (256 bits frente a 64) como en frecuencia (2x550 MHz en 2005, frente a 2x200MHz de la memoria principal). De esta manera, los anchos de banda desarrollados en lamemoria de vídeo alcanzan valores superiores a los 30 Gbytes/sg, mientras que la memoriaprincipal sólo supera los 4 Gbytes/sg. de PCI-Express (en su versión de anchura x16) a partirde la memoria DDR de 2x266 MHz, que a fecha 2005 aún no se encuentra popularizada enel mercado.

901. d. La GPU requiere el bus gráfico en la dirección desde la tarjeta gráfica hacia el puente nor-te del juego de chips, y desde ahí a memoria principal. Por su parte, la CPU utiliza primeroel bus local, y posteriormente, el bus gráfico en la dirección inversa, esto es, desde el puentenorte del juego de chips hacia la tarjeta gráfica.En PCI-Express, las comunicaciones son dual-simplex, esto es, pueden simultanearse en losdos sentidos de la transmisión, por lo que no es necesario recurrir a la arbitración en el con-trolador AGP residente en el puente norte del juego de chips.Excluyendo al bus gráfico, el resto de vías de comunicación utilizadas, que no admiten es-ta concurrencia, son exclusivas para cada dispositivo: El bus local para la CPU y el bus dememoria para la GPU. Por lo tanto, no plantean reto alguno de cara a que cada procesadorpueda trabajar de forma simultánea con su colega.

902. b. En concreto, habilita la jerarquía de caché de la CPU para cualquier acceso al área dememoria principal que la GPU haya habilitado como memoria de texturas.

903. a. Se puede monitorizar el estado del bus de memoria y realizar transferencias de textu-ras desde memoria principal a memoria de vídeo cuando la CPU no requiera el acceso amemoria o encuentre los datos en sus cachés integradas.

904. a. En las tarjetas gráficas dotadas de una memoria de vídeo escasa, el tráfico hacia memoriaprincipal aumenta, que es donde TurboCache permite optimizar aprovechando los tiemposmuertos del canal de memoria.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·[K¼Þ

Capítulo 13 / El bus IDE

905. c.906. b.ß

Opción n : Se cumple en los buses de disquetera que conjuntan los conectores para lasunidades A y B, pero también existen buses IDE para disquetera que tienen conector parauna sola unidad, los cuales además están destinados a imponerse en el mercado dado queya no está justificado disponer de dos disqueteras. Es más, últimamente peligra incluso laexistencia de una sola disquetera, como ocurre en los nuevos equipos iMac, el sucesor dellegendario Macintosh de Apple, pensado para obtener todos los datos externos a través deInternet.

907. d. Efectivamente, las 40 líneas adicionales son conexiones individuales a tierra de las pri-meras para lograr transferencias a frecuencias más elevadas, y son líneas que no trasciendena los pines del conector.

908. d.909. a. En efecto, viene integrado de serie con la placa base desde los tiempos del Pentium, lo

que abarata el coste del conjunto.ßOpción À : El controlador y el puente son dos cosas distintas y no tiene por qué imple-

mentarse conjuntamente.ßOpciones n y à : Quedan descartadas por tratarse el puente de conexión de algo pura-

mente hardware.

910. d. Sus sucesivos estándares sólo han venido modificando la frecuencia de transmisión,manteniendo el método de transferencia PIO-4 y la anchura del bus. Respecto al cable deconexión, ha sido modificado en tan sólo una ocasión, pasando de 40 a 80 líneas pero mante-niendo el mismo conector y la ausencia de terminador (las nuevas líneas son sólo conexionesa tierra individuales para las originales). Los cambios, pues, han sido poco significativos, ymenos aún considerando el largo período de tiempo que el bus EIDE lleva con nosotros(desde comienzos de los años 90 de forma casi perenne en todos los PC).

911. b. Permanece anclado desde sus orígenes en los 16 bits, aunque existe una versión de 8 bitsanterior a la quinta generación que rápidamente cayó en desuso.

Capítulo 13 / El bus SCSI

912. d. Existen al menos seis especificaciones diferentes, cinco anchos de banda distintos y cincotipos de cable de conexión diferentes en los que se combinan diversos conectores, líneas debus y terminadores del mismo.

913. d.914. b. Las dos últimas características son comunes a SCSI e IDE. Respecto al ancho de banda,

aunque es superior en SCSI, no alcanza el factor 3 que se reseña en la opción ½ .

�@;r� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 14 / Precursores

915. b.916. a.

Capítulo 14 / El bus USB

917. d.918. b.ß

Opción ½ : El techo en la conexión de dispositivos es precisamente 127, limitación quesobreviene por los 7 bits utilizados en la codificación del dispositivo de diálogo.ß

Opción n : Todas las versiones del bus USB tienen en común la transmisión por un únicopar de líneas de datos por el que se envían datos en serie.

919. c. En concreto, fueron 12 Mbits/segundo, y se da en Mbits en lugar de Mbytes por su natu-raleza de bus serie.

920. b. El bus USB tolera hasta cinco metros de alcance, pero para ello la especificación indicaque el cable debe ser del calibre 20 o inferior, esto es, de una calidad que no atenúe la señalantes de ese límite.

921. d. Se encuentra documentada como una de las prácticas de riesgo más temerarias en lasconexiones USB. No obstante, conviene aclarar que USB permite conectar dos PC siemprey cuando en medio coloquemos un elemento activo que haga la función de doble host, ele-mento que no se menciona en la cuestión planteada.

922. b. En concreto, es una iniciativa de Intel, Compaq, Microsoft e IBM, entre otros, finalizadaen su versión 1.0 durante 2005 que espera disponer de modelos comerciales a finales de 2006.

923. d. El bus USB no dispone del par de líneas de control que asume la respuesta indicada enlas opciones ½ y À . La única opción que se presenta como asumible es la n , pero la opción àse presenta más completa para poder regular el caudal energético transmitido al dispositivopor el par de líneas de corriente desde el PC, algo posible gracias a los distintos estadosdefinidos en los nuevos modos de bajo consumo del PC, donde las líneas de suministrotienen un voltaje e intensidad diferentes según el modo en el que se encuentre el PC en cadamomento.

Capítulo 14 / El bus Fire Wire

924. d.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·[KR?925. d. En los dos casos se sacrifica el ancho de bus en aras a lograr como contrapartida una

frecuencia muy elevada.926. a. Las cámaras de vídeo y de fotografía son dispositivos transmisores de imágenes digitales,

el elemento multimedia al que está dirigido la especificación Fire wire.927. b. USB dispone de un total de cuatro líneas, un par de datos y otro par de alimentación,

mientras que Fire Wire dispone de seis líneas, incorporando un par para control.928. d. El par de datos es para las comunicaciones serie, el par de alimentación para el suminis-

tro energético a dispositivos con mínimas necesidades de éste, como el teclado y el ratón.Finalmente, el par de control es lo que permite a Fire Wire el funcionamiento autónomo y eldiálogo entre dispositivos (como disco duro y CD, por ejemplo) sin la presencia centralizadadel host.

Capítulo 15 / Variantes más conocidas

929. c.930. d. En realidad, las cuatro opciones son correctas, pero la última es la más completa de todas.

931. b. Con una longitud de 13.5 cm. es el doble de largo que el AGP y más de un 50 % que unPCI de 32 bits.

932. b.ßOpción ½ : Tanto el bus IDE, como el PCI y el ISA tienen sus controladores ubicados en

el puente sur del juego de chips, y por lo tanto, se encuentran equidistantes del procesador.ßOpción n : VESA es una implementación de bus local, y por lo tanto debería figurar en

primer lugar de la lista.ßOpción à : El bus SCSI es precisamente el más lejano al procesador y debería aparecer al

final de la lista.933. d. Aunque EIDE y USB pueden considerarse en el mismo nivel de la jerarquía y su permuta

en el orden también sería válida. En cualquier caso, es la opción menos mala de entre las quese presentan, ya que tenemos razones para descartar las demás.ß

Opción ½ : Tiene AGP y PCI permutados con respecto a su posición correcta, ya que AGPse encuentra más cercana al procesador.ß

Opción À : VESA es una especificación de bus local que debería ocupar la primera posi-ción de la lista.ß

Opción n : PCI debería ir inmediatamente después de AGP.934. d.935. d.936. b.ß

Opciones ½ y n : Tanto económicamente como en términos de rendimiento, hace ya tiempoque conviene utilizar PCI para sonido en lugar de ISA (EISA no es válido).ß

Opción à : Fire Wire es un canal serie poco adecuado para el elevado ancho de banda querequieren los gráficos, y algo similar ocurre con el USB para un dispositivo de bloques comoel CD-ROM.

�@;r< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö937. d.ß

Opción ½ : Descartada porque el teclado desaprovecha las prestaciones de Fire Wire, y lagrabadora de CD se ubica mejor en SCSI que el disco duro.ß

Opción À : Desechada porque el bus paralelo del PC es un recurso escaso para las presta-ciones de una grabadora de CD.ß

Opción n : Rechazada por la inadecuada conexión de la cámara fotográfica digital al busIIO.

938. b. La opción ½ representa a una configuración de servidor. El bus IDE de la opción n pintabastante poco en una configuración multimedia, y la placa base ATX de la opción à es algoque no guarda relación con los entornos gráficos.

939. b. Aunque la comunicación con la caché L2 (bus trasero) es importante, lo es más la quese establece con memoria principal por la eventual presencia allí de mapas de texturas. Res-pecto al bus local, limita sobre todo el rendimiento del microprocesador, siendo algo menorsu impacto sobre el subsistema gráfico.

940. a. Se trata del único bus serie de la lista, y como tal, contiene una única línea de transmisiónde datos.

941. c.ßOpción ½ : AGP funciona sobre zócalo y está pensado para conexiones punto a punto, no

para compartir las líneas.ßOpción À : EN EIDE sí se comparten líneas por parejas de dispositivos, aunque su alimen-

tación es independiente en cada caso. Además, una conexión en cadena para dispositivoscon partes móviles que exigen una gran demanda de corriente requeriría que el primero deellos fuese prácticamente una fuente de alimentación de cara a repartir la energía sobranteentre todos sus subordinados.

Capítulo 15 / Variantes menos conocidas

942. d. En efecto, tanto las siglas como los presuntos significados de las otras tres opciones hansido una mera invención del autor.

943. d.944. c. Por algo se llama Intelligent Input Output, y el procesador en cuestión es el i960 de Intel.

A pesar de que este bus no es cubierto por nuestra documentación, ninguno de los otros tresque se mencionan presenta este rasgo, con lo que deberíamos haber acertado procediendopor eliminación.

Capítulo 16 / Generalidades

945. d.946. d.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·[K¼Æ

947. a.ßOpción À : Representa una incongruencia.ßOpción n : Es incompleta porque cosas como el monitor o la carcasa tampoco forman

parte de una placa base, y no se incluyen en esa lista.ßOpción à : Hace referencia a la carcasa, no a la placa base.

948. a.949. d.950. a.951. d.952. c. Son los dos elementos que disponen de disipador propio con mayor asiduidad en la

placa base de un PC actual, aunque los reguladores de tensión lineales se encuentran cadavez menos presentes precisamente por sus problemas térmicos.

953. b. Respecto a sus primeras implementaciones en el PC, el condensador electrolítico es elúnico que ha podido multiplicar su tamaño físico por un factor diez.

954. b. La aparatosidad que están alcanzando los condensadores electrolíticos en las placas basepara sobremesa no encuentra réplica en el entorno de los portátiles, ya que no se dispone deespacio suficiente para ello en unos diseños cada vez más compactos.ß

Opción ½ : La lámina de circuito impreso lleva un tiempo establecida en valores de entre4 y 6 capas de fibra de vidrio tanto en sobremesa como en portátiles, ya que es su valor óp-timo de consistencia y producción y apenas revierte en el espacio físico ocupado.ß

Opción n : No existe una diferencia apreciable en la potencia o duración de la pila quealimenta al área de la memoria RAM-CMOS según sea el equipo de corte sobremesa o por-tátil. Suelen ser en ambos casos pilas de litio en formato botón con tensión en torno a los 9voltios.

Capítulo 16 / Elementos pasivos

955. a. Hemos listado las opciones de más a menos pasiva, entendiendo este concepto por surelación con la actividad eléctrica, siendo la primera opción la única que contiene elementoscompletamente inertes.ß

Opción À : Estos elementos se encuentran en la frontera entre lo que podríamos enten-der como elementos pasivos y activos, ya que por todos ellos pasa corriente y en el caso delcondensador hasta se acumula carga en su interior, aunque ninguno de ellos proporcionaalimentación como tal.ß

Opción n : Tanto el generador de reloj como el controlador de intervalos programabletransforman la naturaleza de la señal de reloj, el primero de una forma de onda analógica aotra digital, y el segundo alterando la frecuencia de la onda.ß

Opción à : Aquí ya no sólo incluimos a chips que dependen de la electricidad para de-sempeñar su función, sino también a una pila como elemento generador de energía.

956. b. Aunque las aleaciones plateadas presentan propiedades menos interesantes que las do-radas, la peor combinación es la de mezclar unas con otras, pues los contactos se irritan y sufiabilidad se degrada en períodos incluso inferiores a los doce meses.

�=�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö957. a.ß

Opción À : Los condensadores de tantalio denotan tecnología antigua y presentan unatasa de errores muy superior a la de los condensadores electrolíticos.ß

Opción n : Esos elementos indicarán en todo caso que la placa base es un diseño reciente,pero apenas nos dan indicios acerca de su calidad.ß

Opción à : Por el hecho de que un fabricante de placa base haya escogido un juego dechips de una marca de primera fila no significa que el resto de elecciones por las que debedecantarse vayan a estar a esa misma altura.

958. a.ßOpción À : Descartada por la presencia de condensadores de tantalio y contactos platea-

dos.ßOpción n : Descartada por la presencia de reguladores de voltaje lineales y soldaduras de

aspecto mate e irregular.ßOpción à : Descartada por las soldaduras, que deben tener un aspecto brillante y regular.

959. a.960. a. Las necesidades de corriente del procesador son cada vez mayores al disponer de un ma-

yor número de transistores y disponer éstos de una mayor frecuencia. Todo ello provoca quecada vez se produzcan mayores transiciones de demanda energética y que éstas sean másbruscas, siendo los condensadores unos grandes estabilizadores de dichas oscilaciones al ac-tuar como acumuladores de carga y reservas de energía para estabilizar el sistema entretantola fuente de alimentación equilibra la oferta y demanda energética.

961. a. Uno de los papeles más importantes que asume un condensador situado junto al pro-cesador es facilitar el suministro inmediato de energía cuando éste experimenta una súbitavariación de su actividad, ya que la respuesta directa desde la fuente de alimentación esmucho más lenta.ß

Opción À : No existe correlación alguna entre la potencia de la fuente de alimentación yla dimensión de los condensadores. Si acaso, podría existir tal correspondencia si este incre-mento de potencia derivara en líneas de mayor voltaje, pero es justo lo contrario, las líneasson cada vez de un voltaje inferior, y lo que se incrementa es el flujo de corriente.ß

Opción n : El suministro de corriente desde la fuente de alimentación tiene lugar a travésde líneas de un voltaje cada vez más bajo, siendo éstas cada vez más numerosas para mitigarlos excesos térmicos y de mayor corriente para dar respuesta a las crecientes necesidades deenergía.ß

Opción à : El condensador electrolítico, que se ha impuesto claramente frente a otrasvariantes de implementación por su menor tasa de errores, constituye la excepción a la ten-dencia seguida en la miniaturización de los componentes microelectrónicos de la placa baseen los últimos años.

962. a. Las opciones han sido listadas en el orden decreciente del tamaño y número de conden-sadores que actualmente requieren cada una de las zonas indicadas de la placa base:

v El procesador cada vez se rodea de condensadores más grandes porque sus fluctua-ciones de corriente son también superiores debido a la mayor frecuencia y número detransistores.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · MBK

v La BIOS sigue utilizando un condensador como mínimo, que actuará como reserva deenergía cuando decidamos sustituir la pila de la placa base, reteniendo los parámetrosde configuración en el lapso de tiempo que transcurre durante el reemplazo por otranueva.

v Junto a los zócalos de la memoria y las tarjetas es cada vez más inusual encontrar con-densadores, y en todo caso, éstos serán de tamaño diminuto.

963. d.ßOpciones ½ y À : Son los lugares donde más calor se acumula en la placa base, y nuestro

condensador tiene una cota térmica bastante baja.ßOpción n : Las BIOS actuales son todas Flash, habilitándose su escritura para valores de

12 voltios, que están por encima de las especificaciones del condensador.En cambio, los chips de memoria trabajan a lo sumo a 3.3 voltios y tampoco despiden grancantidad de calor, con lo que ambas especificaciones habilitan un amplio margen para elfuncionamiento correcto del condensador electrolítico.

964. b.965. b. Representa el elemento de menor consumo eléctrico y mayor regularidad en los reque-

rimientos energéticos a lo largo de su tiempo de uso, por lo que justifica menos la presenciade embalses de energía en sus cercanías. El procesador y la tarjeta gráfica, con la GPU co-mo principal exponente, tienen necesidades similares de estos elementos, y el disco duro,en menor medida, pero también los requiere durante las fases de aceleración angular de sumotor de rotación.

966. c.ßOpción ½ : El calor es el agente más nocivo para el condensador electrolítico, por lo que

según esta valoración el condensador debería huir de las zonas muy cálidas de la placa baseen lugar de procurar concentrarse junto a ellas.ß

Opción À : Los condensadores no llevan disipadores, entre otras cosas, por ser los disi-padores elementos metálidos buenos conductores de la electricidad.

967. c. La mayor vulnerabilidad a elevadas temperaturas del condensador electrolítico se debea que puede secarse su solución acuosa interna, y por otra parte, tiene una polaridad bienmarcada. El condensador de tantalio no presenta polaridad definida y se encuentra recubier-to de un material cerámico que lo protege frente a la temperatura sin que ésta incida ademásde forma importante en su estabilidad eléctrica.

968. c. Aunque todas las opciones esgrimen argumentos sensatos, unos son más contundentesque otros. De mayor a menor incidencia en el estado de la tecnología para el año 2006, la fia-bilidad es el primer argumento por el que son rechazados, seguido del coste de producción,las prestaciones y la temperatura en último lugar.

969. d.970. a. Dentro de la fuente de alimentación, su principal finalidad es la de filtrar picos y so-

bretensiones para que no alcancen la placa base, así como la de asegurarnos la mayor esta-bilidad en la señal eléctrica. En la placa base, actúa más de reserva energética, de ahí queaumente su presencia en zonas cercanas al zócalo del procesador, que es donde se producenmayores oscilaciones en el consumo energético.

971. d. Los chips sufren un mayor desgaste cuanto mayor sea el estrés térmico a que estén some-tidos, y los condensadores cuanto mayor sea el estrés eléctrico. En consecuencia, las opciones

�=�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö½ , À y n quedan descartadas en tanto en cuanto toman como hipótesis la ausencia de este tipode incidencias.

972. d. Es el único elemento inerte de entre los que se listan, y por tanto, no se encuentra someti-do a ningún tipo de estrés térmico o eléctrico. Tan sólo queda afectado por agentes externos(suciedad, oxidación, corrosión) que también afecta al chip, al condensador y al reguladorde tensión, incluso en mayor medida que al zócalo, donde los contactos suelen estar másocultos.

Capítulo 16 / Relojes, osciladores y multiplicadores

973. a. La jerarquía de los chips de la placa base ordena la funcionalidad por criterios de ren-dimiento, y en el puente norte se reúnen todos los controladores que deben trabajar a unafrecuencia más elevada, por lo que éste es el principal candidato a quemarse tras un excesode velocidad.ß

Opción à : Si bien es cierto que el procesador es el primer candidato a quemarse, no lohemos considerado parte de la placa base (tan sólo su zócalo lo consideramos parte de ella),y además la premisa que indica “los tres o ninguno” ya invalida esta respuesta.

974. a.ßOpción À : Es incompleta porque no basta con implementar un divisor de frecuencia, sino

que deberemos también cambiar los circuitos de temporización y sincronización del chipset.ßOpción n : Describe la tendencia opuesta a la realidad, ya que los microprocesadores

están aumentando su velocidad a un ritmo mayor que las placas base.

975. d.976. a. Los multiplicadores son mucho más numerosos y cada vez lo serán más en vista de que

el oscilador, que suele ser único, emite a una frecuencia fija de 14.31 MHz, mientras quelas frecuencias de trabajo del PC son cada vez más elevadas. La poca o nula necesidad defrecuencias por debajo de 14.31 MHz explica la pírrica presencia de divisores de frecuenciaen la placa base.

977. c.978. d.ß

Opción ½ : La señal es digital a la entrada de cualquier multiplicador, ya que sólo es ana-lógica a la salida del oscilador, y esta señal es transformada por el circuito PLL del generadorde reloj antes de ser trasladada a cualquier multiplicador, con independencia de que sea in-terno o externo.ß

Opción À : Cualquier multiplicador puede ser configurado para alterar el valor del factorque aplica, siempre que no sea bloqueado desde el chip que lo implementa.ß

Opción n : Todos los multiplicadores se implementan dentro de algún chip: Los exter-nos, en su conjunto, dentro del chip generador de reloj, y los internos, de forma distribuida,dentro de cada uno de los dispositivos a los que aceleran.

979. c. En efecto, duplicar la frecuencia de una señal de reloj supone multiplicar por 16 el ruidogenerado por interferencias electromagnéticas (EMI), por lo que resulta mucho más sensatocolocar multiplicadores internos a los diferentes chips que aumentan la frecuencia hasta los

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · Mrq

valores deseados una vez la señal ha finalizado su transporte.ßOpción ½ : Los divisores de reloj no tienen por qué corresponderse con valores enteros

exactos (y los multiplicadores tampoco).ßOpción À : La sobreaceleración podría programarse con los mismos mecanismos con los

que se hace hasta ahora, con la única diferencia de que reduciríamos el correspondientedivisor en lugar de aumentar el multiplicador.

Capítulo 16 / Controladores de reloj (PLL, PIT y RTC)

980. a.981. a. La distribución de forma separada de cuatro señales de reloj a cada zócalo de memoria

es lo que permite, por ejemplo, que cada banco de memoria (compuesto de un único zócalode memoria en los módulos DIMM168 y DIMM184) pueda trabajar a una frecuencia dife-rente, coexistiendo memoria DDR 2x133, 2x166 y 2x200 MHz en tres zócalos DIMM184, porejemplo.ß

Opción À : El desfase a la hora de despertar a cada dispositivo es algo que tiene lugardurante la secuencia de arranque con mayor seguridad que a la hora de sacar al sistema deun régimen de bajo consumo. Es cierto que existen señales de reloj independientes emitidasdesde el generador de reloj que están relacionadas con la posibilidad de despertar al sistemacuando el resto de señales de reloj dejan de emitir, pero en cualquier caso, no tienen nadaque ver con el escalonamiento de los picos de máxima demanda energética, que es algo quefuncionalmente controla la especificación ACPI de gestión avanzada del consumo.ß

Opción n : La replicación de las señales de reloj no está relacionada con la sincronizaciónde los dispositivos, sino precisamente con todo lo contrario: Con la posibilidad de poderlostener trabajando a distintas frecuencias.

982. c. Concretamente, el oscilador emite 14.31 MHz, el PIT tiene una resolución de 18.21 Hz, yel RTC emite las interrupciones con una cadencia de 1 KHz.

983. a.ßOpción À : El PIT no atiende al RTC, ya que el primero registra el paso del tiempo cuando

el PC se encuentra encendido, mientras que el segundo lo hace cuando el PC se encuentraapagado.ß

Opción n : El PIC no atiende al RTC, ya que el RTC trabaja de forma autónoma cuando elPC está apagado, al ser el único chip que dispone de alimentación independiente de la reddoméstica.ß

Opción à : El RTC no se encuentra en los primeros PC, sino que surge más adelante paraevitar que el usuario tenga que introducir la fecha y hora del sistema durante la secuenciade arranque, algo que acontece al menos durante las primeras tres generaciones de micro-procesadores.

984. c. En concreto, el PIT se conecta por la patilla del PIC correspondiente a su interrupción 0,y el RTC por la patilla de la interrupción 8. Cuando la implementación de la funcionalidadanterior se correspondía con un doble chip 8259 enganchados mediante configuración demaestro y esclavo, el PIT se conectaba a la primera interrupción del PIC maestro y el RTCa la primera interrupción del PIC esclavo. Actualmente el RTC y el PIT forman parte del

�=B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öpuente sur del juego de chips, y el PIC forma parte del puente norte, por lo que la conexiónno existe físicamente, sino sólo funcionalmente.

985. a. Las opciones À y n quedan descartadas de inmediato, porque cuando el PC se encuentraapagado, el procesador no puede atender las interrupciones. De entre las otras dos respues-tas, el RTC registra el paso del tiempo desde un reloj de frecuencia en el orden de los MHz,mientras que el PIT lo hace en el orden de los Hz. Hay por tanto, seis órdenes de magnitudentre uno y otro.

986. d. En los primeros PC, la respuesta correcta era la opción À . Desde finales de los años 90,ambos chips desaparecen y sus funciones se delegan al puente sur del juego de chips.

987. a. Su implementación se indica en el etiquetado del lomo de su chip con las iniciales PLL(Phase Locked Loop) seguido de la versión correspondiente. PhaseLink y WinBond son dosde sus fabricantes más prolíficos.

Capítulo 16 / El entorno del procesador: Zocalo, regulador y bus

988. c.989. c. Una aceleradora gráfica no puede albergarse sobre un zócalo AGP salvo que se integre

conjuntamente con la propia tarjeta en el único zócalo AGP que puede estar presente en unsistema PC.

990. b. El planificador de procesos del sistema operativo debe conocer la existencia de múltiplesprocesadores para lanzar los procesos sobre todos ellos.ß

Opción ½ : El juego de chips debe tener la habilidad para hacer compartir recursos comola memoria y los discos entre los procesadores presentes en placa base. Es el elemento queposibilita el sistema multizócalo, mientras que el sistema operativo es el responsable de sa-car partido de él.ß

Opción n : El sistema operativo lanza aplicaciones sobre cada procesador, por lo que cadauna de ellas constituye una unidad que saca partido de un solo procesador. Si la aplicaciónse escribe en forma Multithread, entonces podría sacar partido de múltiples procesadores,pero para ello depende en última instancia del soporte del sistema operativo.ß

Opción à : Las aplicaciones que ejecute simultáneamente el usuario guardan una corre-lación con el número de procesos que se están ejecutando concurrentemente sobre todos losprocesadores, pero de la explicación anterior se deduce que con una sola aplicación de usua-rio se puede sacar un buen rendimiento a un computador de dos procesadores; incluso hastael sistema operativo puede ser el ente software que aproveche la presencia de una segundaCPU.

991. b.ßOpción ½ : En un sistema SMP existe una sola placa base.ßOpción n : Se correspondería con una superescalaridad aplicada a nivel de programa en

lugar de a nivel de instrucción.ßOpción à : No puede establecerse esa analogía porque en un Sistema Operativo mul-

tiproceso en cada instante únicamente progresa un programa, mientras que en un sistemaSMP pueden hacerlo varios.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · MrÞ

992. d. La placa base incluye una toma directa para la corriente del microprocesador que per-mite prescindir de una conversión desde la alimentación suministrada a la placa. Esta tomaviene incluida en el conector de corriente que se conecta a la placa base desde la fuente dealimentación.

993. c. La otra variante de implementación del regulador de voltaje, la conmutada, puede con-siderarse de dos pines, correspondiendo el mecanismo de conmutación a cualquiera de lasdos primeras respuestas.

994. a.

Capítulo 16 / El entorno de la memoria: Zócalo, controlador y tag

995. d. Por eliminación.ßOpción ½ : Representa un sistema muy desequilibrado y con las posiciones bajas muy

lentas.ßOpción À : Es imposible porque no existen formatos de 48 Mbytes para memoria DIMM

EDO (el tamaño de los módulos de memoria es siempre una potencia de dos).ßOpción n : La memoria SDRAM no se fabrica en formato SIMM.

996. c.ßOpción ½ : La memoria SDRAM sólo puede montarse sobre un módulo DIMM, y si éste

se llena en una placa 430VX, dos de sus cuatro módulos SIMM deben quedar vacíos, siendoimposible conectar los 48 Mbytes restantes en los otros dos SIMM.ß

Opción À : Los dos módulos SIMM están obligados a ser iguales en tamaño, y no existenmódulos de 24 Mbytes.ß

Opción à : No existen módulos SIMM tan pequeños como 256 Kbytes.

997. d. Las otras tres opciones serán ciertas o falsas dependiendo del modelo de placa base, yéste no se especifica en la pregunta. Por ejemplo, la opción À no es cierta en las placas basecon juego de chips 430VX, y la opción n no es cierta en las placas base con juego de chips430TX.

998. d.999. d. Por eso la elección de la placa base es tan importante. Veamos cómo se encuentra afecta-

da cada una de las tres características expuestas:ßOpción ½ : El tamaño de la memoria principal viene condicionada por el tipo y número

de zócalos que lleve la placa base, así como por el rango máximo de memoria que su contro-lador puede direccionar.ß

Opción À : La frecuencia de reloj del procesador se encuentra determinada por las fre-cuencias de reloj que traiga y admita la placa base así como por el juego de multiplicadoresque vengan con ella. Indirectamente, también existe una influencia por parte del zócalo delprocesador, puesto que su formato condiciona el modelo a conectar y éste se fabrica sólo enun rango de frecuencias determinadas.ß

Opción n : La velocidad de la caché externa está completamente condicionada por laelección de la placa base, ya que es un elemento que viene de serie con ella.

�=�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1000. a.ß

Opción À : El controlador DMA no impide el concurso del procesador, que en cualquiercaso debe acceder a memoria principal para actualizar las tablas de páginas del sistema ope-rativo con las que se efectúan las traducciones de direcciones virtuales a físicas en cualquierPC.ß

Opción n : El controlador EIDE forma parte del puente sur del juego de chips, y la pre-gunta se refiere a elementos pertenecientes al puente norte.

1001. b. La memoria principal pasa a ser una memoria compartida entre las aplicaciones de me-moria principal y las aplicaciones gráficas.ß

Opción ½ : El puente norte y el puente sur no se fusionan, sino que cada uno acapara lafuncionalidad del dispositivo correspondiente. Normalmente, la GPU es fagocitada por elpuente norte, mientras que las funciones de vídeo recaen sobre éste o sobre el puente sur enlas configuraciones menos exigentes.ß

Opción n : En un equipo con tarjeta gráfica integrada no existe bus AGP como tal, y elcontrolador PCI, de existir, se ocupará de los zócalos de expansión donde residen otros peri-féricos, sin sufrir alteración alguna por el hecho de que la tarjeta de sonido venga integradaen el juego de chips.

1002. c. Consultar para ello la documentación referente al juego de chips 430FX.ßOpción ½ : En el chip caché slo se encuentra el área de datos.ßOpción À : En el chip TAG sólo se encuentra la correspondencia entre las líneas de me-

moria caché y memoria principal.

1003. c. El resto de funciones que se listan en las otras opciones son llevadas a cabo por el juegode chips de la placa base.

Capítulo 16 / El firmware: BIOS, CMOS y jumpers

1004. a. La RAM-CMOS forma parte desde hace ya algún tiempo del puente sur del juego dechips, y como tal, sigue implementando sus celdas de memoria mediante CMOS.

1005. d.1006. d. Prácticamente desde la quinta generación, el RTC, el PIT y las celdas de la RAM-CMOS

se integran como elementos del puente sur del juego de chips. Así, funcionalmente la res-puesta sería RAM-CMOS, que es donde se guardan los parámetros de configuración esta-blecidos en el Setup; físicamente, en cambio, ya no existe chip RAM-CMOS, sino que obede-ciendo a la tendencia que concentra una mayor funcionalidad de la placa base en un númerocada vez más reducido de chips, la RAM-CMOS se incluye como parte del puente sur deljuego de chips.

1007. d.1008. d. Al margen de la selección de los parámetros de configuración del sistema, la BIOS tam-

bién cubre otras dos funciones, para las que almacena los servicios básicos para atender alas interrupciones de entrada/salida y el programa que se ejecuta durante la iniciación delsistema. Sin la presencia de este último, es imposible que pueda arrancar el PC.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · M@?1009. b. El jumper siempre cuenta con el gorrito inherente a su implementación, que debemos

retirar para colocarlo en el estado OFF o que simboliza un 0 lógico.ßOpción ½ : El regulador de voltaje no cuenta con partes móviles.ßOpción n : Un zócalo dispone en contadas ocasiones de elementos móviles. Por ejemplo,

las presillas para aprisionar el procesador o la memoria, que no son necesarias en los zócalosde tarjetas como PCI o AGP.ß

Opción à : Un disipador de calor en sí mismo no dispone de partes móviles salvo quecuente con algún tipo de enganche mecánico para su acoplamiento. Normalmente, el disi-pador va acompañado de un ventilador para dotar de disipación activa al sistema, pero esteventilador debe ser considerado como una pieza diferente del disipador.

1010. c.1011. b.1012. d.

Capítulo 17 / Generalidades y funcionalidad

1013. b.ßOpción ½ : El juego de chips implementa el controlador de la placa y más cosas, con

funciones de sincronización, temporización y control.ßOpción n : Aunque el juego de chips suele dar nombre a las placas que lo montan por

abuso del lenguaje, son dos cosas diferentes, y sus nombres también fuera del ámbito deIntel (ver placas Apollo de VIA, por ejemplo).

1014. b.ßOpción ½ : La pregunta no especifica las herramientas con las que llevar a cabo la opera-

ción, y contando con el material adecuado, la sustitución es más que posible.

1015. d.1016. d.1017. b. Las tres fabrican circuitos integrados con diferentes funcionalidades. Intel, procesadores

y juegos de chips por este orden de importancia, y VIA, en el orden inverso. No conocemosprocesadores fabricados por SiS, y ninguna de las tres firmas se dedican a la fabricación dechips de memoria.

1018. a. El resto queda descartado por los siguientes motivos:ßOpción À : Normalmente, el controlador de memoria principal permite direccionar más

memoria que la máxima que se puede conectar en los zócalos que incluye la placa base, porlo que incorporar un nuevo zócalo no suele requerir modificación alguna en el controladorde memoria.ß

Opción n : El controlador de bus local es el mismo en los dos procesadores, que es loúnico que trasciende a la interacción del procesador con el juego de chips.ß

Opción à : La cantidad de memoria de vídeo no requiere cambios en las formas de diá-logo entre el controlador de la tarjeta AGP y su homólogo ubicado en el puente norte deljuego de chips.

�=�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1019. d.1020. a. Debido a su papel de bus de alto rendimiento y ligado a la tarjeta gráfica, su posición

irremisible es el puente norte del juego de chips.1021. a. Es el chip que aglutina todos los controladores que mayor relación guardan con el micro-

procesador.1022. c. Desde diversos puntos de vista (como la comunicación serial sin ser crítico el rendimien-

to), el bus inalámbrico se asemeja al bus USB, por lo que su sitio estaría también dentro delpuente sur del juego de chips.ß

Opción ½ : Un bus serie no es un elemento en el que el rendimiento sea crítico, comocorresponde a un controlador que aspire a formar parte del puente norte del juego de chips.ß

Opción À : El puente norte no se caracteriza por su versatilidad, sino por su especializa-ción, buscando claramente optimizaciones que lo conviertan en un chip rápido.ß

Opción à : El chip Super E/S concentra elementos prácticamente obsoletos, con el soloobjetivo de mantener una compatibilidad con los periféricos antiguos que no han necesitadoevolucionar hacia mejores prestaciones. Aunque aquí suele ubicarse un puerto de infrarro-jos que puede considerarse como precursor de las comunicaciones inalámbricas actuales, suuso se encuentra en franco declive y corresponde a un bus obsoleto mucho antes que deúltima generación como el que se indica en el enunciado de la cuestión.

1023. c. Como controlador del bus gráfico, su sitio está en el puente norte del juego de chips.Como controlador del nuevo bus de expansión donde situamos a los cuatro zócalos paraperiféricos, su lugar es el puente sur del juego de chips. Esto permite, adicionalmente, co-municar al puente norte y al puente sur de una forma eficiente y barata, puesto que yadisponemos del controlador en ambos extremos.

Capítulo 17 / Evolución generacional

1024. d. El controlador de tiempo real o RTC incluye en sus orígenes unos pocos registros paraguardar la fecha y hora del sistema, y paulatinamente estas celdas de memoria van aumen-tando en número para almacenar otros parámetros de configuración en lo que conceptual-mente conocimos como RAM-CMOS. En el marco temporal de la sexta generación, ya hacíabastante tiempo que la RAM-CMOS y el RTC formaban parte de un único chip, y como tal,el puente sur del juego de chips los absorbió de forma simultánea.

1025. d. De hecho, forman una cadena, ya que el controlador AGP se ubica en el sitio dejadovacante por el controlador de caché, y la tarjeta de sonido ocupa el sitio del zócalo PCIdejado por la tarjeta gráfica.

1026. a. Tritón es de quinta generacion en todas sus versiones (1, 2 y 3). Natoma es de sextageneración, comenzando en el Pentium Pro y extendiéndose hasta el Pentium II.

1027. d. En el momento en el que los procesadores tengan controladores de bus local diferentes,son incompatibles desde el punto de vista del juego de chips, y la compatibilidad entre Intely AMD se acabó con el fin de la quinta generación.

1028. a.ßOpción À : El RTC y el PIT se encuentran, junto a las celdas de la RAM-CMOS, en un chip

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · MrÆ

aparte hasta la quinta generación, y desde ahí en adelante, en el chip puente sur; nunca sehan ubicado dentro del chip Super E/S.ß

Opción n : La tarjeta de sonido, ya viniese en ISA antes, en PCI posteriormente, o enAC’97 más recientemente, siempre ha estado conectada al puente sur, no al puente norte.ß

Opción à : Los juegos de chips con gráficos y sonido integrados se encuentran disemi-nados a lo largo de la quinta, sexta y séptima generación sin ningún tipo de predilecciónen un período temporal concreto. Más que a una época concreta, se encuentran asociados auna gama del mercado de PC (la más baja) y a determinados fabricantes (por ejemplo, es undiseño muy recurrido en la línea de fabricantes como SiS).

1029. a.1030. b. En efecto, desaparece el bus PCI como solución estándar para esa conexión, articulando

cada fabricante una solución diferente que varía tremendamente en el ancho de banda so-portado: HubLink en Intel, V-link en VIA, MuTIOL en SiS e HyperTransport en nVidia.ß

Opción ½ : Este aspecto cobra cada vez menos protagonismo, en vista de que el PCI es unbus cada vez menos utilizado.ß

Opción n : Los condensadores no son un elemento del juego de chips.ßOpción à : El juego de chips y el formato de la placa base se encuentran relacionados de

forma muy débil.1031. d. El controlador de caché desaparece del puente norte cuando la caché L2 se ubica dentro

del procesador en la sexta generación (modelos Pentium II y K6-III). El bus AGP suponeuna nueva incorporación al conjunto de controladores del PC, que por sus prestaciones semerece un sitio en el puente norte del juego de chips. La tarjeta de sonido cambia de formatoISA a PCI, pero dado que ambos controladores residen en el puente sur del juego de chips,esto no supone alta ni baja, sino tan sólo cambiar el lugar de conexión.

Capítulo 17 / Modelos comerciales

1032. a. Una de las novedades de la placa base 430TX respecto a la 430VX es el encapsuladoBGA (Ball Grid Array) de los chips que componen su chipset y su reducción en número decuatro a dos. Respecto al regulador de voltaje, los zócalos de memoria y las dimensiones,son similares en ambos modelos.

1033. a.1034. a. El juego de chips 430TX era polivalente, permitiendo aceptar tanto Pentium a partir de

133 MHz como su versión MMX.1035. a. Porque provocó que no se pudiese montar SDRAM ni dispositivos UltraDMA. El resto

de respuestas son pura invención.1036. a. Recordar que el juego de chips 440FX era una copia del Natoma.1037. b. En efecto, el juego de chips 440FX original se desarrolló para el Pentium Pro, y poste-

riormente se reaprovechó para construir el primer juego de chips para Pentium II Klamath.

1038. b. En concreto, se montó sobre el procesador Pentium Pro en un zócalo Socket 8 y 9, y sobreun Pentium II Klamath con zócalo Slot 1 (ambos con bus local a 66 MHz).

�6~�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1039. b. La Apollo de VIA no es para Pentium II, y las otras dos de Intel incluyen un bus a 66

MHz.

1040. c. Las cuatro opciones se han presentado en orden cronológico a su aparición en el mercado,pero el juego de chips 440GX es ya para Pentium II Xeon, e incompatible con el Pentium IIconvencional, que es por el que se pregunta.

1041. a.1042. d. Y es el único juego de chips de todos los que han desfilado dentro de las tres últimas

generaciones de microprocesadores (esto es, entre la quinta y la séptima) que implementasemejante característica.

1043. a.ßOpción À : El juego de chips 440FX para Pentium II es una adaptación del Natoma del

Pentium Pro que pronto queda en un callejón sin salida; difícilmente puede servir éste comopunto de partida para diseños más contemporáneos.ß

Opciones n y à : Aunque algunas placas base con juego de chips 440BX permitieron aco-plar un microprocesador Celeron, el juego de chips de éstas no sufrió metamorfosis alguna,que es a lo que hace referencia la pregunta.

1044. c. El RTC, el PIT, el controlador de caché y el controlador de memoria secundaria no for-man parte del puente norte en la séptima generación, mientras que el controlador AGP seencuentra también dentro de él cuando la tarjeta gráfica es externa, pues es precisamente laforma que tiene el sistema de dialogar con ella.

1045. b. IDE es más popular que ISA y SCSI en séptima generación, y otro tanto le ocurre al USBfrente al Fire-Wire.

1046. b. Adicionalmente, puede considerarse incluido el chip Super E/S como tercer chip, peroesto no responde en ningún caso a lo descrito en la opción n .

1047. b.ßOpción ½ : El sufijo 133 que aparece en el nombre de esos juegos de chips se refiere a la

memoria principal (PC133), no a la frecuencia del bus local del procesador.ßOpción n : Los productos de Cyrix suelen ser compatibles con los de Intel, al menos en lo

referente al controlador del bus local.ßOpción à : El juego de chips incluye el controlador de bus local para dialogar directamen-

te con el microprocesador, y para que sirva para tres procesadores distintos, éstos deben sercompatibles en este aspecto (y el K7 y el Pentium III tienen buses locales muy diferentes).

1048. b. El bus inalámbrico recuerda mucho en su funcionamiento y prestaciones a los buses USBy Fire-Wire. Son especificaciones orientadas a la polivalencia por encima del rendimiento, yque transmiten los datos por un único canal serie. El puente norte prima el rendimiento, elpuente sur la interoperabilidad, y el chip Super E/S mantiene el legado con las especificacio-nes más antiguas. Atendiendo a este criterio, el sitio para el controlador del bus inalámbricoes el puente sur del juego de chips, hecho que refrendamos con los antecedentes que supo-nen lo ya acontecido para USB y Fire-Wire.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · qBK


1049. b.1050. d. Las dimensiones y disposición física se detallan casi en su totalidad, las especificaciones

eléctricas siguen unas recomendaciones generales o simplemente la adopción de una especi-ficación propia de ese nivel más inferior, y la carcasa apenas recibe atención directa, aunquese ve afectada por las dimensiones de la placa y la colocación de los componentes del PC ensu interior.

1051. d. Los modelos de placas base del mercado han marcado una clara tendencia hacia el en-capsulado BGA de su juego de chips, el número reducido de chips de éste, y el formato ATXpara la placa de circuito impreso.

1052. a. Existe una correlación del formato de la placa base tanto con el juego de chips como conel modelo de microprocesador, pero en ambos casos se debe a una mera coincidencia en elmarco temporal en que todos ellos evolucionan, no a una relación causa-efecto.

1053. a. La localización del procesador es más reveladora que la ubicación de los orificios paralos tornillos, ya que algunos orificios comparten posición en baby-AT y ATX y su perímetroes muy similar en ambos casos; en cambio, el procesador se coloca en cuadrantes muy dife-rentes según el formato: Delantero inferior en baby-AT, trasero superior en ATX y delanterosuperior en BTX.ß

Opciones À y à : Ver la placa base alojada dentro de la carcasa del PC no aporta informa-ción relevante adicional, ya que observando la disposición paralela de los zócalos ISA, PCIy AGP/PCI-express, conoceremos dónde deben estar las rendijas de la parte inferior traserade la carcasa, y con ellas, la asociación espacial entre la placa base y su habitáculo interno.

Capítulo 18 / Ubicación de componentes

1054. d. Los únicos elementos que nos permiten distinguir el tipo de formato de una placa basesin desmontar la carcasa son los conectores traseros que vienen directamente acoplados aella. En una placa base AT el único conector con esta propiedad es el del teclado, mientrasque en ATX solemos encontrar un buen número de ellos alineados en vertical en el cuadran-te superior trasero de la carcasa, muy cerca de la fuente de alimentación: Conectores serie,paralelo, USB, e incluso de gráficos y sonido si la placa base lleva estas prestaciones inte-gradas. Ninguno de estos conectores se menciona explícitamente en las respuestas que sepresentan.

1055. d. La pregunta hace referencia a la información que es suficiente para inferir el formato dela placa base, y en este sentido, con cualquiera de las tres visiones y un poco de lógica de-ductiva podemos identificar el formato de la placa base. No obstante, el perfil es el plano quemenores pistas aporta, seguido del revés, y finalmente, el envés resulta el más clarificadorde los tres.

�6~�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1056. c. La placa base tendrá zócalos PCI con mayor probabilidad frente a ISA y formato ATX

frente a baby-AT puesto que fue adquirida en 1999. En ATX, los puntos de anclaje fijos sesitúan en la parte superior trasera de la carcasa, y la placa base aumentará su dimensión ver-tical hacia abajo con su creciente funcionalidad. Si ninguno de los 100 PC tiene ocupadas lasranuras más inferiores es porque el formato ATX de esas placas no alcanza en su dimensiónvertical una longitud suficiente como para que puedan llegarse a copar tales ranuras.ß

Opción ½ : Una placa que dispone de cuatro zócalos ISA en la localización más inferiorcorresponde a un patrón casi generalizado en el formato baby-AT, y es improbable que am-bas cosas acontezcan en un marco temporal correspondiente a 1999, fecha en la que estabantildadas casi de obsoletas. No es que en nuestra escuela compremos material actualizado ala última, pero de ahí a que nos guste comulgar con la obsolescencia...ß

Opción À : La distancia de separación entre ranuras se ha mantenido siempre fija conindependencia del tipo de zócalo que haya ocupado el hueco reservado para las tarjetas deexpansión y el formato que se haya empleado para la placa base.ß

Opción à : El área inferior trasera es la localización que más se repite para la BIOS, lapila, la RAM-CMOS y los controladores UART, pero como todos ellos tienen formato extra-plano y dimensiones reducidas, esto no exime de la posibilidad de que puedan compartir elhabitáculo con los zócalos de las tarjetas en caso de que así fuese necesario.

1057. d. La distancia de los zócalos de expansión a las rendijas traseras de la carcasa debe ser fijapara todos los formatos de placas base, o de lo contrario, produciríamos absurdas incompa-tibilidades entre placas, tarjetas y carcasas.

1058. c. El anclaje de la placa sobre la lámina de la carcasa es fijo a una altura determinada debidoa que debe respetar las salidas de los conectores traseros por las ranuras de la carcasa. Apartir de ahí, el mayor espacio en la parte superior se produce colocando la placa base máspequeña sobre la carcasa más grande.

1059. a. Conforme los formatos de placa base han ido evolucionando, han venido colocando a latarjeta gráfica en posiciones más superiores, con objeto de evitar el efecto chimenea que laGPU y los chips de memoria de vídeo pudiesen provocar sobre los componentes situadosmás arriba que ella. Así, en los recientes formatos BTX, la tarjeta gráfica ocupa el límitesuperior de las dimensiones de la carcasa, en AGP y PCI se colocaba en posiciones centrales(al margen de utilizar formato AT o ATX), y sólo bajo zócalo ISA de 16 bits la pudimos vercolocada en los zócalos más inferiores. Por aquel entonces, se utilizaba el formato baby-ATpara la carcasa, cuyos puntos de anclaje se encontraban en el cuadrante inferior trasero delvolumen interno de la carcasa, por lo que eligiendo el zócalo de más abajo llegamos a lasituación en la que el conector del monitor puede encontrarse lindando con la base inferiorde la carcasa torre.

1060. d. Es la posición en que se ubican normalmente las tarjetas que se abren paso hacia el exte-rior por las rendijas traseras.ß

Opción ½ : Aquí se coloca en el nuevo formato BTX.ßOpción À : Aquí se coloca en el formato ATX.ßOpción n : Aquí se coloca en el formato baby-AT originario del PC.

1061. b.1062. d. Esto es consecuencia de que los tres formatos representan a una misma familia con mu-

chas directrices comunes, y una de ellas es la colocación del procesador.1063. a. En baby-AT se coloca en la parte inferior, y por ello no le estorban las bandejas superiores

de los discos para situarse más cerca de la parte frontal.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · qrq

1064. b. Cronológicamente, el formato AT ubica el procesador en el cuadrante delantero inferior,el formato ATX en el cuadrante trasero superior, y el formato BTX en el cuadrante delanterosuperior.

1065. a.ßOpción À : USB suele ocupar la esquina superior trasera de la placa base, y por lo tanto,

se coloca por encima del procesador.ßOpción n : El procesador no es el que se encuentra en el lado más inferior, sino en el más

superior.ßOpción à : El procesador se colocaría entre AGP y USB en este caso.

1066. a.1067. d.1068. b.1069. b.1070. c.

Capítulo 18 / Evolución

1071. a. Aunque el baby-AT es un formato más pequeño que el AT y perdura en el tiempo másque él, su fecha de nacimiento es anterior a éste, ya que el baby-AT nace con los primerosIBM PC (los XT bajo 8086), mientras que el AT lo hace con los IBM AT (los AT bajo 80286).

1072. d. Tan sólo existe una relación transitiva a través del marco temporal en que coexisten en elmercado ciertos formatos por un lado y ciertos juegos de chips por el otro. No obstante, haymodelos de juegos de chips que por sus reducidas prestaciones, están orientados a placasbase en formatos pequeños (por ejemplo, el juego de chips 440ZX-66 para Celeron sobremicro-ATX), y otros que por sus gran funcionalidad están pensados para placas en formatogrande (por ejemplo, el juego de chips i850 sobre ATX).

1073. c. Los otros tres no guardan ninguna relación causa-efecto con el formato ATX, aunque loscambios descritos en las opciones ½ y à coinciden en el tiempo con la llegada del formatoATX a la placa base.

1074. d. En concreto, incorpora nuevos conectores de corriente, uno de 6 pines para dotar dealimentación a nuevos periféricos, y otro de 4 pines para dotar de alimentación a los venti-ladores situados en las cercanías del microprocesador.

1075. c. ATX elimina la necesidad de muchos conectores (como las fajas para los puertos seriey paralelo) y simplifica el sistema de alimentación respecto a AT (20 pines y numerosasfunciones y transformaciones de voltaje que debían ser satisfechas por la propia placa baseahora corren a cargo de la fuente de alimentación). Por su parte, BTX está lleno de exigenciasde calidad eléctricas, térmicas y acústicas que encarecen notablemente el coste del productocomercial que las implemente.

1076. d. La variante micro-ATX se dedica a los PC de gama baja equipados con procesador tipoCeleron/Sempron; es la versión flex-ATX la que trata de dar cobertura a los PDA, por lo que

�6~B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öla rectificación que refleja la opción à es correcta, y también su afirmación de base.Por su parte, las opciones ½ y À quedan descartadas porque la miniaturización de las di-mensiones de la placa base no guarda correlación con el consumo, en el sentido de que unaplaca base micro-ATX actual es mucho más pequeña que una antigua baby-AT, y sin embar-go, consume mucho más. No en vano, las fuentes de alimentación que acompañaban a lasplacas base baby-AT estaban en torno a los 200-250 W. y las que vienen con los equipos degama baja en formato micro-ATX superan fácilmente estos valores.En general, la versión de una placa base que auspicia los modelos de PC de gama mediaapenas han cambiado sus dimensiones en la última década, ya que aunque sus elementostienden a la miniaturización, también proliferan un mayor número de elementos debido ala creciente funcionalidad y polivalencia de los equipos informáticos en torno a la presenciade periféricos, los mecanismos para la monitorización y regulación térmica y eléctrica, etc.

1077. d.

Capítulo 18 / Caracterización

1078. c. El cuadrante inferior derecho de la placa base baby-AT se encuentra reservado para elprocesador, mientras que las tarjetas ISA, PCI y AGP deben estar colocadas en el cuadranteinferior izquierdo para poder abrirse camino hacia el exterior por las rendijas traseras dela carcasa, lo que obliga a la memoria a situarse siempre por encima de éstas y de aquél.Respecto a la imposibilidad de utilizar Slot, AGP o USB en baby-AT, la especificación nocontempla restricción alguna, y es sólo el marco temporal en que aparece cada una de estasconexiones lo que hace que sean progresivamente más difíciles de encontrar en baby-ATatendiendo al orden en que las hemos listado.

1079. a.ßOpción À : No surgió como consecuencia del bus USB, aunque ya lo tiene en cuenta.ßOpción n : No puede montarse sólo en carcasas minitorre, ya que también lo hemos visto

sobre semitorre (de hecho, ésta será una de las combinaciones que más utilizaremos a la horade ilustrar el proceso de montaje del PC).

1080. b.ßOpción ½ : El formato ATX no introduce novedad alguna en referencia al tipo de cone-

xionado de los dispositivos IDE, sino sólo respecto a su localización física.ßOpción n : Presenta cierta relación con las placas ATX simplemente por el hecho de que

los buses a 100 MHz emergieron en el mercado en una fecha similar a las placas ATX, peroeso no significa que no existan ciertos modelos de placas ATX con bus a 75 y 66 MHz, porejemplo.

1081. d.1082. d. Es en este caso el tipo de carcasa utilizado el que limita el número de bandejas. Por

ejemplo, las carcasas minitorre solían traer sólo dos bandejas, y las semitorre, desde tres enadelante.

1083. a. Decimos “en su mayoría”, porque una vieja placa base baby-AT puede tener un fondode hasta 32 cm., y en ese caso, resulta difícil introducirla en una carcasa fabricada para una

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · qrÞ

placa base ATX en la que el fondo (la dimensión más corta en este caso) es de 24.4 cm.ßOpción n : Lo que es más barato es la placa ATX, no su carcasa.

1084. b. Los otros tres riesgos son igualmente probables en las placas base bajo formato AT yATX.

1085. c. Los formatos mini se utilizan para denotar aquellos modelos del estándar general (babyAT o ATX) que acortan más la longitud de su única dimensión variable. La variante miniATX más reducida es ligeramente más pequeña que la micro ATX, pero no es cuadrada. Elcuadrado más pequeño (24.4 cm de lado) queda definido en la especificación micro-ATX.

1086. d. ATX12v incorpora como funcionalidad adicional nuevos conectores de corriente orien-tados precisamente a la alimentación de ventiladores adicionales.

1087. a.

Capítulo 19 / Cómo, dónde y cuándo comprar

1088. c.1089. d. Cuanto más se devalúa un componente, mayor abaratamiento presentará al comprarlo

en el mercado de segunda mano respecto a su nueva adquisición. Por otra parte, cuantomayor desgaste sufra con el uso, mayor riesgo supone el uso a que haya podido ser sometidoen el pasado por su dueño original.

1090. c. Al comprarlo OEM, el disco duro se presentará con un envoltorio minimalista, normal-mente, una simple vaina de plástico, que reduce su coste frente a la versión retailer, queviene mejor arropada y presentada. Al adquirirlo por grandes remesas, se producirá un aba-ratamiento adicional.

1091. c. Porque se trata también de la compra más completa, ya que la tarjeta gráfica viene pro-vista de un buen embalaje, en el que se suelen incluir manuales de documentación, progra-mas para la instalación de software adicional y configuración de prestaciones, conectores devídeo, conversores VGA-DVI, cables adicionales para transmisiones de vídeo, demos de al-gunos video-juegos a los que la firma pretende dar publicidad, y una larga serie de aditivosque pueden encarecer el precio final del producto hasta en un 20 % respecto al precio de laversión Bulk u OEM.ß

Opción ½ : Se trata de la compra de un producto en grandes remesas, que supone unabaratamiento de su coste unitario respecto a la adquisición invididual.ß

Opción À : Se trata del método de compra que utilizan las tiendas de informática, en elque el producto viene desprovisto de cualquier soporte o embalaje superfluo, ya que el mis-mo se va a vender al consumidor ya ensamblado en el interior de la carcasa del PC. Estacompra en crudo del producto también supone un abaramiento del mismo respecto a suversión Retailer.

1092. c. Se trata de dos conceptos contrapuestos: OEM (Original Equipment Manufacturer) su-pone la compra del producto en crudo, esto es, sin envoltorios preciosistas, manuales odocumentación, conectores adicionales, software relacionado con el hardware que hemosadquirido, etc. Todos estos elementos sí vienen incluidos en la versión Retailer del produc-to. Por su parte, Bulk hace referencia a la compra del producto en grandes remesas o partidas

�6~�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öde muchas unidades, y por lo tanto, es compatible tanto con la adquisición OEM como conla variante Retailer.

1093. d. En las ventas por Internet no existe legislación sobre el máximo descuento aplicable a unproducto, ni regulación sobre los períodos de rebajas, por lo que los precios pueden fluctuarostensiblemente de una Web a otra.

1094. c. Las ventas a principios de década oscilaban entre las 70.000 unidades vendidas por ellíder en el ránking, Infinity Systems, y el sexto vendedor en el escalafón, Investrónica con52.000 unidades (quizá más conocido por la publicidad a que le somete El Corte Inglés).

1095. d. En concreto, el SIMO TIC y el régimen fiscal son dos aspectos que situamos siempredentro del contexto nacional. Dentro de éste, un dólar fuerte perjudica los precios y un dólardébil los abarata.

v La feria SIMO TIC, que tiene lugar en la primera quincena del mes de Noviembre enMadrid, provoca la aparición de numerosas ofertas debido a la cantidad de potencia-les compradores que se dan cita en él (más de 200.000 en 2003). Estas ofertas suelentradicionalmente prolongarse hasta la campaña navideña.

v Los rappels de ventas o incentivos por alcanzar un volumen de ventas concreto al fina-lizar un ejercicio suelen actuar también de acicate para la proliferación de ofertas en losdías previos al cierre de cada ejercicio.

v En el sistema de tributación fiscal español, las existencias acumuladas de productos sinvender tienen la consideración de plusvalías, con un gravamen nada favorable, lo queincita a concluir cada ejercicio con el menor volumen posible de existencias.ßOpción À : La actualización de tarifas al comienzo de cada año nuevo es una realidad,

pero en un mercado en el que los bienes de deprecian con el paso del tiempo, dicha actuali-zación no siempre repercute en una subida de los precios, que en cualquier caso, sería de unporcentaje bastante reducido.ß

Opción n : Los nuevos modelos de los distintos componentes del PC no suelen apareceral comienzo de un nuevo año, pues es cuando el consumo se retrae. Muy al contrario, sueleaprovecharse la campaña navideña como lanzadera para vender un producto nuevo.ß

Opción à : No conocemos que la cotización del dólar tenga correlación alguna, ya sea alalza o a la baja, con la llegada de las fechas navideñas.

1096. d.

Capítulo 19 / Qué comprar: Carcasa y placa base

1097. d.1098. d. La ventilación, por la presencia de rendijas y obstáculos para el correcto fluir del aire cir-

culante en su interior; la expansión, por la generosa dotación de bandejas y ranuras traserasque permitan exprimir al máximo las posibilidades de la placa base; el formato de la placabase, porque algunas carcasas restringen las dimensiones de las que pueden ubicarse en suinterior.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · q@?1099. c. El formato sobremesa suele ser algo más caro dadas las pocas ventas que atesora. El torre

suele asociarse a una fuente de alimentación bastante potente y cara, además de estar pensa-do para perfiles de usuarios de gama alta. Por último, el minitorre presenta el inconvenientede tener un número demasiado escaso de bandejas (incluso para un usuario medio) y nopoder acoplarle placas base en formato ATX (sólo entra en ella el micro-ATX).

1100. d.1101. d.1102. a. Los zócalos PCI deben colocarse todos en paralelo, y puesto que se encuentran dispues-

tos en horizontal sobre una carcasa torre, no queda otra posibilidad que expandir nuestrodiseño hacia arriba, lo que a su vez permitirá compatibilizar mejor la inclusión de ATX,puesto que el alto es su mayor dimensión.

1103. a. La carcasa torre completa (opción À ) y la placa micro-ATX (opción n ) no presentan res-tricción alguna en su conexionado, en ninguna de sus posibles combinaciones. La opción àtampoco presenta problemas porque el formato baby-AT se expande en la dimensión hori-zontal, manteniendo un ancho fijo que siempre es inferior a la mínima altura de las carcasassemitorre.

1104. d.

Capítulo 19 / Qué comprar: Fuente de alimentación

1105. c.1106. b. Descartamos el resto por los siguientes motivos:ß

Opción ½ : La potencia más baja que hemos visto para una fuente de quinta generaciónha sido de 150 W.ß

Opciones n y à : La potencia más alta que vimos hasta 2002 para una fuente de séptimageneración en un entorno de PC doméstico fue de 350 W.

1107. b.1108. d.1109. d. Las fuentes sin PFC suelen limitar su potencia al 60 % de su especificación. Con PFC

pasivo, rondan el 75 % de eficiencia, mientras que con PFC activo, llegan a alcanzar en tornoal 95 % de eficiencia.

1110. c. Es la condición para optimizar la potencia transmitida por la fuente de alimentación, yque en los modelos con PFC pasivo puede deteriorarse hasta en un 25-30 % respecto al valorteórico en Vatios indicado por sus especificaciones.ß

Opciones ½ y À : Describen funciones asumibles por una fuente de alimentación, al mar-gen de que ésta disponga de PFC pasivo o activo.ß

Opción à : Esta función corresponde a las fuentes de alimentación de gama alta, cuyo va-lor en el mercado puede duplicar o triplicar el de una fuente de alimentación convencional.

1111. c.

�6~�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1112. d. Aunque las baterías de portátil cada vez degradan menos su duración con el paso del

tiempo, lo cierto es que aún sufren un desgaste muy superior al de las otras tres opcionesque se presentan, y por lo tanto, representan la opción más cercana al 20 % indicado en elenunciado de la pregunta.

1113. a. Es la acción que más provoca la acumulación del efecto memoria o carga residual queya no puede utilizarse con posterioridad. El resto de opciones se encuentran listadas juntocon ésta en orden de mayor a menor incidencia en la pérdida de capacidad de carga en labatería.

1114. d.

Capítulo 19 / Qué comprar: Disipación térmica

1115. d.1116. c. La plata es el material más eficiente, aunque no es el más popular debido a su elevado

coste. El cobre es más eficiente que el aluminio desde el punto de vista de la disipación tér-mica, aunque su peso lo descarta como buen candidato a utilizar en disipadores aparatosos.

1117. a. La opción más absurda de todas es la opción À , ya que existe una clara correlación entrela conductividad térmica y eléctrica de un material.

1118. b. Aunque no alcance su misma eficiencia térmica, el aluminio es un material mucho másligero que el cobre, sobre todo cuando hablamos de disipadores aparatosos como los quecada vez frecuentan más la gama de productos comerciales.ß

Opción ½ : El cobre apenas presenta una mayor dificultad para ser moldeado que elaluminio, como lo demuestra el hecho de que las mismas formas esotéricas que hemos vistoen el mercado para los disipadores construidos con aluminio se han reproducido años mástarde con el cobre.ß

Opción n : Esta es la opción más absurda de todas, ya que existe una clara correlaciónentre la conductividad térmica y eléctrica de un material, por lo que todos los elementos queofrezcan buenas propiedades para la disipación térmica van a ser conductores eléctricos.Por lo tanto, cobre y aluminio suponen idéntico riesgo desde el punto de vista de poner encontacto líneas conductoras de la placa base.

1119. d.1120. d. La eficiencia térmica es directamente proporcional al área de contacto entre la superficie

del disipador y la del chip. Este área aumenta al ejercer mayor presión en la frontera quedelimita ambas superficies, al colocar entre ambas una sustancia tapaporos que rellene loshuecos de aire, y al pulimentar la superficie para minimizar la presencia de estas burbujasde aire.

1121. b. Las temperaturas de 10 y 0 grados favorecen el fenómeno de condensación sobre la lá-mina térmica del procesador, y la consiguiente humedad puede originar algún cortocircuitoen la superficie de la placa base.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · qrÆ

1122. a. La protección frente al polvo es discutible, y también el nivel de ruido, ya que normal-mente el manejo de líquidos introduce cierta sofisticación en el sistema que suele redundaren un incremento del nivel de ruido.

1123. b.1124. c. Aunque su porosidad también afecta negativamente a la evacuación de calor del proce-

sador, es mucho más nociva su baja conducción térmica.

1125. a. El consumo del procesador estaría en torno a los 100 vatios, mientras que el resto apenasalcanza la mitad. Sólo el monitor podría superar ese valor, pero siempre bajo tecnología CRT,no TFT.

1126. c.ßOpción ½ : Los plotters siguen siendo un periférico minoritario a fecha de hoy, y acoplar

un grupo electrógeno a un PC doméstico es como matar moscas a cañonazos.ßOpción À : Estos son elementos del paleolítico de la informática.ßOpción à : Para 2002, 500 W aún es excesivo como potencia en la fuente de alimentación.

Y las tarjetas de sonido SCSI son bastante surrealistas.

Capítulo 19 / Qué comprar: Monitores

1127. a.ßOpción À . Hay monitores del tipo TFT que no superan los 50 Vatios de consumo, y ade-

más hay otros componentes, como algunos procesadores, que sí superan los 50 Vatios deconsumo.ß

Opción n . Muchas fuentes de alimentación disponen de su propio interruptor, con lo queno es ésta tampoco una característica exclusiva del monitor.

1128. b. Por eso no lo desmontaremos bajo ningún concepto.

1129. c. Los monitores CRT basan su funcionamiento en el bombardeo sistemático de electronespor el tubo de rayos catódicos, que libera fotones al incidir sobre la pantalla frontal.Los monitores TFT contienen tres transistores en cada celda o píxel de la pantalla, que emitenlas frecuencias del color rojo, verde y azul.Los monitores de plasma despiden luz en la frecuencia próxima al ultravioleta cuando seilumina una atmósfera de gases nobles.

1130. b. Entre los monitores del tipo LCD encontramos los de matriz pasiva, cuyo principal ex-ponente son los DSTN, ya obsoletos, y los de matriz activa, representados por los TFT, quecada vez se encuentran más consolidados en el mercado.

1131. c.1132. c.ß

Opciones ½ y À : Existen monitores de pantalla plana que no son TFT (LCD), sino deplasma. Y los monitores de plasma no entran dentro de la categoría LCD (cristal líquido).ß

Opción à : Existen monitores LCD de matriz pasiva Dual-Scan y de matriz activa TFT.

1133. d. Las pantallas LCD y de plasma constituyen dos tecnologías disjuntas.ßOpción ½ : La tecnología CRT ha desarrollado recientemente monitores de gama alta, más

�[�[Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öusuales en televisores, que han conseguido eliminar la incómoda curvatura de la pantalla decara a los reflejos.ß

Opción À : Existen pantallas LCD que son DSTN o de matriz pasiva, por lo que no todaslas pantallas LCD son TFT.ß

Opción n : Las pantallas DSTN son sinónimo de matriz pasiva, y las TFT son sinónimode matriz activa.

1134. c.

1135. d. El tiempo de respuesta del monitor refleja su sensibilidad, es decir, el tiempo que trans-curre entre que recibe un cambio en el voltaje a través del conector de vídeo a la salida dela tarjeta gráfica y se refleja el resultado en la pantalla. Este tiempo de respuesta puede ver-se como la latencia del dispositivo. En cambio, la frecuencia de actualización de imágenesindica con qué velocidad se actualizan o refrescan los valores visualizados, con objeto demantener una imagen lo más estable posible y reducir su parpadeo, sin tener esto nada quever con la modificación de los contenidos mostrados. Es decir, una imagen en pantalla pue-de no verse alterada durante un largo tiempo, y sin embargo está siendo permanentementeactualizada a razón de entre 70 y 100 Hz para que no se perciba con síntomas de inestabili-dad o parpadeo.Para verlo más fácil, podemos establecer un símil entre el monitor y la memoria principal:El tiempo de respuesta del monitor sería algo muy parecido a la latencia de la memoriaprincipal, mientras que la frecuencia de actualización se correspondería con el intervalo derefresco de la memoria, que no tiene nada que ver con la frecuencia de funcionamiento, quea su vez está relacionada con la frecuencia a que trabaja el bus de memoria.

1136. a.

1137. c.

1138. a.

1139. a. En 2003, los niveles de brillo y contraste de las pantallas CRT son superiores, y las ver-siones sobremesa suelen disponer con mayor facilidad de reguladores de estos parámetroshasta sus máximos niveles de intensidad.

1140. c.ßOpción ½ : El contraste de la imagen es menor en TFT.ßOpción À : La definición y fidelidad del color es menor en TFT.ßOpción à : El ángulo de visión lateral empeora en TFT.

1141. b. Las opciones ½ y n están claramente en contra del monitor CRT y la opción à se encuentramuy igualada entre CRT y TFT.

1142. a. El ángulo de visión lateral y la calidad de la imagen son peores en TFT.

1143. c. El peso es entre tres y cinco veces inferior, el consumo es entre 2 y 3 veces inferior, y lacalidad de imagen, aunque está mejorando con su evolución tecnológica, aún no es equipa-rable a la proporcionada por la tecnología CRT.

1144. b. El consumo actual de los monitores TFT está en torno a los 25 Vatios, mientras que en losCRT se encuentra en torno a los 80 Vatios.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·9·�K

Capítulo 20 / Elementos pasivos

1145. b. El zócalo tiene información y corriente, lo que descarta tanto ½ como n . El conector tieneinformación o corriente, lo que no descarta la opción À . Por último, el tamaño no caracterizaa ninguno de ellos.

1146. a. Los puertos y zócalos son elementos internos a la placa base, y las horquillas y pestañasson sus elementos de fijación.

1147. a. Aunque algún fabricante de placas base con cierta solera ha incorporado ocasionalmentetornillos dentro de la caja de la placa base, este juego de piezas suele limitarse a los elementosde fijación de dicha placa. La bolsa de tornillos completa, con el resto de soportes y arandelasnecesarios para completar el montaje, la encontramos sistemáticamente dentro de la carcasadel PC cuando ésta se adquiere por separado.

1148. b. Las fajas IDE suele proporcionarlas el fabricante de la placa base, y con major proba-bilidad si adquirirmos la versión retailer que se supone incluye ciertos añadidos sobre elproducto básico.

1149. b. Los cables de sección circular son mucho más compactos y apenas cortan el flujo de aireque pretende producirse en el interior de la carcasa del PC para mitigar el exceso de calor.La presencia de los LED en los ventiladores es inocua, y el uso de carcasas transparentes ode metacrilato inhiben la función del caparazón externo como escudo o apantallado frente ala emisión de campos electromagnéticos e interferencias procedentes del exterior, con lo queresultan contraproducentes.

Capítulo 20 / Riesgos y cómo evitarlos

1150. b.1151. d. Las respuestas correctas son la opción ½ y la opción n . Más concretamente:ß

Opción ½ : En el interior del monitor CRT se dispone de un transformador de alta tensiónen la parte trasera inferior de su carcasa, lo que desaconseja su desmonte.ß

Opción À : En contraste con el CRT, el monitor TFT dispone de un transformador de bajatensión como antesala a la recepción de sus niveles de tensión de trabajo. Este transformadorse coloca de forma externa en las pantallas de los PC tipo sobremesa, y va embutido en losportátiles.ß

Opción n : Las descargas por electricidad estática se caracterizan por su elevado voltaje(superior incluso a los 10.000 voltios) y mínima intensidad de corriente y duración.

1152. c. En concreto, pueden alcanzar valores superiores a los 10.000 voltios, y son las bajas inten-sidades (unos pocos miliamperios) y su efímera duración (casi instantáneas) las que hacenque sean inofensivas para el cuerpo humano.

1153. c. La carga suele ser superior incluso a los 10.000 voltios, del orden de varios miliamperiosy de duración inferior al segundo.

�[�[= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1154. a.1155. a. De esta manera, evitaremos la transmisión de cargas puntuales de una intensidad noci-

va a los componentes que manejemos durante el montaje del PC. Respecto a la opción À ,los transitorios irregulares de alimentación provocados por las tormentas pueden eventual-mente averiar algún componente, pero eso ocurrirá siempre durante el funcionamiento delequipo, nunca durante el montaje, que es el proceso a que se refiere la pregunta.

1156. c. De esa manera drenaremos a tierra cualquier acumulación de carga que tenga nuestroorganismo.ß

Opción ½ : Las suelas de goma son un buen aislante para preveer que seamos sumiderode descargas eléctricas durante la manipulación del equipo, ya que impiden que la corrienteencuentre un camino de salida hacia tierra a través de nuestro cuerpo.ß

Opción À : Esa pulsera casera constituye una práctica temeraria porque produce el efectocontrario del suelo de goma: Habilita nuestro cuerpo como receptor de descargas eléctricascuya intensidad no encuentra el valor ínfimo que supone la resistencia cercana al megaoh-mio que posee el hilo conductor de la pulsera antiestática homologada.ß

Opción à : Desconectando el PC de la red eléctrica deshabilitaremos su toma de tierra,la cual supone una buena defensa frente a descargas y cortocircuitos que puedan producir-se durante la fase de montaje. Mucho más conveniente resulta apagar el interruptor de lafuente de alimentación pero mantener el PC conectado a la red. De esa manera no puedenllegarnos descargas procedentes de la red doméstica, pero sí pueden evacuarse las cargasnocivas que pueda producir el PC.

1157. d. En efecto, accionando el interruptor impediremos el suministro eléctrico, y manteniendoel enchufe conectado habilitaremos la toma de tierra en previsión de cualquier eventualidadcomo la electricidad estática.

1158. c. De esa manera, el PC se encuentra desconectado de la red eléctrica, pero tenemos ha-bilitada su toma de tierra que puede actuar como auténtica tabla de salvación en caso deproducirse cualquier descarga eléctrica.

1159. d.1160. c.1161. d.1162. a. Una línea de corriente suele tener mayor potencia y estar mejor protegida que una línea

de datos, lo que explica que su sección o grosor sea mayor (salvo que estemos ante un dis-positivo bus-powered de bajo consumo). Respecto a los colores de ambas, distan mucho deencontrarse estandarizados.

1163. a. Ambos requieren una alimentación similar, a la vista de su similar constitución: Un motorde rotación, un cabezal de desplazamiento lateral y un conjunto de chips.

1164. d. La opción ½ queda descartada porque no existe cable de corriente que vaya al micro-procesador en las placas para Pentium. Las opciones À y n tampoco pueden ser porque losconectores que utilizan rompen la simetría para evitar un conexionado incorrecto.

1165. a. El chispazo delata la presencia de electricidad estática en el destornillador. Los otros dosfenómenos que se apuntan en las opciones À y n también han podido tener lugar, pero noson responsables del chispazo.

1166. a.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·9·9q

1167. d. Los altavoces externos del PC suelen venir apantallados. Los altavoces internos no loestán, pero tienen baja potencia como para producir un campo magnético de la intensidadnecesaria. Por último, los altavoces de alta fidelidad conjugan los dos agravantes: Ausenciade apantallado y elevada potencia.

Capítulo 21 / Preliminares

1168. c. Las pinzas pueden ser ocasionalmente útiles para alcanzar algún tornillo extraviado quese haya deslizado por alguna zona difícilmente accesible, y las tenazas pueden servir paraalgunas labores de reparación, pero el destornillador de estrella es un elemento indispensa-ble tanto para retirar la carcasa como para fijar elementos como los dispositivos externos yla placa base al esqueleto de la misma.

1169. c. Tanto una carcasa muy reducida como la ausencia de lámina desmontable complican elproceso de arranque haciendo más dificultosa la consecución de los pasos descritos en lasecuencia de montaje del PC.

v Las dimensiones reducidas porque dificultan la refrigeración, nos hacen trabajar de for-ma incómoda, y aumentan la probabilidad de que unas piezas estorben a otras.

v La rigidez de la lámina, porque dificulta sobremanera la inserción de la placa base en elhabitáculo interno de la carcasa del PC (en los casos más extremos que hemos presen-ciado, incluso llega a impedir tal acción).

1170. b. Han sido los numerosos cambios que han tenido lugar en la geografía de la placa base losque más trabajo engorroso han conseguido ahorrar a un montador de PC. Aunque la opciónà también refleja un matiz cierto, no lo es menos que la mayoría de componentes nuevosson externos a la carcasa y/o se montan en un periquete; en conjunto, esto podría alargarun poco el proceso de montaje, pero nunca su dificultad, que es a lo que está aludiendo larespuesta de la opción à .

1171. c. En QFP, el patillaje queda visible al exterior y es tremendamente delicado, mientras queen BGA permanece oculto debajo del propio chip. Por otro lado, tanto la lámina cerámi-ca como el área de integración son suficientemente robustas y compactas, así que quedanigualmente descartadas.

Capítulo 21 / Desmonte de la carcasa

1172. c.1173. d.1174. b. De hecho, para fortalecer esta función, las pulseras anti-estáticas que lucen los montado-

res asiduos de PC para prevenir el fenómeno de electricidad estática suelen fijarse al chasis

�[�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öde la carcasa del PC. Esta acción suele además complementarse manteniendo el PC conecta-do a la toma de corriente pero con el interruptor de la fuente de alimentación en la posiciónde apagado, con objeto de que no exista suministro energético pero sí quede habilitada latoma de tierra como vía para el drenaje de la corriente que pudiera recepcionar la carcasacomo sumidero de nuestra electricidad estática.ß

Opción n : Representa el contrapunto negativo de una carcasa metálica, ya que si la placabase no se aisla mediante algún separador o elemento inerte de la lámina de la carcasa, suscontactos metálicos pueden provocar un cortocircuito al entrar en contacto puntos aleatoriosde las vías de conducción electrica definidas en el reverso la placa base.

Capítulo 21 / Inserción del procesador en su zócalo

1175. a.1176. b. Las demás opciones son sólo parcialmente válidas:ß

Opción ½ : Sólo en contadas placas base preparadas para zócalo AGP Pro hemos vistouna abrazadera que se mueve como extensión del zócalo estándar AGP.ß

Opción n : Los contactos metálicos de los zócalos de memoria sólo se mueven al insertarel módulo, no antes, y sólo en los formatos SIMM, en los que son desplazados lateralmentecon la rotación del módulo sobre la arista del zócalo, que actúa como eje de giro.

1177. b.ßOpción ½ : Es cierto que la fijación del disipador es menos reversible en Slot, pero eso no

guarda relación alguna con el hecho de que tengamos que permutar la secuencia de pasos.ßOpción n : Es cierto que de esa manera se reduce algo el riesgo de dejar al procesador

sin su disipador, aunque el olvido sigue siendo posible si no somos conscientes de la nece-sidad del disipador. Por otra parte, muchos procesadores Pentium de Intel y K6 de AMD yarequerían el uso de disipadores mucho antes de la llegada del formato Socket.

1178. b. La superficie de contacto entre disipador y microprocesador es uno de los tres paráme-tros críticos para el rendimiento óptimo del primero. Los otros dos son el material de queestá hecho y los relieves de sus formas geometricas, pero ninguno de estos dos aspectos pue-de ser modificado por la labor de montaje.ß

Opción ½ : El disipador no siempre va acoplado a la estructura de la placa base.ßOpciones n y à : No existen los conceptos de ventilación pasiva ni activa, sino de disipa-

ción pasiva y activa. Y en cualquier caso, el ventilador es una cosa y el disipador es otra, yse está preguntando acerca de este último.

Capítulo 21 / Incorporación del disipador de calor

1179. b. De esta manera, se crea una diagonal de aire circulante que pasa por las zonas de laplaca base donde se encuentran los componentes que más se calientan: El microprocesador,el puente norte del juego de chips y los módulos de memoria.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·9·9Þ

1180. d. El ventilador de la parte frontal debe recoger aire y expulsarlo hacia la parte trasera, y elventilador trasero debe respetar este mismo sentido para favorecer el flujo de aire.

1181. d. Se trata de un material altamente inflamable, y por lo tanto, muy peligroso de ser ex-puesto a altas temperaturas como es el caso.

Capítulo 21 / Inserción de los módulos de memoria

1182. c. La opción ½ describe cómo se inserta un módulo DIMM, que es muy diferente a la formade insertar un SIMM.

1183. a. La opción n describe cómo se inserta un módulo SIMM, que es muy diferente a la formade insertar un DIMM.

1184. c.1185. c. El montaje de los módulos DIMM constituye, junto a la inserción de tarjetas y procesa-

dores bajo formato Slot en sus zócalos, el montante de operaciones que requieren imprimirmás fuerza de la deseable durante el ensamblaje del equipo. Como en este punto del monta-je la placa base se encuentra ya suspendida sobre su lámina metálica, esta fuerza que se nosobliga a ejercer puede incidir negativamente sobre la fiabilidad de las diminutas conexionesy pistas metálicas de nuestra placa base.

Capítulo 21 / Incorporación de los discos

1186. c.1187. c.1188. d. El conector a que se refiere la pregunta se encuentra ligado a la transmisión de datos por

el bus y no guarda relación alguna con el suministro de corriente, por lo que no existe riesgoeléctrico para los componentes. Durante la secuencia de arranque, en este tipo de situacionesel PC suele emitir un error de “Primary master fails”(para el caso de haber enganchado dichoconector al IDE Primario de la placa base y haber configurado el disco como maestro).

Capítulo 21 / Fijación de la placa base a la lámina de la carcasa

1189. d.1190. c.ß

La opción ½ es incorrecta porque algunas fijaciones son meros enganches.

�[�[� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öß

La opción À es incompleta (faltan las tuercas, por ejemplo).ßLa opción à es falsa porque algunos tornillos se insertan en agujeros sin requerir tuercas.

De hecho, la bolsa de tornillos que viene dentro de la carcasa trae bastantes más tornillos quetuercas y orificios existen conjuntamente.

1191. b. Las arandelas aislantes no son necesarias en todos los puntos de anclaje. El destornilladorimantado es más útil para los tornillos de difícil acceso (bandejas de los discos).

1192. b.1193. d.1194. b.ß

Opción ½ : Si montamos primero los discos, pueden dificultar la inserción de la placabase en el habitáculo de la carcasa.ß

Opción n : Las tarjetas no deben atornillarse antes de fijar la placa base sobre su soporte,ya que ésta última actúa como base para las primeras.ß

Opción à : La menos acertada, ya que incurre en las dos negligencias señaladas paradescartar las opciones ½ y n .

Capítulo 21 / Inserción y dotación de corriente de la placa base

1195. d.1196. d.ß

Opción ½ : Los conectores de los discos y de las placas base ATX presentan una secciónasimétrica con un par de vértices romos, los primeros en el perímetro externo del conector ylos segundos en los cuadraditos individuales en que desemboca cada línea individual.ß

Opciones À y n . Los conectores de las placas base baby-AT y los de los ventiladores enplaca base tienen ambos cuatro vertices de 90 grados, pero en el primero hay dos filas deagujeritos y unos son más grandes que otros, y en el segundo, hay un par de railes lateraleso guías en una de sus aristas que se acoplan al lateral del conector en placa base que habilitauna pequeña lámina vertical de sujeción.

1197. d.1198. c.

Capítulo 21 / Tipos de tarjetas y su conexión al equipo

1199. a.1200. b.1201. d.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·9·�?Capítulo 21 / Acoplamiento de LED y conectores externos

1202. a.1203. d.

Capítulo 21 / Consideraciones globales del proceso de montaje

1204. b. Es la única candidata, ya que las operaciones descritas en las opciones ½ y à son mecáni-cas, no eléctricas; la opción n no representa una operación de montaje.

1205. a. A pesar de que algunos modelos bajo USB admiten conexión en caliente y no es necesarioapagar el PC para conectarlos, esta opción es la única que tiene algo de sentido de entre lascuatro candidatas que se presentan.ß

Opción À : No conocemos la existencia de botón de encendido en modelos de tecladocontemporáneos.ß

Opción n : El material de que está construido el teclado le impiden ser sumidero dedescargas electrostáticas.

1206. d. La operación descrita en la opción ½ no presenta riesgo alguno, mientras que las otrasdos opciones sólo pueden realizarse de la forma correcta.

1207. d.1208. c. Ninguno de los periféricos es necesario para el funcionamiento del sistema. El ventilador

tampoco impide que funcione el PC (aunque no sabemos cuánto tiempo aguantará antes deque la temperatura genere problemas).

1209. c.ßOpción ½ : En las placas para Pentium los dos últimos pasos deben necesariamente per-

mutarse de orden.ßOpción À : Si inserto los periféricos después de cerrar la carcasa, se quedarán sin atorni-

llar y por tanto sin fijación.ßOpción à : Representa una combinación demasiado enrevesada, ya que lo normal es ha-

cerlo todo justo al revés.1210. d.1211. a.1212. a. Bajo formato Slot, el disipador debe colocarse sobre el procesador antes de insertar éste

en su zócalo, mientras que bajo formato Socket, el disipador debe colocarse después de fijarel procesador a su zócalo porque el disipador suele fijarse sobre la periferia del zócalo muchoantes que sobre el área física del procesador.

1213. c. Sin que sea una norma estandarizada ni estar escrita en ningún sitio, esta característicaes casi un denominador común a la hora de enganchar los conectores de un PC, ya que secumple en numerosos ejemplos, entre los que podemos citar los tres siguientes:

�[�[< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öv La pareja de conectores de corriente que da alimentación a la placa base y el ventilador,

y cuya ubicación suele ser adyacente en placa base.

v La pareja de conectores de corriente y datos para cada uno de los dispositivos de alma-cenamiento masivo (discos y CD-ROM).

v El doble conector de corriente de seis líneas cada uno en las antiguas placas bajo formatofull-AT o baby-AT.

Por todo ello, en caso de tener que elegir por una combinación, optando por la conexión en laque los cables del mismo color se colocan lindando entre sí maximizaremos la probabilidadde éxito.

1214. d. Para pinchar la tarjeta gráfica, la placa base debe encontrarse ya fijada en el interior dela carcasa, y dado que ahí resulta mucho más difícil acceder a sus zócalos, el procesador y lamemoria debieran haber sido montados con antelación. Respecto a los discos, dado su granvolumen es también deseable colocarlos antes de introducir la placa base en la carcasa conobjeto de facilitar la maniobrabilidad en sus bandejas superiores.

1215. c. La carcasa semitorre combinada con la placa base más pequeña proporciona una cómo-da holgura a la hora de manejarnos en el interior del PC de una forma ágil, incluso con lapresencia de una lámina fija, que en este caso es cuando menos estorba y además nos ahorradesmontar la lámina y volverla a montar, esto es, el tiempo de desatornillar y volver a ator-nillar una media de tres tornillos de fijación.ß

Opción ½ : La carcasa de tipo torre es un engorroso armatoste cuando de lo que se trataes de montar fácilmente las piezas. Su altura, además, le obliga a colocar unos soportes ensu base para dotarle de mayor estabilidad, y este paso extra de montaje supone una penali-zación en tiempo respecto al montaje de cualquier otro tipo de carcasas.La lámina de sujeción para la placa base debiera ser fija para ahorrarnos el doble paso dedesmonte y posterior acoplamiento a la estructura de la carcasa, aunque esto no es necesariorealizarlo dado que tenemos espacio de sobra.El formato baby-AT de la placa base utiliza un conector de corriente segmentado en dostramos que es más difícil de montar que el ATX de 20 pines en un solo conector. Los conec-tores de los LED suelen venir también en formato menos compacto (a veces incluso indivi-dualmente), ralentizándose su enganche correcto a los pines del borde de la placa base. Lospuertos serie y paralelo de aquella época, además, requieren conectar una faja aparte que seatornilla a las ranuras situadas en la parte trasera de la carcasa.Como elemento favorecedor, se colocaba un formato Socket frente al Slot de la opción co-rrecta para igualar un poco el tiempo de montaje, pero es que la placa base en formato ATno se corresponde con la presencia de tarjetas gráficas y de sonido integradas, ya que éstascomenzaron a aparecer tras la llegada al mercado del formato ATX. Podríamos decir, portanto, que el sistema descrito en la opción ½ es ficticio, mientras que el que caracteriza a laopción n es muy habitual a lo largo de la sexta generación.ß

Opción À : Las tarjetas y los periféricos modulares suponen un tiempo extra de montaje,sobre todo en el caso de éstos últimos, al ir sujetos mediante tornillos a los laterales de lasbandejas horizontales.ß

Opción à : Las dimensiones de la placa base son muy justas en relación a su carcasa, loque supone un incómodo montaje, agravado por el hecho de estar obligados a desmontar lalámina y volverla a montar. Además, la placa base ATX12v supone la incorporación extra demás conectores y elementos que ralentiza el proceso de montaje global del equipo.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö ·9·9Æ


1216. b.1217. c. Ya que Phoenix adquirió Award en Octubre de 1998.

1218. c.1219. a. En un primer momento dependió de los chips TAG de la placa base y más tarde del juego

de chips, elemento en el que se incluye ya tanto el controlador de memoria caché como el dememoria principal.

1220. a. Descartamos el resto por los siguientes motivos:ßOpción À : La pila de litio es contemporánea al acumulador.ßOpción n : El segmento de pila no tiene nada que ver en el contexto de la pregunta.ßOpción à : La Flash-BIOS no es un sustituto de la RAM-CMOS, ni ésta de la EPROM-

BIOS.

1221. d.

Capítulo 22 / BIOS autoconfigurables: Plug & Play

1222. b.1223. a. MSR y SPD guardan, respectivamente, la descripción de los chips de procesamiento y

memoria según la versión del fabricante, y por lo tanto, constituyen el descriptor más fiel delos recursos de que disponemos.ß

Opciones À y n : El área ESCD almacena los parámetros recopilados durante la fase deautoconfiguración Plug & Play, que en el mejor de los casos sería un subconjunto de la des-cripción incluida en MSR y SPD. Respecto a las áreas de memoria Shadow, constituyen unaréplica de los contenidos de ciertos chips BIOS (sistema, vídeo, disco, ...) en memoria princi-pal por motivos de eficiencia (se accede más rápidamente allí que en el respectivo chip conla información original). La principal razón por la que las áreas MSR y SPD son más fiablesque éstas es porque suelen ser áreas de sólo lectura (o escritura tan sólo durante momentosmuy puntuales de la fase de inicialización del PC, como ocurre con el multiplicador internodel procesador tras activar su señal de RESET), por lo que resulta mucho más difícil adulte-rar su información.ß

Opción à : Los valores que el usuario selecciona en los menús de configuración del sis-tema o Setup son sólo un deseo de establecer unos parámetros de funcionamiento para elPC, pero muchos de ellos luego no pueden trasladarse al hardware porque la circuiteríano dispone de las prestaciones que el interfaz del Setup ofrece al usuario, o bien porque elfabricante del componente supuestamente configurable ha denegado tal posibilidad de re-configuración. Así ocurre, por ejemplo, al tratar de establecer una frecuencia más elevada(sobreaceleración) en los procesadores de Intel de última generación.

�6¡�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1224. d. Toda esa información entra en juego durante el proceso de inicialización del PC, la de

la CPU y la memoria en etapas más tempranas y la del puente sur, en etapas más tardías alefectuar los pertinentes diálogos para la autoconfiguración de dispositivos.

Capítulo 22 / BIOS actualizables: Tecnología Flash

1225. d. En los períodos de tiempo en los que las agresiones por virus a los contenidos de laBIOS cobraron especial notoriedad, algunos fabricantes de placas base lanzaron al mercadomodelos con doble BIOS. Dentro de ellos, existe una BIOS principal que es siempre de tipoFlash y que funciona de forma convencional, y una segunda BIOS, que puede ser de tipoROM, y que actúa de copia de seguridad de los contenidos de la anterior en caso de queéstos sufran alguna inconsistencia.

1226. d. Una memoria EPROM es una ROM borrable (erasable) y programable en la que dichasoperaciones pueden o no ser implementadas mediante procedimientos electrónicos. Sólo lasEPROM que son programadas electrónicamente son EEPROM (Electronically Erasable Pro-grammable Read Only Memory), y por lo tanto, no todas las EPROM son EEPROM.Por otra parte, todas las Flash son EEPROM, pero no al contrario. Por lo tanto, las tres pri-meras respuestas son incorrectas.

1227. d. El concepto Flash BIOS está relacionado con la posibilidad de actualizar la BIOS conversiones mejoradas una vez ha sido adquirida, mientras que el de PnP BIOS hace referenciaa la función de autoconfiguración que ésta soporta. Ambas prestaciones comenzaron a verseen las BIOS a mediados de los años 90 (final de la quinta generación), pero su correlacióntemporal no indica correlación funcional alguna.

1228. d.

1229. d.

1230. c. En una placa con doble BIOS, la segunda suele ser de tipo ROM, o al menos, no necesitadejar de serlo para cumplir con la funcionalidad que tiene asignada.ß

Opción ½ : Si la BIOS es Flash, no puede ser ROM, ya que son conceptos contrapuestos:La tecnología Flash evoluciona desde la ROM, perdiendo ésta la restricción de no ser modi-ficable.ß

Opción À : Aunque una BIOS PnP podría ser ROM en lugar de Flash, perdería la funcio-nalidad de autoconfigurar nuevos dispositivos conforme éstos van saliendo al mercado.ß

Opción à : Sin la tecnología Flash, el paso de la secuencia de arranque dedicado a laautoconfiguración de dispositivos no dispone de la versatilidad que supone poder autocon-figurar dispositivos posteriores a la fecha de fabricación de la BIOS gracias a su continuaactualización, y los menús de configuración del sistema tampoco pueden dar cobertura aestas nuevas posibilidades incorporando nuevas opciones al Setup del sistema. Finalmen-te, tampoco se pueden mejorar algunas rutinas básicas de manejo de las interrupciones deentrada/salida por otras versiones más depuradas y/o eficientes. Por lo tanto, sin Flash semerman las tres funciones básicas cubiertas por la BIOS.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · ÞBK

Capítulo 22 / Sistemas con doble BIOS

1231. b. Dado que la segunda BIOS actúa como copia de seguridad (backup) en caso de datoscorruptos en la primera BIOS, sólo se requiere leer sus contenidos, por lo que puede seruna ROM-BIOS. Ahora bien, de ser así, no podríamos actualizar la BIOS con posterioridady disponer de una copia de seguridad en la segunda BIOS, ya que ésta no sería actualizabley mantendría siempre los valores originales.ß

Opción ½ : Los diálogos PnP son uno de los contenidos más valiosos de una BIOS actual, ypor lo tanto, deben encontrarse a buen recaudo en la BIOS que ejerce de copia de seguridad.ß

Opción n : Cada fabricante utiliza un formato propio para los contenidos de sus BIOS,y por lo tanto, si la copia de seguridad es de un fabricante diferente que la BIOS original,pueden producirse inconsistencias cuando se trate de copiar de una a otra.

1232. c. En los modelos de placa base que hemos visto con doble BIOS, el chip replicado era exac-tamente el mismo para la versión operativa y para su copia de seguridad.ß

Opción ½ : La secuencia de arranque sufre notables variaciones cuando actualizamos laBIOS, puesto que, por ejemplo, la nueva versión puede incluir testeos más extensivos, con-troladores más sofisticados o rutinas de autoconfiguración más completas.ß

Opción À : Los menús de configuración del sistema constituyen la fachada para las pres-taciones que alberga una BIOS, y por lo tanto, si una BIOS se actualiza por una versiónmejorada, sus menús y opciones serán más completos, reflejando las mejoras acometidaspara el nuevo modelo.ß

Opción à : El rol PnP de una BIOS sólo favorece que sus contenidos sean diferentes de unmodelo a otro, puesto que amplía su cobertura a una serie de servicios susceptibles de sermejorados. Por lo tanto, si la BIOS es PnP aumentan las posibilidades de que las dos BIOSpudieran ser diferentes, en lugar de converger hacia los mismos contenidos.

1233. b. Es el fabricante de la placa base quien decide equipar sus modelos comerciales con do-ble BIOS, realizando una adquisición por duplicado a su fabricante, en nuestro caso, AwardComputer, e integrando ambos componentes dentro del equipamiento ubicado en placa ba-se.

Capítulo 22 / BIOS secundarias

1234. b. Se trata de la BIOS de vídeo, necesaria por ser las rutinas de manejo de interrupciónasociadas al subsistema gráfico las que más rápido evolucionan y las que más dependen delos recursos gráficos de que disponga la tarjeta gráfica concreta a la que se encuentra ligadadicha BIOS.

1235. d. En teclados USB, es posible que el sistema no obedezca a la pulsación de teclas que seindica en el renglón más inferior del monitor. Esto es consecuencia de que el controladorde teclado que incluye la BIOS en sus servicios básicos no ha contemplado la posibilidadde que el teclado pueda ser USB. Este problema es frecuente en los PC con BIOS anterior a1998 y teclado posterior a esta fecha, reflejando un claro desfase entre las prestaciones del

�6¡�= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öfirmware y el hardware. Evidencia que, tal y como se da por supuesto en el trasfondo delas tres primeras respuestas a la pregunta, el hardware y el firmware deben evolucionar dela mano si no queremos alimentar la presencia de conflictos en el funcionamiento de losdispositivos de entrada/salida.Las BIOS posteriores a 1998 suelen incluir una opción USB Keyboard Support dentro delmenú Chipset Features Setup para indicar a la BIOS que proceda a cargar en memoria undriver básico que permita utilizar el teclado para entrar en la BIOS mediante la pulsación dela combinación de teclas mostrada en la parte inferior de la pantalla durante la secuencia dearranque del PC.

1236. c.ßOpción ½ : El teclado no dispone de BIOS propia.ßOpción À : La BIOS inicializa el dispositivo, no su controlador hardware. Además el

controlador software no puede inicializarse, ya que éste no es una implementación física,sino un código.ß

Opción à : El teclado accede al Setup de la BIOS, y dentro de éste no tiene lugar ningunatarea de inicialización, sino sólo de actualización de valores en la RAM-CMOS.

Capítulo 22 / Elementos ligados a la BIOS: RAM-CMOS y pila

1237. c. La RAM-CMOS contiene los valores iniciales de la configuración del sistema, y la Flash-BIOS contiene una copia de seguridad de estos valores como mecanismo preventivo ante lacolocación de valores incorrectos en la primera. Así podemos restablecer una configuraciónestable a través de la opcion Load Setup Defaults.

1238. c.1239. c.ß

Opción ½ : Los contenidos de la RAM-CMOS son más fáciles de escribir por parte de unvirus, ya que éste debe saltarse las mismas protecciones, pero no necesita habilitar un modoespecial de trabajo para el chip, cosa que sí se necesita hacer en el caso de la tecnología Flash.ß

Opción À : La RAM-CMOS adicional no tiene por qué ser RAM, ya que sólo actúa comocopia de seguridad. Lo lógico es que esta copia sea memoria ROM, tal y como se implementaen la BIOS, por lo que no consumiría energía de la pila.ß

Opción à : No existe, en nuestro conocimiento, puente sur alguno del juego de chipsde la placa base que tenga implementada una doble RAM-CMOS, y de ser así, sería unacobertura inútil porque el mismo virus que escribe en la RAM-CMOS podría hacerlo en sucopia al estar ambas integradas en la misma circuitería.

1240. a.1241. b. En la BIOS tenemos el programa que se encarga de escribir en la RAM-CMOS, mientras

que en la parte baja de la memoria tenemos los vectores de interrupción que apuntan a lasrutinas de la BIOS.

1242. d.1243. b.ß

Opción ½ : Sin RAM-CMOS, el PC acudiría a consultar ciertos parámetros una vez recon-figurados y no encontraría físicamente la memoria donde espera encontrarlos.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · Þrqß

Opción n : Los jumpers no pueden ser un sustituto de la RAM-CMOS porque muchosparámetros de la CMOS no tienen su correspondencia en jumpers (por ejemplo, la fecha yhora del sistema).

1244. a. Actualmente, todas las BIOS tienen tecnología Flash, lo que permite escribir los conte-nidos del chip, en clara contradicción con las siglas Read Only Memory, Memoria de SóloLectura.ß

Opción À : Las siglas BIOS han quedado obsoletas, pues significan Basic Input OutputSystem, Sistema Básico de Entrada/Salida, en referencia a las rutinas de manejo de las in-terrupciones que son más básicas para el funcionamiento del PC. Hoy en día, el chip BIOScontiene otras muchas cosas, como la secuencia de arranque, las rutinas para la autoconfi-guración de dispositivos y el programa para la configuración del sistema o Setup.ß

Opción n : Las siglas RAM (Random Access Memory - Memoria de acceso aleatorio)apenas dicen nada, puesto que prácticamente toda la memoria del PC es de acceso aleatorio,esto es, permite posicionarse sin restricción alguna sobre cualquier dirección para procedera su lectura/escritura.ß

Opción à : Las siglas CMOS, que hacen referencia a la familia de integración de circuitospara el chip, son las menos significativas de todas, ya que esta tecnología es la clara predomi-nadora en la fabricación de los circuitos integrados actuales debido al bajo coste y consumoy a la elevada densidad de integración que permite.

1245. a.1246. d.1247. d. Nuestra recomendación es cambiarla cada ocho años, en previsión de que se agotará

poco tiempo después, pero a cada año que pasa disminuye el consumo de los chips CMOS,prolongándose la longevidad de la pila.

1248. d.ßOpción ½ , la duración de la pila sólo está correlacionada con el uso del sistema cuando

se utiliza un acumulador para alimentar a la RAM-CMOS en lugar de una pila, en cuyocaso éste se recarga de la alimentación general, no requiriendo que el PC esté en uso, sinosimplemente enchufado a la red.ß

Opción n : En algunos PC dotados de pila se habilita un condensador junto a ella, quedifiere en aspecto y parámetros de los que circundan al procesador, y que no se utiliza pararecargar su energía, sino como fuente de suministro durante el lapso de tiempo en que lapila es reemplazada.

1249. a.ßOpción À : El problema no está en la generación de pulsos, sino en una alimentación de-

ficiente.ßOpción n : Los valores que reflejan la fecha y hora del sistema no se guardan en la me-

moria principal, sino en la RAM-CMOS.ßOpción à : Podría impedir la recarga del acumulador en los sistemas que no disponen de

pila, pero esto ya se ha recogido en la opción ½ de forma más precisa.

1250. b.ßOpción ½ : Es también cierta, pero menos completa que la À .ßOpción n : La BIOS no requiere mantenimiento alguno.ßOpción à : Representa una cualidad de los circuitos de la placa base en la forma de tomar

la corriente de la fuente de alimentación. La muestra está en que si desenchufamos el equipo,

�6¡B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öla posición de Stand-By no puede conservarse, lo que nos indica que no existe alimentaciónautónoma relacionada con ella.

1251. d.

Capítulo 22 / Funciones de la BIOS

1252. a. Corresponde a la primera función asumida inicialmente por el firmware del sistema, Ba-sic Input/Output System, Sistema Básico de Entrada/Salida, que hace referencia al conjuntode rutinas más básicas que se activan en respuesta a las interrupciones generadas en el sis-tema.

1253. d. Algunas interrupciones del sistema básico de entrada/salida anotan valores en la BIOS,como por ejemplo, las relativas a los servicios de la fecha y hora del sistema.La secuencia de arranque almacena valores en la RAM-CMOS especialmente durante el pa-so en que realiza la autoconfiguración de los dispositivos, momento en que anota en ella losvalores más relevantes recolectados de los principales dispositivos, como la frecuencia delprocesador y la memoria, por ejemplo. Más adelante, el sistema operativo recolecta informa-ción adicional de dispositivos como los discos, guardándolos en el área extendida de datosde configuración (ESCD) de la RAM-CMOS.El Setup del sistema escribe la mayor parte de las área de la RAM-CMOS con aquellos pará-metros seleccionados por el usuario a través de la interfaz de menús y opciones.

1254. d. Cualquier función del PC genera interrupciones, ya que prácticamente todas sus opera-ciones se realizan mediante éstas. El sistema básico de entrada/salida es una excepción, yaque es el que alberga precisamente las rutinas que se ejecutan en respuesta a la activación deuna interrupción.

1255. a. BIOS significa Basic Input Output System - Sistema Básico de Entrada/Salida, y propor-ciona el código más básico para responder ante las interrupciones generadas por el subsiste-ma de entrada/salida. Si algo tiene de característico un código es que no admite operacionesde escritura sobre sí mismo durante su ejecución.

1256. d.1257. c.ß

Opción ½ : La rutina de tratamiento de la interrupción es un código, y la RAM-CMOSalberga datos.ß

Opción À : Aunque este método es posible, sólo funciona cuando la nueva rutina ocupaexactamente el mismo tamaño que aquella a la que pretende reemplazar. Para conseguir unesquema más flexible se articularon los vectores de interrupción.ß

Opción à : Las posiciones más bajas del espacio de memoria del PC contienen los vectoresde interrupción.

1258. c.1259. d.1260. d.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · ÞrÞ

1261. d. Hasta que no finaliza la secuencia de arranque y el PC queda en manos del sistemaoperativo, no existe otro controlador de dispositivo para el teclado que el que proporcionala BIOS del sistema. Una BIOS de Award del año 93 no dispone de controlador para manejarun teclado USB 2.0. Por lo tanto, el PC no obedece al teclado hasta que no se completa lasecuencia de arranque y queda en manos del sistema operativo, que supuestamente cargaráen memoria un driver más sofisticado para el teclado, capaz de entenderse a la perfeccióncon el teclado USB 2.0 del equipo.

Capítulo 22 / La secuencia de arranque del PC

1262. c.ßOpción ½ : Los elementos se van activando uno detrás de otro según una secuencia pre-

definida, con objeto de que pueda desacoplarse la carga de potencia que necesita cada unode ellos.ß

Opción À : Durante su inicialización es cuando menos potencia disipa un chip, ya quesu grado de actividad se encuentra muy reducido al acotarse enormemente el número deoperaciones que puede efectuar.

1263. c. En concreto, es la posición de memoria ��&� a partir de los primeros PC bajo pro-cesador 8086.

1264. d.ßOpción ½ : El código lo proporciona la BIOS del sistema y el resto de BIOS que propor-

cionen los diferentes dispositivos para sus necesidades específicas.ßOpción À : Las áreas de datos que se utilizan no son sólo la RAM-CMOS, pues ésta se

surte de información guardada en los registros internos de los controladores hardware delos periféricos PnP que actúan como descriptores de su configuración interna (por ejemplo,el chip SPD incluido en los módulos de memoria principal).ß

Opción n : Las únicas direcciones de memoria que proporciona el hardware de formadirecta son las direcciones físicas iniciales para comenzar el programa inicial (IPL - InitialProgram Load).

1265. a. El firmware del sistema comienza a recopilar información en la RAM-CMOS a partir delpaso 4. Hasta la llegada a éste, sólo se utiliza código, no datos. La caché replica información,y ya sea ésta proveniente directamente de la BIOS o de memoria principal, no es imprescin-dible su concurso para que el sistema progrese hasta el paso 4.

1266. d. En efecto, los registros internos del procesador no son como los de cualquier controlador,a los que el procesador debe acceder externamente. Las instrucciones del procesador hacenmención explícita a estos registros, accediéndose a ellos directamente por su nombre.

1267. b. Incluso los primeros PC eran capaces de direccionar un espacio de direcciones de me-moria virtuales de 1 Mbyte utilizando el concepto de memoria segmentada donde con dosdirecciones de 16 bits (segmento y desplazamiento) y desplazando la primera de ellas 4 bitsa la izquierda se componía un rango de direcciones de 20 bits. Esto nos lleva a la conclusiónde que las direcciones de memoria física sólo corresponden a los primeros compases de lasecuencia de arranque. A partir de ahí, se utilizan direcciones virtuales en este rango de 20

�6¡�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öbits o 1 Mbyte al margen de que se acceda a la BIOS en sí o a su copia de memoria principalporque se haya activado la opción Shadow.

1268. c.1269. d. Hasta que no concluye la secuencia de arranque, el PC no puede trabajar con direcciones

de memoria virtuales, ya que su traducción corresponde a las tablas de páginas del sistemaoperativo, que comienza a realizar sus funciones justo a la conclusión de dicha secuencia.

1270. b. Las direcciones virtuales con que trabaja el PC en régimen estacionario son traducidas adirecciones físicas por medio de las tablas de páginas del sistema operativo, y dado que ésteno se encuentra disponible entretanto no concluye la iniciación del PC, el procesador estáobligado a trabajar con direcciones físicas durante todo este período.

1271. b. Aunque el procesador es inicializado desde la placa base (y por tanto, el puente nortedel juego de chips es inicializado antes), ésta no alcanza su operativa de funcionamientoconvencional hasta que no lo haga el procesador, ya que tanto el juego de chips como laBIOS funcionan bajo las órdenes del procesador aceptando peticiones de éste. En cualquiercaso, la placa base tampoco se encuentra entre las posibles candidatas que se ofrecen comorespuesta.

1272. c.1273. d. Tras inicializar el procesador desde el puente norte del juego de chips de la placa base,

se llenan algunas posiciones de memoria principal desde la BIOS, se realiza el autotesteo dedispositivos donde se verifican aspectos muy elementales de las conexiones a placa base, yfinalmente se emite el pitido de conformidad por el altavoz interno. La tarjeta gráfica aúnno ha dispuesto su funcionalidad al servicio del PC, y por ello el posible código de error seemite por el altavoz interno en lugar de hacerlo a través de la pantalla del monitor.ß

Opción n : Sólo es válida cuando la caché es externa, configuración que es cada vez másinusual. Si la caché se encuentra integrada en el procesador, las señales eléctricas entraránen ella a la vez que en el microprocesador.ß

Opción À : La tarjeta gráfica se inicializa antes que el disco duro.ß

Opción ½ : El proce-sador se inicializa antes que la tarjeta gráfica.

1274. c. El botón de encendido transmite un pulso eléctrico a la placa base en primer lugar através de uno de los conectores de los LED frontales. Posteriormente, la actividad llega alprocesador, y activado éste, se procede a inaugurar la BIOS y la RAM-CMOS por este orden.

1275. b. En el paso 1, nos situaríamos a las 12 horas con el procesador y el puente norte del juegode chips. En los pasos 2 y 3 nos alinearíamos a las 9 horas con la BIOS. En los pasos 4 y 5nos colocaríamos a las 6 horas con las tarjetas, y finalmente, los dispositivos de almacena-miento concentran su actividad durante los pasos 7 y 8. La secuencia describe, por lo tanto,el sentido antihorario de las agujas del reloj.

1276. a. El procesador es lo primero que se inicializa, ya que de él dependen todos los demássubsistemas para trabajar. La inicialización de una memoria RAM tiene lugar en el mismomomento en el que se le dota de corriente, ya que por su tecnología, siempre comienza afuncionar con sus contenidos a cero. Por lo tanto, la secuencia B, A, C y D, también podríadarse por válida, aunque no aparece entre las cuatro opciones para evitar ambigüedades.Tras el procesador y la memoria, el resto de dispositivos se inicializa en el orden de acti-vación de sus respectivas BIOS, que son las que albergan sus comandos de inicialización,y la BIOS del subsistema gráfico es siempre la primera en activarse, con objeto de habilitar

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · Þ@?al monitor para poder mostrar mensajes de error si se percibe algún tipo de anomalía du-rante el autotesteo gobernado desde estas BIOS propias. Por exclusión, los dispositivos dealmacenamiento masivo son los últimos en inicializarse.

1277. c. Lo primero es el envío de las señales eléctricas por la placa base hacia el juego de chips,por lo que se utiliza infraestructura de Asus. Seguidamente, es el puente norte el que cobravida, propiedad de VIA. El puente norte inicializa después el procesador de Intel y el chipBIOS de Award, por este orden.

1278. b. El procesador se inicializa activando una serie de patillas que se controlan desde el puen-te norte del juego de chips con el que dialoga de forma permanente.

1279. a.1280. a.ß

Opción À : El paso 1 es el más exclusivo de todos porque es el que más se circunscribe alámbito del procesador.ß

Opción n : El código POST comienza a ejecutarse a partir del paso 4, y aunque los pasos2 y 3 también requieren el concurso de la BIOS, ésta no participa en los pasos 1 y 10.ß

Opción à : La inicialización de cada dispositivo es una tarea que ordena el procesadormediante la ejecución del correspondiente comando, y aunque podríamos interpretar ciertodesacoplo del dispositivo que se encuentra inicializándose respecto al resto de componentesdel PC, el procesador ha sido quien ha originado la operación.

1281. b. Esta es la razón por la que en un número predominante de PC del mercado, el saludoinicial que vemos en el monitor incluya un mensaje publicitario del fabricante de la tarjetagráfica, como en el caso de nVIDIA.ß

Opción ½ : En los primeros sistemas de vídeo, los servicios estándar de vídeo ubicados enla BIOS del sistema eran suficientes para inicializar la tarjeta gráfica y realizar la verificaciónpreliminar de su circuitería. Con posterioridad, estos servicios requirieron una actualización,que fue acometida de forma directa por los propios fabricantes de tarjetas gráficas propor-cionando una BIOS adicional como parte del diagrama de bloques de la tarjeta gráfica.ß

Opción n : El controlador AGP suministra los servicios de interrupción asociados al sub-sistema de vídeo, pero no su inicialización.ß

Opción à : Las BIOS PnP inician su labor en el paso de la secuencia de arranque de-nominado “Autoconfiguración de dispositivos”, que es muy posterior al paso denominado“Búsqueda de BIOS adicionales”y que es donde tiene lugar la inicialización de la tarjetagráfica.

1282. b. Su integración en placa base hace que los gráficos y el sonido queden inicializados almismo tiempo que el juego de chips de la placa base, lo que se realiza siempre en un estadioanterior de la secuencia de arranque que la sucesiva inicialización de las tarjetas conectadas alos zócalos, función que por otro lado tiene siempre lugar en un mismo paso de la secuenciade arranque para todos los zócalos de la placa base.

1283. a. La BIOS interviene en el paso 2 de la secuencia de arranque, y es imprescindible al mar-gen de que más adelante se copien a memoria principal sus contenidos gracias a la opciónShadow. La memoria principal interviene en el paso 3, mientras que la tarjeta gráfica y elteclado lo hacen a partir del paso 4.

1284. b. El puente norte del juego de chips es el primero en cobrar vida y recibir energía, proce-diendo a inicializar otros chips adyacentes a él como el microprocesador, el puente sur, y elchip BIOS, normalmente por este orden.

�6¡�< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1285. d. El disco duro puede abortar la secuencia de arranque en los pasos 7, 8 o 9 dependiendo

de la avería que presente, pero en todo caso, para llegar al paso 7 se requiere un perfectofuncionamiento de las otras formas de memoria listadas.

1286. b. La entrada en el Setup detiene el arranque en el paso 6, y la ausencia de memoria lo hacenormalmente en un paso anterior (aquellos PC que más consiguen progresar logran alcan-zar el comienzo del paso 7, donde informan del error y abortan la secuencia de arranque conHALT sin realizar el inventario que dar por concluido este paso). Por lo tanto, sólo se com-pleta el paso 7 la vez en que arranca con los nuevos parámetros de configuración y alcanzael control del sistema operativo.

1287. b. El botón de Reset nos lleva al paso 4, y la entrada en el Setup se produce en el paso 6.

1288. d. Cuando la tarjeta de sonido está integrada en el juego de chips de la placa base, se ini-cializa junto a éste en la secuencia POST, y eso es lo que la deja lista para ser usada desde laBIOS para emitir los códigos de error POST ya desde el principio de la secuencia de arran-que, y antes de que se inicialicen el resto de tarjetas conectadas al sistema, incluida la tarjetagráfica. Si la tarjeta de sonido no está integrada en placa base, la secuencia POST no emitiríalos códigos de error por los altavoces externos, sino que puestos a utilizar una interfaz mássofisticada que los rudimentarios pitidos, podría comunicarse con él a través del monitormediante mensajes de texto más clarificadores que cualquier sonido, ya que la tarjeta gráficase encuentra disponible junto a la de sonido (y normalmente, antes incluso que ella).ß

Opción ½ : La versión simplificada de la secuencia POST, Quick Power On Self Test, re-duce el número de comprobaciones de error que se realizan durante el arranque del sistema,no la sofisticación en el tratamiento de éstas.ß

Opciones À y n : La BIOS del sistema B es diferente, puesto que tiene que incluir las ru-tinas que se encargan de emitir la sintetización de voz por la tarjeta integrada del PC, Sinembargo, la diferencia no tiene que ver con que sea una Flash BIOS ni una PnP BIOS, sinocon la inclusión de estas rutinas de sintetización de voz en respuesta al error detectado porel programa POST.

1289. b. El sonido se emite en el paso 4, “autotesteo de dispositivos”, mientras que el mensaje seemite en el paso 7, “emisión del informe sobre el estado de los dispositivos”.

1290. c. El código que se ejecuta durante la iniciación del PC se proporciona desde el chip BIOS, yel área de datos que éste necesita se encuentra en la RAM-CMOS, antiguamente conformadaen un chip aparte dentro de la placa base, y desde hace unos años incluida dentro del puentesur del juego de chips.

1291. c. El paso 9 corresponde a la inicialización del sistema operativo, donde resulta necesarioencontrar el proceso bootstrap en el disco duro, que a su vez se encuentra alojado en el Mas-ter Boot Record, direccionable de forma directa en el primer sector físico del disco.ß

Opción ½ : La tarjeta de sonido no es la responsable de emitir los pitidos de error caracte-rísticos del POST, ya que éstos son escuchados a través del altavoz interno de la carcasa, quese encuentra conectado internamente a la placa base, y que es modulado desde el códigode arranque y los servicios de sonido originales de las primeras BIOS, cuya implementaciónmás representativa es la de Award.ß

Opción À : El informe sobre el estado de los dispositivos que se menciona aquí corres-ponde al paso 7, y no al 8.

1292. d. En todos los casos, el paso 10 concluye la secuencia de arranque transfiriendo responsa-bilidades a Linux, Windows o el proceso lilo o grub que permite elegir entre ambos.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · ÞrÆ

1293. c. Habiendo considerado la inicialización del sistema operativo como parte de la secuenciade arranque, debemos seleccionar un sistema operativo u otro antes de que concluya dichasecuencia para proceder a esta operación. Dicho de otra manera, en el menú de selección dellilo, aún no se han transferido por completo las responsabilidades desde la capa firmware ala capa software del PC. Podríamos dudar entre la respuesta que hemos dado como correctay el último paso de la secuencia de arranque, “Transferencia de responsabilidades”, peroesta última no se contempla entre las opciones que se presentan como posible respuesta.

1294. a. Los LED frontales pueden aparecer en la etapa más temprana, la primera, si tomamoscomo referencia el LED de Power o encendido del PC que indica la llegada de energía. Lossonidos procedentes de la etapa POST (Power On Self Test) son activados en el paso 4 dela secuencia de arranque, que recibe este mismo nombre. Los mensajes en pantalla puedenaparecer a partir del paso 6 de la secuencia de arranque, una vez el subsistema de vídeo hasido inicializado.

1295. d.1296. d. La secuencia de arranque en caliente presupone ya que el procesador ha sido ya inicia-

lizado correctamente (paso 1) y el programa inicial que gobierna la secuencia de arranquese encuentra ya residente en memoria (pasos 2 y 3). La reiniciación comienza pues con elcódigo POST o autotesteo de dispositivos, situado en el paso 4 de la secuencia de arranque.

1297. c.1298. d.1299. c. Durante el tiempo en que dura la activación de la patilla Reset del procesador es cuando

únicamente podemos programar su multiplicador interno, proporcionando su valor binarioa través de otros pines de su patillaje.

1300. a. Las demás opciones se descartan por los siguientes motivos:ßOpción À : Utilizando los jumpers como mediadores en lugar de la BIOS no saltamos la

protección frente a escritura del registro en caso de estar ésta habilitada.ßOpción n : Escribiendo en memoria desde un programa no tenemos ninguna posibilidad

de éxito, ya que como bien refleja la opción à , el registro MSR es intocable una vez ha fina-lizado la secuencia de arranque (salvo en las nuevas tecnologías SpeedStep de Intel y CoolAnd Quiet de AMD que tratan de regular el consumo y la temperatura de forma dinámica).


1301. d.1302. a.1303. d. La repetición de pulsaciones es una cualidad referida en los menús de la BIOS como

Typematic Rate Setting, dentro del menú BIOS Features Setup.EL encendido del PC desde el teclado se activa desde la opción Power ON Function delmenú Integrated Peripherals.La entrada en el Setup del sistema se regula desde la opción USB Keyboard Support.

��Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1304. d. De la memoria principal se puede programar desde la emisión de la señal de reloj hasta

los parámetros de temporización que determinan su rendimiento.Del disco duro puede determinarse desde su capacidad de almacenamiento y geometría decilindros, sectores y cabezales (normalmente de forma automática) hasta el retardo en quequedará operativo una vez ha sido inicializado a su vez desde el paso 4 de la secuencia dearranque descrita en la BIOS.Del teclado puede configurarse su facultad para encender el PC, su capacidad para entraren el propio Setup del sistema, e incluso su comportamiento cuando se mantiene pulsadauna tecla.En cambio, de la impresora, apenas podemos seleccionar su interrupción IRQ (normalmente,de forma automática mediante una preasignación PnP - algo que por otra parte también eselegible para el resto de dispositivos citados) y el puerto de diálogo con el periférico.

Capítulo 23 / Entrada en los menús de configuración

1305. c.ßOpción ½ : Si hubiese una conexión por hardware entre BIOS y teclado, la combinación

de teclas para entrar en la BIOS sería rígida, y sabemos que es flexible, dependiente del mo-delo de BIOS y su fabricante.ß

Opción À : La pregunta se refiere al controlador software aunque ésto se suponga implíci-to en el enunciado. Por ello, indicamos que el controlador hardware de teclado se encuentraen el puente norte, cosa que es falsa e invalida esta opción sea cual fuere la intención delenunciado.ß

Opción à : El sistema operativo aún no ha iniciado su carga en el paso de la secuencia dearranque en el que se da la oportunidad a entrar en los menús de la BIOS desde teclado, porlo que es imposible que en ese momento se disponga de algún controlador procedente delsistema operativo.

1306. c.ßOpciones ½ y À : Quien monitoriza la actividad del teclado para comprobar si se pulsa

la tecla DEL es el controlador de teclado vigente en el paso 6 de la secuencia de arranque,que al ser código procede de la BIOS, el único elemento que nutre de código al PC hasta queel sistema operativo no haya sido cargado y sus drivers se encuentren en memoria. Por lotanto, debe ser la BIOS quien albergue el contenido del mensaje para mostrar exactamentela combinación que ella misma espera recibir. Si el mensaje estuviera grabado en la RAM-CMOS y la pulsación se recepcionara desde la BIOS o viceversa, el fabricante de la BIOS yel del juego de chips (la RAM-CMOS está incluida en su puente sur) estarían obligados aponerse de acuerdo en todos los PC para no provocar inconsistencias.ß

Opción à : Es cierto que un código no puede modificarse a sí mismo, pero la modificacióndel chip a que se refiere la pregunta no se circunscribe en ningún momento al ámbito de loque pueda hacerse desde un programa. Puede ser una modificación física del chip, aunqueen la tecnología Flash, ésta sí pueda llevarse a cabo desde un programa.

1307. d. El PC comprueba la ausencia del teclado en el paso 7 de la secuencia de arranque, “Emi-sión del informe sobre el estado de los dispositivos”, y para ese momento ya ha inicializadotanto el sistema gráfico como el altavoz interno, por lo que lo más usual es que utilice ambos

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · � Kcanales de comunicación para informar de la no presencia de teclado. Así lo corroboramospor experiencia propia, donde hemos presenciado casi de forma generaliza la emisión delmensaje de error en pantalla acompañado de una serie de pitidos agudos por el altavozinterno.

1308. d. Las dos primeras posibilidades pueden controlarse desde la opción Halt On, que sueleestar presente en el menú Standard CMOS Setup del Setup. La tercera es una anomalíaque puede regularizarse desde la opción Init Display First del menú Integrated Peripherals,indicando qué tarjeta gráfica queda activa y cuál es ignorada.

Capítulo 23 / Parámetros y opciones de configuración

1309. d. La opción Normal está limitada a un tamaño máximo de 528 Mbytes, y la opción Lar-ge, a un tamaño máximo de 1 Gbyte. Tanto Auto como LBA son válidas para dispositivosautoconfigurables, si bien es necesario seleccionar esta última para discos que permitan di-reccionar por encima de 8.4 Gbytes.

1310. b.ßOpción ½ : El controlador de dispositivo guarda las rutinas que llevan a cabo las opera-

ciones básicas sobre el mismo, no los parámetros relacionados con su circuitería.ßOpción à : El fichero CONFIG.SYS guardaba en otro tiempo los descriptores sobre el uso

de la memoria para acelerar las operaciones de disco (cabeceras de ficheros y áreas interme-dias para el trasiego de datos - búfers).

1311. c. El modo de direccionamiento es lo único de la lista que atañe a la autoconfiguración deldisco, siendo necesario LBA para aquellos discos con espacios de almacenamiento superio-res a los 8.4 Gbytes.ß

Opción ½ : La tabla de localización de ficheros se gestiona desde el sistema operativo. Dehecho, la FAT es el mecanismo utilizado por Windows, ya que en Linux el registro de losbloques de disco se lleva a cabo desde otras estructuras de metadatos denominadas i-nodos.Por lo tanto, esta información no se encuentra disponible hasta que no concluye la secuenciade arranque y el sistema operativo no asume el control de los recursos.ß

Opción À : El Master Boot Record se utiliza ya en el paso 9 de la secuencia de arranque,mientras que la autoconfiguración se realiza en el paso 8.

1312. b.1313. c. Dado que no todas las BIOS incorporan esta facilidad, existe una dependencia de la ver-

sión del Setup de que dispongamos en la nuestra.

1314. b.1315. b.1316. d. Permutar los nombres lógicos A y B no altera el curso de la secuencia de arranque.

1317. d.1318. c. La iniciación del PC tras pulsar el botón de Reset supone comenzar la secuencia de arran-

que en el paso 4 con el informe sobre el estado de los dispositivos, por lo que ahorramos los

��= Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ötres primeros pasos. La activación de la opción Quick Power On Self Test supone la sim-plificación de los pasos 4 y posteriores, por ejemplo, evita realizar el testeo de las celdasde memoria principal durante este paso 4. Por lo tanto, ambas son compatibles porque laprimera reduce el número de pasos y la segunda, la duración de éstos.

1319. c. Esta opción significa literalmente ’retraso para el controlador de disco duro’ (HDD vienede Hard Disk Device), y permite retardar la secuencia de arranque justo en el paso 8 dela secuencia de arranque precisamente para dar tiempo al disco duro a que concluya suinicialización y autoconfiguración, pudiendo así quedar disponible cuando el proceso deinicialización del PC alcanza el paso 9.

1320. a. El retardo es de entre 0 y 15 segundos en las BIOS que hemos cotejado.

1321. c. La primera opción permite sincronizar al sistema con una lenta autoconfiguración, y lasegunda, monitorizar el estatus de las operaciones realizadas.

1322. a. Las opciones À y n están relacionadas con la optimización de transferencias por los cana-les IDE, mientras que la opción à se encuentra ligada al disco flexible ya obsoleto.

1323. c. Más concretamente, dicho soporte recibe el nombre de Self Monitoring And ReportingTechnology (Tecnología de Informe y Auto Monitorización), y es en realidad un juego depalabras porque smart es un vocablo inglés que significa astuto, ingenioso.

1324. d. El envío o no de caracteres al mantener la tecla pulsada se regula desde la opción Type-matic Rate Setting, la velocidad del mismo, mediante la opción Typematic Rate, y el lapsode tiempo umbral, desde Typematic Delay.

1325. d.ßOpción ½ : Son posiciones de lectura/escritura, aunque en determinados sistemas ope-

rativos (no en todos), esas posiciones se encuentran protegidas para el acceso por parte delusuario, siendo posible su modificación únicamente en modo superusuario.ß

Opción À : Los diálogos de autoconfiguración de dispositivos PnP por los que se recono-ce la cantidad de memoria principal de que dispone el sistema tienen lugar en el paso 8 dela secuencia de arranque, y si el sistema no es PnP, en el paso 4. En ambos casos, esta tarease realiza tanto si se pulsa el botón de Reset (se comienza en el paso 4) como si se pulsa elPower (se comienza en el paso 1).ß

Opción n : El sistema puede mantener una copia en memoria principal de los contenidosde la RAM-CMOS, pero esto no se encuentra relacionado con la opción Shadow de los me-nús de configuración, que establece copias en memoria para las diferentes BIOS del equipo.

1326. d. Si el sistema tiene mapeada la BIOS en un área de memoria Shadow (opción habilitadapor defecto en la mayoría de PC), los contenidos de la BIOS se han copiado en memoriaprincipal y, desde ese momento, la presencia física de la BIOS no es necesaria para continuarcon la ejecución de programas en el PC. Sin embargo, al pulsar Reset o reiniciar la máquina,la memoria principal vuelve a necesitar la BIOS para cargar los datos de su copia desde ella,y al no encontrarla, el PC se quedará bloqueado.

1327. b. Precisamente es la copia que habilita en memoria principal la opción Shadow lo quehace que la presencia de un chip sea superflua para el funcionamiento del conjunto. Ahorabien, esta copia no tiene lugar hasta la fase final de la secuencia de arranque, por lo que elconcurso del chip resulta imprescindible para que el PC complete la secuencia de arranque.Por lo demás, ni el carácter PnP ni el rasgo Flash de una BIOS suponen matiz alguno para laveracidad de este discurso.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · � q1328. b.1329. c. Cada opción es un superconjunto correcto de la anterior, por lo que todas son sucesiva-

mente más completas, hasta llegar a la última opción, que resulta falsa porque los vectoresde interrupción son punteros encargados de direccionar a las rutinas de manejo de interrup-ciones, y por lo tanto, no contienen el código de éstas.

1330. d.ßOpción ½ : Se realiza desde las entradas CPU L1 Cache y CPU L2 Cache presentes en el

menú BIOS Features Setup.ßOpción À : Se realiza desde las entradas XXXXX-YYYYY Shadow del menú BIOS Featu-

res Setup, donde XXXXX-YYYYY representa el correspondiente rango de memoria que secopia en memoria principal para agilizar el acceso respecto a su búsqueda directa en el chipque contiene dichos valores, y que resulta más lento que los módulos de DRAM.ß

Opción n : Se realiza desde la entrada System BIOS Cacheable presente en el menú Chip-set Features Setup, acelerándose como consecuencia de ello el acceso a estas posiciones dememoria.

1331. d. En concreto, ganará aquel PC que tenga el valor más alto en el campo correspondien-te a la opción Typematic Rate del menú de configuración BIOS Features Setup. Las BIOSincluyen la programación de este valor desde 1995, por lo que todas las de los equipos men-cionados soportan tal facilidad.

1332. d. Reprogramando el driver también podemos acelerar la entrada desde teclado, pero esuna opción mucho más laboriosa que modificar un valor en BIOS. No hay necesidad detrabajar a bajo nivel cuando la BIOS pone a nuestro alcance un cómodo interfaz para lograrnuestros propósitos de forma más fácil y fiable.

1333. d. El mapeo de las direcciones de memoria principal sobre el directorio caché es una fun-ción que atañe a éste y al controlador de memoria principal. El primero se encuentra en placabase si la caché es externa, y el segundo, en todo caso, con lo cual, lo más lógico es que estaopción se programe desde el menú encargado de configurar las prestaciones que ofrece eljuego de chips de la placa base.

1334. c. Las latencias RAS y CAS en los tiempos actuales, el ciclo de reloj de la memoria en épocaspretéritas, y otros muchos aspectos para la correcta temporización de la memoria se encuen-tran todos reunidos en Chipset Features Setup, esto es, el menú de configuración para eljuego de chips de la placa base.

1335. d.ßOpción ½ : Esto se monitoriza desde una utilidad que suministra el fabricante de la placa

base cuando el modelo contiene una BIOS doble.ßOpción À : Corresponde a la opción System BIOS Shadow presente en algunos progra-

mas Setup correspondientes al código grabado en el chip BIOS.ßOpción n : Corresponde a la opción Aperture Size que era frecuente encontrar en los

sistemas dotados de bus gráfico AGP.1336. b. La opción ½ pertenece a otro menú, el BIOS Features Setup.1337. b. La RAM-CMOS no puede albergar cualquier información procedente de la BIOS, ya que

actúa como segmento de datos para el segmento de código alojado en BIOS.1338. c. En la primera opción se determina la intervención de la caché para acelerar el acceso a

memoria de vídeo, y en la segunda, el rango de memoria principal que se presta al procesa-dor gráfico o GPU como extensión de su memoria de vídeo propia.

��B� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö1339. c.1340. d. En un PC convencional, la recomendación que daríamos para el tamaño de este área

estaría por debajo de la cuarta parte de la memoria principal disponible.1341. b. En concreto, con la reserva de las direcciones comprendidas entre los 15 y 16 Mbytes para

los controladores ISA. Las opciones ½ y à ni siquiera son del menu Chipset Features Setup,sino del BIOS Features Setup.

1342. d.1343. d. Las opciones Shadow y Cacheable están disponibles para la ROM-BIOS, pero no para

la RAM-CMOS. La presencia de las celdas de la RAM-CMOS en memoria principal y cachédepende del espacio de direcciones establecido por el sistema operativo y de los algoritmosde gestión del espacio de caché (organización, reemplazo, etc), respectivamente.

1344. c. Se encargan de desactivar el transporte de la señal de reloj hacia los zócalos que se en-cuentran vacíos.

1345. c.1346. b.1347. d. En concreto, en el menú Power Management Setup disponemos de las opciones Vi-

deo Off After para indicar en qué modo de bajo consumo se involucra el monitor (Do-ze/Standby/Suspend) y Video Off Method para cuantificar el grado de inactividad quetendrá bajo dicho modo.

1348. d. ESCD es el área de memoria de la RAM-CMOS donde se guarda toda la informaciónrecopilada durante los diálogos de autoconfiguración, y por lo tanto, esta opción resultamucho más afín al menú PnP Configuration Setup que al que está relacionado con la RAM-CMOS en sí, que es el Standard CMOS Setup.

1349. c. Las dos primeras opciones controlan la actividad del subsistema gráfico en los modosde bajo consumo, mientras que la opción de Shadow permite disponer de una copia de loscontenidos de la BIOS de video en memoria principal.

1350. d. Normalmente, indica la salida de tensión de las líneas de alimentación desde la fuentehacia la placa base, una medición de temperatura realizada en algún punto de la placa baseo el procesador, la velocidad de rotación de los ventiladores y el estatus del chasis de lacarcasa. Ocasionalmente, permite programar esta velocidad de rotación para aumentar laeficiencia del sistema de disipación de calor mediante ventilación activa, con lo que esteparámetro sí sería configurable, pero en los otros tres menús que se listan como posiblesrespuestas la presencia de parámetros configurables es muy abundante.

Capítulo 24 / Prevención de averías

1351. c.1352. d. Las tiendas del sector de la informática enseguida reconocen las unidades de CDROM

pertenecientes a buenos fumadores, puesto que acumulan una cantidad importante de re-siduos en la cabeza lectora que en algunos casos provoca averías antes incluso de los seismeses de funcionamiento regular.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · � Þ1353. d.1354. d. El transitorio de corriente que producen en la red doméstica las inestabilidades atmosfé-

ricas puede dañar cualquiera de los tres elementos citados si no se habilitan los mecanismosde protección adecuados. El módem, ya sea recibiendo por la línea analógica de telefoníaconvencional o por una línea ADSL, recibe y emite señales eléctricas que son igualmentevulnerables a inestabilidades atmosféricas.

1355. c.ßOpción ½ : La condensación aparece cuando existen grandes diferencias de temperatura

entre dos zonas térmicas. Si el aire acondicionado regula a 20 grados, muy similar a una tem-peratura ambiente normal, y además se garantiza su estabilidad a través de un termostato,se torna casi imposible la ocurrencia de la condensación atmosférica.ß

Opción À : El aire acondicionado reseca el ambiente en lugar de humedecerlo.

1356. d. Por ejemplo, para una fuente de 400 W el coste del SAI se duplica respecto a otra de 200W. De hecho, una fórmula aproximada para estimar el coste de un SAI en euros consisteen dividir por dos la potencia en Vatios de la fuente. Respecto al procesador y el monitor,influyen más en la autonomía que en el coste del SAI.

1357. d.1358. d. Todos pertenecen al conjunto de parámetros que permiten predecir averías en el que es

el dispositivo menos traicionero desde este punto de vista (en el sentido de que una elevadavarianza para alguno de estos parámetros suele anticipar la ocurrencia de una avería.

Capítulo 24 / Mantenimiento del sistema

1359. d. Es lo ideal para eliminar el polvo de las áreas más inaccesibles.

1360. d.1361. c.1362. d. El microprocesador y la memoria apenas sufren desgaste si están permanentemente en-

cendidos, y la fuente de alimentación, sólo en algunos de sus componentes, como los con-densadores electroíticos.

1363. a. El tubo de rayos no es tan peligroso (aunque su rotura por algún golpe contundentepuede provocar una explosión de cierta magnitud), y las emisiones radioactivas no existenen el interior del PC.

1364. c. Los chips apenas sufren desgaste con el uso, siendo las oscilaciones térmicas y sobre todoel sobrecalentamiento sus principales enemigos. El monitor, por el contrario, no sufre exce-sos térmicos, pero sí un gran desgaste con el uso, por lo que deberemos mantenerlo apagadosiempre que vayamos a prescindir de sus servicios por un tiempo prolongado. Finalmente,abrir la carcasa apenas reporta beneficios de ventilación y presenta el inconveniente de quefavorece la acumulación de polvo en la circuitería, agente causante de no pocas averías.

1365. a. El CD es el único que garantiza más de diez años, y en el otro extremo, el disquete, elúnico que puede dar problemas antes de un año.

�� Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 25 / Negligencias del proceso de montaje

1366. c.1367. d. Descartamos el resto de opciones por los siguientes motivos:ß

Opción ½ : Si la avería se encuentra en estos botones, los ventiladores no recibirían ali-mentación.ß

Opción À : La memoria de vídeo no suele ser una pieza modular ni la hemos involucradoen el proceso de montaje descrito, con lo que si antes funcionaba, en buena lógica deberáseguir haciéndolo.ß

Opción n : El monitor es el componente que más hemos insistido para que no se desmon-te, debido al peligro que supone la presencia de alto voltaje en su interior. Además, no vienepreparado para desarticular su carcasa, con lo que sin hurgar en su interior, será improbableque si antes funcionaba, ahora deje de hacerlo.

1368. a. Descartamos el resto por los siguientes motivos:ßOpción À : La carcasa contiene el botón de encendido, cuyo mecanismo puede estar es-

tropeado, y su enganche a la carcasa, que puede haber quedado sin acoplar.ßOpción n : La fuente de alimentación puede estar desconectada o presentar alguna ano-

malía que le impida suministrar una corriente regular.ßOpción à : La placa base puede tener algún cortocircuito interno o mal acoplados los

conectores procedentes de la fuente y/o el botón de encendido.

1369. d.

Capítulo 25 / Reparaciones ligadas al sistema de vídeo

1370. a. La GPU lleva durante todo el lustro 2000-2005 varada en torno a 400-500 MHz de fre-cuencia, mientras que su número de transistores se ha multiplicado por diez, desde los 25millones de los modelos de 2000 hasta superar los 200 millones en modelos de finales de2004 como la Geforce 6. Por lo tanto, disipa más calor por acumular un mayor patrimoniode transistores, no porque la frecuencia a que éstos trabajan se haya incrementado de formanotable. Esto corrobora la veracidad de la opción ½ , al tiempo que descarta las opciones À yà .Respecto a la opción n , queda descartada porque la ubicación de la tarjeta gráfica en el cen-tro de la placa base la coloca intersecando las diagonales de la placa base ATX, que es pordonde se pretende que fluyan las convecciones de corriente en el interior de la carcasa paraaliviar la temperatura de sus componentes.Finalmente, las inestabilidades producidas por altibajos en las necesidades energéticas sonmuy inferiores a las producidas en una CPU a pesar de contar con más transistores que ésta,ya que el proceso de renderizado es mucho más homogéneo y su funcionamiento se basa enun comportamiento repetitivo y casi mimético que tiene por objeto satisfacer la sincroniza-ción vertical con el sistema de visualización en el monitor.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · � ?1371. d. Ninguno de los pitidos indicados en las opciones ½ y À señalizan una avería en el subsis-

tema gráfico según los códigos sonoros asignados por los principales fabricantes de BIOS.Respecto a la opción n , parece más un problema eléctrico de alimentación o mecánico delbotón de encendido.

1372. d. En la secuencia de arranque, el orden de iniciación de dispositivos es el juego de chips,el microprocesador, la BIOS, y finalmente, la tarjeta gráfica.

Capítulo 25 / Síntomas ligados a la secuencia de arranque

1373. b.1374. d. Saltándose el testeo de las celdas, el PC no arrancará si existe alguna anomalía en el con-

trolador de memoria del juego de chips de la placa base, o no existe memoria alguna conla que éste requiere conectarse (ambos eventos bloquearán el PC en el primer paso de lasecuencia de arranque). Pero un fallo en el área de datos sólo se detectará cuando el sistemaoperativo decida alojar alguna aplicación de usuario en una zona de memoria que compren-da la dirección defectuosa.

1375. d. La fuente de alimentación puede no dotar corriente, abortando el arranque antes de quela placa base pueda ser inicializada. Además, puede no tener fuerza suficiente para com-pletar el arranque, deteniéndolo, normalmente, cuando se inicializan los periféricos, esto es,mucho después de haberse inicializado la placa base. Respecto al resto de componentes, to-dos los mencionados (procesador, BIOS y CMOS) se inicializan siempre después que lo hacela placa base.

1376. c.1377. d. La ausencia de los otros componentes que se indican bloquearían al sistema mucho antes

del paso 6, en concreto:ßOpción ½ : Se bloquea en el paso 1.ßOpción À : Se bloquea en el paso 2.ßOpción n : Se bloquea en el paso 4.

1378. d. En efecto, si nos encontramos bajo sistema operativo Windows será una FAT, y si nosencontramos en Linux, será la estructura de i-nodos la responsable de registrar los sectoresdefectuosos en una lista que los excluya del espacio de almacenamiento del disco.

1379. c. Los argumentos para rechazar las otras opciones son los siguientes:ßOpción ½ : Un problema mecánico como el del eje de rotación se manifiesta normalmente

emitiendo algún sonido anómalo.ßOpción À : Si algún chip se quema, lo más probable es que el sistema emita el sonido

correspondiente al código POST que apunta al subsistema donde se encuentra el chip es-tropeado. Además, el sistema no se reinicializa de forma inmediata, sino que normalmenteaborta la secuencia de arranque en el paso 4, en el que aún no se muestra actividad en elmonitor.ß

Opción à : Un problema de autoconfiguración difícilmente provocará la reinicializacióndel sistema en su conjunto; normalmente, el problema aquí se circunscribe al ámbito delcomponente mal configurado y se resuelve en el plano software (drivers).

��< Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ ÖCapítulo 25 / Síntomas ligados a los periféricos y al Setup

1380. c. Ni la circuitería ni los datos de la disquetera sufrirán contratiempo alguno. Algunos PCconsiguen arrancar con el conector de datos de la disquetera acoplado al revés y no emitenmensaje de error alguno, pero el LED de la disquetera siempre queda encendido permanen-temente, lo que no puede ser considerado como un arranque normal.

1381. c. La opción Swap Floppy Drive sirve para permutar las unidades de disco flexible a lasque se les preasigna la letra A y B, y por lo tanto, no permutan los valores de los pines en elconector para la faja de datos EIDE.

1382. c. Hemos visto sistemas en los que ocurren los dos síntomas apuntados por las opciones½ y À . En algunos conectores, el acoplamiento al revés es imposible, bien porque alguno delos pines está tapado, bien porque se habilita un saliente en la parte central del conectorpara romper la simetría (sobre todo en el lado del dispositivo, no en el de la placa base). Noobstante, esta hipótesis no se daba entre las posibles respuestas, y por lo tanto, no entra enjuego.

1383. d. El zócalo AGP no puede sustituirse por medios caseros debido a sus diminutas soldadu-ras, y las otras dos opciones son viables pero más caras que la alternativa PCI.

1384. a. El autotesteo de dispositivos creará una lista de dispositivos disponibles en los que noestarán ni la disquetera ni el disco duro, pero el PC funcionará con esta funcionalidad re-ducida. Llegado el momento de transferir el control al sistema operativo, la secuencia dearranque irá saltándose dispositivos inutilizados hasta llegar al primero que responda y al-bergue el sistema operativo, en este caso, el CD-ROM.

1385. d. Los sectores de datos defectuosos quedarán registrados en la parte del disco dedicada ametadatos (FAT o inodos), pero desde el punto de vista del hardware no suponen la activa-ción de error alguno.

1386. c. Son los metadatos (FAT en Windows e i-nodos en Linux) los que llevan un registro inter-no de todos los sectores de disco. Este mecanismo permite discriminar los sectores defectuo-sos de la lista de sectores que conforman todo el espacio de almacenamiento disponible enel disco. La memoria no dispone de este mecanismo, entre otras cosas, porque eso obligaríaa realizar varios accesos a memoria para cada dato a rescatar de ella, retardando excesiva-mente su tiempo de ciclo y obligando a rehacer todo el sistema de temporización e interfaz.

1387. c. La actividad del disco duro en cualquier PC revela de forma empírica que el LED deldisco duro se enciende de forma eventual en multitud de ocasiones, siendo las hipótesisindicadas en las opciones ½ y À dos de las más posibles. Dado que esto responde en unporcentaje elevadísimo de casos a un comportamiento normal y habitual del disco duro, sicada vez que se produce procedemos a reemplazarlo, estamos claramente sobrerreaccionan-do ante un hipotético problema hardware, puesto que además las alertas que emite un discoduro con síntomas de avería están recogidas en la especificación SMART, y allí no se recogela actividad del LED del disco duro como un elemento que refleje síntomas de avería en elmismo.

Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Ö · � ÆCapítulo 25 / Localización de averías tras la emisión de pitidos

1388. d. En efecto, los tres componentes pueden dar problemas más adelante:ßOpción ½ : El procesador, porque puede presentar problemas térmicos si está forzado o

no cuenta con un sistema de disipación de calor suficientemente eficiente.ßOpción À : Los módulos de memoria pueden dar problemas en sus celdas de datos, pen-

dientes aún de testear en ese punto de la secuencia de arranque.ßOpción n : La fuente de alimentación puede provocar inestabilidades o reinicializacio-

nes del sistema si no cuenta con la potencia suficiente, y normalmente lo hará más adelantecuando comiencen a inicializarse los periféricos.

1389. c. Son algunos de los modelos de AMI los únicos que completan la secuencia de arranquesin emitir sonido alguno. Descartamos el resto de opciones por los siguientes motivos:ß

Opción ½ : Si hubiera una avería importante en el subsistema de sonido, casi con todaprobabilidad el PC no habría arrancado, deteniéndose en el POST (Power On Self Test).ß

Opción À : La errónea asignación de líneas IRQ no es un problema hardware, sino firm-ware si usamos la BIOS para este propósito (o software si queda en manos de un sistemaoperativo PnP). En cualquier caso, los sonidos que emite el PC al arrancar no provienen dela tarjeta de sonido, sino del altavoz interno, cuya comunicación se canaliza por otra vía.

Capítulo 25 / Actuaciones frente a sobrecalentamientos

1390. c.ßOpción ½ : Los dos aspectos que se mencionan son sinónimos, y por tanto, redundantes.ßOpción À : Existe una correlación entre los dos aspectos mencionados, y por consiguien-

te, la información de esta respuesta es parcialmente redundante.ßOpción à : Aunque las tres respuestas son verídicas, no se encuentran listadas de más

a menos importantes, sino de menos a más, debido a que los aspectos que reseñan propor-cionan, progresivamente, una mayor información acerca de los agentes que incrementan latasa de errores de un componente.

1391. c. Una negligencia como ésta que diminuye la eficiencia del sistema de disipación térmi-ca reduce considerablemente el tiempo de vida útil de los chips del PC, manifestándosenormalmente al cabo de cierto tiempo. Una negligencia como las descritas en las opciones½ y À , en cambio, provoca un error la primera vez que encendemos el PC, impidiéndonosdisfrutarlo durante un tiempo prolongado.

1392. a.1393. a. Lo primero que queda dañado es la estructura interna de los transistores.1394. d. La modificación del multiplicador interno sí puede llevarse a cabo, puesto que ésta se

realiza al inicializar el procesador. Ahora bien, si una parte del chip se ha quemado, nofuncionará bajo ningún régimen de frecuencia; la única posibilidad de que lo haga es de-sactivando una sección del área de silicio y rezando para que la zona dañada se encuentre

�6Á�Ì Õ)Ö8× Ø*ÙRÚ Ö8Û�Ü`ÝÞÚ Öprecisamente allí. Llevar esta idea a la práctica sirviéndonos de las cachés integradas tie-ne una doble ventaja: Ellas disponen de un fácil mecanismo para su desactivación desdela BIOS, y además consumen un abundante área de silicio que aumenta la probabilidad decontener el área quemada.

1395. b. De haber sido la opción ½ , se hubiese colgado la primera vez que se arrancó, ya que lainstrucción anómala que no tiene tiempo de completar su ejecución de una forma estable seencontraría en el sistema operativo y éste no podría nunca llegar a arrancarse. Las otras dosopciones se descartan porque el acelerar el procesador no conlleva un cambio en su voltajede entrada, ni obliga a acelerar la placa también.

1396. b.ßOpción ½ : El procesador se fundiría igualmente al cabo de cierto tiempo.ßOpción n : Si el procesador ya se ha fundido, bajar el voltaje no lo va a resucitar, resul-

tando indispensable cambiarlo.ßOpción à : El componente averiado no es la placa base, sino el procesador.

Capítulo 25 / Anomalías del firmware y el sistema operativo

1397. c.ßOpción ½ : Si fuera esta opción, la tarjeta de sonido no habría interferido en el funciona-

miento de la impresora.ßOpción À : La impresora habría dejado de trabajar antes de incorporar la tarjeta de sonido

al sistema.1398. b. El procesador puede inicializarse a partir del pulso RESET emitido desde el puente norte

del juego de chips, pero el siguiente paso, que es la carga del programa inicial que procedede la BIOS, ya no podrá completarse.

1399. d. El programa inicial y el POST no se encuentran presentes en la BIOS de vídeo, y el sis-tema los necesita para progresar por los pasos 2, 3 y 4 de la secuencia de arranque. El PCde nuestro amigo sí dispone de ellos en su BIOS del sistema, y se bloqueará al llegar al paso5, en el que el sistema buscará las BIOS adicionales para proceder a la inicialización de losdispositivos que las contienen.

1400. a. La respuesta está sacada de un caso real que experimentamos con una de las primerasversiones Linux de Fedora en el año 2004. La utilidad del sistema operativo encargada demostrar el porcentaje de carga de la batería indicaba permanentemente un valor del 0 % almargen de la carga real que ésta pudiera tener, ya que este valor se obtiene a través de unode los servicios definidos en la especificación ACPI, y esta opción se encontraba deshabili-tada tanto en la BIOS como en la opción de carga del kernel Linux activada a través de lautilidad inicial de selección de kernel, ya fuese lilo o grub.ß

Opción À : Resulta inverosímil que ACPI pueda optimizar los recursos energéticos deuna batería casi nula durante varias horas si la pantalla del portátil se mantiene encendida.ß

Opciones n y à : El modo Suspend de APM está definido como aquel en el que sólo semantiene activo el procesador a medio gas. Todos los demás recursos se encuentran desacti-vados, y el enunciado asegura que la pantalla del monitor se encuentra activa durante todoel período indicado, mostrando por ella un icono con el porcentaje de carga de la batería.

cms.ac.uma.escms.ac.uma.es/ujaldonmartinez/images/Documentos/... · §/¨ =?> ©«ª ¬ª ª :¯®...

Documents

Transcript of cms.ac.uma.escms.ac.uma.es/ujaldonmartinez/images/Documentos/... · §/¨ =?> ©«ª ¬ª ª :¯®...