Computacion base completa

7/26/2019 Computacion base completa

1/24

ARQUITECTURA DEL ORDENADOR INTEL CORE 2 DUO

INTRODUCCION:

La marca Core 2se refiere a una gama deCPUcomerciales de Intel de 64 bitsde doble

ncleo y CPU2x2MCM(Mdulo MultiC!i"# de cuatro ncleos con el con$unto de

instruccionesx%664& basado en el Core microarc!itecturede Intel& deri'ado del "rocesador

"orttil de doble ncleo de )2 bits*ona!+,l CPU 2x2MCMde cuatro ncleos-ten.a dos

dies se"arados de dos ncleos (CPU# uno $unto al otro en un "a/uete MCMde cuatro

ncleos+ ,l Core 2 releg la marca Pentiuma un mercado de gama medioba$o& y reunific

las l.neas de sobremesa y "orttiles& las cuales "re'iamente !ab.an sido di'ididas en las

marcas Pentium 4& 0& y M+

La microar/uitecturaCoreregres a 'elocidades de CPU ba$as y me$or el uso del

"rocesador de ambos ciclos de 'elocidad y energ.a com"arados con anteriores1eturstde

los CPU Pentium 4302La microar/uitectura Core "ro'ee eta"as de decodificacin&

unidades de e$ecucin&cac!y buses ms eficientes& reduciendo el consumo de energ.a de

CPU Core 2& mientras se incrementa la ca"acidad de "rocesamiento+ Los CPU de Intel !an

'ariado muy bruscamente en consumo de energ.a de acuerdo a 'elocidad de "rocesador&

ar/uitectura y "rocesos de semiconductor& mostrado en las tablas de disi"acin de energ.adel CPU

La marca Core 2 fue introducida el 25 de $ulio de 26&)abarcando las l.neas Solo(un

ncleo#& Duo(doble ncleo#& Quad(/uadcore#& y Extreme(CPU de dos o cuatro ncleos

"ara entusiastas#& durante el 25+4Los "rocesadores Intel Core 2 con tecnolog.a 'Pro

(dise7ados "ara negocios# incluyen las ramas de doble ncleo y cuatro ncleos+
http://es.wikipedia.org/wiki/CPUhttp://es.wikipedia.org/wiki/CPUhttp://es.wikipedia.org/wiki/64_bitshttp://es.wikipedia.org/wiki/64_bitshttp://es.wikipedia.org/wiki/CPUhttp://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/wiki/X86-64http://es.wikipedia.org/wiki/X86-64http://es.wikipedia.org/wiki/Intel_P8http://es.wikipedia.org/wiki/32_bitshttp://es.wikipedia.org/wiki/Intel_Corehttp://es.wikipedia.org/wiki/Intel_Corehttp://es.wikipedia.org/wiki/Intel_Corehttp://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/wiki/Intel_Core_2#cite_note-1http://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/wiki/Pentiumhttp://es.wikipedia.org/wiki/Pentium_Dual-Corehttp://es.wikipedia.org/wiki/Pentium_4http://es.wikipedia.org/wiki/Pentium_Dhttp://es.wikipedia.org/wiki/Pentium_Mhttp://es.wikipedia.org/wiki/Microarquitecturahttp://es.wikipedia.org/wiki/Intel_P8http://es.wikipedia.org/w/index.php?title=NetBurst&action=edit&redlink=1http://es.wikipedia.org/wiki/Pentium_4http://es.wikipedia.org/wiki/Pentium_Dhttp://es.wikipedia.org/wiki/Intel_Core_2#cite_note-2http://en.wikipedia.org/wiki/CPU_cachehttp://en.wikipedia.org/wiki/CPU_cachehttp://en.wikipedia.org/wiki/CPU_power_dissipationhttp://en.wikipedia.org/wiki/CPU_power_dissipationhttp://es.wikipedia.org/wiki/Intel_Core_2#cite_note-3http://es.wikipedia.org/wiki/Intel_Core_2#cite_note-3http://es.wikipedia.org/wiki/Multin%C3%BAcleohttp://es.wikipedia.org/wiki/Multin%C3%BAcleohttp://es.wikipedia.org/wiki/Intel_Core_2#cite_note-4http://es.wikipedia.org/wiki/64_bitshttp://es.wikipedia.org/wiki/CPUhttp://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/wiki/X86-64http://es.wikipedia.org/wiki/Intel_P8http://es.wikipedia.org/wiki/32_bitshttp://es.wikipedia.org/wiki/Intel_Corehttp://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/wiki/Intel_Core_2#cite_note-1http://es.wikipedia.org/w/index.php?title=Multi-Chip_Module&action=edit&redlink=1http://es.wikipedia.org/wiki/Pentiumhttp://es.wikipedia.org/wiki/Pentium_Dual-Corehttp://es.wikipedia.org/wiki/Pentium_4http://es.wikipedia.org/wiki/Pentium_Dhttp://es.wikipedia.org/wiki/Pentium_Mhttp://es.wikipedia.org/wiki/Microarquitecturahttp://es.wikipedia.org/wiki/Intel_P8http://es.wikipedia.org/w/index.php?title=NetBurst&action=edit&redlink=1http://es.wikipedia.org/wiki/Pentium_4http://es.wikipedia.org/wiki/Pentium_Dhttp://es.wikipedia.org/wiki/Intel_Core_2#cite_note-2http://en.wikipedia.org/wiki/CPU_cachehttp://en.wikipedia.org/wiki/CPU_power_dissipationhttp://en.wikipedia.org/wiki/CPU_power_dissipationhttp://es.wikipedia.org/wiki/Intel_Core_2#cite_note-3http://es.wikipedia.org/wiki/Multin%C3%BAcleohttp://es.wikipedia.org/wiki/Multin%C3%BAcleohttp://es.wikipedia.org/wiki/Intel_Core_2#cite_note-4http://es.wikipedia.org/wiki/CPU


2/24

Intel Core 2

CARCTERISTICAS TECNICAS :

(8edirigido desde Intel Core 2 0uo#Intel Core 2 0uo

Micro"rocesador

Produccin 26 9 2:

;abricante(s# Intel

;recuencia de relo$ -&6 a )&))

?elocidad de ;@ A)) MB3s a -6 MB3s

Procesos (Longitud de canal del M@;,B# &6A Dm a &4A Dm

Con$unto de instrucciones x%6& MME& @@,& @@,2& @@,)& @@@,)& x%664& @@,4+-

(@@,4+- es solo "ara "rocesadores basados en Penryn& Folfdale& y *orGfield#

Microarquitectura Intel Core Microarchitecture

Hcalo(s# @ocGet B (L


3/24

La marca Core 2 se refiere a una gama de CPU comerciales de Intel de 64 bits de doble

ncleo y CPU 2x2 MCM (Mdulo MultiC!i"# de cuatro ncleos con el con$unto de

instrucciones x%664& basado en el Coremicroarc!itecture de Intel& deri'ado del "rocesador

"orttil de doble ncleo de )2 bits *ona!+1ota - ,l CPU 2x2 MCM de cuatro ncleos-ten.a dos dies se"arados de dos ncleos (CPU# uno $unto al otro en un "a/uete MCM de

cuatro ncleos+ ,l Core 2 releg la marca Pentium a un mercado de gama medioba$o& y

reunific las l.neas de sobremesa y "orttiles& las cuales "re'iamente !ab.an sido di'ididas

en las marcas Pentium 4& 0& y M+

La microar/uitecturaCore regres a 'elocidades de CPU ba$as y me$or el uso del

"rocesador de ambos ciclos de 'elocidad y energ.a com"arados con anteriores 1eturst de

los CPU Pentium 4302 La microar/uitecturaCore "ro'ee eta"as de decodificacin&

unidades de e$ecucin& cac! y buses ms eficientes& reduciendo el consumo de energ.a de

CPU Core 2& mientras se incrementa la ca"acidad de "rocesamiento+ Los CPU de Intel !an

'ariado muy bruscamente en consumo de energ.a de acuerdo a 'elocidad de "rocesador&

ar/uitectura y "rocesos de semiconductor& mostrado en las tablas de disi"acin de energ.a

del CPU

La marca Core 2 fue introducida el 25 de $ulio de 26&) abarcando las l.neas @olo (un

ncleo#& 0uo (doble ncleo#& Kuad (/uadcore#& y ,xtreme (CPU de dos o cuatro ncleos

"ara entusiastas#& durante el 25+4 Los "rocesadores Intel Core 2 con tecnolog.a 'Pro(dise7ados "ara negocios# incluyen las ramas de doble ncleo y cuatro ncleos+AContenido

ocultar

- 0uo& Kuad& y ,xtreme

2 1cleos

2+- Conroe

2+2 Conroe E,

2+) Conroe L

2+4 llendale

2+A Merom

2+6 Merom E,


4/24

2+5 Jentsfield

2+% Jentsfield E,

2+: *orGfield E,

2+- Penryn

2+-- Folfdale

2+-2 *orGfield

) @ucesores

4 8e/uerimientos de sistema

4+- Com"atibilidad con "lacas base

4+2 Mdulos de memoria s.ncronos

A ,rrores de los c!i"s de Intel

6 Precios

Duo, Quad, y Extreme

Los CPU de marca Core 2 incluyenN doble ncleo ("ara sobremesas de gama alta y ba$a #&

OMeromO (doble ncleo "ara "orttiles#& OJentsfieldO (cuatro ncleos "ara sobremesas#& y

sus 'ariantes llamadas OPenrynO (doble ncleo "ara "orttiles#& OFolfdaleO (doble ncleo

"ara sobremesas& doble ncleo de gama ba$a "ara sobremesas# y O*orGfieldO (cuatro

ncleos "ara sobremesas#+1ota 2

Los "rocesadores Core 2 "oseen la ?irtuali>ationBec!nology tecnolog.a de 'irtuali>acin

(exce"to los modelos BA2x& BA)& BA4x& BAAx O2O& ,2xx& B2),& ,4x& ,5x y

,%-:#& ,xecute0isable it& y @@,)+ @u microar/uitectura Core introdu$otambin @@@,)&

Brusted ,xecution Bec!nology& ,n!anced @"eed@te"& y cti'e Management Bec!nology(iMB2#+Con un B!ermal0esignPoer (B0P# de !asta solo 6A F& el Core 2 Conroe de

doble ncleo consumi solo la mitad de la energ.a /ue los c!i"s de Pentium 0 menos

ca"aces "ero tambin doble ncleo6 con un B0P de !asta -) F5 (un B0P alto re/uiere

enfriamiento adicional /ue "uede ser ruidoso o caro#+


5/24

@iendo t."ico "ara los CPU& los CPU Core 2 0uo ,43,6& Core 2 Kuad K66& Core

2 ,xtreme doble ncleo E6%& y cuatro ncleos KE65 y KE6% fueron afectados "or

errores de softare menores%;amilia de "rocesadores Intel Core 2

Q @obremesa Porttil

1ombre cla'e 1cleos ;ec!a de salida 1ombre cla'e 1cleos ;ec!a de

salida

Core 2 0uo Conroe

llendale

Folfdale dual (6A nm#

dual (6A nm#

dual (4A nm# go 2A

,ne 25

,ne 2% Merom

Penryndual (6A nm#

dual (4A nm# Rul 26

,ne 2%

Core 2 ,xtreme Conroe E,

Jentsfield E,

*orGfield E, dual (6A nm#

/uad (6A nm#

/uad(4A nm# Rul 26

1o' 26

1o' 25 Merom E,

Penryn E,

Penryn E, dual (6A nm#

dual (4A nm#


6/24

/uad (4A nm# Rul 2)

,ne 2%

go 2%

Core 2 Kuad Jentsfield

*orGfield /uad (6A nm#

/uad (4A nm# Ran 25

Mar 2% Penryn/uad (4A nm# go 2%

Core 2 @olo ?ersin de sobremesa no dis"onible Merom

Penrynsolo (6A nm#

solo (4A nm# @e" 25

May 2%

Q rdenados "or fec!a de salida

Lista de micro"rocesadores Intel Core 2


7/24

Ncleo!

Conroe

,l "rimer ncleo de "rocesador de la marca Intel& Core 2 0uo& nombre en cla'e Conroe

(cdigo de "roducto de Intel %AA5#& fue lan>ado el 25 de $ulio de 26 en ;raga"aloo>a-&

un e'ento ldico anual en ,dmonton& lberta& Canad+ ,stos "rocesadores fueron

fabricados en "lacas de )mm usando un "roceso de manufacturacin de 6Anm& yo"timi>ados "ara ordenadores de sobremesa& reem"la>ando las CPU Pentium 4 y Pentium

0+ Intel !a declarado /ue el ncleo Conroe "ro"orciona un 4S ms de "otencia con un

consumo un 4S menor+ Bodos los ncleos Conroe son fabricados con 4 Mi de cac! de

ni'el 2(L2#& en cual/uier caso debido a defectos de fabricacin o "ara !acer ms rentable su

comerciali>acin& las 'ersiones ,6) y ,64 basados en este ncleo& tienen la mitad de

su cac! des!abilitada& de$ndolos con solo 2 Mi tiles de cac! de ni'el 2+ Las CPU

,6) y ,64 basados en el ncleo Conroe tienen el 2 con ste""ing (secuenciacin#+

Los modelos altos de la gama& ,6) (-&%6 # y ,64 (2&-) # ambos con un ;@

de -66 M=> fueron "resentados el 25 de $ulio de 26+

Bradicionalmente& las CPU de la misma familia con menor cac! sim"lemente tienen la

cac! restante des!abilitada& "ermitiendo su 'enta un "recio ms ba$o debido a estas taras+

0e este modo las me$oras se reducen a reem"la>arlos "or 'ersiones /ue solo tienen la cac!

/ue se necesita en el ncleo idntico& "ara abaratar los costes de "roduccin+

,n su lan>amiento& el "recio de Intel "ara los "rocesadores core 2 0uo ,6) y ,64

fueron de -%) y 224 dlares americanos res"ecti'amente+ Las CPU Conroe tienen me$ores

"restaciones sobre los modelos anteriores con 'elocidades de "rocesamiento similares+

@egn las re'isiones& la mayor cac! de 4 Mi de ni'el 2 contra la menor cac! de 2 Mi

L2 a la misma frecuencia y el mayor ;@ "ueden "ro'eer de un beneficio de

funcionamiento del :S en algunas a"licaciones y del -6S "ara algunos $uegos+:


8/24

"roce!ador Intel Core 2 Duo E##$$%

Los modelos Core 2 0uo Conroe de gama alta son los ,66 (2&4g!># y ,65 (2&65 #+

La familia tiene -66 MB3s de ;@& 4 Mi de cac! L2 y 6A F de consumo+ ,stos

"rocesadores se enfrentaron a los "rocesadores de gama alta dis"onibles de M0 (t!lon

serie 64 fx# /ue fueron& antes de la ltima "resentacin de Intel& las CPU ms r"idas

dis"onibles+ Los c!i"s Conroe tambin ex"erimentan una tem"eratura de salida muc!o

menor /ue sus "redecesores un beneficio de la nue'a tecnolog.a de 6Anm y la ms

eficiente microar/uitectura+ ,n su lan>amiento& el "recio de Intel "ara los "rocesadores

Core 2 0uo ,66 y ,65 fueron de )-6 y A) U@T res"ecti'amente+

Las CPU Conroe ,6)2 y ,642 a -&%6 y 2&-) res"ecti'amente fueron "resentadas el

22 de abril de 25 contando con una cac! com"leta de 4 Mi+

Intel lan> 4 "rocesadores Core 2 0uo adicionales el 22 de $ulio de 25+ ,ste lan>amiento

coincidi con el de los c!i"sets Intel earlaGe(x)x#+ Los nue'os "rocesadores Core 2 0uo

fueron llamados ,6A4& ,6AA& ,65A y ,6%A+ Los "rocesadores cuyo nmero de serietermina en A tienen -))) MB3s de ;@+ Bodos ellos cuentan con 4 Mi de cac! L2+ La

frecuencia de relo$ es similar a los "rocesadores ya "resentados con los 2 "rimeros d.gitos

iguales (,66& ,65& E6%#+ Una "arte de Intel confi en la tecnolog.a de e$ecucin y el

so"orte 'Pro+ ,stos "rocesadores fueron criticados frente a la l.nea de "rocesadores M0

@tars y como consecuencia el "recio ba$ en los "rocesadores con -66 M3s de ;@+

Intel !a aclarado /ue los modelos ,6) y el ,64 son ncleos Conroe con la cac!

des!abilitada+ ,l ncleo llendale es de la serie de las CPU ,4xx+


9/24

Conroe &E

,l ncleo Core 2 ,xtreme fue oficialmente "resentado el 2: de $ulio de 26+ @in embargo&

algunos minoristas lo "resentaron el -) de $ulio de 26 como una mayor "rimicia+ Los

modelos ,6x& los Core 2 0uo menos "otentes& fueron "rogramados "ara ser "resentados

simultneamente con el E6%& ambos dis"onibles en este momento+ Potenciados con el

ncleo Conroe E,& reem"la>an al ncleo dual de los "rocesadores de la edicin Pentium

,xtreme ,dition+ Los Core 2 ,xtreme tienen una 'elocidad de relo$ de 2&:) y -66

MB3s de ;@ a "esar de /ue inicialmente se es"eraba lan>arlos con )&) y -))) MB3s+

,l consumo de energ.a "ara esta familia es de 5A !asta %+ Con @"eed@te"2 !abilitado&

la tem"eratura de la CPU en funcionamiento es bsicamente igual a la tem"eratura

ambiente+

,l "recio de lan>amiento de Intel "ara los Core 2 ,xtreme E6% fue de U@T::: cada uno

en cantidades de -+ Como la "lataforma Core 2 0uo& este tu'o una cac! L2 com"artida

de 4 Mi+ ,sto significa /ue la nica diferencia entre el Core 2 0uo y el Core 2 extreme es

la 'elocidad de relo$ y el multi"licador abierto& 'enta$as normales de la edicin ,xtreme+ ,l

multi"licador ascendente desblo/ueado es solo "ara entusiastas o "rofesionales "or/ue

"ermite al usuario "oner la 'elocidad de relo$ ms alta /ue la carga de la frecuencia sin

modificar el ;@ a diferencia de los modelos Core 2 0uo /ue solo "ermiten desblo/uear elfactor descendiente+

Conroe L

,l ConroeL Celeron es un "rocesador de ncleo sim"le construido con la micro

ar/uitectura de Intel Core y con una frecuencia de relo$ muc!o menor a la del Cedar Mill

Celeron& "ero an los su"era en rendimiento+ ,st basado en los 6Anm del ncleo ConroeL

y usa un modelo de secuencia de la serie 4& los ;@ fueron incrementados de A)) MB3s a

% MB3s en esta generacin& y el consumo energtico se decrement de 6A F a )A F+

Bradicionalmente los Celeron& no "oseen el so"orte "ara las instrucciones Intel ?B+ Bodos

los modelos ConroeL son "rocesadores de ncleo sim"le son destinados al segmento de

'alor de mercado& donde gustan ms los M0 basados en el ncleo J%@em"ron+ ,sta

l.nea de "roductos fue lan>ada el A de $unio de 25+


10/24

,l 2- de octubre de 25& Intel "resent un nue'o "rocesador "ara su serie de "lacas

madres Intel ,ssential+ ,l nombre com"leto del "rocesador es Celeron 22 y esta soldado a

una "laca base 02-an

los mismos c!i"s con la mitad de su cac! L2 des!abilitada+ Intel bien "uede traba$ar con

un c!i" llendale con 2 Mi de cac! L2 nati'a& "ero esto no es lo t."ico "ara estec!i"V+--

tra diferencia entre la serie Premium ,6 (ncleo Conroe# y la serie e4 (ncleo

llendale# est en la frecuencia de relo$ del bus norte+ La serie ,4 es ca"a> de traba$ar

con un ;@ de 2 M=> /uad"um"ed (consultar Pum"ing# a % MB3s& mientras /ue la

serie ,6 traba$a con un bus norte de 266 M=> /uad"um"ed a -66 MB3s+ La serie

,4 slo "osee una carencia en cuanto al so"orte "ara las instrucciones ?B de Intel

,l Core 2 0uo ,4) utili>a un ncleo llendale y fue lan>ado el 2- de enero de 25+ Los

"rocesadores llendale usan una mscara menor con solo 2 Mi de cac!& incrementando

el nmero de transistores "or sector+


11/24

Los "rocesadores llendale son "roducidos segn el factor de forma Lado el llendale ,4A& retirando "rogresi'amente al

modelo ,4)+ ,sto fue acom"a7ado de una reba$a en el "recio del modelo ,44+

Merom

Merom& la "rimera 'ersin "orttil del Core 2& fue oficialmente "resentada el 25 de $ulio de

26 "ero silenciosamente comen> a llegar a manos de los fabricantes de PC a mediadosde Rulio $unto al ncleo Conroe+-2 Merom se !i>o con la "rimera l.nea de Intel de

"rocesadores "ara "orttiles& con los mismos rasgos de Conroe& "ero con ms nfasis sobre

el consumo de electricidad ba$o "ara me$orar la duracin de la bater.a del "orttil+ ,l ncleo

Merom basado en Core 2 0uo "ro"orciona un le'e aumento de rendimiento con

renderi>acin )0 y medios codificadores& manteniendo la misma duracin de la bater.a /ue

el ncleo *ona! basado en Intel Core0uo+ Merom es el "rimer "rocesador de Intel "ara

"orttiles /ue im"lementa la ar/uitectura Intel 64+

La "rimera 'ersin del Merom es com"atible con la "lataforma 1a"a de Intel Core0uo&

siendo necesaria la actuali>acin de la I@+ Posee un consumo energtico similar de )4 F

y un ;@ de 665 M=>+ ,l c!i" Merom incor"ora 4 Mi de cac! L2& la mitad de sta

desacti'ada en la serie BAxx+


12/24

Una 'ersin del Merom con 2 Mi de cac!e L2 nati'os& llamada Merom2M& fue lan>ada

al mercado a "rinci"ios de 25+ ,l ncleo MeromM2 usa secuenciacin L2 y MW las

'ersiones con 'olta$e extremadamente ba$o del Core 2 0uo incor"oran este ncleo+

Una segunda oleada de micro"rocesadores Merom /ue incor"oraban un ;@ de % M=> y

usaban el nue'o @ocGet P fue lan>ada el : de mayo de 25+ ,stos c!i"s forman "arte de la

"lataforma @anta 8osa+ ?ersiones de ba$o 'olta$e fueron lan>adas el : de mayo de 25+

,l "rimer Core 2 @olo fue lan>ado en el tercer trimestre de 25W se trataba de los c!i"s

U2- y U22& /ue corren a -&6 y -&2 res"ecti'amente+ mbos incor"oran un ;@

de A)) M=> y forman "arte de la familia Intel ULF& consumiendo a"enas AF& y so"ortan

64 bits& como el resto de la familia+ ;ueron lan>ados con com"atibilidad "ara la "lataforma

1a"a en detrimento de la "lataforma @anta 8osa debido a trminos de consumos+

Merom es una "alabra !ebrea /ue designa un "lano su"erior en existencia al cielo&

aMerom significa en los cielos+ ,l nombre fue escogido "or el e/ui"o de Intel en =aifa&

Israel& /uienes dise7aron este "rocesador+

Consulte la seccin Merom en la lista de "rocesadores Intel Core 2+

Merom E,

,l "rocesador Core 2 ,xtreme Mobile& basado en el ncleo Merom E,& es un "rocesador

"ara "orttil de alto rendimiento+ Lan>ado en dos modelos& el E5: y el E5%& incor"ora

un ;@ a % M=>+ ,l E5%& lan>ado el -6 de $ulio de 25&-) corre a 2&6 y cuesta

alrededor de %A- dlares americanos "ara instalaciones de fbrica+ ,ste "rocesador

incor"ora un consumo energtico de 44 F y est incluido en nue'a "lataforma Intel

Centrino (@anta 8osa#+ ,l E5:& lan>ado el 22 de agosto de 25& corre a 2&% +

,l E5: fue incor"orado en los MacooG de 'enta al "blico lan>ados el 5 de agosto de

25+


13/24

'ent!(ield

,l Jentsfield& lan>ado el 2 de no'iembre de 26& fue el "rimer "rocesador de cuatro

ncleos de Intel "ara sobremesas& denominado Core 2 Kuad(y Eeon& "ara ser'idores yestaciones de traba$o#+ ,l to"e de gama Jentsfield era un Core 2 ,xtreme numerado

KE6xx+ Bodos ellos incor"oraban dos cac!s de 4 Mi L2+ ,l bu/ue insignia& en Core 2

Kuad K66& /ue corre a 2&4 & fue lan>ado el % de enero de 25 al "recio de U@T %A-

(reducidos a A) el 5 de abril de 25#+ ,l 22 de $ulio de 25 fue la fec!a elegida "ara el

lan>amiento del K65 $unto con el ,xtreme KE6%A& ambos del ti"o Jentsfield& al "recio

de U@T A) y ::: res"ecti'amente& y con$untamente a una ba$ada de "recio del K66

!asta los 265 dlares+

0e manera anloga a los ncleos denominados Pentium 0& los Jentsfield con$untaban dos

c!i"s& cada uno de ellos e/ui'alente a un Core 2 0uo& sobre un MCM+ ,sto re"ercut.a sobre

el "recio final& reducindolo& "ero con un "eor tratamiento de datos sobre el "uente norte

com"arado con una ar/uitectura de c!i"s inde"endientes& como es el caso de los M0

Kuad ;E+ dems& como "udo "redecirse "or la configuracin MCM& las "otencias

mximas de los Jentsfield (KE6% X -) F& KE65 X -) F& K66 X -A F# eran el

doble de sus e/ui'alentes en 'elocidad Core 2 0uo+

Los mlti"les ncleos de los Jentsfield "ermit.an una me$ora sobre a"licaciones cuya

descom"osicin es ms fcil (como es el caso de la transcodificacin de audio y 'ideo&

com"resin de datos& edicin de 'ideo& renderi>ado )0 y tra>ado de rayos#+ Por concretar

un e$em"lo& los 'ideo$uegos multitarea como Crysis y


14/24

usuario se encuentra acti'o+ Boda'.a existen sobrecargas relacionadas con la e$ecucin de

mlti"les "rocesos o tareas y su coordinacin a la !ora de distribuir la carga en 'arias CPU+

;inalmente& a ni'el de !ardare& existen "roblemas de comunicacin y acceso a recursos

"or e$em"lo en la e$ecucin de tareas /ue acceden simultneamente a memoria o a recursos

de entrada y salida+

'ent!(ield &E

,l "rimer Jentsfield E,& denominado Core 2 ,xtreme KE65 (cdigo de "roducto

%A62# y cuya 'elocidad es de 2&65g!>& fue lan>ado al mercado el 2 de no'iembre de 26

al "recio de U@ T:::+-4 Incor"ora el ncleo Jentsfield E,& como com"lemento se lan> el

Core 2 ,xtreme E6% de doble ncleo basado en el ncleo Conroe E,+ Como los dobles

ncleos ,xtreme& los "rocesadores con el ncleo Jentsfield E, incor"oraban los

multi"licadores desblo/ueados+

,l Core 2 ,xtreme KE6% /ue corr.a a 2&:) fue lan>ado el % de abril de 25 al

"recio de U@ T--::+ Biene un gasto energtico de -) F& y est !ec!o "ara e/ui"os de

gama alta++ ,l Core 2 ,xtreme KE6%A /ue corr.a a ) fue lan>ado el 22 de $ulio de

25 al "recio de U@T :::+ Im"lementa un ;@ ms r"ido de -))) M=>

@imultneamente& el anteriormente dis"onible ,xtreme KE65 fue reducido de "recio+

)or*(ield &E

,l -- de no'iembre de 25& Intel lan> al mercado el "rimer "rocesador *orGfield E,&

Core 2 ,xtreme KE:6A+ ,s el "rimer "rocesador de Intel "ara sobremesas en usar

tecnolog.a de 4Anm y encla'es metlicos+ Los *orGfield incor"oran c!i"s duales con dos

cac!s L2 de 6 Mi unificadas+ Bambin& so"orta -))) M=> de ;@ y un relo$ interno de )

+ Incor"ora adems instrucciones de ti"o @@,4+- y cuenta con un total de %2 millones

de transistores en c!i"s de 2x-5 mmY+

"enryn

,l sucesor "ara el ncleo Merom& usado en la serie "orttil Core 2 0uo& cuyo nombre en

cla'e es Penryn& debut en los "rocesos a 4Anm+ ,n abril de 25 a"arecieron muc!os


15/24

detalles sobre Penryn en el Intel 0e'elo"er;orum (;oro de 0esarrolladores de Intel#+ @u

sucesor se es"era /ue sea el 1e!alem+

Im"ortantes a'ances-A como la inclusin de instrucciones de ti"o @@,4 (tambin conocidas

como 1ue'as Instrucciones Penryn& "rensentes en toda la serie exce"to los B4#&

reduccin de los tiem"os de latencia entre ncleos "ara una me$or y ms eficiente

interconexin entre estos& nue'os materiales "ara la fabricacin (los ms significati'os son

los dielctricos de alta tem"eratura basados en !afnio#& entre otras me$oras de ar/uitectura+

,l Penryn 'a a la "ar con la serie earlaGe "ara sobremesas de Intel de 25& algunos de los

cuales incrementan su 'elocidad del bus (conexin con el "uente norte& etc+# a -))) M=> y

so"ortan 008Z @08M+ ,n "orttiles y otros e/ui"os m'iles& Penryn so"orta 008)+

Los nue'os Intel de 4Anm basado en Penryn& denominados Core 2 0uo y Core 2 ,xtreme&

fueron lan>ados el 6 de enero de 2%+ Los nue'os "rocesadores consumen slo )AF& y el

modelo B:A concretamente& fue lan>ado "ara "orttiles con com"a7.as como =P& cuyos

"rimeros modelos fueron "uestos a la 'enta con 2&6 a finales de enero de 2%+

Intel lan> un c!i" exclusi'o "ara ""le el 2% de abril de 2% /ue incrementa la 'elocidad

!asta )&6 y el ;@ !asta los -66 M=>& cambiando la cac! L2 com"artida a 6 Mi+

,l acceso a la serie Penryn comien>a con los B4& con - Mi de cac! L2 y ;@ %

M!> y finali>a con la serie B:& con 6 Mi de cac! L2 y ;@ /ue 'a desde % M=>

!asta los -66 M=>+

+ol(dale

Core 2 Duo+ol(dale E2$$%

Folfdale el nombre en cla'e "ara las series Celeron ,)& Pentium ,A y ,6& y

Core 2 0uo ,5 y ,% "ara sobremesas& basados en Penryn y su"eriores a los c!i"s


16/24

Conroe& con me$or consumo& menores tem"eraturas y mayor rendimiento com"arados ba$o

una misma gama& indistintamente de la 'elocidad del bus y la cantidad de cac!+ Lan>ados

el 2 de enero de 2%& incor"oran dos ncleos de "rocesamiento fabricados en un so"orte

de 4Anm e incluyen las extensiones @@,4+- (exce"to la totalidad de Pentium y Celeron& /ue

com"renden las series ,)& ,A y ,6#+ @u "rimer ex"onente !a sido el ,%4& el

cual consta de una cac! de 6 Mi+ ,sta "rimera re'isin de Folfdale era conocida como

C+ Luego& con la salida del ,%A y ,%6 llegar.a una re'isin me$orada denominada ,&

la cual "recisa menos 'olta$e a una misma frecuencia& "ermitiendo me$ores tem"eraturas de

funcionamiento y mayor margen de o'erclocG+ l mismo tiem"o de la salida de los

!ermanos mayores de la familia Folfdale& llegaban los modelos ,5& corriendo a 2&A)

en su ex"onente ms bsico& contando con ) Mi de cac! de ni'el 2 y -66 M=> de

;@+ @eguidamente a"arecieron los Folfdale serie ,A& con los /ue Intel recu"er la

denominacin Pentium "ara nombrar esta serie+ Los Folfdale ,A carecen de

instrucciones @@,4+-& "oseen 2 Mi de cac! de ni'el 2 y % M=> de ;@ corriendo a 2&A

en su modelo ms bsico& el Pentium ,A2+ Posteriormente Intel lan>a ba$o ladenominacin Celeron la serie ,)& /ue son bsicamente Folfdale /ue carecen de

@@,4+-& con -Mi de cac! de ni'el 2 y % M=> de ;@ corriendo a 2+4 en su

modelo ms bsico& el Celeron ,)2+

)or*(ield

*orGfield (nombre en cla'e "ara las series K%& K: y KE:# incor"oran c!i"s

duales de doble ncleo con dos cac!s de ni'el 2 de 6 Mi unificadas+ ?ersiones ms

recientes fueron lan>adas con dos cac!s de ni'el 2 de ) Mi unificadas y con dos cac!sde ni'el 2 de 2Mi unificadas& "ero se desconoce si se trata de cac!s de 6 Mi con una

"arte des!abilitada o son 'ersiones con ) Mi y 2 Mi nati'os dise7ados "ara reducir

costos de "roduccin+ Bambin incor"oran so"orte "ara ;@ a -))) M=>+ ,stos

"rocesadores fueron "uestos a la 'enta a finales de mayo de 2%& em"e>ando "or el K:)

y K:4A+ Las CPU *orGfield es"eraban ser lan>adas en enero de 2%& "ero fueron

retrasadas !asta el -A de mayo+ Inicialmente se atribuy este retraso a un fallo del c!i"W ms


17/24

tarde se descubri /ue se trataba de asegurar la com"atibilidad con las "lacas de cuatro

lminas im"resas usadas en gran "arte de las "lacas+ ,n Intel 0e'elo"er;orum de 25& un

*orGfield fue com"arado con un Jentsfield+-6 -5

Suce!ore!

,l sucesor "ara el Penryn& basado en la micro ar/uitectura Core "osterior /ue incluye

funciones como el retorno de =y"erB!reading& es el OCore i5O basado en la

microar/uitectura1e!alemW fue anunciado en el I0; de se"tiembre de 25& y su a"aricin

no se es"era !asta antes de finales de 2%+ Los Intel basados en 1e!alemloomfield

sern lan>ados en se"tiembre $unto con los c!i"sets EA%+

La "laca de )2nm del 1e!alem se denomina Festmere+ @andy ridge ser desarrollado

sobre )2 nm con una nue'a micro ar/uitectura sobre 2-+ ,n 2--& Intel lan>ar el "rimer

"rocesador sobre una "laca de 22nm+ asndose en el ciclo de Intel de alternar nue'as

ar/uitecturas y nue'as "lacas cada dos a7os& actualmente est asumido /ue @andy ridge

constituir una nue'a "lataforma+

Requerimiento! de !i!tema

Com-ati.ilidad con -laca! .a!e

Conroe& Conroe E, y llendale usan el @ocGet L


18/24

@i@N 662& 65-& 65-fx& 652& 652fx

BIN 8adeon E"ress 2 y Cross;ire E"ress )2 "ara Intel

?ea tambinN Lista de c!i"sets Intel

,l actual *orGfield E,& modelo KE:55 (4A nm con ;@ de -6 M=># tiene

com"atibilidad slo con algunos c!i"setsN con E)%& P)A (con o'erclocGing# y algunos de

alto rendimiento como E4% y P4A+ 0e manera escalonada se liberan actuali>aciones "ara

I@ /ue !abilitan el so"orte "ara la nue'a tecnolog.a Penryn& y el nue'o KE:55A es

com"atible nicamente con 0A4E@ an y su "laca base "uede mane$ar dos de ellos+

"esar de /ue una "laca base "osea el c!i"set necesario "ara so"ortar el ncleo Conroe&

algunas de ellas no lo so"ortan+ ,sto lo causa el re/uerimiento de estos "rocesadores de

energ.a& /ue se es"ecifica en el ?oltage8egulator0on (?80# --++ ,ste re/uerimiento es

el resultado del menor consumo de los ncleos Conroe& com"arado con los Pentium 4 y 0 a

los /ue reem"la>a+ La mayor.a de las "lacas so"ortan los ncleos Conroe con una sim"le

actuali>acin de la I@ /ue "ermita reconocer el ;I0 (;re/uency I0# de los Conroe y el

?I0 (?olta$e I0#+

M0dulo! de memoria !1ncrono!

l contrario /ue los anteriores Pentium 4 y Pentium 0& la tecnolog.a del Core 2 muestra el

gran beneficio obtenido al usar memoria sincroni>ada con el ;@+ ,sto significa /ue "ara

una CPU de ti"o Conroe con un ;@ a -66 M=>& la memoria ideal es una 0082 PC2

42 o PC2%A+ ,n algunas configuraciones& el uso de una PC2A) "uede realmente

reducir el rendimiento+ "esar de /ue las memorias 0082 con 'elocidades su"eriores

ofrecen incrementar el rendimiento& la diferencia real sobre $uegos y a"licaciones es a"enas

notable+-%

Procesadores em"are$ados e .ndices de 8MModelo de "rocesador O;ront @ide usO

Memoria em"are$ada y anc!o de banda mximo

Un canal3 dos canales

008- 0082 008)


19/24

PorttilesN BA2& BA)& U2n& U5n A)) MB3s PC2- (008266#

2+-))


20/24

,n traba$os /ue re/uieren grandes montos de acceso a memoria& los "rocesadores Core 2 de

cuatro ncleos se "ueden beneficiar significati'amente-: del uso de una memoria PC2

%A& la cual funciona exactamente al doble de la 'elocidad del ;@W no es una

configuracin oficialmente so"ortada& "ero un buen nmero de "lacas base lo ofrecen+

,l "rocesador Core 2 no re/uiere el uso de memorias 0082+ Mientras /ue los c!i"sets Intel

:5AE y P:6A la necesitan& algunas "lacas y c!i"sets so"ortan Core 2 sobre memoria 008+

,n estos casos& el rendimiento "uede reducirse debido al ba$o anc!o de banda de

comunicacin dis"onible de la memoria+

Errore! de lo! chi-! de Intel

La unidad de mane$o de memoria (MMU# de los Core 2 en los "rocesadores E6%& ,6

y ,4 no o"era en sistemas antiguos /ue im"lementen generaciones de !ardare x%6+

,sto causa "roblemas& la mayor.a de ellos de seguridad y estabilidad& incluso con softare

o"erati'o dis"onible+ Intel informa /ue en los "rximos meses se actuali>arn los manuales

de "rogramacin con informacin sobre los mtodos recomendados "ara mane$ar el BL

(BranslationLooGaside uffer# de los Core 2 "ara e'itar "roblemas& y admite /ue en casos

aislados& los fallos del BL "ueden causar com"ortamiento im"redecible del sistema& comocuelgues o informacin incorrectaV+2

lgunos "roblemas conocidosN

Proteccin contra escritura o bits de no e$ecucin ignorados+

Instrucciones de coma flotante inco!erentes+

Posibilidad de corrom"er la memoria fuera de rango "ermitiendo a un "roceso escribir

secuencias comunes de instrucciones+

Las erratas de Intel x):& x4)& x6A& x5:& x:& x:: son "articularmente serias+

Concretamente& las ):& 4)& y 5:& /ue "ueden causar com"ortamiento im"redecible del

sistema o cuelgue "ermanente& se !an corregido en recientes "asos+


21/24

lgunos de los /ue !an calificado esta errata como "articularmente seria son B!eo de 8aadt

de "en@0 y Matt!e 0illon de 0ragon;ly @0+ Para contrastar las 'isiones sobre el

tema& LinusBor'alds calific el fallo BL absolutamente insignificanteV& a lo /ue a7adi

,l mayor "roblema es /ue Intel deber.a !aber documentado el com"ortamiento del BLmuc!o me$orV+

Microsoft !a elaborado la actuali>acin J:)6)A5 "ara corregir la errata en el micro

cdigo sin "rdida de rendimiento+2- ,xisten actuali>aciones "ara I@ /ue corrigen este

"roblema+

"recio!

Los "recios "ara los 'arios modelos de Core 2& en su fec!a de lan>amiento& se "ueden

encontrar en la lista de "rocesadores Intel Core 2+ Cabe a7adir /ue estos "recios son 'lidos

"ara fabricantes como ""le Inc+& 0ell y =P+ 1o !ay "recios de referencia "ara 'enta al

"blico& si bien es cierto /ue los "recios finales normalmente no se ale$an del "recio "ara

mayoristas& "ero de"ende de la oferta y la demanda y el margen de beneficio /ue se reser'e

el 'endedor+


22/24


23/24


24/24

Nomenclatura y a.reiatura!

Con el lan>amiento del "rocesador Core 2& la abre'iatura C2 se !a 'uelto de uso comn&

con sus 'ariantes C20 (el "resente Core 2 0uo#& y C2K& C2, "ara referirse a los Core 2

Kuad y Core 2 ,xtreme res"ecti'amente+ C2KE se refiere a los ,xtreme,dition de los

Kuad (KE65& KE6%& KE6%A#+

1otas

[ ,l c!i" de silicio del *ona! o die se com"on.a de dos ncleos interconectados& cada uno

similar a los Pentium M+

[ Para los CPU de ser'idores y estaciones de traba$o OFoodcrestO& OClo'ertonO& y

OBigertonO 'er la marca Eeon+ Intel Unleas!es 1e @er'er Processors B!at 0eli'er Forld

Class Performance nd Poer ,fficiency+

8eferencias

[ Intel Clo'ertons ste" u"& reduce "oerV+ B< 0aily+ Consultado el A:25+

[ Penryn rri'esN Core 2 ,xtreme KE:6A 8e'ieV+ ,xtremeBec!+Consultado el )-

26+

[ Intel Un'eils Forld\s est ProcessorV+ Intel+Consultado el -4%25+

[ Intel to unify "roduct naming sc!eme+ B< 0aily+ Consultado el 6%25+

[ Intel Centrino 2 it! 'Pro tec!nology and Intel Core2 "rocessor it! 'Pro tec!nologyV

(P0;#+Intel+Consultado el 5%2%+

[ B!e 6A nm Pentium 0 :\s Coming ut PartyN Best @etu"V+ Bom\s

=ardare+Consultado el -A625+

[ B!e 6A nm Pentium 0 :\s Coming ut PartyN B!ermal 0esign Poer 'er'ieV+

Bom\s =ardare+Consultado el -A625+

[ nalysisN =o serious are t!e bugs in Intel\s Core 2 0uo]V+ B< 0aily+ Consultado el )

526+

Core 2 Duo: 2 or 4 MiB cache? (French). Matbe. Consultado e

Computacion base completa

Documents

Transcript of Computacion base completa