DESENVOLVIMENTO E ANALISE DE TOPOLOGIAS … · DESENVOLVIMENTO E ANALISE DE TOPOLOGIAS INVERSOR 4-N...

DESENVOLVIMENTO E ANALISE DE TOPOLOGIAS INVERSOR 4-NIVEIS ACAPACITOR FLUTUANTE COM CONTROLE SVPWM

Cleidson da Silva Oliveira∗, Wesley Oliveira Maia†, Zelia Myrian Assis Peixoto‡

∗Rodovia BR 101 Norte Km 58Instituto Federal do Espırito SantoSao Mateus, Espırito Santo, Brasil

†Av. Dom Jose Gaspar, 500 - Coracao EucarısticoInstituto Politecnico - PUC Minas

Belo Horizonte, Minas gerais, Brasil

‡Av. Dom Jose Gaspar, 500 - Coracao EucarısticoPrograma de Pos-Graduacao em Engenharia Eletrica - PUC Minas

Belo Horizonte, Minas gerais, Brasil

Emails: [email protected], [email protected], [email protected]

Abstract— The power multilevel inverters have been widely used in various engineering applications, encour-aging researches focused on technology of semiconductor materials and new topologies and techniques to improveits performance, efficiency, operation at high voltage levels and low levels of harmonic distortion. In this con-text, this work extends the classical 3-level flying capacitor inverter to the 4-levels operation, including auxiliaryswitches in capacitor?s charging and discharging processes. The SVPWM algorithm for 4-levels inverters andbalancing techniques of the intermediate voltage levels are presented. Comparative analyses, in PSIM 9.0 envi-ronment, of the 3-levels topology and 4-levels topologies with 4 or 6 power switches allow identifying the mostrelevant aspects in each of the configurations.

Keywords— Multilevel Inverter, Flying Capacitor, SVPWM, THD

Resumo— Os inversores de potencia multinıveis vem sendo amplamente utilizados nas mais diversas aplicacoesda engenharia, incentivando pesquisas voltadas a tecnologia dos materiais semicondutores bem como em relacaoas topologias e tecnicas para a melhoria de desempenho, rendimento, operacoes em nıveis elevados de potencia ereduzidos nıveis de distorcao harmonica. Nesse contexto, este trabalho estende a topologia classica do inversora capacitor flutuante 3-nıveis para a operacao em 4-nıveis, a partir de chaves auxiliares utilizadas no controle decarga e descarga dos capacitores flutuantes. Sao apresentados os algoritmos de chaveamento e balanceamento dosnıveis intermediarios de tensao. Analises comparativas, em ambiente PSIM 9.0, das topologias 3-nıveis e 4-nıveiscom 4 e 6 chaves por braco identificam os aspectos mais relevantes em cada uma das configuracoes.

Palavras-chave— Inversor Multinıvel, Capacitor Flutuante, SVPWM, THD

1 Introducao

Os inversores de tensao multinıveis vem sendo,cada vez mais, indicados para aplicacoes em siste-mas de acionamento eletrico, conversores CC/CCe CC/CA em fontes de energia renovaveis e siste-mas eletricos de potencia, processos que deman-dam, continuamente, por taxas mais elevadas derendimento, menores ındices de distorcao harmo-nica e reducao de custos. Nesse sentido, pesquisasrecentes buscam novas tecnologias para a fabrica-cao de semicondutores que permitam a operacaoem tensoes e correntes nominais elevadas e, pa-ralelamente, novas topologias de conversores mul-tinıveis, compostas pela associacao de um maiornumero de chaves semicondutoras (Rodriguezet al., 2009).

De modo geral, a sintetizacao de sinais senoi-dais nessas aplicacoes envolvem cargas nao linea-res, operacao em frequencias de chaveamento li-mitadas e o desbalanceamento dos nıveis interme-diarios de tensao, sendo esses fatores os principaisresponsaveis pela geracao de harmonicos nos si-nais de saıda e perdas por chaveamento nos con-

versores. E, portanto, de grande importancia abusca de alternativas que visem a melhoria de de-sempenho dos conversores multinıveis, principal-mente, quando se investiga o aumento do numerode nıveis intermediarios das tensoes de saıda emtopologias aplicaveis aos sistemas de media e altatensao (Abu-Rub et al., 2010).

Com base na topologia classica, ja bem esta-lecida para os inversores 3-nıveis a capacitor flu-tuante, este trabalho apresenta uma estrutura fle-xıvel aplicavel aos inversores 3 ou 4-nıveis, a ex-tensao da tecnica de chaveamento e o adequadobalanceamento dos nıveis de tensao intermediarios(Maia and Peixoto, 2013).

Sao investigadas tres topologias: a 3-nıveiscom 4 chaves de potencia e 4-nıveis com 4 e 6chaves de potencia por braco. O controle da co-mutacao das chaves estaticas e realizado atravesda extensao da tecnica de modulacao por largurade pulsos por vetor espacial (SVPWM) para in-versores 3-nıveis, apresentada em (Mendes, 2000)(Peixoto, 2000), a um inversor 4-nıveis com capa-citor flutuante.

Os inversores sao simulados em ambiente

Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014

499

PSIM 9.0 e, em seguida, e realizada uma com-paracao em relacao a distorcao harmonica total(THD) entre as configuracoes a 3 e 4-nıveis. Aanalise dos resultados obtidos indicam um melhordesempenho das duas topologias propostas do in-versor 4-nıveis com relacao ao THD da forma deonda de tensao sintetizada.

2 Topologias Basicas de InversoresMultinıveis a Capacitor Flutuante

2.1 Inversor 3-Nıveis Classico

A estrutura basica do conversor CC/CA a 3-nıveiscom capacitor flutuante (CCF) e apresentada naFigura 1 (Meynard and Foch, 1992) (Holmes andLipo, 2003).

Figura 1: Diagrama esquematico basico de um in-versor 3-nıveis a capacitor flutuante

Para cada braco, sao possıveis quatro estadosde chaveamento denominados como P , O e N , as-sociados, respectivamente, aos sinais de comandoSCx = 1, 0 e -1, onde x ∈ {a, b, c}. O estado Opode ser obtido a partir de duas configuracoes daschaves indicadas como OA e OB . A Tabela 1 re-laciona os estados de chaveamento, os estados daschaves Sxy (y ∈ {1, 2, 3, 4}) e as tensoes de saıdaVxg para cada um dos bracos, onde VCx indica atensao no capacitor (Peixoto, 2000).

Tabela 1: Estados de chaveamento de um inversora 3-nıveis com capacitor flutuante

Estados SCx Sx1 Sx2 Sx3 Sx4 Vxg

P 1 1 1 0 0 E

OA 0 1 0 1 0 E - VCx

OB 0 0 1 0 1 VCx

N -1 0 0 1 1 0

Segundo (Rodriguez et al., 2009), se compa-rado a topologia com neutro grampeado (NPC), oinversor a capacitor flutuante tem uma estruturamodular que pode facilmente ser estendida com o

incremento de novas celulas (um par de chaves eum capacitor), possibilitando alcancar um maiornumero de nıveis de tensao e elevadas taxas depotencia. Em consequencia, ha o incremento donumero de estados redundantes, os quais podemser usados para fins de controle e/ou otimizacao.

2.2 Inversor 4-Nıveis com Quatro Chaves porBraco

A estrutura de um conversor a capacitor flutuantea 3-nıveis com quatro chaves por braco, apresen-tada na Figura 1, pode ser estendida para um in-versor a 4-nıveis. A diferenca entre as duas confi-guracoes esta no nıvel de tensao dos capacitores.No inversor a 3-nıveis esta tensao e mantida iguala metade da tensao do barramento CC, enquantono inversor a 4-nıveis, os capacitores serao manti-dos com a tensao de um terco do barramento. ATabela 2 apresenta os estados possıveis das chavesde um braco do inversor onde, por simplicidade, atensao do barramento CC foi indicada como 3E.

Tabela 2: Estados de chaveamento de um inversora 4-nıveis com quatro chaves por braco

Estados SCx Sx1 Sx2 Sx3 Sx4 Vxg

P 1 1 1 0 0 3E

A 2/3 1 0 1 0 2E

B 1/3 0 1 0 1 E

N 0 0 0 1 1 0

Como a tensao nos capacitores Cx e igual aum terco da tensao do barramento CC, os esta-dos do tipo A e tipo B produzem tensoes de saıdaiguais a 2E e E, respectivamente. Similarmente,para cada braco do inversor e definida uma varia-vel de comando da tensao de saıda, associada aosestados P , A, B e N .

2.3 Inversor 4-Nıveis com Seis Chaves por Braco

A estrutura de um conversor a capacitor flutuantede 4-nıveis, com seis chaves por braco, e apresen-tada na Figura 2 e a Tabela 3 apresenta os estadospossıveis das chaves de um braco do inversor.

Tabela 3: Estados de chaveamento de um inversora 4-nıveis com capacitor flutuante

Estados Sx1 Sx2 Sx3 Sx4 Sx5 Sx6 Vxg

P 1 1 1 0 0 0 3E

OA 0 1 1 0 0 1 2E

OA 1 1 0 1 1 0 2E

OA 1 0 1 0 1 1 2E

OB 0 0 1 0 1 1 E

OB 0 1 0 1 0 1 E

OB 1 0 0 1 1 0 E

N 0 0 0 1 1 1 0


500

Figura 2: Diagrama esquematico de um inversor4-nıveis a capacitor flutuante

Geralmente, as tensoes de referencia dos ca-pacitores Cx1 e Cx2 sao definidas como 1/3 e2/3 da tensao do barramento CC, V cx1 e V cx2,respectivamente, para uma tensao de barramentoVBAR = 3E. Nessas condicoes, os estados tipo A eo estado tipo B produzem tensoes de saıda iguaisa 2E e E, respectivamente.

3 Estrategias de Modulacao

3.1 Controle de 3-Nıveis

A estrategia de modulacao SVPWM e baseada nateoria do vetor espacial complexo ~vs dado por:

~vs =2

3(van + avbn + a2vcn) (1)

Sendo o operador a = ej2π3 . Com base na

combinacao dos estados do inversor 3-nıveis, pode-se calcular os valores resultantes das tensoes tri-fasicas de saıda e, a partir daı, aplicando-se aTransformacao de Clarke, obter-se os 27 vetoresespaciais expressos em um sistema de eixos orto-gonais, indicado por dq0. Desses vetores, apenasos 19 vetores de tensao de valores distintos sao re-presentados graficamente no plano dq0, conformemostrado no hexagono de tensao da Figura 3.

Com base na simetria, esse hexagono foi divi-dido em 6 setores (A a F) e em 24 regioes trian-gulares elementares, cada setor correspondendo a1/6 do perıodo do sistema de alimentacao trifasicoequilibrado.

No metodo SVPWM, o vetor tensao de refe-rencia ~v∗s e sintetizado a partir da aplicacao al-ternada dos tres vetores espaciais de tensao dosvertices mais proximos do vetor desejado, durante

intervalos de tempo pre-definidos pela frequenciade chaveamento (Mendes, 2000).

Figura 3: Vetores de tensao do inversor 3-nıveis acapacitor flutuante

3.2 Controle de 4-Nıveis

O algoritmo desenvolvido e adequado as estrutu-ras com 4 ou 6 chaves por braco. Embora en-volvam diferentes chaves para os mesmos estadosde comutacao, os algoritmos para 4 ou 6 chavespor braco baseiam-se nas mesmas variaveis de con-trole e respectivos valores de tensao de saıda, detal forma que as restricoes impostas e as equacoespara o calculo do tempos de chaveamento se apli-cam igualmente a ambos os casos.

A Figura 4 apresenta o hexagono de tensaopara o inversor de 4-nıveis, composta pelos 6 seto-res (A, B, C, D. E e F) e 64 triangulos elementares.

Figura 4: Vetores de tensao do inversor 4-nıveis acapacitor flutuante

3.2.1 Restricoes e Expressoes para o Cal-culo dos Intervalos de Chaveamento

A descricao do algoritmo SVPWM desenvolvidosera apresentada a partir da estrutura do inversor


501

4-nıveis a capacitor flutuante, com 4 chaves porbraco mostrada na Figura 1. Basicamente, as di-ferencas quanto a aplicacao do algoritmo SVPWMas duas topologias referem-se as chaves utilizadasem cada um dos estados, conforme mostram astabelas 2 e 3. Vale ressaltar que cada topologiadisponibiliza diferentes estados redundantes e re-quer diferentes metodos de controle das tensoesdos capacitores flutuantes.

A variavel de comando SCx pode assumir osvalores P = 1, A = 2/3, B = 1/3 e N = 0 de-finindo, respectivamente, os valores 3E, 2E, E e0 para as tensoes de saıda Vxg. A Figura 5 mos-tra um sinal de comando generico para um bracodo inversor, durante um perıodo de chaveamento,onde os tempos de permanencia dos interruptoresnos estados P , A, B e N sao indicados, respecti-vamente, por τPx, τAx, τBx e τNx.

Figura 5: Sinal de comando generico para umbraco do inversor 4-nıveis a capacitor flutuante

3.2.2 Equacoes Gerais do MetodoSVPWM Proposto

No metodo de modulacao proposto, as largurasdos pulsos de comando (τPx, τAx, τBx e τNx), mos-tradas na Figura 5, sao calculadas diretamente deequacoes algebricas, o que possibilita maior faci-lidade para a implementacao digital. A partir daTabela 2, os valores instantaneos das tensoes fase-neutro vxn(k) podem ser expressos em funcao dossinais de comando de cada braco e, a partir daı,pode-se calcular os valores medios dessas tensoesdurante o k-esimo perıodo PWM, como: van(k)

vbn(k)vcn(k)

= E

2 −1 −1−1 2 −1−1 −1 2

SCa(k)SCb(k)SCc(k)

(2)

onde o valor medio do sinal de comando,SCx(k), x ∈ {a, b, c}, pode ser expresso em funcaodos tempos de aplicacao dos estados de comutacaoP , A e B da forma:

SCx =P × τpx(k) +A× τax(k) +B × τbx(k)

T(3)

3.2.3 Padroes de Comutacao para a Re-giao A

Conforme mencionado anteriormente, o hexagonoda Figura 4 foi dividido em seis setores denomi-nados setor A ate F. Com base na simetria exis-tente entre os setores, pode-se deduzir as expres-soes para o calculo das larguras dos pulsos de co-mando em funcao dos vetores de tensao de refe-rencia localizados no setor A e, em seguida, gene-ralizar as expressoes para os demais setores.

Na Figura 6, o setor A e detalhado em suasregioes elementares, numeradas de 1 a 9. Tambemsao apresentadas todas as possıveis configuracoesdas chaves para a realizacao dos vetores de tensaono referido setor.

Figura 6: Vetores de tensao e regioes elementaresdo setor A para o inversor 4-nıveis

Para reduzir as variacoes de tensao na carga eimportante distribuir uniformemente a aplicacaodo vetor tensao zero. Alem disto, para garantir asimetria dos pulsos de tensao em cada perıodo demodulacao, optou-se pela aplicacao das tres pos-sıveis configuracoes de V7 e V8 durante intervalosiguais, dentro de um mesmo perıodo PWM.

4 Controle de Tensao sobre osCapacitores Flutuantes

No inversor multinıvel a capacitor flutuante oscontroles das chaves estaticas e das tensoes noscapacitores flutuantes podem ser realizados deforma independente. Vale ressaltar a importan-cia de se assegurar que as tensoes dos capacito-res flutuantes estejam suficientemente proximasdos valores de referencia, visto serem diretamenteresponsaveis pelos nıveis intermediarios das ten-soes de saıda. Um numero consideravel de pu-blicacoes tem abordado a questao do balancea-mento de tensoes em inversores a capacitor flu-tuante (Thielemans et al., 2008) (Choi and Sae-edifard, 2011).

Nas tecnicas apresentadas a seguir, o padraode chaveamento e modificado de acordo com al-guma estrategia de controle, para que se possamanter o equilıbrio e as tensoes nos capacitoressuficientemente proximas dos valores de referen-cia pre-definidos. Basicamente, o auto-ajuste das


502

tensoes dos capacitores flutuantes considera a di-ferenca entre a tensao de referencia e medida emcada capacitor e a direcao da corrente de saıda norespectivo braco do inversor. A partir daı, e sele-cionado o estado apropriado de comutacao dentreos estados redundantes disponıveis.

4.1 Comparador de dois nıveis

A Figura 7 mostra o comparador de dois nıveis,onde o valor da variavel Px e obtido a partir doerro entre a tensao no capacitor (VCx) e o valorde referencia (VCx ref = E/2) e, da direcao dacorrente de saıda (Ix), x ∈ [a, b, c] . Como Px

pode assumir somente os valores 1 (estado OA) ou-1 (estado OB), apenas um dos estados e utilizadoem um perıodo de modulacao (Shukla et al., 2007).

Figura 7: Esquema do comparador de 2-nıveis

A Tabela 4 apresenta as combinacoes possı-veis para as diferencas das tensoes (Erro V ) e ossentidos da corrente de saıda (Ix), relacionadasaos estados (Px) a serem aplicados as chaves noinversor, considerando-se os nıveis intermediariosdas tensoes de saıda.

Tabela 4: Logica de controle do comparador de2-nıveis

Sinal de Erro Ix Px Estado

Erro V < 0 Ix > 0 -1 B

Erro V < 0 Ix < 0 1 A

Erro V > 0 Ix > 0 1 A

Erro V > 0 Ix < 0 -1 B

Esta tecnica de controle pode ser utilizadapara o inversor a 3-nıveis, visto que, como a ten-sao dos capacitores e metade da tensao do barra-mento, a escolha da aplicacao do estado A ou Bdependera apenas do sentido da corrente.

4.2 Circuito auxiliar

No inversor a 4-nıveis com tres chaves por braco,o controle da tensao dos capacitores flutuantes foirealizado por um circuito auxiliar, a partir da in-clusao de duas chaves estaticas por braco. A es-trutura resultante, para um braco do inversor 4-nıveis, pode ser observada na Figura 8, para ascondicoes de carga e descarga dos capacitores.

O controle e realizado durante o estado dechaveamento N , no qual capacitor flutuante estaconectado a carga. Se o capacitor Cx estivercom a tensao menor que a tensao de referencia(VCx ref < 1/3VBAR ou VCx ref < E), a chaveSx5 sera fechada e o capacitor se carregara atravesdas chaves Sx5 e Sx4 e do resistor Rx. O caminhoda corrente e mostrado na Figura 8.

Ainda durante o estado N , se o capacitor es-tiver com a tensao maior que um terco do barra-mento, (VCx ref > 1/3VBAR ou VCx ref > E), achave Sx6 sera fechada e o capacitor ira se descar-regar atraves das chaves Sx6, Sx4 e do resistor Rx.O caminho da corrente e mostrado na Figura 8.

Figura 8: Diagrama de um braco do inversor 4-nıveis, incluindo o circuito auxiliar de controle docapacitor

E importante salientar que o comparador dedois nıveis nao pode ser utilizado nesta topologia,visto que os estados A e B geram tensoes de saıdadiferentes e, portanto, nao se pode determinar acarga ou descarga do capacitor a partir do sentidoda corrente da carga.

4.3 Funcao de Custo

Choi and Saeedifard (2011) propoem uma funcaode custo para minimizar o erro de tensao sobreos capacitores flutuantes com base nos estados re-dundantes da combinacao de estados das chavesda topologia CCF. Comparada aos metodos ante-riores (secoes 4.1 e 4.2), essa proposta nao apre-senta impacto negativo sobre as formas de ondado lado CA e pode ser aplicada a um CCF den-nıveis.

Em um inversor CF de n-nıveis com j = (n−2) capacitores por fase, a funcao de custo Jx, ondeo subscrito x referencia a fase de saıda do inversor,e definida como:

Jx =1

2

n−2∑j=1

Cjx

(VCjx − VCjx(nom)

)2, x = a, b, c

(4)


503

Onde Cjx, VCjx e VCjx(nom) sao, respectiva-mente o valor da capacitancia, o valor instantaneode tensao e a tensao de referencia do capacitor flu-tuante j, da fase x.

A funcao Jx tendera ao seu valor mınimo amedida que a diferenca entre as tensoes de refe-rencia e medidas sobre os capacitores flutuantesse aproxima de zero, podendo entao, ser utilizadapara o balanceamento e controle de tensao dos ca-pacitores. A funcao de custo total, associada astres fases, e dada por:

J =1

2

∑x

n−2∑j=1

Cjx

(VCjx − VCjx(nom)

)2, x = a, b, c

(5)Para o conversor de 4-nıveis, com n − 2 = 2,

a funcao de custo por fase e expressa da forma:

Jx =1

2

2∑j=1

(Cx∆V 2Cx), x = a, b, c (6)

Onde ∆VCx e o desvio de tensao do capaci-tor flutuante de cada fase Cx, x = a, b, c. Combase na selecao adequada dos vetores redundan-tes, a funcao Jx pode ser minimizada para que atensao sobre os capacitores seja mantida proximaaos valores de referencia, ou seja, E e 2E.

5 Resultados de Simulacao

Esta secao apresenta os resultados de simulacao,obtidos em ambiente PSIM 9.0, dos inversores acapacitor flutuante de 3-nıveis, 4-nıveis com qua-tro chaves por braco e 4-nıveis com seis chavespor braco. O desempenho dos algoritmos e avali-ado em relacao ao conteudo harmonico das tensoese correntes de saıda, utilizando-se a ferramentapara o calculo da Transformada Rapida de Fou-rier (FFT) integrada ao PSIM. Essa ferramentadisponibiliza uma interface grafica que permite avisualizacao dos sinais no domınio do tempo, seusrespectivos espectros de frequencia e o calculo dataxa de distorcao harmonica total (THD).

As simulacoes foram realizadas com base nosseguintes parametros: E = 200V (tensao do bar-ramento CC); C = 470µF (capacitancia dos capa-citores flutuantes); FPWM = 4, 8kHz (frequenciaPWM); F = 60Hz (frequencia dos sinais de refe-rencia); m = 0, 5 (ındice de modulacao). Comocarga foi utilizado um motor de inducao trifasicocom as seguintes caracterısticas: potencia de 1/4cv; ∆(208) / Y(460V); modelo 5K33GN2A (fabri-cado pela Marathon).

A Figura 9 apresenta a forma de onda da ten-sao fase-fase de um inversor 3-nıveis, com desta-que para os tres nıveis de tensao Vab = 2E, E e 0Vobtidos a partir da aplicacao dos estados de chave-amento, conforme a Tabela 1. Pode-se observar o

bom balanceamento entre os nıveis intermediariose simetria entre os semiciclos positivo e negativodo sinal.

Figura 9: Tensao fase-fase do inversor a 3-nıveis

A Figura 10 apresenta as formas de onda dascorrentes de linha obtidas a partir das mesmascondicoes anteriores.

Figura 10: Correntes de linha do inversor a 3-nıveis

Nas figuras 11 a 13 sao apresentados os resul-tados para o inversor de 4 nıveis, com 4 e 6 chavespor braco, partir da aplicacao dos estados de cha-veamento da Tabela 3. Pode-se observar que, emdecorrencia do maior numero de nıveis disponıveispara a sintetizacao do sinal senoidal,a duracao dosnıveis intermediarios e reduzida, tornando-se maiscurtos a medida que o sinal apresenta variacoesmais rapidas. Ainda, a presenca de distorcao maisacentuada para a forma de onda de corrente.

Figura 11: Tensao fase-fase do inversor a 4-nıveis(topologia com 4 chaves por braco)


504

Figura 12: Correntes de linha do inversor de 4-nıveis (topologia com 4 chaves por braco)

Figura 13: Tensao fase-fase do inversor de 4-nıveis(topologia com 6 chaves por braco)

A Figura 14 mostra a forma de onda de tensaodo capacitor flutuante da fase a, cujo valor me-dio e igual a um terco da tensao do barramento,aproximadamente 67V. Conforme mostram os de-talhes indicados na Figura 14, nota-se a presencade oscilacoes em torno do valor medio da tensao,principalmente decorrentes da aplicacao alternadados estados A e B, em torno de 1Vpp.

Figura 14: Tensao media no capacitor da fase ano CCF de 4-nıveis com quatro chaves por braco

As figuras 15 e 16 apresentam os resultadosobtidos em relacao a distorcao harmonica totaldas formas de onda de tensao e corrente geradaspelos conversores 3-nıveis com 4 chaves por braco(THD(V)-3N4C), 4-nıveis com 4 chaves por braco(THD(V)-4N4C) e 4-nıveis com 6 chaves por braco(THD(V)-4N6C). Como pode ser visto na Figura15, as duas topologias com 4-nıveis apresentaramdesempenho semelhantes e um menor THD de ten-

sao quando comparado com a topologia 3-nıveis,para a faixa do ındice de modulacao situada en-tre 0, 1 e 0, 7 . No entanto, quando se compara osresultados do THD de corrente, nota-se um me-lhor desempenho do inversor 3-nıveis para pratica-mente toda faixa do ındice de modulacao a partirde m = 0, 15.

Figura 15: Grafico de THD de tensao versus ın-dice de modulacao para os inversores a capacitorflutuante

Figura 16: Grafico de THD de corrente versus ın-dice de modulacao para os inversores a capacitorflutuante

6 Conclusoes

Com o desenvolvimento deste trabalho, foi possı-vel analisar e avaliar o desempenho de inversoresmultinıveis 3-nıveis e 4-nıveis a capacitor flutu-ante em relacao a distorcao harmonica de tensao ecorrente. A analise de desempenho dos inversoresfoi realizada atraves de simulacoes computacionaisem ambiente PSIM 9.0, indicando melhores nıveisTHD de tensao e piores nıveis de THD de correntepara os inversores 4-nıveis quando comparados aoinversor 3-nıveis.

A sintetizacao dos nıveis foi realizada utili-zando um algoritmo SVPWM desenvolvido a par-tir da proposta de (Mendes, 2000) e (Peixoto,2000), que pode ser usado para as topologias deinversor 4-nıveis a capacitor flutuante.


505

Para controle dos capacitores foram empre-gadas tecnicas utilizando chaves auxiliares para oinversor 4-nıveis com 4 chaves por braco e minimi-zacao de funcao de custo para a topologia 4-nıveiscom 6 chaves por braco. Ambas se mostrarameficientes.

E importante ressaltar a apresentacao de umanova topologia de inversor 4-nıveis a capacitor flu-tuante neste trabalho, utilizando quatro chaves depotencia por braco. Esta apresentou desempenhoproximo ao inversor 4-nıveis com seis chaves porbraco. A nova estrutura possui como desvanta-gem o maior stress sobre as chaves de potencia,que pode atingir o valor da tensao do barramento,ao passo que, os chaves de potencia possuem umatensao de bloqueio igual a metade da tensao dobarramento. Porem, como a corrente que flui naschaves auxiliares tende a ser menor que a correnteda carga, o custo de implementacao deste inver-sor tende a ser menor. Observou-se, segundo oalgoritmo SVPWM, uma distribuicao homogeneaentre os nıveis de tensao, com permanencia maispronunciada nos nıveis onde ocorrem menores va-riacoes das tensoes.Os nıveis intermediarios apre-sentaram um bom balanceamento entre si.

Pode-se observar que os inversores 4-nıveisapresentaram menor ındice THD de tensao emaior ındice THD de corrente, comparados ao in-versor de 3-nıveis. Quanto a nova topologia in-versor 4-nıveis a capacitor flutuante, com quatrochaves de potencia por braco, destaca-se:

• Desempenho proximo ao inversor 4-nıveiscom seis chaves de potencia por braco;

• Como a corrente que flui pelas chaves auxi-liares tende a ser menor que a corrente dacarga, o custo de implementacao deste inver-sor tende a ser menor;

• Menor numero de capacitores flutuantes;

• Maior limitacao quanto a tensao maxima deoperacao.

Agradecimentos

Gostarıamos de agradecer a CAPES pela con-cessao de bolsas para a realizacao do Curso deMestrado e ao PPGEE/PUC Minas pela infra-estrutura disponibilizada durante o desenvolvi-mento do trabalho.

Referencias

Abu-Rub, H., Holtz, J., Rodriguez, J. and Ba-oming, G. (2010). Medium-voltage multile-vel converters - state of the art, challenges,and requirements in industrial applications,Industrial Electronics, IEEE Transactions on57(8): 2581–2596.

Choi, S. and Saeedifard, M. (2011). A space vec-tor modulation approach for capacitor vol-tage balancing of flying capacitor conver-ters, Applied Power Electronics Conferenceand Exposition (APEC), 2011 Twenty-SixthAnnual IEEE, pp. 1174–1179.

Holmes, G. and Lipo, T. A. (2003). PulseWidth Modulation For Power Converters -Principles and Practice, IEEE Press, Pisca-taway, NJ, USA.

Maia, W. O. and Peixoto, Z. M. A. (2013). As-sociating pwm and balancing techniques forperformance improvement of flying capaci-tor inverter, Power Electronics Conference(COBEP), 2013 Brazilian, pp. 92–99.

Mendes, M. (2000). Tecnicas de Modulacao emLargura de Pulso Vetorial para Inversores,PhD thesis, Universidade Federal de MinasGerais, Belo Horizonte.

Meynard, T. and Foch, H. (1992). Multi-level conversion: high voltage choppers andvoltage-source inverters, Power ElectronicsSpecialists Conference, 1992. PESC ’92Record., 23rd Annual IEEE, pp. 397–403vol.1.

Peixoto, Z. M. A. (2000). A Estimacao deparametros e os conversores Multinıveis comCapacitor Flutuante no Acionamento deMaquinas de Inducao, PhD thesis, Univer-sidade Federal de Minas Gerais, Belo Hori-zonte.

Rodriguez, J., Franquelo, L., Kouro, S., Leon, J.,Portillo, R., Prats, M. and Perez, M. (2009).Multilevel converters: An enabling techno-logy for high-power applications, Proceedingsof the IEEE 97(11): 1786–1817.

Shukla, A., Ghosh, A. and Joshi, A. (2007).Capacitor voltage balancing schemes inflying capacitor multilevel inverters, PowerElectronics Specialists Conference, 2007.PESC 2007. IEEE, pp. 2367–2372.

Thielemans, S., Vyncke, T. and Melkebeek, J.(2008). Balancing and harmonic analy-sis of flying capacitor multilevel converters,Electrical and Electronics Engineers in Israel,2008. IEEEI 2008. IEEE 25th Convention of,pp. 609–613.


506

DESENVOLVIMENTO E ANALISE DE TOPOLOGIAS … · DESENVOLVIMENTO E ANALISE DE TOPOLOGIAS INVERSOR 4-N...

Documents

Transcript of DESENVOLVIMENTO E ANALISE DE TOPOLOGIAS … · DESENVOLVIMENTO E ANALISE DE TOPOLOGIAS INVERSOR 4-N...