FONTE DE CORRENTE ALTERNADA PROGRAMÁVEL ......iv RESUMO Este trabalho apresenta o projeto,...

UNIVERSIDADE FEDERAL DE MINAS GERAIS

ESCOLA DE ENGENHARIA

PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

FONTE DE CORRENTE ALTERNADA PROGRAMÁVEL

PARA ENSAIOS DE EQUIPAMENTOS ELÉTRICOS

Marcus Corrêa de Morais

Orientador: Prof. Paulo Fernando Seixas, Dr.

Co-orientador: Prof. Porfírio Cabaleiro Cortizo, Dr.

Belo Horizonte, 15 de setembro de 2006

Dissertação submetida à banca examinadora

designada pelo Colegiado do Programa de

Pós-Graduação em Engenharia Elétrica da

Universidade Federal de Minas Gerais, como

parte dos requisitos necessários à obtenção do

grau de Mestre em Engenharia Elétrica.

ii

DEDICATÓRIA

Dedico este trabalho à Deus pela oportunidade

oferecida, pelas boas pessoas que conheci e por

me conceder saúde, força e coragem para que eu

chegasse até aqui.

iii

AGRADECIMENTOS Aos meus pais, Marcus Geraldo de Morais e Ione Corrêa de Morais, agradeço imensamente

por todo o amor, carinho, dedicação e suporte em todos os momentos da minha vida.

À minha noiva, Mara Rúbia, pela grande ajuda, paciência e por estar ao meu lado em todos

os momentos difíceis.

À minha família por todo apoio e incentivo.

Aos professores Paulo Seixas e Porfírio por sua excelente orientação, paciência e por estarem

sempre presentes em todas as etapas deste trabalho, principalmente nas mais difíceis.

Aos professores e colegas do Laboratório de Eletrônica de Potência pela ajuda, atenção e

agradável convivência.

Aos meus membros da banca examinadora pela participação e valiosas contribuições.

À CAPES pelo apoio financeiro.

iv

RESUMO

Este trabalho apresenta o projeto, implementação e construção de um protótipo de uma fonte

de corrente alternada, programável, de baixa potência, de grande variação na amplitude e de

baixa distorção harmônica para mesas de calibração de medidores de energia elétrica. Serão

apresentados o modelamento do sistema, a escolha das faixas de corrente, o projeto do filtro

LC na saída do inversor MLP, a topologia e técnica de controle digital utilizada. Para

comprovar a eficiência do sistema de controle, foi construído um protótipo para testes

experimentais. Os resultados demonstram que o sistema de controle digital do inversor MLP,

implementado via DSP, é capaz de seguir referências senoidais com baixa distorção

harmônica. Finalmente, são discutidas possíveis melhorias e futuras linhas de trabalho.

v

ABSTRACT This work presents the project, implementation and construction of a programmable A.C.

current source prototype featuring small power, large amplitude range and low total harmonic

distortion for testing electrical energy meters. The work describes the system model, the

choice of current ranges, the LC filter design, the topology and the digital control technique

employed for closed-loop regulation of PWM inverter. To verify the proposed control scheme

efficiency, an A.C. current source prototype was constructed. The results demonstrate that the

DSP-based fully digital-controlled PWM inverter can achieve both good tracking response

and low total harmonic distortion. Finally, possible enhancements and future work

perspectives are suggested.

vi

SUMÁRIO

Resumo iv

Abstract v

Lista de Figuras ix

Lista de Tabelas xii

Lista de Símbolos xiii

1 Introdução 1

1.1 Visão geral de um sistema de calibração de medidores ............................................ 1

1.2 Especificações técnicas ............................................................................................. 3

1.3 Objetivos e contribuições pretendidas ....................................................................... 4

1.4 Breve revisão bibliográfica ....................................................................................... 5

1.5 Organização do texto ................................................................................................. 8

2 Fontes de Correntes Senoidais 10

2.1 Modulação em largura de pulso para inversor fonte de tensão ............................... 10

2.2 Análise harmônica da tensão de saída do inversor .................................................. 13

2.3 Estrutura básica da fonte de corrente senoidal ........................................................ 15

2.3.1 Modelo da planta .......................................................................................... 15

2.3.2 Operação do sistema em malha aberta ......................................................... 16

2.3.3 Critérios gerais para determinação das faixas de corrente ........................... 17

2.3.4 Cálculo das faixas de corrente ..................................................................... 19

2.4 Projeto do filtro LC ................................................................................................. 21

2.4.1 Freqüência natural não amortecida e distorção harmônica ............................ 22

vii

2.4.2 Ondulação de corrente no indutor ................................................................ 23

2.5 Estrutura básica de controle do inversor ................................................................. 25

2.5.1 Cálculo dos ganhos de realimentação de estados ........................................ 26

2.5.2 Cálculo dos ganhos das ações diretas .......................................................... 27

2.5.3 Equações de estado para o sistema em malha fechada ................................ 28

2.6 Projeto do controlador digital .................................................................................. 29

2.6.1 Modelo do sistema em malha aberta ............................................................ 29

2.6.2 Diagrama em blocos do controlador ............................................................. 32

2.6.3 Alocação dos pólos do sistema em malha fechada ...................................... 33

2.6.4 Resultados de Simulação ............................................................................... 34

2.7 Controladores em cascata ........................................................................................ 37

2.7.1 Resultados de Simulação ............................................................................... 38

2.8 Conclusões ............................................................................................................... 41

3 Protótipo da Fonte de Corrente Senoidal 43

3.1 Visão geral do protótipo ........................................................................................... 43

3.2 Circuitos de potência ................................................................................................ 46

3.2.1 Circuito do inversor ....................................................................................... 46

3.2.2 Circuito do filtro LC...................................................................................... 47

3.2.3 Circuito de comutação dos resistores adicionais ........................................... 48

3.2.4 Circuito de comutação dos taps do transformador ....................................... 49

3.3 Circuitos de interface e controle do sistema ............................................................ 51

3.3.1 Circuito de comando (Driver) e proteção dos MOSFETS .......................... 52

3.3.2 Comunicação serial RS232 .......................................................................... 53

3.3.3 Memória externa .......................................................................................... 54

3.3.4 Conversor Digital-Analógico (D/A) ............................................................ 55

3.3.5 Conversor Analógico-Digital (A/D) de 16 bits ........................................... 56

3.3.6 Condicionamento dos sinais de entrada dos A/D ........................................ 58

3.4 Conclusões ................................................................................................................ 67

4 Resultados Experimentais 68

4.1 Controle das correntes de saída ............................................................................... 68

4.2 Curvas de distorção harmônica .......................................................................................73

viii

4.3 Conclusões .........................................................................................................................75

5 Conclusões Gerais 76

5.1 Contribuições alcançadas ........................................................................................ 78

5.2 Propostas de continuidade ....................................................................................... 78

6 Referências Bibliográficas 80

7 Apêndice A 87

8 Apêndice B 91

9 Apêndice C 101

ix

LISTA DE FIGURAS 1.1 Visão geral de um sistema típico de calibração de medidores de energia ........................ 2

2.1 Inversor fonte de tensão em configuração ponte completa e filtro LC........................... 11

2.2 Sinais de comando para MLP a três níveis e tensão de saída do inversor ...................... 12

2.3 Espectro de freqüências para 50,m = , Hzfm 60= , Hzf MLP 1200= ............................. 15

2.4 Modelo ideal da fonte de corrente em malha aberta ....................................................... 16

2.5 Curvas de projeto DHT x m para diversos valores de nωω0 ........................................ 22

2.6 Tensão de saída do inversor e corrente no indutor.......................................................... 23

2.7 Estrutura básica de controle por realimentação de estados............................................. 25

2.8 Modelo utilizado para o transformador de isolação........................................................ 29

2.9 Diagrama em blocos do controlador por realimentação de estados................................ 32

2.10 Corrente de saída com carga resistiva Ω= m,Rc 251 e rmsref AI 200= .......................... 35

2.11 Corrente de saída com carga resistiva Ω= m,Rc 251 e rmsref AI 70= ............................ 35

2.12 Correção da corrente C.C., dci , para uma corrente de referência rmsref AI 200= ............ 36

2.13 Corrente de saída com carga resistiva Ω= m,Rc 251 , rmsA,I 561911 = e %DHT 30= .. 37

2.14 Diagrama em blocos do controlador em cascata ............................................................ 38

2.15 Corrente de saída com carga resistiva Ω= m,Rc 251 e rmsref AI 200= ........................... 39

2.16 Corrente de saída com carga resistiva Ω= m,Rc 251 e rmsref AI 70= ............................ 39

2.17 Correção da corrente C.C., dci , para uma corrente de referência rmsref AI 200= ............ 40

2.18 Corrente de saída com carga resistiva Ω= m,Rc 251 , rmsA,I 561911 = e %DHT 30= .. 41

3.1 Placa de circuito impresso desenvolvida para o protótipo............................................... 44

3.2 Principais circuitos funcionais desenvolvidos para o protótipo....................................... 44

x

3.3 Placa de circuito impresso para comutação dos taps do transformador........................... 45

3.4 Interligação do transformador isolador, da placa de comutação dos taps e da carga ...... 45

3.5 Visão geral dos circuitos implementados para o protótipo da fonte de corrente ............. 46

3.6 Filtro LC na saída do inversor e circuitos de medição..................................................... 47

3.7 Disposição dos resistores adicionais e relés de controle.................................................. 48

3.8 Circuito esquemático para o acionamento dos relés de controle ..................................... 49

3.9 Circuitos implementados para comutação dos taps do transformador............................. 50

3.10 Diagrama de blocos do controlador digital implementado .............................................. 51

3.11 Circuito de comando (driver) e proteção dos MOSFETS................................................ 52

3.12 Interface para comunicação serial RS232........................................................................ 53

3.13 Memória externa 3.3V 64K X 16bits............................................................................... 54

3.14 Conversor D/A, quatro canais, 12 bits de resolução ........................................................ 55

3.15 Conversor A/D, 16 bits, 2.5MSPS, delta-sigma .............................................................. 56

3.16 Circuitos para as medições das correntes de saída da fonte............................................. 59

3.17 Medições das correntes no indutor do filtro LC .............................................................. 63

3.18 Medições das tensões no capacitor do filtro LC .............................................................. 65

4.1 Corrente de saída superposta a uma corrente de referência de 70 Arms ............................ 69

4.2 Análise harmônica da corrente de saída da fonte - 70 Arms .............................................. 69







4.9 Curvas de distorção harmônica para correntes de 0,5 a 70 Arms ...................................... 74

A.1 Sinais de comando para MLP a três níveis e tensão de saída do inversor ....................... 87

B.1 Circuitos de alimentação do DSP e dos circuitos eletrônicos analógicos e digitais ........ 92

B.2 Circuitos para geração das tensões de referência............................................................. 93

B.3 Circuitos de potência, barramento C.C. e interface para controle dos relés .................... 94

xi

B.4 Circuitos de alimentação, interface e controle do TMS320F2812................................... 95

B.5 Entradas analógicas e condicionamento dos sinais para os conversores A/D ................. 96

B.6 Conversor A/D, 16-bit, 2,5MSPS. Circuitos de alimentação, interface e controle.......... 97

B.7 Interfaces para comunicação RS232, memória SRAM e conversor D/A........................ 98

B.8 Circuitos de comando (driver) e proteção dos MOSFETS .............................................. 99

B.9 Placa de comutação dos taps do transformador e medições das correntes de saída ...... 100

C.1 Visão geral da montagem do protótipo .......................................................................... 101

C.2 Visão das placas desenvolvidas para a fonte de corrente senoidal ................................ 102

C.3 Visão da carga conectada aos terminais da fonte, transformador de isolação e sensor

de corrente por efeito Hall LA 205-S.............................................................................. 102

xii

LISTA DE TABELAS 2.1 Definição dos sinais de comando.................................................................................... 11

2.2 Tensão de saída e corrente no barramento C.C............................................................... 12

2.3 Faixas de correntes e parâmetros de projeto ................................................................... 21

2.4 Parâmetros estimados para os enrolamentos do transformador ...................................... 30

2.5 Valores dos ganhos para os controladores por realimentação de estados ...................... 34

2.6 Distorção harmônica total para as faixas de corrente...................................................... 36

2.7 Valores dos ganhos para os controladores em cascata ................................................... 38

2.6 Distorção harmônica total para as faixas de corrente...................................................... 40

3.1 Faixas de medição das correntes de saída da fonte ......................................................... 63

3.2 Faixas de medição das correntes no indutor do filtro LC ............................................... 64

3.3 Faixas de medição das tensões no capacitor do filtro LC............................................... 66

4.1 Valores de THD para correntes de saída variando de 0,5 a 70 Arms................................ 73

xiii

LISTA DE SÍMBOLOS

(t) – Valor instantâneo da grandeza ou variável associada

[k] – Amostra da grandeza ou variável associada no instante de amostragem k

ξ – Coeficiente de amortecimento

a – Relação de transformação Tsc – Matriz de saída do sistema discreto a ser controlado

C – Capacitância do filtro LC

E – Tensão no barramento C.C.

fc – Freqüência de corte

fm – Freqüência da modulante

fMLP – Freqüência de modulação

F – Matriz de estados do sistema aumentado

Fs – Matriz de estados do sistema discreto a ser controlado

FG – Matriz de estados do sistema em malha fechada

h – Matriz de entrada do sistema aumentado

hGV – Matriz de coeficientes do sinal de perturbação do sistema em malha fechada

hGW – Matriz de coeficientes do sinal de referência do sistema em malha fechada

hs – Matriz de entrada do sistema discreto a ser controlado

hsv – Matriz de perturbação do sistema discreto a ser controlado

iE – Corrente no barramento C.C.

i*o – Corrente de referência

KT – Vetor de ganhos de realimentação de estado

KR – Ganho de realimentação do termo integral Tsk – Ganho de realimentação do estado do sistema a ser controlado

kv – Ganho da ação direta da perturbação

kw – Ganho da ação direta da referência

L – Indutância do filtro LC

xiv

Leq – Indutância equivalente do transformador

m – Índice de modulação

R – Integrador

R – Resistência do indutor do filtro LC

Ra – Resistência adicional

Rc – Resistência da carga

Req – Resistência equivalente do transformador

S – Sistema a ser controlado

T – Período de modulação

T – interruptores

u(k) – Sinal de saída do controlador

uc – Realimentação de estados

uv – Ação direta da perturbação

uw – Ação direta da referência

v – Tensão de saída

vinv – Tensão aplicada pelo inversor PWM

Vcontrole – Amplitude da tensão de controle

Vm – Amplitude da tensão modulante senoidal

Vtri – Amplitude da tensão triangular

zi – Pólo real a ser cancelado

Capítulo 1 - Introdução

1

CAPÍTULO 1 Introdução

Com o crescente aumento da competitividade do setor industrial, notadamente no segmento

de equipamentos elétricos, torna-se essencial reduzir os custos de produção. Por outro lado,

normas técnicas cada vez mais rigorosas exigem constantes melhorias nas características

técnicas dos produtos desenvolvidos. Na fabricação de medidores de energia, por exemplo, a

busca de maior competitividade conduziu ao desenvolvimento de medidores eletrônicos, de

menor custo de produção em comparação com os medidores eletromecânicos. Também com o

objetivo de reduzir os custos de fabricação foram desenvolvidas mesas de calibração de

medidores que permitem a execução de todos os testes especificados em normas técnicas de

forma automática, com pouca ou nenhuma intervenção do operador. Dessa forma, reduz-se o

tempo e a mão de obra necessária ao processo de aferição.

As mesas de calibração modernas são eletrônicas e microprocessadas. Tais mesas possuem

em sua construção fontes de tensão e corrente alternadas totalmente independentes e

programáveis. Neste trabalho, será discutido, particularmente, o projeto e construção de um

protótipo para as fontes de corrente senoidais.

1.1 Visão geral de um sistema de calibração de medidores

Uma mesa de calibração de medidores de energia faz a comparação da leitura no medidor sob

teste com a leitura obtida a partir de um padrão ou instrumento de referência. A figura 1.1


2

apresenta um sistema típico de calibração de medidores de energia elétrica utilizando fontes

de tensão e corrente independentes.

- MicrocontroladorCµ

FONTE DE TENSÃO

- MicrocontroladorCµ

FONTE DE CORRENTE

SINCRONIZADORPC BOBINA

DE

CORRENTE

A

BOBINA

DE

TENSÃO

V

PADRÃOKWh

MEDIDORKWh

BOBINA

DE

CORRENTE

A

BOBINA

DE

TENSÃO

V

SINCRONIZAÇÃO

LEIT

UR

A D

O P

AD

RÃ

O

LEIT

UR

A D

O M

EDID

OR

LEIT

UR

A D

O P

AD

RÃ

O

LEIT

UR

A D

O M

EDID

OR

V

I

Figura 1.1: Visão geral de um sistema típico de calibração de medidores de energia

As bobinas de tensão do medidor de energia e do padrão (referência) são conectadas em

paralelo e alimentadas pela fonte de tensão enquanto as bobinas de corrente são conectadas

em série com a fonte de corrente. Deste modo, o padrão e o medidor sob teste “observam” a

mesma tensão e a mesma corrente. De uma forma geral, as mesas de calibração são capazes

de alimentar medidores de energia com tensões entre 30 e 500V e correntes entre 1mA a

120A. O circuito de sincronismo mostrado na figura 1.1, permite controlar o ângulo de

defasagem entre a tensão e a corrente, sendo que o mesmo pode variar de -90º a +90°,

permitindo verificar o funcionamento do medidor para várias condições do fator de potência

da carga. A exatidão típica das tensões e correntes de saída da mesa de calibração é da ordem

de 0,5% ou melhor e a distorção harmônica total (Total Harmonic Distortion - THD) é

inferior a 1%. Ainda, a mesa pode ser monofásica ou trifásica dependendo do tipo de medidor

sob teste. Uma outra característica importante dessas fontes é sua capacidade de fornecer

tensões e correntes com conteúdo harmônico de até 30%. Isto é, em geral, uma função

opcional dos equipamentos vendidos no mercado e permite a realização de testes nos

medidores na presença de componentes harmônicas.


3

Como já dito anteriormente, as mesas de aferição modernas são eletrônicas e

microprocessadas. O usuário seleciona, através de um programa específico, os testes a serem

realizados pela mesa. Dessa forma, a partir de rotinas pré-estabelecidas, são geradas as

tensões e correntes necessárias à execução dos testes. A partir da comparação da leitura do

medidor de energia e da leitura do padrão, o usuário ou o sistema de controle pode tomar a

decisão de recalibrar ou aprovar o medidor.

Com relação aos amplificadores de tensão e corrente do sistema da figura 1.1, os mesmos

podem ser lineares ou chaveados. Os amplificadores lineares têm, em geral, rendimento

menor que 70%, THD e exatidão menor que 0,5%. Já os amplificadores chaveados têm, em

geral, rendimento acima de 90%, THD menor que 1% e exatidão abaixo de 0,5%. Uma outra

alternativa é utilizar amplificadores híbridos, também conhecidos como amplificadores classe

K. Estes, por sua vez, aliam a vantagem dos amplificadores lineares, ou seja, baixa THD com

o elevado rendimento dos amplificadores chaveados.

Neste trabalho, trataremos particularmente do projeto e construção de um protótipo para a

fonte de corrente senoidal mostrada na figura 1.1. Entretanto, será utilizada uma outra

abordagem para a “amplificação” das correntes. A estratégia utiliza um inversor MLP (Pulse

Width Modulation) monofásico alimentado por fonte de tensão e um filtro LC na saída do

inversor. O sistema de controle digital será responsável por sintetizar as correntes de saída

desejadas.

1.2 Especificações técnicas As especificações técnicas consideradas para o projeto da fonte de corrente senoidal foram

baseadas em equipamentos existentes e nas necessidades do mercado [52]. As especificações

são as seguintes:

1. Variação da amplitude: 0,5 a 200Arms

2. Potência de saída nominal: 50VA

3. Freqüência nominal: 60Hz

4. Faixa de freqüências: 10 a 900Hz

5. Distorção harmônica total: inferior a 1% em 60Hz


4

A faixa de variação da amplitude considera sinais puramente senoidais. Conforme o item 4, a

fonte deve ser capaz de realizar testes nos medidores com harmônicos de até 15a ordem

(900Hz). Finalmente, o projeto e o protótipo considerados neste trabalho se aplicam às fontes

de correntes senoidais monofásicas. Obviamente, o sistema desenvolvido poderá ser

eventualmente adaptado para aplicações trifásicas.

1.3 Objetivos e contribuições pretendidas O objetivo desse trabalho é o projeto, implementação e construção de um protótipo de uma

fonte de corrente alternada senoidal monofásica, de baixa potência, programável e de alto

desempenho para mesas de calibração de medidores de energia e que atenda às especificações

técnicas citadas na seção anterior.

A fonte deve ser capaz de alimentar medidores com correntes senoidais variando de 0,5 a

200Arms, sendo programável em amplitude e freqüência com potência de saída de no máximo

50VA e distorção harmônica total inferior a 1% na freqüência fundamental. Além disso, a

fonte deve ser capaz de fornecer correntes com conteúdo harmônico de até 30%, estando

presentes o fundamental e mais dois harmônicos cujas ordens podem estar entre a 2ª e 15ª.

Dentre as principais contribuições destacam-se:

• Desenvolvimento de uma plataforma (protótipo) de estudos e testes de fontes de

correntes senoidais.

• Desenvolvimento de uma forma sistemática de projeto de filtros LC na saída de

inversores monofásicos MLP a três níveis para esse tipo de aplicação.

• Desenvolvimento de uma forma sistemática de projeto de controladores digitais para

esse tipo de aplicação.


5

• Versatilidade e simplicidade no ajuste dos ganhos dos controladores para as diversas

faixas de correntes do projeto.

• Desenvolvimento de uma biblioteca de rotinas de controle de alto desempenho

implementadas para serem executadas em tempo real através de processador digital de

sinais, particularmente para o modelo TMS320F2812 do fabricante Texas Instruments.

1.4 Breve revisão bibliográfica

Grande parte das fontes de tensão e corrente senoidais de alta qualidade são baseadas em

osciladores de freqüência, amplificadores de potência lineares e controladores analógicos. Em

[1], por exemplo, é apresentado um sistema de calibração que utiliza em sua construção esses

componentes. Embora essa abordagem permita a geração de qualquer forma de onda, existem

algumas desvantagens associadas com essa técnica. A eficiência das fontes lineares é muito

inferior se comparada com a das fontes chaveadas, o que exige maiores dissipadores de calor

e, conseqüentemente, um aumento do tamanho e peso do equipamento [2].

Uma outra abordagem utilizada nos últimos anos é o desenvolvimento de equipamentos de

calibração baseados em conversores estáticos de energia. Entretanto, somente poucas fontes

com esse tipo de construção têm sido utilizadas em sistemas de calibração de medidores de

energia [3]. Um dos principais obstáculos é a baixa distorção harmônica total (< 1%) das

tensões e correntes de saída exigida para um equipamento de calibração. Dessa forma,

diversas topologias de controle, principalmente utilizando inversores MLP, têm sido

exploradas. Em aplicações tais como Fontes Ininterruptas de Energia (Uninterruptible Power

Supply - UPS), Reguladores Automáticos de Tensão (Automatic Voltage Regulator - AVR) e

Fontes C.A. Programáveis (Programmable AC Source - PACS), inversores MLP têm sido

utilizados para sintetizar tensões e correntes senoidais para vários tipos de carga, lineares ou

não-lineares [4]. Dessa forma, inúmeras pesquisas têm se concentrado em sistemas de

controle de inversores MLP empregando várias topologias de realimentação para alcançar

excelente resposta dinâmica e baixa distorção harmônica [5, 6, 7]. Várias técnicas de controle

tais como dead-beat [8], modo deslizante [9], fuzzy [10] e alocação de pólos com

realimentação ótima [11, 12] têm sido utilizadas.


6

1.4.1 Técnicas de controle para inversores MLP

Dentre as técnicas de controle de inversores MLP pesquisadas, verificou-se que atualmente a

maioria é implementada digitalmente através de DSP dedicados. No entanto, é apresentado

em [13] uma implementação analógica de controle simples e direta. A estrutura consiste em

uma malha interna de controle da corrente no capacitor, envolvida por uma malha externa de

controle da tensão do mesmo. Devido à semelhança entre o modelo do filtro LC de saída do

inversor e o modelo de motor C.C., certas técnicas de controle há muito utilizadas em

acionamentos C.C. são aplicadas a inversores MLP. Por exemplo, ações diretas da referência

e da perturbação são algumas dessas técnicas. Sua utilização permite que os ganhos dos

controladores fiquem relativamente menores, já que os mesmos ficam responsáveis apenas

por corrigir erros das tensões ou correntes de saída provenientes de transitórios de carga e

incertezas nos coeficientes do modelo. Além disso, o desacoplamento da tensão no

barramento C.C. visa contornar o efeito da diminuição do ganho do inversor devido a

eventuais afundamentos de tensão no barramento, causados pela variação brusca de cargas na

saída.

A estrutura clássica em cascata dada em [13], pode ser transformada em uma estrutura por

realimentação de estados em paralelo com realimentação de todos os estados. Em [14], por

exemplo, são apresentadas, além da estrutura com realimentação da corrente no capacitor,

outras abordagens utilizando realimentação da corrente no indutor e/ou corrente na carga.

Embora tenham sido mostradas algumas implementações analógicas [13, 14], os conceitos

fundamentais baseados em controladores lineares e realimentação de estados podem ser

estendidos aos controladores digitais. Como é sabido, implementações digitais de controle

apresentam diversas vantagens sobre suas equivalentes analógicas. Dentre estas vantagens,

pode-se citar a invariância de parâmetros com a temperatura ou tempo de uso do sistema e a

facilidade de implementação e modificação das estruturas, já que as mesmas são baseadas em

software. O método de controle digital que, teoricamente, pode fornecer a resposta mais

rápida ao sistema é o controle dead-beat. Os controladores desenvolvidos segundo esse

método podem utilizar abordagens ou modificações bem distintas. Em [15], por exemplo,

consideradas como variáveis de estado a tensão e corrente no capacitor, um controlador dead-


7

beat é responsável pela regulação da corrente, enquanto a malha externa de tensão é composta

por um ganho proporcional ajustável por um controlador do tipo fuzzy. Este arranjo confere

robustez ao sistema, pois o ganho da malha de tensão se adapta em função do tamanho do erro

entre a referência e a tensão de saída. Já em [16] é utilizado um controlador híbrido, que

executa um algoritmo dead-beat quando detectadas cargas não-lineares e um controlador

linear em cascata para cargas lineares. Uma desvantagem deste tipo de controlador é que o

sinal de controle depende de um modelo preciso do sistema (inversor MLP e carga), além de

requerer um sinal de atuação maior para alcançar o efeito dead-beat. Outra desvantagem é a

sensibilidade do sistema às variações de parâmetros e carga.

Uma outra técnica para o controle de inversores MLP é o Controle por Modo Deslizante

(Sliding Mode Control - SMC) [9]. Embora o controle SMC possa alcançar rápida resposta

dinâmica e seja insensível às variações de parâmetros e carga, a escolha de uma “superfície

deslizante” é freqüentemente não-trivial. Uma outra abordagem é aplicar controle fuzzy [10]

ou controle por alocação de pólos com realimentação ótima [11, 12] que, por sua vez, são bem

robustos às variações de carga.

Frente à grande variedade de métodos de controle por valor instantâneo disponíveis, vale

ressaltar que a escolha das variáveis de estado a serem realimentadas influencia tanto o custo

quanto as características de rejeição de perturbações e a possibilidade de proteção do

equipamento. Em suma, além da realimentação da variável de estado a ser controlada, em

geral é empregada também a realimentação ou da corrente no capacitor [13, 14, 15, 17, 18,

19, 20], ou da corrente no indutor e na carga [14, 16, 20]. Na literatura é possível encontrar

algumas comparações interessantes entre a realimentação da corrente no capacitor e a

realimentação da corrente no indutor [14, 20]. O fato de a corrente no capacitor ser a derivada

da tensão no mesmo garante que, desde que a corrente no capacitor seja mantida senoidal pelo

sistema de controle, a tensão de saída será também senoidal [14, 15, 20]. Além disso, a

referência de corrente no capacitor tem amplitude praticamente constante sendo uma pequena

parcela da corrente nominal de carga. A realimentação somente da corrente no indutor não se

mostra satisfatória, visto que a malha de corrente começará a agir apenas quando a malha de

tensão já estiver sendo deformada [20]. Esta técnica pode ser melhorada adicionando-se uma

realimentação da corrente na carga, permitindo equiparar o desempenho da realimentação da


8

corrente no capacitor, pois loadLC iii −= [14, 20]. A desvantagem é a necessidade de um

sensor de corrente adicional, que implica em maior custo. Apesar disso, essa abordagem, por

possuir realimentação da corrente no indutor, permite uma fácil implementação de proteção

ou limitação de curtos-circuitos na saída, o que não é possível somente com a realimentação

da corrente no capacitor.

Neste trabalho, a estrutura de controle adotada se baseia no modelamento em tempo discreto

apresentada de maneira genérica em [21] e detalhada no capítulo 2 quando se trata do controle

por realimentação de estados. Esta estrutura é a mesma utilizada por [22, 23], sendo sua

implementação digital realizada com um DSP como plataforma para desenvolvimento do

sistema de controle.

1.5 Organização do texto

O capítulo de abertura consiste de uma introdução geral acerca do sistema de calibração de

medidores de energia elétrica e suas principais características. São apresentados os

componentes essenciais de uma mesa de calibração de medidores, dentre eles: as fontes de

tensão e corrente senoidais, circuitos de sincronismo e interface, medidor de energia e padrão

de referência.

No capítulo 2, apresenta-se a estratégia utilizada para o projeto de fontes de correntes

senoidais de alto desempenho, de baixa potência, programáveis em amplitude e freqüência e

de baixa distorção harmônica. A estratégia utiliza um inversor MLP alimentado por fonte de

tensão e um filtro passivo de segunda ordem na saída do inversor. Inicialmente, é descrito o

método de modulação em largura de pulsos a ser utilizado no comando das chaves

semicondutoras e a análise harmônica da tensão de saída do inversor. Em seguida, é

apresentado o projeto da fonte de corrente senoidal. São descritos o modelo da planta e a

operação do sistema em malha aberta, o projeto do filtro na saída do inversor, o projeto do

controlador digital e os resultados de simulações obtidos.

O capítulo 3, dedica-se à descrição do protótipo construído para testes experimentais. São

apresentados os circuitos de potência, os circuitos de comando e proteção, os circuitos e


9

dispositivos eletrônicos analógicos e digitais, bem como os circuitos de condicionamento dos

sinais para a interface A/D do sistema de controle implementado com o DSP TMS320F2812.

No capítulo 4, são apresentados os resultados experimentais obtidos a partir do protótipo da

fonte de corrente descrito no capítulo 3 e operando de acordo com os controladores

desenvolvidos no capítulo 2. Inicialmente, é verificado o desempenho do sistema de controle

da fonte de corrente ao ser aplicado um comando de referência. Posteriormente, são

levantadas as curvas de distorção harmônica total na saída da fonte para uma ampla faixa de

variação de corrente.

As conclusões finais, contribuições alcançadas e propostas de continuidade compõem o

capítulo 5.

Capítulo 2 - Fontes de Corrente Senoidais

10

CAPÍTULO 2 Fontes de Corrente Senoidais Introdução

Neste capítulo será apresentada a estratégia utilizada para o projeto de fontes de corrente

senoidais de alto desempenho, de baixa potência, programáveis em amplitude e freqüência e

de baixa distorção harmônica. A estratégia utiliza um inversor MLP alimentado por fonte de

tensão e um filtro passivo de segunda ordem na saída do inversor. Inicialmente, será descrito

o método de modulação em largura de pulsos a ser utilizado no comando das chaves

semicondutoras e a análise harmônica da tensão de saída do inversor. Em seguida, será

apresentado o projeto da fonte de corrente senoidal. Serão descritos o modelo da planta e a

operação do sistema em malha aberta, o projeto do filtro na saída do inversor, o projeto do

controlador digital e os resultados de simulações obtidos.

2.1 Modulação em largura de pulso para inversor fonte

de tensão Usualmente, duas técnicas de modulação em largura de pulso podem ser empregadas no

comando das chaves semicondutoras de um inversor em ponte alimentado por fonte de tensão:

MLP a dois níveis ou MLP a três níveis. A vantagem de se implementar MLP a três níveis é o

menor conteúdo harmônico da tensão de saída do inversor. Isto porque o efeito resultante

desse tipo de modulação é efetivamente dobrar a freqüência de chaveamento do sistema. Esta


11

técnica será utilizada neste trabalho devido às limitações de distorção harmônica total na

corrente de saída da fonte, ou seja, abaixo de 1% na freqüência nominal. A figura 2.1

apresenta o circuito de um inversor monofásico em ponte completa com modulação por

largura de pulsos e um filtro passivo de segunda ordem.

T3

T2

T1

T4

E

C

L

)t(v

)t(iE

)t(iL

)t(vC

Figura 2.1: Inversor fonte de tensão em configuração ponte completa e filtro LC

Em [23], deduziu-se as equações para o cálculo das larguras dos pulsos do inversor MLP a

três níveis. Na dedução apresentada, supõe-se que os sinais de comando dos interruptores de

um mesmo braço do inversor são complementares. Dessa forma, pôde-se associar um único

sinal de comando a cada braço. )(1 tc é o sinal de comando para o braço do inversor

constituído pelos interruptores T1 e T2 e )(2 tc o sinal de comando associado aos

interruptores T3 e T4. Estes sinais foram definidos como mostrado na tabela 2.1.

Tabela 2.1: Definição dos sinais de comando

)t(c1 T1 T2

0 OFF ON

1 ON OFF

Da figura 2.2, pôde-se deduzir os valores da tensão de saída )(tv do inversor e os valores da

corrente )(tiE no barramento C.C. correspondentes às quatro possíveis combinações dos


12

sinais de comando para cada período de modulação T. Estes valores são apresentados na

tabela 2.2 a seguir.

T

T T

E

1

2

1

1

1

2 2

1

2

2

2

2

2

2

2

2

2

2

2-- -

-

-

-1

1

v(t)

T 1

2

-T 1

2

-T 1

2

-T

1c

c2

Figura 2.2: Sinais de comando para MLP a três níveis e tensão de saída do inversor

Tabela 2.2: Tensão de saída e corrente no barramento C.C.

)t(c1 )t(c2 )t(v )t(iE

0 0 0 0

0 1 -E -iL

1 0 +E +iL

1 1 0 0

A partir desta tabela, deduziu-se a seguinte equação para a tensão v(t) na saída do inversor:


13

)]t(c)t(c[E)t(v 21 −= (2.1)

Dessa forma, o valor médio da tensão de saída )(kv no k-ésimo período de MLP foi dado

por:

)]()([)(1)( 210

kkTEdttv

Tkv

T

ττ −== ∫ (2.2)

Da figura 2.2, supondo que as variações nas larguras dos pulsos em períodos de modulação

adjacentes sejam desprezíveis, foi então definida a seguinte condição:

)()( 12 kTk ττ −= (2.3)

Resolvendo o sistema de equações formado por (2.2) e (2.3), foram obtidas as expressões

(2.4) e (2.5) para o cálculo das larguras dos pulsos de comando ou sinais MLP na saída do

inversor. Nestas equações foi feita a substituição )()( kvkv ref= , ou seja, no k-ésimo período

de amostragem o valor médio da tensão de saída é feito igual à k-ésima amostra da tensão

modulante )(kvref .

)(22

)(1 kvE

TTk ref+=τ (2.4)

)(22

)(2 kvE

TTk ref−=τ (2.5)

As expressões (2.4) e (2.5) serão utilizadas pelo sistema de controle digital na geração dos

sinais MLP para o comando das chaves semicondutoras.

2.2 Análise harmônica da tensão de saída do inversor Para cargas lineares, a distorção harmônica total (DHT) da tensão de saída do filtro LC

depende, essencialmente, da estrutura do conversor estático utilizado, do método de


14

modulação em largura de pulsos adotado e da razão entre a freqüência de corte do filtro LC e

a freqüência de modulação. No apêndice A, encontra-se uma análise detalhada da tensão de

saída do inversor MLP a três níveis dado pela figura 2.1 (pág. 11). Esta análise foi descrita em

[23] e seu resultado é dado pela equação (A.12) como:

∑ ∑∞

=

∞

=

−− ⋅⎟

⎠⎞

⎜⎝⎛−⋅⎟

⎠⎞

⎜⎝⎛+=

1 1

121

21

24

n k

kk

mnmJ)(ncos

nE)tcos(mE)t(v ππ

πω

( )[ ] ( )[ ] tnktnk mm 00 12cos12cos ωωωω −−++−⋅ (A.12)

onde,

m - índice de modulação

)tcos(mEV mm ω= - amplitude da tensão modulante senoidal

mm fπω 2= - freqüência angular da modulante (rad/s)

mf - freqüência da modulante (Hz)

MLPfπω 20 = - freqüência angular de modulação (rad/s)

MLPf - freqüência de modulação (Hz)

E - tensão no barramento C.C.

12 −kJ - funções de Bessel de primeira ordem

Nesta expressão, o primeiro termo corresponde exatamente à tensão modulante que se deseja

impor na saída do inversor. O somatório em n no segundo termo indica as freqüências

múltiplas da freqüência de modulação onde se concentram as componentes harmônicas da

tensão de saída. O termo ( )2ncos ⋅π é igual a zero para n ímpar e, conseqüentemente, no

espectro de freqüências desta tensão não existem componentes nas freqüências múltiplas

ímpares da freqüência de modulação. Para cada valor de n par, o somatório em k nos mostra

que o espectro será composto por raias em torno dos múltiplos pares da freqüência de

modulação, ou seja, haverá componentes harmônicas nas freqüências fmkfn MLP )12(2 −±⋅⋅ .

A figura 2.3, ilustra o espectro de freqüências para 50,m = , Hzfm 60= , Hzf MLP 1200= .


15

0 2000 4000 6000 8000 10000 12000 140000

0.05

0.1

0.15

0.2

0.25

0.3

0.35

0.4

0.45

0.5

f (Hz)

índi

ce d

e m

odul

ação

Figura 2.3: Espectro de freqüências para 50,m = , Hzfm 60= , Hzf MLP 1200=

Distorções adicionais são introduzidas por cargas não lineares, tempo morto ou saturações de

componentes, como por exemplo, transformadores. Estas não linearidades introduzem

harmônicas de baixa freqüência no sistema que não são atenuadas pelo filtro LC. A rejeição

de tais perturbações deve ser tratada no projeto dos controladores conforme será visto adiante.

2.3 Estrutura básica da fonte de corrente senoidal Nesta seção, trataremos do projeto da fonte de corrente senoidal proposta neste trabalho.

Serão descritos o modelo da planta e a operação do sistema em malha aberta, o projeto do

filtro LC na saída do inversor, o projeto do controlador digital e os resultados de simulações

obtidos.

2.3.1 Modelo da planta A figura 2.4 apresenta o modelo ideal em malha aberta da fonte de corrente senoidal proposta

neste trabalho.


16

T3

T2

T1

T4

E

C

L Ra a : 1

Z

iE

io

v

Li

Cv 1v 2v

Figura 2.4: Modelo ideal da fonte de corrente em malha aberta

A estrutura consiste de um inversor monofásico MLP a três níveis alimentado por fonte de

tensão, um filtro passivo de segunda ordem na saída do inversor, um resistor de valor

ajustável, um transformador abaixador de tensão e a carga. Nessa aplicação, o transformador

exerce duas funções principais: isolação galvânica e adequação das amplitudes das correntes

do sistema. A carga, modelada idealmente por um resistor e uma indutância, representa a

bobina de corrente de medidores de energia e devido à sua construção física (baixa resistência

e baixa indutância) é praticamente um curto-circuito no secundário do transformador.

Portanto, em linhas gerais, o controle da corrente de saída da fonte implicará no controle da

corrente de curto-circuito no secundário do transformador.

2.3.2 Operação do sistema em malha aberta Da equação (A.12), observa-se que a amplitude da componente fundamental para um inversor

monofásico MLP a três níveis é dada pela equação 2.6.

EmVm ⋅= (2.6)

Portanto, determinadas a freqüência de modulação MLPf do inversor, a freqüência da

fundamental mf e o índice de modulação m , os sinais ou pulsos de comando para as chaves

do inversor podem ser gerados conforme as equações (2.4) e (2.5). Da equação (A.12), para

uma tensão E no barramento C.C., tais sinais ou pulsos de comando sintetizam a tensão de


17

saída do inversor constituída pela componente fundamental e por componentes harmônicas de

alta freqüência. Por sua vez, o filtro LC ao atenuar as componentes de altas freqüências,

permite que a tensão modulante ou fundamental seja aplicada ao primário do transformador.

Esta tensão refletida no secundário impõe uma corrente de saída senoidal. Logo, podemos

controlar a amplitude da corrente de saída da fonte, para uma freqüência desejada,

simplesmente variando-se as larguras de pulso ou o índice de modulação. Obviamente, a

variação instantânea do índice de modulação será função do sistema de controle quando

operando em malha fechada.

Conforme as especificações técnicas descritas na seção 1.2 (pág. 3), a fonte deve ser capaz de

sintetizar correntes senoidais para calibração dos medidores de energia com amplitudes

programáveis de 50, a rmsA200 na freqüência nominal. Uma solução para atender à essa

grande faixa de variação de amplitude (400 vezes o valor da menor corrente) foi definir faixas

de corrente e inserir, quando possível, um resistor adicional entre o filtro LC e o primário do

transformador para cada faixa programada. Da figura 2.4, a função efetiva do resistor

adicional aR será, portanto, permitir que os índices de modulação ou as tensões no capacitor

do filtro LC permaneçam sempre dentro de uma mesma faixa de variação independentemente

da corrente de saída programada. Esta técnica será melhor explicada na seção 2.3.4.

2.3.3 Critérios gerais para definição das faixas de corrente Esta seção descreve os critérios gerais de projeto adotados para a definição das faixas de

corrente de saída da fonte. Tais critérios objetivam reduzir dimensões e custos dos diversos

componentes do sistema, respeitando as limitações dos componentes eletrônicos empregados.

Os critérios adotados foram os seguintes:

1. Como a tensão nos terminais da carga é sempre muito baixa (0,25V em 200A), a

tensão no barramento C.C. do inversor MLP da figura 2.4, por sua vez, também pode

ser baixa. Dessa forma, o valor da tensão no barramento foi escolhido de tal forma que

a queda de tensão nas chaves semicondutoras pudesse ser considerada desprezível.


18

2. A variação do índice de modulação foi limitada à faixa entre 0,3 e 0,95 para o início e

término de cada faixa respectivamente. Pode-se mostrar através da equação (A.12),

que para índices de modulação abaixo de 0,3 há um aumento expressivo da distorção

harmônica total da tensão de saída do inversor.

3. Procurou-se obter o menor número possível de resistores adicionais o que, por sua vez,

requer um menor número de dispositivos de chaveamento, como por exemplo, relés

para comutação dos resistores. Além disso, procurou-se utilizar valores de resistência,

dissipação de potência e tolerância usuais no mercado.

4. As correntes no indutor do filtro LC foram mantidas dentro de uma faixa restrita de

variação independentemente da corrente de saída da fonte. Isto foi necessário por duas

razões principais: a) Ao permitir que as correntes no indutor cheguem a valores muito

pequenos, o valor da indutância e, por sua vez, as dimensões do indutor se tornariam

elevadas para se estabelecer níveis aceitáveis de ripple de corrente. b) Maior

simplicidade no projeto dos circuitos analógicos de medição evitando-se, por exemplo,

a divisão em faixas de corrente neste indutor, o que exigiria um maior número de

sensores.

Do item 4, para que as correntes no indutor fossem mantidas dentro de uma mesma faixa de

variação independentemente da corrente de saída da fonte, foi especificado um transformador

com vários enrolamentos no secundário.

A impedância da carga foi modelada idealmente por um resistor Rc de 1,25mΩ . Para uma

corrente de saída de 200Arms, este valor de resistor corresponde à condição de potência

máxima de saída da fonte, ou seja, 50VA.

Pelo exposto acima, a determinação das faixas de corrente de projeto não é uma tarefa tão

trivial. Uma solução simples e eficaz para satisfazer os critérios de projeto, foi o

desenvolvimento de uma planilha de cálculo tornando possível uma melhor visualização e

uma boa estimativa para a escolha e adequação das faixas. A seguir, será descrito o cálculo

das faixas de corrente de projeto. As equações implementadas consideram o filtro de saída do


19

inversor ideal, ou seja, a queda de tensão no indutor é desprezível e os valores de indutância e

capacitância são tais que filtram idealmente todas as componentes de alta freqüência

permitindo somente que as freqüências de interesse sejam aplicadas ao sistema.

2.3.4 Cálculo das faixas de correntes a) Faixa sem resistor adicional A utilização de resistores adicionais em série com o transformador representa perdas

adicionais que diminuem a eficiência da fonte de corrente. Dessa forma, para as correntes de

saída de maiores amplitudes, optou-se por não utilizar resistores. Da equação (A.12), o valor

eficaz da tensão modulante na saída do inversor é dada por:

2EmVm

⋅= (2.7)

Por sua vez, da figura 2.4, os valores eficazes das tensões no secundário e primário do

transformador são dadas respectivamente por:

OIZV ⋅=2 (2.8)

OIZaV ⋅⋅=1 (2.9)

onde,

cRZ =

Desprezando-se a queda de tensão no indutor do filtro LC e igualando-se (2.7) e (2.9) tem-se:

Oc IRaEm⋅⋅=

⋅2

(2.10)

Da equação (2.10), pode-se determinar a relação de transformação necessária para que o

sistema de controle imponha a máxima corrente de saída da fonte. Esta relação é dada por:


20

Oc IREma⋅⋅

⋅=

2 (2.11)

Admitindo VE 30= , 950,m = (limite superior da faixa), Ω= m,Rc 251 e rmsO AI 200=

(máxima corrente de saída), tem-se 80=a . Determinada a relação de transformação, pode-se

utilizar novamente a equação (2.10) para calcular o valor eficaz da corrente de saída no início

da faixa. Esta relação é dada por:

2⋅⋅⋅

=c

O RaEmI (2.12)

Logo, para VE 30= , 30,m = (limite inferior da faixa), Ω= m,Rc 251 e 80=a , tem-se

rmsO AI 70≈ .

b) Faixas com resistor adicional Como já dito anteriormente, a função efetiva do resistor adicional é permitir que os índices de

modulação permaneçam sempre dentro de uma mesma faixa de variação independentemente

da corrente de saída programada. Como o valor da corrente no início da faixa anterior

( rmsO AI 70≈ ) é igual ao valor da corrente no término da faixa seguinte, pode-se calcular o

valor do resistor adicional de tal forma que o índice de modulação possa retornar a 0,95. O

valor do resistor é dado por:

aI

IRaEm

RO

Oc

a

⋅⋅−⋅

= 2 (2.13)

Logo, para VE 30= , 950,m = , Ω= m,Rc 251 , 80=a e rmsO AI 70≈ (início da faixa anterior

= término da faixa seguinte), tem-se Ω≈ 30aR . Determinado o valor do resistor adicional,

pode-se utilizar novamente a expressão (2.13) para calcular o valor eficaz da corrente de saída

no início da faixa. Isolando-se OI tem-se,


21

aR

Ra

Em

Ia

c

O

+⋅

⋅

= 2 (2.14)

Logo, para VE 30= , 30,m = (início da faixa), Ω= m,Rc 251 e 80=a , tem-se rmsO AI 40≈ .

Utilizando-se sucessivamente as expressões (2.13) e (2.14), calcula-se as faixas restantes. A

tabela 2.3, apresenta as faixas de corrente estimadas bem como os parâmetros de maior

relevância.

Tabela 2.3: Faixas de correntes e parâmetros de projeto

Faixas IO (Arms) IL (Arms) Vc (Vrms) m E (V) Ra (Ω) Pa (W) a

1 201,5 70,0 2,50 0,87 20,15 7,00 0,95 0,33 30 0,0 0,0 80

2 70,0 42,7 0,87 0,53 20,15 12,30 0,95 0,58 30 15 11,5 80

3 42,7 15,7 0,53 0,20 20,15 7,42 0,95 0,35 30 30 8,5 80

4 15,7 5,3 0,65 0,22 20,15 6,80 0,95 0,32 30 30 12,9 24

5 5,3 2,0 0,66 0,25 20,15 7,64 0,95 0,36 30 30 13,3 8

6 2,0 0,5 0,67 0,21 20,15 6,36 0,95 0,30 30 30 13,5 3

Dos resultados obtidos, nota-se que a utilização dos resistores adicionais ( aR ) manteve os

índices de modulação ( m ) dentro da faixa de projeto estipulada, ou seja, de 0,3 a 0,95

independentemente da corrente de saída da fonte ( OI ). Ainda, com a utilização de quatro taps

no secundário do transformador foram mantidas, para todas as faixas, a corrente no indutor

( LI ) variando entre 20, e rmsA,52 . Como já dito anteriormente, uma das vantagens desta

limitação da variação da corrente no indutor é a maior simplicidade no projeto dos circuitos

analógicos de medição desta corrente, evitando-se, por exemplo, a divisão de corrente em

várias faixas e, por sua vez, um maior número de sensores.

2.4 Projeto do filtro LC Os seguintes critérios serão considerados no projeto do filtro LC na saída do inversor [23]:

1. Distorção harmônica da tensão de saída para cargas lineares;

2. Freqüência natural não amortecida;


22

3. Ondulação de corrente no indutor.

2.4.1 Freqüência natural não amortecida e distorção harmônica Da equação (A.12) e da função de transferência do filtro LC, pode-se calcular a amplitude da

tensão modulante e as amplitudes de cada harmônica de tensão na saída do filtro LC. Dessa

forma, podemos traçar curvas de projeto para determinar a razão entre a freqüência de

modulação 0ω e a freqüência natural não amortecida nω do filtro para um dado índice de

distorção harmônica desejado. As curvas de projeto para o filtro LC são dadas na figura 2.5.

Da figura, para satisfazer as especificações técnicas definidas na seção 1.2, ou seja, para que

se tenha uma distorção harmônica total (DHT) inferior a 1% em 60Hz para índices de

modulação variando de 0,3 a 0,95, é necessário que a freqüência de corte do filtro seja, pelo

menos, 6 vezes menor que a freqüência de modulação. Para o projeto do filtro LC da fonte de

corrente senoidal, será considerado uma DHT de 0,5% em 60Hz para a tensão de saída do

filtro, ou seja, uma razão nωω0 de 8. Logo, para uma freqüência de modulação de 50kHz, a

freqüência de corte será de 6,25 kHz.

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 10

0.25

0.5

0.75

1

1.25

1.5

1.75

m − índice de modulação

DH

T (

%)

Wo / Wn = 5

Wo / Wn = 6

Wo / Wn = 8

Wo / Wn = 7

Wo / Wn = 10

Figura 2.5: Curvas de projeto DHT x m para diversos valores de nωω0


23

2.4.2 Ondulação de corrente no indutor A figura 2.6 mostra o sinal de corrente no indutor superposto ao sinal de tensão na saída do

inversor durante um período de modulação em largura de pulso T.

T

T T

E

1

2

1

1

2 2

1

2

2

2

2

2

2

2 2

2

2-- -

- -1

v(t)

i

Figura 2.6: Tensão de saída do inversor e corrente no indutor

Conforme descrito em [23], as equações para a tensão no indutor durante as etapas de

crescimento e decaimento da corrente são respectivamente:

( )

( ) ( )kki

LtvE c

21

2ττ −

∆=

− (2.15)

( )( )k

iL

tvc

2

0τ

∆−=

− (2.16)

Isolando-se e somando-se os termos ( ) ( )2

21 kk ττ − e ( )k2τ das expressões (2.15) e (2.16) e

considerando )()( 12 kTk ττ −= , obtém-se a equação:

( ) ( )( ) ( )tv

iLtvE

iLTkk

cc

∆+

−∆

==+

2221 ττ (2.17)

Isolando-se a ondulação de corrente, i∆ , obtém-se:


24

( )[ ] ( )LE

TtvtvEi cc

⋅⋅⋅⋅−

=∆2

(2.18)

Derivando-se a expressão acima em relação à tensão no capacitor, determina-se que a

ondulação de corrente máxima ocorre para ( )2Etvc = e seu valor máximo, maxi∆ , é dado pela

expressão.

MLPmax L

Eiƒ⋅⋅

=∆8

(2.19)

Logo, a indutância L do filtro pode ser calculada como

MLPmax fiEL

⋅∆⋅=

8 (2.20)

A resistência do indutor construído foi medida como Ω1460, . Da tabela 2.3, a menor corrente

no primário encontra-se na 3ª faixa e foi estimada em picoA, 220 . Entretanto, os valores

obtidos consideram o transformador ideal e, portanto, a corrente de magnetização não foi

considerada. Admitindo uma corrente mínima no indutor de picoA, 2350 , uma ondulação de

corrente máxima de 40%, VE 30= e kHzf MLP 50= temos HL µ376≈ . Os parâmetros do

filtro LC estão relacionados pela expressão

LCn1

=ω (2.21)

Logo, para uma dada freqüência de corte cf e uma indutância L , pode-se calcular o valor do

capacitor a partir da equação (2.21). Para kHz,fc 256= e HL µ376= , o valor de C é dado

por F,C µ71≈ .


25

2.5 Estrutura básica de controle do inversor Nesta seção será apresentado o projeto do controlador digital do inversor da fonte de corrente.

A estrutura básica de controle, descrita na figura 2.7, é a mesma utilizada em [22, 23] e é

baseada no controle por realimentação de estados. O controle por realimentação de estados

permite a alocação dos pólos do sistema em malha fechada em posições arbitrárias, desde que

o sistema seja controlável e todos os seus estados sejam medidos. Esse processo, conhecido

como projeto por alocação de pólos, é descrito detalhadamente em [21, 24, 25].

R S

kwkv

kS

TkR

kT

w k[ ] e k[ ] y k[ ]

y k[ ]

v k[ ]

u k[ ]

u kw[ ]

u kv[ ]

xS[ ]ku kc[ ]

-

-+

+

+

-

-

x kR[ ]

Figura 2.7: Estrutura básica de controle por realimentação de estados

O controlador, além da realimentação dos estados, inclui ações diretas sobre a variável de

referência ]k[W exercida através do ganho )k( w e sobre a variável de perturbação exercida

através do ganho )k( v [21]. Estes termos adicionais são responsáveis por minimizar o esforço

de controle, deixando ao controlador a tarefa de corrigir os erros de regime transitório e erros

em regime permanente devido a incertezas do modelo. O vetor de ganhos de realimentação

)k( T é dividido em duas partes: uma referente aos estados do sistema (S) dado por )k( Ts e


26

outra relativa ao estado introduzido pelo integrador (R) dado por )k( r . Dessa forma, o sinal

representado por )k(uc constitui a realimentação de estados, a ação direta da perturbação

)k(uv e a ação direta da referência )k(uw . Portanto, a fim de que o sistema de controle

imponha ao sistema o comportamento dinâmico desejado, é necessário que se determine os

ganhos de realimentação de estados )k( Ts , o ganho do integrador )k( r e os ganhos das ações

diretas )k( w e )k( v . Dessa forma, o projeto do controlador consiste apenas na especificação

dos pólos desejados para o sistema em malha fechada. A grande vantagem do uso deste

controlador é a facilidade de sistematizar o cálculo dos ganhos utilizando-se o método por

alocação de pólos.

2.5.1 Cálculo dos ganhos de realimentação de estados

Considerando-se o sistema (S) a ser controlado do tipo SISO (Single Input Single Output), é

possível representá-lo, já em forma discreta, pelas seguintes equações de estado [21]:

[ ] [ ] [ ] [ ]kvhkuhkxFkx svssss ⋅+⋅+⋅=+1 (2.22)

[ ] [ ]kxcky sTs ⋅= (2.23)

As ações diretas sobre a variável de referência e a variável de perturbação são exercidas

através das matrizes sh e svh , respectivamente. Para que se possa obter as equações do

sistema em malha fechada, é necessário que antes se componha o sistema aumentado. Este

sistema nada mais é que o sistema a ser controlado acrescido dos termos integral e das ações

diretas sobre a referência e perturbação. As equações de estado do sistema aumentado são

dadas por [22]:

[ ] [ ] [ ] [ ] [ ]kvhkwhkuhkxFkx vw ⋅+⋅+⋅+⋅=+1 (2.24)

[ ] [ ]kxcky T ⋅= (2.25)

onde,

⎥⎦

⎤⎢⎣

⎡−

=10

Ts

s

cF

F ⎥⎦

⎤⎢⎣

⎡=

0sh

h ⎥⎦

⎤⎢⎣

⎡=

10

wh ⎥⎦

⎤⎢⎣

⎡=

0sv

v

hh [ ]0T

sT cc = e


27

[ ] [ ][ ]⎥⎦

⎤⎢⎣

⎡=

kxkx

kxR

s (2.26)

A partir dos pólos desejados p e das matrizes F e h do sistema aumentado, pode-se utilizar

a função place do MATLAB para a alocação dos pólos desejados. A função, dada por (2.27),

retorna o vetor de ganhos de realimentação para operação em malha fechada.

( )p,h,Fplacek T = (2.27)

onde

[ ]RsT kkk −= (2.28)

sk - ganhos de realimentação dos estados do sistema

Rk - ganho do termo integral

2.5.2 Cálculo dos ganhos das ações diretas Em [22], são deduzidas as expressões para o cálculo dos ganhos das ações diretas sobre a

referência e a perturbação. Em [23], por sua vez, é apresentada uma outra abordagem onde os

ganhos )k( w e )k( v são calculados de forma a cancelar um pólo real da função de

transferência da saída em relação à referência e da saída em relação à grandeza de perturbação

respectivamente. Dessa forma, o sistema apresentará o comportamento de um sistema de

ordem (n – 1) em relação às entradas. As expressões foram deduzidas como:

a) Compensação de um pólo em relação à referência

i

Rw z

kk

−=

1 (2.29)

onde

Rk - ganho do termo integral

iz - pólo real a ser cancelado


28

b) Compensação de um pólo em relação à variável de perturbação

[ ]1−

⎥⎦

⎤⎢⎣

⎡= T

Tv

T

bZ

dkq (2.30)

onde

[ ]110 −= nT bbbb K , hRcb i

Ti =

[ ]110 −= nT dddd L , hRcd i

Ti =

⎥⎥⎥⎥

⎦

⎤

⎢⎢⎢⎢

⎣

⎡

−

−−

=

1000

010001

i

i

i

z

zz

ZMMMMM

K

K

Se a matriz da equação (2.30) não admite inversa, então não é possível cancelar o pólo com o

ganho vk . Os coeficientes da matriz Ri podem ser calculados recursivamente pelo algoritmo

de Leverrier [23].

2.5.3 Equações de estado para o sistema em malha fechada Da figura 2.7, o sinal de saída do controlador é dado por:

[ ] [ ] [ ] [ ]kvkkwkkxkku vwT −+−= (2.31)

Substituindo a equação (2.31) na equação de estados do sistema aumentado (2.24), estaremos

exatamente fechando a realimentação dos estados, bem como incluindo as ações diretas da

referência e da perturbação no sistema a ser controlado. Logo, as equações de estados do

sistema em malha fechada são dadas por:

[ ] [ ] [ ] [ ]kvhkwhkxFkx GVGWG ++=+1 (2.32)

[ ] [ ]kxcky T= (2.33)


29

TG hkFF −= (2.34)

wwGW hkhh += (2.35)

vvGV hkhh −= (2.36)

2.6 Projeto do controlador digital A seguir, apresenta-se a descrição do sistema de controle da corrente de saída, incluindo a

modelagem do sistema em malha aberta e o projeto do controlador digital segundo a técnica

de realimentação de estados.

2.6.1 Modelo do sistema em malha aberta Para controlar a corrente de saída da fonte é necessário considerar a dinâmica imposta pelos

elementos que compõem o sistema em malha aberta, particularmente o filtro LC na saída do

inversor e o transformador de isolação.

a) Modelo do transformador O modelo considerado para o transformador é apresentado na figura 2.8. O modelo inclui as

resistências e as indutâncias de dispersão dos enrolamentos primário e secundário sendo o

transformador ideal representado pela relação de transformação a . Para as freqüências de

interesse (10 a 900Hz), a indutância de magnetização ( mHLm 58= ) não foi considerada.

a : 1Req Leq

a)t(iO )t(iO

)t(v1 )t(v2

Figura 2.8: Modelo utilizado para o transformador de isolação


30

Da tabela (2.3), o transformador deve possuir 4 enrolamentos no secundário para atender as

seis faixas de corrente previstas. Dos ensaios a vazio e em curto-circuito, pôde-se determinar

os parâmetros do transformador para cada um dos enrolamentos. Os parâmetros são dados na

tabela (2.4) onde eqR = 22

1 RaR + e eqL = 22

1 LaL + são, respectivamente, a resistência e a

indutância de dispersão total vista do primário do transformador.

Tabela 2.4: Parâmetros estimados para os enrolamentos do transformador

Faixas Enrolamento )(Req Ω )mH(Leq a

1, 2, 3 1 0,40 3,00 80

4 2 0,30 0,80 24

5 3 0,28 0,25 8

6 4 0,26 0,10 3

b) Modelo contínuo da planta Da figura 2.4, pode-se descrever o comportamento dinâmico do sistema em malha aberta com

o seguinte conjunto de equações diferenciais:

)t(ikk)t(v

k)t(i

dtd

oCo 12

11

−= (2.37)

invLf

CL vL

)t(iL

R)t(v

L)t(i

dtd 11

+−−= (2.38)

)t(iaC

)t(iC

)t(vdtd

oLC11

−= (2.39)

onde,

a

Lk eq=1 ,

aRaRR

k Ceqa2

2++

=

CR - Resistência de carga


31

eqR - Resistência total vista do primário do transformador

eqL - Indutância de dispersão total vista do primário do transformador

a - Relação de transformação

aR - Resistência adicional

L - Indutância do filtro LC

C - Capacitância do filtro LC

fR - Resistência do indutor do filtro LC

Para obtermos as equações de estado do sistema, definiu-se o primeiro estado como a corrente

de saída )t(io , o segundo estado como a corrente no indutor )t(iL e o terceiro estado como a

tensão no capacitor )t(vC . A saída do sistema foi definida como a própria corrente de saída

da fonte. A variável de atuação, constituindo a única entrada para o sistema, é a tensão

aplicada pelo inversor. Das equações (2.37), (2.38) e (2.39), pode-se modelar o

comportamento do sistema sem que seja necessário incluir no modelo uma variável de

perturbação [ ]kv . Dadas essas condições, a equação de estados do sistema, no domínio do

tempo contínuo, pode ser escrita como:

)t(vL)t(v)t(i)t(i

CaC

LLR

kkk

)t(v)t(i)t(i

inv

C

L

o

C

L

o

⋅⎥⎥⎥

⎦

⎤

⎢⎢⎢

⎣

⎡+

⎥⎥⎥

⎦

⎤

⎢⎢⎢

⎣

⎡⋅

⎥⎥⎥⎥⎥

⎦

⎤

⎢⎢⎢⎢⎢

⎣

⎡

−

−−

−

=⎥⎥⎥

⎦

⎤

⎢⎢⎢

⎣

⎡

0

10

011

10

1011

2

&

&

&

(2.40)

[ ]⎥⎥⎥

⎦

⎤

⎢⎢⎢

⎣

⎡⋅=

)t(v)t(i)t(i

)t(y

C

L

o

001 (2.41)

sendo,

)t(vB)t(xA)t(x invss ⋅+⋅=& (2.42)

)t(xC)t(y s⋅= (2.43)


32

Substituindo em (2.40) os valores de todos os componentes previamente calculados, obtêm-se

as matrizes numéricas A, B, e C para cada uma das seis faixas de corrente de projeto.

2.6.2 Diagrama em blocos do controlador Na figura 2.9, é mostrado o diagrama em blocos do sistema de controle da corrente de saída

em malha fechada, incluindo-se o sistema em malha aberta modelado na seção anterior.

1−zz

−

+Rk

−+

−

−

+

wk

1Sk

3Sk

2Sk

Ls1

Cs1

−

+)s(Z a

−+

*Oi

Oi

invv

CvLi

aiO

Oi

MODELO DO SISTEMA

+**Oi

+

dci−

pk 0+

Figura 2.9: Diagrama em blocos do controlador por realimentação de estados

A corrente de referência **Oi para o controlador da corrente de saída é fornecida por um

módulo gerador capaz de sintetizar senóides com amplitudes e freqüências ajustáveis. Da

figura 2.9, a função do controlador proporcional pk é corrigir, a todo instante, a corrente de

referência **Oi de tal forma a anular a corrente C.C. circulante no primário do transformador

devida à impedância de magnetização do transformador. Esta correção é fundamental para

que não ocorra saturação do material ferromagnético do núcleo do transformador e, logo,

distorções na forma de onda da corrente de saída da fonte. A corrente C.C., dada por dci , é

obtida aplicando-se um filtro digital passa-baixa (Butterworth) de primeira ordem com

freqüência de corte em 4Hz à corrente medida Li no indutor do filtro LC.


33

Conforme mencionado anteriormente, para que seja possível alocar os pólos do sistema de

maneira arbitrária através da realimentação de estados, é necessário que se tenha acesso a

todos os estados do sistema a ser controlado. Como nesse caso, o sistema em malha aberta

)s(v/)s(i invO é de terceira ordem, o controlador deve possuir três ganhos através dos quais o

sistema de controle será realimentado. Ainda, a ação direta sobre a referência, exercida

através do ganho wk , garante um esforço mínimo do controlador. Dessa forma, definida a

estrutura do sistema de controle, passa-se ao projeto do mesmo.

2.6.3 Alocação dos pólos do sistema em malha fechada

O sistema de controle da corrente de saída em malha fechada possui quatro pólos no total (três

relativos aos estados do sistema e um devido ao integrador). Logo, foram definidos dois pólos

complexos conjugados e dois pólos reais. Como descrito na seção 2.5.2 - equação (2.29),

pode-se calcular o ganho wk da ação antecipativa da referência de tal forma a cancelar um dos

pólos reais do sistema em malha fechada. Logo, o sistema se comportará como um sistema de

ordem n - 1. Ainda, como a fonte deve ser capaz de sintetizar correntes harmônicas até a

ordem 15 (900Hz), tanto a freqüência natural dos pólos complexos quanto a freqüência do

pólo referente ao integrador foram definidas em 6kHz garantindo correntes de saída com

pequenos erros de amplitude e fase em relação à referência em 60Hz. A freqüência do pólo

real a ser cancelado foi definida em 1kHz. Os pólos no plano s são os seguintes:

s/rad,j)(,s,s 221 7070160002600027070 −±−= ππ

s/rads 100023 π−=

s/rads 600024 π−=

Ao mapearmos estes pólos para o plano z, têm-se:

297405087021 ,j,z,z ±=

882803 ,z =

473304 ,z =


34

Para uma freqüência de modulação kHzf MLP 50= , pôde-se discretizar numericamente o

modelo contínuo do sistema em malha aberta dado em (2.42) e (2.43) e, por sua vez,

determinar as matrizes discretas sF , sh , e Tsc , dadas em (2.22) e (2.23). Das matrizes do

sistema aumentado (integrador incluído) - equações (2.24), (2.25) e (2.26), calcula-se os

ganhos dos controladores das correntes de saída para cada uma das faixas. Os ganhos

calculados são apresentados na tabela (2.5).

Tabela 2.5: Valores dos ganhos para os controladores por realimentação de estados

Faixas Enrolamento OI (Arms) kS1 kS2 kS3 kR kW kp

1 1 201,5 70,0 0,6789 18,6365 0,4498 0,0859 0,7331 402 1 70,0 42,7 0,5153 17,7339 0,2976 0,0902 0,7697 403 1 42,7 15,7 0,5153 17,7339 0,2976 0,0902 0,7697 404 2 15,7 5,3 1,9598 18,1687 0,3689 0,2937 2,5061 105 3 5,3 2,0 5,9491 18,2072 0,3754 0,8794 7,5026 5 6 4 2,0 0,5 15,8845 18,2113 0,3761 2,3445 20,0025 1

Os ganhos pk do controlador proporcional referente à malha de correção da corrente C.C.

foram ajustados por simulação para cada faixa de corrente.

2.6.4 Resultados de simulação Nesta seção serão apresentados os resultados de simulação para o controle por realimentação

de estados da fonte de corrente projetada neste capítulo. A figura 2.10 apresenta a forma de

onda da corrente de saída da fonte superposta a uma corrente de referência rmsref AI 200=

correspondendo à potência nominal da fonte, ou seja, VA50 . A distorção harmônica total foi

calculada em 0,13%.


35

0.02 0.025 0.03 0.035 0.04 0.045 0.05−300

−200

−100

0

100

200

300

t(s)

Iref

(A

) e

Io (

A)

IrefIo

Figura 2.10: Corrente de saída com carga resistiva Ω= m,Rc 251 e rmsref AI 200=

Já para uma corrente de referência correspondendo ao início da faixa, ou seja 70Arms, obteve-

se uma distorção harmônica um pouco mais acentuada, 0,25%. A figura 2.11 ilustra essa

condição.

0.02 0.025 0.03 0.035 0.04 0.045 0.05−100

−80

−60

−40

−20

0

20

40

60

80

100

t(s)

Iref

(A

) e

Io (

A)

Iref

Io



36

A tabela 2.6, sumariza os resultados obtidos para todas as faixas de correntes considerando a

distorção harmônica total no início e término de cada faixa.

Tabela 2.6: Distorção harmônica total para as faixas de corrente

Faixas OI (Arms) DHT(%)

1 201,5 70,0 0,13 0,25

2 70,0 42,7 0,15 0,23

3 42,7 15,7 0,12 0,25

4 15,7 5,3 0,15 0,27

5 5,3 2,0 0,17 0,27

6 2,0 0,5 0,18 0,30

Da tabela, nota-se que a distorção harmônica total em todas as faixas não ultrapassa o limite

de projeto de 0,5% em 60Hz.

A figura 2.12, mostra a ação do controlador proporcional pk em anular a corrente C.C.

circulando no primário do transformador para uma corrente de referência de 200Arms.

0 0.02 0.04 0.06 0.08 0.1−0.2

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

t(s)

Cor

rent

e C

.C. (

A)

Figura 2.12: Correção da corrente C.C., dci , para uma corrente de referência rmsref AI 200=


37

Conforme as especificações técnicas da fonte, a mesma deve ser capaz de injetar correntes

harmônicas de até 15ª ordem. Para testar a fonte nessa condição, aplicou-se uma referência de

corrente com valor eficaz de rmsA200 , constituída pela componente fundamental em 60Hz

com valor eficaz igual a rmsA,56191 e de uma componente harmônica de ordem 15 (900Hz) na

proporção de um terço da fundamental, ou seja, rmsA,557 . A figura 2.13 mostra o resultado

obtido para essa condição de operação.

0.05 0.052 0.054 0.056 0.058 0.06 0.062 0.064 0.066−400

−300

−200

−100

0

100

200

300

400

t(s)

Iref

(A

) e

Io (

A)

Iref

Io

Figura 2.13: Corrente de saída com carga resistiva Ω= m,Rc 251 , rmsA,I 561911 = e

%,DHT 829=

A distorção harmônica total foi calculada em 29,8% atendendo, portanto, as especificações de

projeto. Resultados semelhantes foram obtidos para as outras faixas.

2.7 Controladores em cascata Uma outra abordagem para o sistema de controle das correntes de saída da fonte, é a

utilização de controladores em cascata. A figura 2.14, apresenta a estrutura dos controladores

implementados.


38

Ls1

Cs1

−

+)s(Z a

−+

Oiinvv

CvLi

aiO

Oi

MODELO DO SISTEMA

+**Oi

dci−pk 0+

−

iL_pkPI*Li +

+

Cv

Li+

−

+

Figura 2.14: Diagrama em blocos do controlador em cascata

Da figura, a malha externa controla a corrente de saída da fonte através de um controlador PI

digital. Por sua vez, a saída do controlador PI é a corrente de referência da malha de controle

da corrente no indutor do filtro LC. Esta malha utiliza um controlador proporcional com

ganho kp_iL. Os ganhos dos controladores de corrente bem como o ganho pk do controlador

proporcional referente à malha de correção da corrente C.C. foram ajustados em simulação

para cada faixa de corrente e são dados na tabela 2.7.

Tabela 2.7: Valores dos ganhos para os controladores em cascata

Faixas Enrolamento OI (Arms) kp_iL kp_iO ki_iO kp

1 1 201,5 70,0 1,0220 0,0800 0,0060 40 2 1 70,0 42,7 1,0220 0,0800 0,0060 40 3 1 42,7 15,7 1,0220 0,0800 0,0060 40 4 2 15,7 5,3 1,0220 0,1200 0,0120 10 5 3 5,3 2,0 1,0220 0,5000 0,0500 5 6 4 2,0 0,5 1,0220 1,5000 0,1500 1

2.7.1 Resultados de simulação Nesta seção serão apresentados os resultados de simulação para o controle em cascata da

fonte de corrente projetada neste capítulo. A figura 2.15, apresenta a forma de onda da

corrente de saída da fonte superposta a uma corrente de referência rmsref AI 200=


39

correspondendo à potência nominal da fonte, ou seja, VA50 . A distorção harmônica total foi

calculada em 0,10%.

0.07 0.075 0.08 0.085 0.09 0.095 0.1−300

−200

−100

0

100

200

300

t(s)

Iref

(A

) e

Io (

A)

Iref

Io


Já para uma corrente de referência correspondendo ao início da faixa, ou seja 70Arms, obteve-

se uma distorção harmônica um pouco mais acentuada, 0,20%. A figura 2.16 ilustra essa

condição.

0.07 0.075 0.08 0.085 0.09 0.095 0.1−100

−80

−60

−40

−20

0

20

40

60

80

100

t(s)

Iref

(A

) e

Io (

A)

IrefIo



40

A tabela 2.8, sumariza os resultados obtidos para todas as faixas de correntes considerando a

distorção harmônica total no início e término de cada faixa.

Tabela 2.8: Distorção harmônica total para as faixas de corrente

Faixas OI (Arms) DHT(%)

1 201,5 70,0 0,10 0,20

2 70,0 42,7 0,13 0,23

3 42,7 15,7 0,11 0,20

4 15,7 5,3 0,14 0,25

5 5,3 2,0 0,16 0,28

6 2,0 0,5 0,18 0,28

Da tabela, nota-se que a distorção harmônica total em todas as faixas não ultrapassa o limite

de projeto de 0,5% em 60Hz.

A figura 2.17, mostra a ação do controlador proporcional pk em anular a corrente C.C.

circulando no primário do transformador para uma corrente de referência de 200Arms.

0 0.02 0.04 0.06 0.08 0.1−0.2

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

t(s)

Cor

rent

e C

.C. (

A)

Figura 2.17: Correção da corrente C.C., dci , para uma corrente de referência rmsref AI 200=


41

Conforme as especificações técnicas da fonte, a mesma deve ser capaz de injetar correntes

harmônicas de até 15ª ordem. Para testar a fonte nessa condição, aplicou-se uma referência de

corrente com valor eficaz de rmsA200 , constituída pela componente fundamental em 60Hz

com valor eficaz igual a rmsA,56191 e de uma componente harmônica de ordem 15 (900Hz) na

proporção de um terço da fundamental, ou seja, rmsA,557 . A figura 2.18 mostra o resultado

obtido para essa condição de operação.

0.05 0.052 0.054 0.056 0.058 0.06 0.062 0.064 0.066−400

−300

−200

−100

0

100

200

300

400

t(s)

Iref

(A

) e

Io (

A)

Iref

Io

Figura 2.18: Corrente de saída com carga resistiva Ω= m,Rc 251 , rmsA,I 561911 = e

%,DHT 929=

2.8 Conclusões Neste capítulo, foi apresentado o desenvolvimento do projeto de fontes de correntes senoidais,

programáveis em amplitude e freqüência, de baixa potência e baixa distorção harmônica. A

estratégia utiliza um inversor MLP alimentado por fonte de tensão e um filtro passivo de

segunda ordem na saída do inversor. O método de modulação em largura de pulsos foi

descrito e expressões para o cálculo das larguras dos pulsos foram determinadas. Dos

resultados obtidos, nota-se que a utilização de resistores adicionais manteve os índices de


42

modulação dentro da faixa de projeto estipulada, independentemente da corrente de saída da

fonte. Ainda, com a utilização de quatro taps no secundário do transformador, as correntes no

indutor permaneceram dentro de uma faixa de variação limitada, obtendo-se, dessa forma,

uma maior simplicidade no projeto dos circuitos analógicos de medição destas correntes,

evitando-se, por exemplo, sua divisão em várias faixas e, conseqüentemente, um maior

número de sensores. Da análise harmônica da tensão de saída do inversor, descrita pela

equação A.12, foi possível traçar curvas de projeto para determinar a razão entre a freqüência

de modulação 0ω e a freqüência natural não amortecida nω do filtro para um dado índice de

distorção harmônica desejado. Dessa forma, foi apresentado um procedimento de projeto para

o filtro LC considerando a distorção harmônica total desejada, a ondulação de corrente no

indutor e a freqüência de corte do filtro. Finalmente, foram apresentadas a estrutura básica de

controle do inversor e o projeto dos controladores digitais utilizando-se duas abordagens,

realimentação de estados e controle em cascata. Os resultados de simulação obtidos,

demonstraram a viabilidade de ambos os controladores.

Capítulo 3 - Protótipo da fonte de corrente senoidal

43

CAPÍTULO 3 Protótipo da fonte de corrente senoidal Introdução

Para comprovar o funcionamento do sistema, foi construído um protótipo da fonte de corrente

para testes experimentais. Neste capítulo, será descrito o hardware desenvolvido abrangendo

os circuitos de potência, os circuitos de comando e proteção, bem como os circuitos de

condicionamento dos sinais para a interface analógico-digital do sistema de controle

implementado com o DSP TMS320F2812 [26]. Os circuitos esquemáticos do protótipo da

fonte de corrente senoidal encontram-se no apêndice B para referência.

3.1 Visão geral do protótipo O protótipo desenvolvido para a fonte de corrente senoidal consiste de duas placas de circuito

impresso, um transformador isolador de um único primário e quatro enrolamentos distintos no

secundário e a carga (bobina de corrente de medidores de energia convencionais). A primeira

placa, dada pela figura 3.1, é a placa principal desenvolvida para o protótipo da fonte. Já a

figura 3.2, identifica de forma esquemática a localização dos circuitos que constituem esta

placa. Tais circuitos podem ser divididos em dois grupos principais: circuitos de potência e

circuitos de interface e controle do sistema. Estes circuitos serão tratados em maior detalhe

nas seções seguintes.


44

Figura 3.1: Placa de circuito impresso desenvolvida para o protótipo.

D/A

12-BIT

DA

C7625

DSPTMS320F2812

CMOS SRAM64K x 16bits

BARRAMENTO C.C.

+

-

INVERSOR MONOFÁSICOPONTE COMPLETA

MOSFETS DE POTÊNCIA

SENSOR HALL

M+ -

L

C

A/D 16-BIT

ADS1602

-5V

ULN2003

B

E

C

IN

OUT

+5V

ALIMENTAÇÃO CIRCUITOS ELETRÔNICOS

LM78XX

LM79XX

+15V

-15V

+20V

-20V

+5V

-5V

ENTRADAS ANALÓGICAS

PLACA DSP

MAX 232

DB9

CONECTOR XDS

REF02

TENSÕESDE REFERÊNCIA

COMANDO E PROTEÇÃO DOS MOSFETS

PWM 1PWM 2PWM 3PWM 4

DSP

IR21271

RL1

RL2

Ra1

Ra2

ENTRADAS ANALÓGICAS

ALIMENTAÇÃO DSP

+5VTPS767D301

+1.85V

+3.3V

RESISTORES ADICIONAIS

INTERFACE RS232

Figura 3.2: Principais circuitos funcionais desenvolvidos para o protótipo.


45

A segunda placa, dada pela figura 3.3, possui duas funções principais: a) realizar a comutação

dos taps do secundário do transformador conforme a faixa (ou corrente) programada em

software. b) medição das correntes de saída da fonte (um dos estados do sistema).

Figura 3.3: Placa de circuito impresso para comutação dos taps do transformador

O transformador, por sua vez, é responsável por ajustar os níveis de corrente nos circuitos

primário e secundários e fornecer isolação galvânica entre os circuitos de controle e os

circuitos de potência da placa mostrada na figura 3.1. A figura 3.4, representa de forma

esquemática a interligação do transformador, da placa de circuito impresso para comutação

dos taps e a carga.

TRANSFORMADOR DE ISOLAÇÃO

PLACA PARA COMUTAÇÃO DE TAPS E MEDIÇÃO DAS CORRENTES DE SAÍDA

TAP 1

TAP 3

TAP 2

TAP 4

HALL SENSOR

M+ -

CARGA

Z

PLACA PRINCIPAL

(DSP)

Figura 3.4: Interligação do transformador isolador, da placa de comutação dos taps e da carga.


46

3.2 Circuitos de potência Conforme descrito na seção 3.1, os circuitos do protótipo construído para a fonte de corrente

podem se divididos em dois grupos principais. Trata-se, nesta seção, dos circuitos de potência

da fonte. A figura 3.5 fornece uma visão geral dos circuitos implementados para o protótipo

da fonte de corrente.

RL7

HALL SENSOR

C

iE

io

Z

T1

2L

2L

T3

T2T4

RL1

RL2Ra1

Ra2

DRIVERRELÉS

RL3

RL4

RL5

RL6

HALL SENSOR

HALL SENSOR

HALL SENSOR

CA

RG

A

CONTROLADOR DIGITAL

PWM

RL3RL4

RL5

RL6

RL8

DRIVER RL8

DRIVER RL8

E+

Li

Cv

Figura 3.5: Visão geral dos circuitos implementados para o protótipo da fonte de corrente.

3.2.1 Circuito do inversor O circuito em ponte representado pelas chaves T1, T2, T3 e T4, foi implementado através de

quatro dispositivos semicondutores do tipo MOSFET [27, 28]. Essa tecnologia permite

alcançar altas freqüências de chaveamento, baixas perdas e mínima queda de tensão para a

corrente nominal. O uso de transistores IGBT também foi considerado, entretanto, devido à

baixa tensão no barramento C.C. (menor que 50V) e a alta freqüência de chaveamento para

essa aplicação (50kHz), optou-se por não utilizar essa tecnologia. [29, 30]. A tensão no

barramento C.C, representada idealmente pela tensão E, foi fornecida por uma fonte C.C de

laboratório. A fonte possui saídas ajustáveis de 0 a 30Vcc na configuração paralela ou de 0 a

60V na configuração série.


47

3.2.2 Circuito do filtro LC O circuito do filtro LC foi especificado conforme os valores de projeto determinados no

capítulo 2 - seção 2.4 (pág. 22). A indutância total L foi medida em Hµ370 , bem próximo do

valor de projeto calculado de Hµ376 . Da figura 3.6, o indutor foi dividido em dois

enrolamentos distintos acoplados ao mesmo núcleo, onde cada um deles foi especificado e

construído com metade do valor da indutância medida, ou seja, Hµ188 . O núcleo do indutor

foi construído com material ferromagnético do tipo ferrite adequado para elevadas freqüências

de chaveamento. Já o capacitor especificado para essa aplicação foi do tipo polipropileno

metalizado. O valor de capacitância especificado foi de F, µ22 .

C

2L

2L

SENSOR EFEITO HALL

MEDIÇÃO CORRENTE

MEDIÇÃO TENSÃO

Li

Cv

Figura 3.6: Filtro LC na saída do inversor e circuitos de medição

Conforme representado na figura 3.6, para a medição das correntes no indutor (um dos

estados do sistema) foi utilizado um sensor de corrente por efeito Hall compensado (closed

loop). O modelo especificado foi o LA55-P da fabricante LEM [31]. Este modelo é adequado

para medições de correntes com ampla banda passante, de 0 a 200kHz, s/Adt/di µ200> ,

garantindo isolação galvânica entre os circuitos primários (circuitos de potência) e os circuitos

secundários (circuitos eletrônicos internos de medição). As especificações de projeto de maior

relevância foram: precisão, linearidade, alta imunidade à interferência externa, montagem

direta em placa de circuito impresso, capacidade de sobrecarga e baixa corrente de offset [32].

Por sua vez, as medições das tensões no capacitor (outro estado do sistema) foram


48

implementadas utilizando-se um divisor resistivo juntamente com um amplificador de

instrumentação (INA114) resultando em medições diferenciais de tensão. Os circuitos de

medição para os estados do sistema, ou seja, corrente no indutor, tensão no capacitor e

corrente de saída serão tratados posteriormente em maior detalhe no projeto das faixas de

medição.

3.2.3 Circuito de comutação dos resistores adicionais Conforme descrito na seção 2.3.3, a inserção de resistores adicionais permite atender à ampla

faixa de variação de amplitudes (0.5 a 200Arms) das correntes de saída da fonte e ao mesmo

tempo manter os índices de modulação dentro dos limites de projeto (0.3 a 0.95). Da tabela

2.3 (pág. 21), foi obtido um total de seis faixas de corrente com três valores de resistores

adicionais distintos ( Ω0 , Ω15 e Ω30 ). Para comutar de um resistor para outro, conforme a

faixa de corrente programada em software, utilizou-se dois minirelés de controle. A figura 3.7

mostra a disposição dos resistores adicionais e dos relés de forma a atender todas as faixas de

corrente de projeto.

RL1

RL2Ra1

Ra2

ULN2003

i i

Figura 3.7: Disposição dos resistores adicionais e relés de controle

Para as faixas com resistor de Ω30 , ambos os contatos normalmente abertos (NA), RL1 e

RL2, são deixados em repouso (bobinas não-energizadas) e, logo, somente o resistor

Ω= 302aR é inserido no circuito. Já para as faixas com resistor de Ω15 , coloca-se em


49

paralelo os resistores Ω= 301aR e Ω= 302aR abrindo-se o contato RL1 e fechando-se o

contato RL2 . Finalmente, para as faixas sem resistor adicional, ou seja, Ω= 0Ra , ambos os

resistores em paralelo são curto-circuitados através do contato RL1.

Para energizar as bobinas de alimentação dos relés e, portanto, fechar os contatos RL1 ou

RL2, utilizou-se duas entradas/saídas do circuito integrado ULN2003 [33] para fazer a

interface de duas das saídas digitais do DSP para comando dos relés. O ULN2003 é um driver

construído com 7 transistores NPN na configuração Darlington (7 canais) e devido à sua

configuração interna com diodos de grampeamento em suas saídas, é bem apropriado para o

acionamento de cargas indutivas. A figura 3.8 mostra o circuito esquemático para o

acionamento dos relés de controle.

ULN2003

B

E

C

SAÍDASDIGITAIS

DSP

+20V Mini relé

CONTATONA

Figura 3.8: Circuito esquemático para o acionamento dos relés de controle

A corrente nominal de cada par Darlington é de 500mA. A estrutura interna do ULN2003

permite a interligação direta com dispositivos TTL ou CMOS como é o caso particular do

TMS320F2812 com todas as suas saídas digitais em níveis CMOS.

3.2.4 Circuito de comutação dos taps do transformador Da mesma forma que é preciso mudar o valor dos resistores adicionais para cada faixa, deve-

se também mudar a relação de transformação ou tap do transformador para adequar os níveis

de corrente no circuito de potência. A figura 3.9 representa de forma esquemática os circuitos

implementados para comutação dos taps conforme a faixa de corrente programada em

software.


50

RL7

io

Z

DRIVERRELÉS

RL3

RL4

RL5

RL6

HALL SENSOR

HALL SENSOR

HALL SENSOR

CA

RG

A

RL3RL4

RL5

RL6

RL8

DRIVER RL8

DRIVER RL8

io / a

CONTROLADOR DIGITAL

Figura 3.9: Circuitos implementados para comutação dos taps do transformador

Da figura, para comutar entre as quatro possibilidades de taps (3, 8, 24 e 80), foram utilizadas

mais quatro entradas/saídas do driver ULN2003. Dependendo da faixa de corrente

programada, o DSP envia um sinal de comando para o driver que, por sua vez, aciona o relé

de interesse. Cada um dos relés de comutação, RL3, RL4, RL5 e RL6, possui dois contatos

NA com fechamento simultâneo, sendo um contato para o circuito de potência e o outro para

o circuito de medição. As funções dos contatos reversíveis, RL7 e RL8, serão discutidas

quando se tratar do projeto das medições das correntes de saída da fonte posteriormente. É

importante ressaltar que cada relé é acionado isoladamente, caso contrário, haveria um curto-

circuito entre os enrolamentos secundários do transformador.

Para as medições das correntes de saída da fonte (um dos estados do sistema) foram utilizados

três sensores de corrente por efeito Hall. Para as correntes de menores amplitudes foram

especificados dois sensores modelo LA 55-P, o mesmo utilizado para as medições das


51

correntes no indutor. Já para as correntes de 15 a rmsA200 , o modelo especificado foi o LA

205-S [34]. Os critérios adotados para a especificação deste sensor foram os mesmos para o

LA55-P descritos na seção 3.2.2.

3.3 Circuitos de interface e controle do sistema Nesta seção, trataremos dos circuitos implementados para as interfaces e controle do sistema.

A figura 3.10 apresenta o diagrama em blocos do controlador digital implementado para a

fonte de corrente senoidal.

BARRAMENTO DE ENDEREÇOS

DSPTMS320F2812

A/D 16 BITS

(ADS1602)

A/D12 BITS(DSP)

MEMÓRIA RAM EXTERNA(AS7C31026B)

D/A 12 BITS

(DAC7625)

PROTEÇÃO MOSFETS(IR2127)

SAÍDAS DIGITAIS

(DSP)

DRIVERMOSFETS(IR2127)

ENTRADASANALÓGICAS

CONECTORRS232

PWM

BARRAMENTO DE DADOS

DRIVERRELÉS

(ULN2003)

PGA 205

PDPINT(DSP)

INTERFACE RS232

(MAX232)

Figura 3.10: Diagrama de blocos do controlador digital implementado.

A seguir, serão apresentadas em maiores detalhes as interfaces projetadas para o

TMS320F2812 bem como os circuitos de controle e proteção do sistema.


52

3.3.1 Circuito de comando (driver) e proteção dos

MOSFETS O comando e proteção das chaves semicondutoras foi implementado com o circuito integrado

IR2127 [35, 36]. A figura 3.11 mostra de forma esquemática a estrutura básica do sistema

desenvolvido.

CIRCUITO DE COMANDO E PROTEÇÃO DOS MOSFETS

PWM 1

PWM 2

PWM 3

PWM 4

DSP

FAULT

IN

PDPINT

OUT

MOSFETS DE POTÊNCIA

IR2127 D

G

S

Figura 3.11: Circuito de comando (driver) e proteção dos MOSFETS

Da figura, o DSP deve enviar quatro sinais de comando MLP [37] para as chaves

semicondutoras para que seja possível sintetizar as correntes de saída desejadas. Estes sinais

são enviados em dois pares de saídas de MLP do TMS320F2812, onde em cada par um sinal é

o complementar do outro. O IR2127 além de fornecer corrente suficiente para o comando

adequado dos MOSFETS, possui internamente um circuito de proteção. O princípio básico de

operação do circuito de proteção é detectar o aumento excessivo da tensão VDS causada por

sobrecorrentes nos MOSFETS e, por sua vez, desativar a tensão de gate VGS. Ao interromper

a tensão de gate, um sinal de falta é enviado através do pino de saída FAULT indicando o

desligamento dos circuitos de comando do inversor. Este pino foi conectado diretamente ao

pino de proteção PDPINT do TMS320F2812 que, ao detectar um nível lógico baixo,

instantaneamente força as saídas de MLP para um estado de alta impedância desativando as

mesmas. Se o sinal de falta permanece indefinidamente, não há como reativar as saídas de

MLP. Esta é uma característica importante do TMS320F2812, pois garante a proteção e a

integridade das chaves independentemente das decisões lógicas do software de controle, o

qual poderia tentar reativar as saídas de MLP e provocar danos irreparáveis às chaves e/ou

circuitos do inversor. O circuito integrado IR2127 é adequado para o comando de dispositivos


53

semicondutores com elevadas freqüências de chaveamento e tensões VDS de até 600V. A

lógica de entrada é compatível com padrões CMOS ou LSTTL permitindo uma conexão

direta com o DSP. Além disso, a saída é reproduzida em fase com a entrada.

3.3.2 Comunicação serial RS232 Uma das características importantes consideradas para o protótipo da fonte de corrente foi

disponibilizar uma interface para transmissão e recepção de dados através de uma porta serial.

Isto permitirá, por exemplo, a programação de ensaios de calibração através de uma interface

RS232 padrão. O módulo para comunicação serial (SCI – Serial Communication Interface

module) [38] do TMS320F2812 permite comunicação assíncrona entre o DSP e dispositivos/

equipamentos periféricos. É geralmente conhecido como UART (Universal Asynchronous

Receiver Transmitter) e é usado de acordo com o padrão RS232. A figura 3.12, mostra de

forma simplificada o hardware implementado para se fazer a interface entre a porta SCI do

DSP e dispositivos RS232 que se pretende interligar à fonte de corrente através de um

conector padrão tipo DB9.

DSP

SCITXDA

RS232

DB9

SCIRXDA

T1IN T1OUT

R1INR1OUT

Vcc GND+5V

MAX232

Figura 3.12: Interface para comunicação serial RS232

Para se fazer a interface, foi utilizado o circuito integrado MAX232 [39] o qual se conecta

diretamente aos pinos de transmissão (SCITXDA) e recepção (SCIRXDA) da porta SCI do

DSP. O circuito opera a partir de uma única fonte de alimentação de +5Vcc e possui um duplo

driver/receptor. Cada driver é capaz de fornecer níveis de tensão conforme o padrão TIA/EIA-

232-F (Electronic Industries Association/Telecommunication Industry Association) conhecido


54

usualmente como RS232. Por sua vez, cada receptor converte as entradas TIA/EIA-232-F

para níveis lógicos TTL/CMOS.

3.3.3 Memória externa Para aplicações mais complexas, a quantidade de código desenvolvido para os programas

pode se tornar suficientemente grande para a quantidade de memória interna disponível no

DSP. Nesses casos, memórias externas podem ser utilizadas dando maior flexibilidade aos

softwares desenvolvidos. A memória externa especificada foi a AS7C31026B [40]. A

AS7C31026B é uma SRAM (Static Random Access Memory) de 44 pinos construída com

tecnologia CMOS e possui uma estrutura interna organizada em 65536 palavras de 16bits. É

projetada para aplicações de alto desempenho onde se necessita rápido acesso aos dados

(12ns), baixo consumo de energia e uma interface relativamente simples. Uma outra

característica importante é sua alimentação em +3.3Vcc, a mesma utilizada pelo

TMS320F2812. Ainda, todas as suas entradas e saídas são compatíveis com níveis TTL. A

figura 3.13 representa de forma esquemática o circuito integrado da AS7C31026B e sua

interface com o DSP.

DSP

XRDXWE

Vcc GND+3.3V

AS7C1026(64K X 16bits)

XZCS6AND7

XA[0..15]

XD[0..15]

WEOECE

A[0..15]

D[0..15]

Figura 3.13: Memória externa 3.3V 64K X 16bits


55

3.3.4 Conversor Digital - Analógico (D/A) Apesar da grande disponibilidade de periféricos [41] incorporados ao TMS320F2812 (A/D,

Timers, saídas de MLP, portas digitais de entrada e saída (I/O), comunicação serial SPI e SCI,

CAN - Controller Area Network, Watchdog), o mesmo carece de um conversor D/A em sua

arquitetura. Dessa forma, foi incorporado ao projeto da fonte de corrente um conversor D/A

permitindo maior flexibilidade no monitoramento e ajuste das variáveis de controle do

sistema. O modelo especificado foi o DAC7625 [42]. Este D/A de 28 pinos possui como

características principais baixo consumo de energia (22mW), quatro canais de saídas

analógicas com possibilidade de atualização simultânea devido à sua estrutura interna com

duplo buffer, 12bits de resolução para cada canal e entrada de dados paralela. Ainda, possui

um pino para comando de reset e pode ser alimentado de uma única fonte de +5Vcc ou de

uma fonte simétrica de ± 5Vcc dependendo das necessidades de cada aplicação. A figura

3.14 representa de forma esquemática o circuito integrado do DAC7625 e sua interface com o

DSP.

DSP

XR/W

Vcc GND+5V

DAC7625

XZCS0AND1

XA0

XD[0..11]

R/W

CS

D[0..11]

XA1A0A1

VREFL

VREFH +2.5V

VOUTAVOUTBVOUTCVOUTD

SAÍDASANALÓGICAS

LDAC

Figura 3.14: Conversor D/A, quatro canais, 12 bits de resolução

O DAC7625 possui um total de 12 linhas digitais em paralelo para transferência de dados e 2

linhas de endereços A0 e A1 permitindo um total de quatro combinações (00, 01, 10, 11) onde

cada combinação se refere a um endereço de memória para cada canal de saída analógico.


56

Para uma alimentação unipolar de +5Vcc, a tensão de referência superior VREFH deve ser de

no máximo +2.5Vcc e a tensão de referência inferior de 0V (aterrada). Dessa forma, as

tensões de saída analógicas estarão limitadas entre 0 e +2.5Vcc.

3.3.5 Conversor Analógico - Digital (A/D) de 16 bits O TMS320F2812 possui um total de 16 entradas analógicas as quais são multiplexadas no

processo de conversão A/D [43]. Entretanto, a resolução de cada canal é limitada idealmente

em 12 bits. Como a fonte de corrente deve apresentar em cada faixa distorções harmônicas

inferiores a 1%, optou-se por desenvolver um sistema adicional de conversão A/D de 16 bits

possibilitando uma maior resolução e precisão nos resultados. O modelo especificado foi o

ADS1602 [44]. As características de maior relevância para sua especificação foram: entradas

analógicas diferenciais, tecnologia delta-sigma, elevada freqüência de amostragem (40MHz),

dados disponíveis na saída a uma taxa de 2.5MSPS, 1.2MHz de banda passante, alta precisão

e excelente linearidade. Conforme as folhas de dados do fabricante, para uma freqüência de

entrada de 100kHz, é possível obter uma relação sinal-ruído (SNR) de 91dB, distorção

harmônica total (THD) de apenas -101dB e uma faixa dinâmica livre de espúrios (SFDR) de

até 103dB. A figura 3.15 apresenta de forma esquemática os circuitos necessários para o

funcionamento adequado do dispositivo bem como sua interface com o DSP.

+3.3V

DSP

DR

FSX

CLKR

FSR

GPIO

+5.0V

+3.8V+2.3V+0.8V

CLK

ADS1602

AVDD

AGNDDGND

DVDD

DOUT

SYNC

SCLK

FSO

OTR

VMID

AINP

OSCILADOR A CRISTAL 40MHz

AINNENTRADAS

ANALÓGICAS

VREFP

VREFN

REF

EN

+3.3V

Figura 3.15: Conversor A/D, 16 bits, 2.5MSPS, delta-sigma.


57

Em linhas gerais, o ADS1602 necessita de quatro circuitos funcionais para operação: circuitos

para alimentação analógica, circuitos para alimentação digital, circuito para geração de clock

e circuitos para geração das tensões de referência. A interface digital é feita interligando-se os

pinos FSO, SCLK, DOUT e SYNC do A/D ao módulo McBSP (Multichannel Buffered Serial

Port) [45] do TMS320F2812. Este módulo permite estabelecer comunicação serial entre o

DSP e dispositivos periféricos. Algumas características importantes do módulo McBSP são:

• comunicação bidirecional

• registros de dados dual-buffers

• canais independentes para transmissão e recepção de dados

A alimentação dos circuitos analógicos e digitais do A/D é feita em +5Vcc para os pinos

AVDD e +3.3Vcc para os pinos DVDD respectivamente. Os detalhes do layout podem ser

vistos no apêndice B.

O ADS1602 requer um sinal de clock externo na entrada do pino CLK para operação

adequada do dispositivo, já que a amostragem do modulador é controlada por este sinal.

Como em qualquer conversor A/D de alta velocidade, um sinal de clock de alta qualidade é

crucial para um desempenho ótimo. Portanto, osciladores a cristal são os recomendados.

Outras fontes, tais como sintetizadores de freqüência não devem ser usados. Para essa

aplicação, o modelo especificado foi o ACHL 40MHz [datasheet] da fabricante Abracon. Este

oscilador é especialmente projetado para sistemas digitais e microprocessadores que requerem

sinais de clock com elevada estabilidade de freqüência ( ± 100ppm no máximo) e um duty

cycle típico de 45 a 55%. Uma outra vantagem é que o mesmo pode ser alimentado em +3.3V,

a mesma tensão de alimentação dos circuitos digitais internos do TMS320F2812.

O ADS1602 pode operar a partir de tensões de referência geradas internamente REFEN =

nível lógico baixo) ou externas (REFEN = nível lógico alto). Em ambos os casos, a tensão de

referência VREF é dada pela tensão diferencial entre VREFP e VREFN, ou seja,VREF = VREFP -

VREFN. A tensão VMID é utilizada pelo modulador no processo de conversão A/D. Para essa

aplicação, as tensões de referência foram geradas externamente e ajustadas conforme os


58

valores recomendados nas folhas de dados do fabricante, ou seja, VREFP = 4V, VREFN = 1V,

VMID = 2,5V . Os circuitos implementados são apresentados no apêndice B.

O ADS1602 mede a tensão diferencial VIN = (AINP - AINN) de acordo com a referência

diferencial VREF = (VREFP - VREFN). A maior medida diferencial positiva é dada por +VREF, a

qual produz a maior saída digital positiva, 7FFFh. Da mesma forma, a maior medida

diferencial negativa é dada por -VREF, a qual produz a maior saída digital negativa, 8000h.

Apesar do ADS1602 suportar uma grande variação dos sinais de entrada, ± 3V, o mesmo

possui uma saída digital, pino OTR, para indicação de tensões diferenciais excedendo estes

limites. Dessa forma, o pino OTR foi conectado diretamente a uma das entradas digitais do

DSP, permitindo implementar funções de proteção e monitoramento do conversor A/D.

Conforme dito anteriormente, a interface digital é feita interligando-se os pinos FSO, SCLK,

DOUT e SYNC do A/D ao módulo McBSP do DSP. O processo de conversão tem início

quando o ADS1602 reconhece o sinal (pulso) de sincronismo SYNC enviado pelo DSP, se o

mesmo permanecer em nível lógico alto por pelo menos um ciclo de clock. Por sua vez, as

transferências de dados são iniciadas quando o sinal SYNC retorna para o nível lógico baixo.

Em seguida, o ADS1602 envia um sinal de comando FSO, informando ao DSP que os dados

estão disponíveis para leitura. Finalmente, os dados disponibilizados na saída DOUT são

sincronizados através dos pinos SCLK (Serial Clock) do ADS1602 e CLKR (Clock receiver)

do DSP.

3.3.6 Condicionamento dos sinais de entrada dos A/D Nesta seção, serão apresentados os circuitos desenvolvidos para a medição das variáveis de

estado do sistema, ou seja, a corrente de saída da fonte, a corrente no indutor e a tensão no

capacitor do filtro LC.

a) Medição das correntes de saída da fonte

A figura 3.16, apresenta de forma esquemática os circuitos implementados para as medições

das correntes de saída da fonte.


59

DSPLA205-S

RM1

VM1

IN+

IN-

A0 A1GND

OUT

PGA205

A/D

D0 D1

ENTRADAS / SAÍDAS DIGITAIS

ki

REF

OPA2350

CONFIGURAÇÃO INVERSORA (SOMADOR)

+

+

LA55-P

kNi

RM2

RL8

DRIVER RL8

VM2

ULN2003

GOP

Figura 3.16: Circuitos para as medições das correntes de saída da fonte

Da figura 3.16, pode-se dividir os circuitos em 4 partes principais: medição, ganhos

programáveis, condicionamento dos sinais e conversão A/D [43]. Conforme descrito na seção

3.2.4 - figura 3.9, para medição das correntes de saída da fonte foram utilizados três sensores

de corrente por efeito Hall. Para as faixas de 0,5 a 15Arms, ambos os sensores LA55-P utilizam

o resistor de precisão 2MR . Já para a faixa de 15 a 200Arms, o sensor LA205-S utiliza o resistor

1MR . Tais resistores são responsáveis por converter os sinais de corrente dos sensores em

sinais de tensão e são alternados através do contato reversível RL8 de acordo com a faixa de

corrente programada. Por sua vez, os ganhos para os sinais de tensão são implementados

através do amplificador de instrumentação PGA205 [46] com ganhos programáveis de 1, 2, 4

e 8 conforme os níveis lógicos (00, 01, 10, 11) das entradas digitais A0 e A1, as quais estão

conectadas diretamente às saídas digitais D0 e D1 do DSP. Finalmente, o condicionamento

dos sinais para o processo de conversão A/D é implementado através do amplificador

operacional OPA2350 [47] na configuração inversora. Esta configuração foi escolhida por

permitir amplificar/atenuar os sinais de entrada e, simultaneamente, deslocar a referência de

tensão de 0V para +1.5V (amplificador somador), visto que as entradas dos conversores A/D

do TMS320F2812 admitem somente sinais positivos com amplitudes de no máximo 3V. Uma

característica importante do OPA2350, além da sua grande banda passante de 38MHz, é que

todas as suas entradas e saídas são do tipo rail-to-rail. Como o OPA2350 é alimentado em

+3.3V, o mesmo garante a proteção (limitação ou ceifamento dos sinais) dos conversores A/D

do DSP para quaisquer sinais provenientes do amplificador PGA205 acima dos limites de

operação.


60

Uma das características importantes dos sensores utilizados, particularmente o LA55-P, é sua

construção com janela possibilitando inserir diferentes enrolamentos o que, por sua vez,

permite o ajuste de ganho em função da faixa de corrente programada. Dessa forma, para as

faixas de 0,5 a 2,0Arms e de 2,0 a 5,0Arms foram criados dois enrolamentos para um dos

sensores LA55-P. Um conjunto 20=N espiras para a faixa de 0,5 a 2Arms e outro 10=N

espiras para a faixa de 2 a 5Arms, onde os valores de N foram escolhidos conforme as

condições nominais de corrente e o espaço físico disponível para alocação das espiras. Para a

comutação de um conjunto de espiras para outro, foi utilizado o contato reversível RL7 (ver

figura 3.9). O segundo sensor, também do tipo LA55-P, foi utilizado para a medição de

corrente na faixa de 5 a 15Arms com um conjunto 3=N espiras. Finalmente, para as correntes

de maiores amplitudes, 15 a rmsA200 , foi utilizado o modelo LA 205-S. Obviamente, devido

à elevada seção do condutor para esta faixa, teremos somente um condutor passando pelo

sensor, ou seja, 1=N espira. A seguir, será apresentado o procedimento utilizado para

determinação dos resistores de medição.

Da figura 3.16, o circuito de medição pode ser visto como uma fonte de corrente em série com

o resistor de medida RM devido à grande impedância de entrada do amplificador de

instrumentação. Dessa forma, a corrente medida pelo sensor pode ser convertida em um sinal

de tensão dado por

kiRV MM ⋅= (3.1)

onde,

MV - Tensão de medida em V

MR - Resistor de medida em Ω

i - Corrente de saída da fonte em A

k - Constante do sensor

Para uma tensão de alimentação de V15± , os valores nominais fornecidos pelo fabricante

para o sensor LA55-P são: picomáx Ai 70= , CT oA 70= , 1000=k , Ω= 50mínMR e


61

Ω= 90máxMR . Logo, a máxima tensão de medição que se pode obter com este sensor é dada

por

kiRV máx

máxMmáxM ⋅= (3.2)

V,V máxM 36=

Estabelecendo uma tensão de projeto VVM 62 = , o valor do resistor é dado por

ki

VR MM

22 = (3.3)

Ω= 7852 ,RM

Da mesma forma, para uma tensão de alimentação de V15± , os valores nominais fornecidos

pelo fabricante para o sensor LA205-S são: Aimáx 300= , CT oA 70= , 2000=k , Ω= 5mínMR

e Ω= 50máxMR . Logo, a máxima tensão de medição que se pode obter com este sensor é dada

por

kiRV máx

máxMmáxM ⋅= (3.4)

V,V máxM 57=

Para a tensão de projeto VVM 61 = , o valor do resistor é dado por

k

iV

R MM

11 = (3.5)

Ω= 401MR

A seguir, será descrito o projeto das faixas de medição das correntes de saída segundo as

faixas de projeto da tabela 2.3. Da figura 3.16, a tensão de entrada do A/D é dada por


62

( ) REFGGRkNiV OPPMAD +⎟

⎠⎞

⎜⎝⎛ −⋅⋅⋅= (3.6)

onde,

ADV - Tensão de entrada do A/D em V

N - Número de espiras de cada enrolamento na janela do sensor

i - Corrente de saída da fonte em A

k - Constante do sensor

MR - Resistor de medição em Ω

PG - Ganho programável do amplificador de instrumentação (PGA205)

OPG - Ganho do amplificador operacional (OPA2350)

REF - Deslocamento da tensão de referência em V

Isolando-se a corrente de saída da fonte da equação (3.6), temos

( )OPPM

AD

GGRNkREFVi

⋅⋅⋅⋅−

−= (3.7)

O fundo de escala FE para a corrente de saída da fonte é obtido quando a tensão de entrada do

A/D é máxima, ou seja, picoV,03 . Como os sinais provenientes dos sensores de corrente são

bipolares e, por outro lado, as entradas dos conversores A/D unipolares (0 a 3,0V), os mesmos

devem ter sua referência de tensão (REF) deslocada de 0V para +1,5V. Ainda, das seções

anteriores, a tensão máxima nos resistores de medição, 1MR e 2MR , foi estabelecida em

picoV,06 para todas as faixas de corrente. Dessa forma, o ganho GOP do amplificador

operacional (OPA2350) foi fixado em 1/4 na configuração inversora. Logo, da equação (3.7),

pode-se determinar as faixas de correntes de projeto, variando-se os ganhos PG do

amplificador de instrumentação. A tabela (3.1), apresenta os resultados do projeto das faixas

de medição das correntes de saída da fonte.


63

Tabela 3.1: Faixas de medição das correntes de saída da fonte

Faixas de projeto k N RM GP VAD = 3,0V (FE) VAD = 0,9V

200 a 15Arms (LA205-S) 2000 1 40 Ω 1 300A (212,1Arms) 120A (84,8 Arms)

2 150A (106,0 Arms) 60A (42,4 Arms)

4 75A (53,0 Arms) 30A (21,2 Arms)

8 37,5A (26,5 Arms) 15A (10,6 Arms)

15 a 5 Arms (LA55-P) 1000 3 85,7 Ω 1 23,3A (16,5 Arms) 9,3A (6,6 Arms)

2 11,6A (8,3 Arms) 4,7A (3,3 Arms)

5 a 2 Arms (LA55-P) 1000 10 85,7 Ω 1 7,0A (5,0 Arms) 2,8A (2,0 Arms)

2 a 0,5 Arms (LA55-P) 1000 20 85,7 Ω 1 3,5A (2,5 Arms) 1,4A (1,0 Arms)

2 1,8A (1,2 Arms) 0,7A (0,5 Arms)

b) Medição das correntes no indutor do filtro LC


das correntes no indutor do filtro LC.

DSPLA55-P

RM

VMIN+IN-

A0 A1GND

OUT

PGA205

A/D

D0 D1


kNi

REF

OPA2350


+

+GOP

Figura 3.17: Medições das correntes no indutor do filtro LC

Estes circuitos são os mesmos apresentados nas seções anteriores e, portanto, discutiremos

somente os aspectos mais relevantes. Da tabela (3.1), para uma corrente máxima de 300A

(212,1Arms) no secundário do transformador, a corrente no primário seria de 3,75A (2,65Arms)

considerando uma relação de transformação a = 80 para esta faixa, segundo tabela 2.3

(pág.21). Entretanto, deve-se considerar a corrente contínua no primário do transformador

devido à impedância de magnetização do transformador. Considerando-se a circulação no


64

indutor de uma componente de corrente contínua devido à indutância de magnetização do

transformador, a corrente máxima no indutor do filtro LC foi estimada, em simulação, igual a

4,75A (3,36Arms). Admitindo a mesma tensão de projeto VM = 6V e o mesmo resistor de

medição RM = 85,7 calculados nas seções anteriores, pode-se determinar o número de espiras

N para a condição nominal de operação do sensor LA55-P da relação

ANi 70≤ (3.8)

Logo, para uma corrente máxima no indutor i = 4,75A, tem-se N = 14 espiras. Utilizando-se

novamente a equação (3.7), pode-se determinar as faixas de corrente de projeto, variando-se

os ganhos PG do amplificador de instrumentação. A tabela (3.2), apresenta os resultados para

as faixas de corrente no indutor para operação do sistema em malha fechada. Estas faixas

foram determinadas dividindo-se as faixas de projeto da tabela 3.1 pela relação de

transformação a correspondente (80, 24, 8, 3).

Tabela 3.2: Faixas de medição das correntes no indutor do filtro LC

Faixas de projeto

(sem nível C.C.) k N RM GP VAD = 3,0V (FE) VAD = 0,9V

2,50 a 0,19 Arms (a = 80) 1000 14 85,7 Ω 1 5,00A (3,53 Arms) 1,75A (1,24 Arms)

2 2,50A (1,77 Arms) 1,00A (0,70 Arms)

4 1,25A (0,88 Arms) 0,50A (0,35 Arms)

8 0,62A (0,44 Arms) 0,25A (0,17 Arms)


8 0,62A (0,44 Arms) 0,25A (0,17 Arms)


8 0,62A (0,44 Arms) 0,25A (0,17 Arms)


8 0,62A (0,44 Arms) 0,25A (0,17 Arms)

c) Medição das tensões no capacitor do filtro LC


das tensões no capacitor do filtro LC.


65

DSP

RM1

VM1

IN+

IN-

A0 A1GND

OUT

INA114

A/D

D0 D1


CVC

VM2

RM1

RM2

RM2 REF

OPA2350


+

+GOP

Figura 3.18: Medições das tensões no capacitor do filtro LC

Da figura, as medições das tensões diferenciais no capacitor do filtro LC foram

implementadas através de dois divisores resistivos de tensão e de um amplificador de

instrumentação de precisão modelo INA114 [48] configurado para ganho unitário. Já os

circuitos de condicionamento dos sinais, implementados através do amplificador operacional

OPA2350, são exatamente os mesmos apresentados nas seções anteriores. Da figura 3.18, a

tensão 1MV ou 2MV é dada por

VcRR

RVMM

MM ⋅

+=

21

21 (3.9)

Para uma tensão de projeto VVM 61 = e uma tensão máxima no capacitor de picoV30 , a relação

dos resistores do divisor é dada por

21 4 MM RR = (3.10)

Limitando-se a corrente drenada pelo divisor em Aµ50 , tem-se

( )µ50

3021 =+ MM RR (3.11)

Substituindo-se a equação (3.10) na equação (3.11), obtém-se Ω= kRM 1202 e, por sua vez,

Ω= kRM 4801 . A tensão de entrada do A/D é dada por


66

( ) REFGVV OPMAD +⋅= 1 (3.12)

onde,

ADV - Tensão de entrada do A/D em V

1MV - Tensão de medição para o capacitor em V ( )2MV=

OPG - Ganho do amplificador operacional (OPA2350)

REF - Deslocamento da tensão de referência em V

Substituindo a equação (3.9) na equação (3.12), determina-se a relação da tensão no capacitor

e a tensão de entrada do A/D. A equação é dada por

( )OP

AD

GWREFVVc

⋅−

= (3.13)

onde,

21

2

MM

M

RRRW+

= (3.14)

O fundo de escala FE para a tensão no capacitor é obtido quando a tensão de entrada do A/D é

máxima, ou seja, picoV,03 . Das equações (3.13) e (3.14), determina-se a faixa de medição das

tensões no capacitor. A tabela (3.3), apresenta os resultados obtidos (as faixas de projeto são

as mesmas descritas na tabela 2.3 – pág. 21).

Tabela 3.3: Faixas de medição das tensões no capacitor do filtro LC

Faixas de projeto VAD = 3,0V (FE) VAD = 0,9V

20,15 a 7,00Vrms (a = 80) 30V (21,21 Vrms) 12,00V (8,48 Vrms)

20,15 a 6,80 Vrms (a = 24) 30V (21,21 Vrms) 12,00V (8,48 Vrms)



Dos resultados, observa-se que a utilização de amplificadores com ganhos programáveis não é

necessária. Isto porque a utilização de resistores adicionais mantém os níveis de tensão no


67

capacitor em uma faixa bem restrita e, portanto, a faixa de medição pode ser única para todas

as faixas de corrente de projeto.

3.4 Conclusões Neste capítulo foram apresentados os principais circuitos e dispositivos implementados para a

construção do protótipo da fonte de corrente. Para os circuitos de potência, especial atenção

foi dada em alguns pontos chaves de operação do protótipo como, por exemplo, a interface e

os circuitos de chaveamento dos resistores adicionais e comutação dos taps do transformador

de isolação. Já na seção 3.3, foram apresentados os circuitos e dispositivos de interface para o

controlador digital implementado com o DSP TMS320F2812. Especial atenção foi dada ao

projeto das faixas de medição das variáveis de estado do sistema, ou seja, a corrente de saída

da fonte, a corrente no indutor e a tensão no capacitor do filtro LC. O projeto fornece uma

visão geral dos sensores utilizados nas diversas faixas, o procedimento para cálculo dos

resistores de medição, o ajuste dos ganhos programáveis e os circuitos implementados para o

condicionamento dos sinais de entrada do conversor A/D.

Capítulo 4 - Resultados Experimentais

68

CAPÍTULO 4 Resultados Experimentais

Neste capítulo são apresentados os resultados experimentais obtidos a partir do protótipo da

fonte de corrente descrito no capítulo 3 operando de acordo com os controladores

desenvolvidos no capítulo 2. Os módulos de software para os controladores digitais da fonte

de corrente foram desenvolvidos no Code Composer Studio Integrated Design Environment

[49, 50] e foram implementados essencialmente em linguagem C.

4.1 Controle das correntes de saída O primeiro teste experimental foi verificar o desempenho do sistema de controle da fonte de

corrente ao ser aplicado um sinal ou comando de referência. Para validação dos resultados de

simulação, foram escolhidas duas faixas de correntes de projeto: 20 a 40Arms e 50 a 70Arms.

Em ambas foram aplicados sinais de referência em 60Hz com amplitudes correspondendo ao

início e término das faixas. Os ganhos do controlador PI foram ajustados conforme descrito

no capítulo 2.

A figura 4.1 apresenta os resultados experimentais para as formas de onda da corrente de

saída da fonte superposta a uma corrente de referência de 70Arms (término da faixa). As

formas de onda foram obtidas a partir de dois canais do conversor D/A descrito no capítulo 3,

sendo um canal para a corrente de referência e o outro para a corrente medida. As medições

das tensões de saída do D/A foram obtidas através do osciloscópio digital TDS360 e

armazenadas em arquivo com o software WaveStar ambos da fabricante Tektronics.


69

TT1 >2 >

1) Ch 1: 500 mVolt 2 ms 2) Ch 2: 500 mVolt 2 ms

Figura 4.1: Corrente de saída superposta a uma corrente de referência de 70Arms.

Para as medições da distorção harmônica total das correntes de saída da fonte, foi utilizado

um analisador de qualidade de energia modelo Fluke 434 [51]. A figura 4.2, apresenta a

análise harmônica da corrente de saída da fonte para a condição anterior. A distorção

harmônica total foi medida em 1,4%.

Harmonic magnitude as a % of the fundamental amplitude2 4 6 8 10 12 14 16 18 20 22 24 26 283032343638404244464850

0.00%

0.04%

0.09%

0.13%

0.17%

0.22%

0.26%

0.30%

0.34%

0.39%

0.43%

Figura 4.2: Análise harmônica da corrente de saída da fonte - 70Arms.


70

Da mesma forma, a figura 4.3 apresenta as formas de onda da corrente de saída da fonte

superposta a uma corrente de referência de 50Arms, ou seja, no início da faixa.

TT1 >2 >


Figura 4.3: Corrente de saída superposta a uma corrente de referência de 50Arms.

A figura 4.4, apresenta a análise harmônica da corrente de saída da fonte para a condição

anterior. A distorção harmônica total foi medida em 1,6%.


0.00%

0.05%

0.11%

0.16%

0.22%

0.27%

0.33%

0.38%

0.43%

0.49%

0.54%

Figura 4.4: Análise harmônica da corrente de saída da fonte - 50Arms.


71

A seguir, serão apresentados os resultados para a faixa de 20 a 40 Arms. A figura 4.5 apresenta

as formas de onda da corrente de saída da fonte superposta a uma corrente de referência de 40

Arms, ou seja, no término da faixa.

TT1 >2 >


Figura 4.5: Corrente de saída superposta a uma corrente de referência de 40 Arms.

A figura 4.6, apresenta a análise harmônica da corrente de saída da fonte para a condição

anterior. A distorção harmônica total foi medida em 1,2%.


0.00%

0.04%

0.08%

0.12%

0.16%

0.20%

0.24%

0.28%

0.32%

0.36%

0.39%

Figura 4.6: Análise harmônica da corrente de saída da fonte - 40 Arms.


72

Da mesma forma, a figura 4.7 apresenta as formas de onda da corrente de saída da fonte

superposta a uma corrente de referência de 20 Arms, ou seja, no início da faixa.

TT1 >2 >


Figura 4.7: Corrente de saída superposta a uma corrente de referência de 20 Arms.

Finalmente, a figura 4.8, apresenta a análise harmônica da corrente de saída da fonte para a

condição anterior. A distorção harmônica total foi medida em 1,2%.


0.00%

0.07%

0.15%

0.22%

0.29%

0.37%

0.44%

0.51%

0.59%

0.66%

0.73%

Figura 4.8: Análise harmônica da corrente de saída da fonte - 20 Arms.


73

Das figuras 4.1 a 4.8, os resultados apresentados mostraram a viabilidade do controle

proposto para este tipo de aplicação. A fonte foi capaz de injetar na carga correntes senoidais

de 20 a 70 Arms com distorções harmônicas totais inferiores a 2%.

4.2 Curvas de distorção harmônica As curvas teóricas de distorção harmônica total na saída do filtro para índices de modulação

variando de 0,01 a 0,99 foram apresentadas na seção 2.4.1 ao tratarmos do projeto do filtro

LC na saída do inversor. Estas curvas foram utilizadas para determinar a razão entre a

freqüência de modulação 0ω e a freqüência natural não amortecida nω do filtro para um dado

índice de distorção harmônica desejado na saída do filtro. A seguir, são apresentados os

resultados experimentais das curvas de distorção harmônica para correntes de saída variando

de 0,5 a 70 Arms. A tabela (4.1) reúne os valores de distorção harmônica medidos em cada

faixa de corrente. As faixas apresentadas são as mesmas faixas de projeto descritas na tabela

2.3.

Tabela 4.1: Valores de THD para correntes de saída variando de 0,5 a 70 Arms.

Faixa 1 I (Arms) THD (%)

70 1,4

65 1,4

60 1,4

55 1,4

50 1,6

45 1,7

40 1,8


40 1,2

35 1,2

30 1,4

25 1,7

20 1,9

15 2,0


15 1,6


74

12 1,9

9 2,2

5 3,9


5 1,4

4 1,5

3 1,8

2 2,4


2 1,6

1,5 1,7

1,0 2,4

0,5 4,0

A figura 4.9, apresenta graficamente os resultados da tabela 4.1.

−5 0 5 10 15 20 25 30 35 40 45 50 55 60 65 700.5

1

1.5

2

2.5

3

3.5

4

4.5

Arms

TH

D %

Faixa 1Faixa 2Faixa 3Faixa 4Faixa 5

Figura 4.9: Curvas de distorção harmônica para correntes de 0,5 a 70Arms.

Da figura 4.9, a distorção harmônica total foi inferior a 2% para todas as correntes no final de

cada faixa, ou seja, para índices de modulação próximos de 0,95. Da mesma forma,

confirmam-se as maiores distorções harmônicas para as correntes no início de cada faixa, ou


75

seja, para índices de modulação próximos a 0,3 confirmando, portanto, os resultados teóricos

obtidos.

4.3 Conclusões Os resultados experimentais provenientes da operação da fonte de corrente, demonstraram a

viabilidade do controle implementado para este tipo de aplicação. Das figuras apresentadas na

seção 4.1, o sistema de controle se mostrou eficiente em seguir sinais de referência em 60Hz

validando, dessa forma, os resultados de simulação obtidos. Ainda, verificou-se as distorções

harmônicas totais das correntes de saída no início e término de cada faixa considerada. Para as

faixas de 20 a 40 Arms e 50 a 70 Arms, a DHT não ultrapassou 1,9%.

Das curvas de distorção harmônica apresentadas na figura 4.9, observou-se que o sistema de

controle não foi capaz de sintetizar correntes de saída com distorções harmônicas inferiores a

1% conforme descrito nas especificações técnicas da seção 1.1. Entretanto, comprovou-se os

bons resultados obtidos em simulação para as distorções harmônicas no final de cada faixa, ou

seja, para índices de modulação próximos a 0,95. Nesse caso, para todas as faixas a DHT foi

inferior a 2%. Um outro resultado interessante foi o aumento significativo da distorção

harmônica no início da faixa, ou seja, para índices de modulação próximos a 0,3. Dessa

forma, foi possível comprovar os resultados previstos em simulação. Uma das grandes

limitações para a obtenção de melhores resultados, foram as distorções harmônicas

introduzidas pela saturação do núcleo do transformador devido às correntes contínuas

produzidas pelo inversor. Tais distorções deverão ser melhor compensadas pelo sistema de

controle e deveriam ser estudadas em maior profundidade em trabalhos futuros.

Capítulo 5 - Conclusões Gerais

76

Capítulo 5 Conclusões Gerais

O objetivo desse trabalho foi o projeto e construção do protótipo de uma fonte de corrente

senoidal de alto desempenho, de baixa potência, programável em amplitude e freqüência e de

baixa distorção harmônica para mesas de calibração de medidores de energia. A estratégia

utiliza um inversor MLP alimentado por fonte de tensão e um filtro passivo de segunda ordem

na saída do inversor. O método de modulação em largura de pulsos foi descrito e expressões

para o cálculo das larguras dos pulsos foram determinadas. A operação do sistema em malha

aberta foi apresentada bem como o projeto das faixas de corrente. Dos resultados obtidos,

nota-se que a utilização de resistores adicionais manteve os índices de modulação dentro da

faixa de projeto estipulada, ou seja, de 0,3 a 0,95, independentemente da corrente de saída da

fonte. Ainda, com a utilização de quatro taps no secundário do transformador, pôde-se manter

as correntes no indutor dentro de uma faixa de variação limitada obtendo-se, dessa forma,

uma maior simplicidade no projeto dos circuitos analógicos de medição destas correntes,

evitando-se, por exemplo, sua divisão em várias faixas e, conseqüentemente, um maior

número de sensores. Da análise harmônica da tensão de saída do inversor, descrita pela

equação A.12, foi possível traçar curvas de projeto para determinar a razão entre a freqüência

de modulação 0ω e a freqüência natural não amortecida nω do filtro para um dado índice de

distorção harmônica desejado. Assim, foi apresentado um procedimento de projeto para o

filtro LC considerando a distorção harmônica total desejada, a ondulação de corrente no

indutor e a freqüência de corte do filtro. Finalmente, foram apresentadas a estrutura básica de

controle do inversor e o projeto do controlador digital. Os resultados de simulação obtidos,


77

demonstraram a viabilidade do controle por realimentação de estados, bem como do

controlador em cascata.

No capítulo 3, foram apresentados os principais circuitos e dispositivos implementados para a

construção do protótipo da fonte de corrente. Para os circuitos de potência, especial atenção

foi dada em alguns pontos chaves de operação do protótipo como, por exemplo, a interface e

os circuitos de chaveamento dos resistores adicionais e comutação dos taps do transformador

de isolação. Já na seção 3.3, foram apresentados os circuitos e dispositivos de interface para o

controlador digital implementado com o DSP TMS320F2812. Especial atenção foi dada ao

projeto das faixas de medição das variáveis de estado do sistema, ou seja, a corrente de saída

da fonte, a corrente no indutor e a tensão no capacitor do filtro LC. O projeto fornece uma

visão geral dos sensores utilizados nas diversas faixas, o procedimento para cálculo dos

resistores de medição, o ajuste dos ganhos programáveis e os circuitos implementados para o

condicionamento dos sinais de entrada do conversor A/D.

No capítulo 4, os resultados experimentais provenientes da operação da fonte de corrente,

demonstraram a viabilidade do controle em cascata para este tipo de aplicação. Das figuras

apresentadas na seção 4.1, o sistema de controle se mostrou eficiente para a obtenção de sinais

de referência em 60Hz validando, dessa forma, os resultados de simulação obtidos. Ainda,

verificou-se as distorções harmônicas totais das correntes de saída no início e término de cada

faixa considerada. Para as faixas de 20 a 40 Arms e 50 a 70 Arms, a DHT não ultrapassou 1,6%.

Das curvas de distorção harmônica apresentadas na figura 4.9, verificou-se que o sistema de

controle, não foi capaz de sintetizar correntes de saída com distorções harmônicas inferiores a

1% conforme descrito nas especificações técnicas da seção 1.1. Entretanto, pôde-se

comprovar os bons resultados obtidos em simulação para as distorções harmônicas no final de

cada faixa, ou seja, para índices de modulação próximos a 0,95. Nesse caso, para todas as

faixas a DHT foi inferior a 2%. Um outro resultado interessante foi o aumento significativo da

distorção harmônica no início da faixa, ou seja, para índices de modulação próximos a 0,3,

comprovando-se assim, os resultados previstos em simulação. Uma das grandes limitações

para a obtenção de melhores resultados, foram as distorções harmônicas introduzidas pela

saturação do núcleo do transformador devido às correntes contínuas produzidas pelo inversor.


78

Tais distorções poderiam ser melhor compensadas pelo sistema de controle, justificando

estudos em maior profundidade em trabalhos futuros.

5.1 Contribuições alcançadas

Dentre as principais contribuições destacam-se:

• Desenvolvimento de uma plataforma (protótipo) de estudos e testes de fontes de

correntes senoidais.

• Desenvolvimento de uma forma sistemática de projeto de filtros LC na saída do

inversor monofásico MLP a três níveis para esse tipo de aplicação.

• Desenvolvimento de uma forma sistemática de projeto do controlador por

realimentação de estados para esse tipo de aplicação.

• Desenvolvimento de uma biblioteca de rotinas de controle de alto desempenho

implementadas para serem executadas em tempo real através de processador digital de

sinais, particularmente para o modelo TMS320F2812 da fabricante Texas Instruments.

5.2 Propostas de continuidade

Embora, no início, o intuito tenha sido o de obter uma fonte capaz de injetar correntes

senoidais de 0,5 a 200 Arms em sua saída, não foi possível colocar em operação a fonte de

corrente na faixa de 70 a 200 Arms. Ainda, as distorções harmônicas não foram inferiores a 1%

conforme pré-estabelecido nas especificações técnicas. Durante o desenvolvimento, foram

encontrados diversos problemas até então não previstos. Dentre eles destacam-se: as elevadas

distorções harmônicas causadas pela saturação do núcleo do transformador de isolação,

presença de ruídos na placa de circuito impresso, separação inadequada dos planos de terra

analógicos e digitais, compensação das correntes C.C. na saída do inversor. A seguir, são

sugeridos os principais pontos a serem explorados em trabalhos futuros :


79

• Colocar em operação os controladores desenvolvidos no capítulo 2 na faixa de

operação de 70 a 200 Arms e investigar soluções para se obter distorções harmônicas

totais abaixo de 1%.

• Estudo de alternativas de controle para compensação das correntes C.C. na saída do

inversor, evitando-se, dessa forma saturações do transformador.

• Implementação das malhas de controle com realimentação de estados para todas as

faixas de corrente.

• Desenvolvimento e programação de módulos de software para inserção e operação do

conversor A/D de 16bits no sistema de controle já implementado.

• Estudo de alternativas para o layout das placas de circuito impresso tais como melhor:

distribuição dos circuitos de potência e controle, separação adequada dos planos de

terra analógicos e digitais, diminuição do número de faixas de correntes da fonte bem

como o número de taps do transformador.

Referências Bibliográficas

80

REFERÊNCIAS BIBLIOGRÁFICAS

[1] GUBISCH, A., LUALDI, P.L., JR., MILJANIC, P.N. AND WEST, J.L. Power

calibrator using sampled feedback for current and voltage. IEEE Transactions on

Instrumentation and Measurement 46, 2 (April 1997), 403-407.

[2] VAN DER BROECK, H. AND LÜRKENS, P. Programmable AC power source. Power

Electronics and Applications, 1993., Fifth European Conference on 3 (September 1993),

255-260.

[3] ZAJEC, P. AND NASTRAN, J. Power calibrator using switched mode voltage source.

IEEE Transactions on Instrumentation and Measurement 49, 4 (August 2000), 790-794.

[4] TZOU, Y.-Y., OU, R.-S., JUNG, S.-L. AND CHANG, M.-Y. High-Performance

programmable AC power source with low harmonic distortion using DSP-based

repetitive control technique. IEEE Transactions on Power Electronics 12, 4 (July 1997),

715-725.

[5] KAWAMURA, A. AND HOFT, R. G. Instantaneous feedback controlled PWM inverter

with adaptive hysteresis. IEEE Transactions on Industry Applications 20, (July/ August

1984), 769-775.

[6] CHA, H. -J., KIM, S. -S., KANG, M. -G. AND CHUNG, Y. -H. Real-Time digital

control of PWM inverter with PI compensator for uninterruptible power supply.


81

Industrial Electronics Society, 1990. IECON ’90., 16th Annual Conference of IEEE 2

(November 1990), 1124-1128.

[7] KAWAMURA, A. AND YOKOYAMA, T. Comparison of five different approaches for

real time digital feedback control of PWM inverter. Industry Applications Society

Annual Meeting, 1990 Conference Record of the 1990 IEEE 2 (October 1990), 1005-

1011.

[8] HUA, C. AND HOFT, R. G. High performance deadbeat controlled PWM inverter

using a current source compensator for nonlinear loads. Power Electronics Specialists

Conference, 1992. PESC ’92 Record., 23rd Annual IEEE 1 (June/July 1992), 443-450.

[9] JUNG, S.-L. AND TZOU, Y.-Y. Discrete feedforward sliding mode control of a PWM

inverter for sinusoidal output waveform synthesis. Power Electronics Specialists

Conference, 1994. PESC ’94 Record., 25th Annual IEEE 1 (June 1994), 552-559.

[10] TZOU, Y. -Y., HO, L.-H. AND OU, R.-S. Fuzzy control of a closed-loop regulated

PWM inverter under large load variations. Industrial Electronics, Control, and

Instrumentation, 1993. Proceedings of the IECON ’93., International Conference on 1

(November 1993), 267-272.

[11] JUNG, S. -L., HO, L.-H., YEH, H.-C. AND TZOU, Y.-Y. DSP-based digital control of

a PWM inverter for sine wave tracking by optimal state feedback technique. Power

Electronics Specialists Conference, 1994. PESC ’94 Record., 25th Annual IEEE 1 (June

1994), 546-551.

[12] TOMIZUKA, M. AND ROSENTHAL, D. E. On the optimal digital state vector

feedback controller with integral and preview actions. Transactions ASME 101, (June

1979), 172-178.

[13] RYAN, M. J. AND LORENZ, R. D. A high performance sine wave inverter controller

with capacitor current feedback and “Back-EMF” decoupling. Power Electronics


82

Specialists Conference, 1995. PESC ’95 Record., 26th Annual IEEE 1 (June 1995), 507-

513.

[14] RYAN, M. J., BRUMSICKLE, W. E. AND LORENZ, R. D. Control topology options

for single-phase UPS inverters. IEEE Transactions on Industry Applications 33 (March/

April 1997), 493-501.

[15] GUO, W., DUAN, S., KANG, Y. AND CHEN, J. A new digital multiple feedback

control strategy for single-phase voltage-source PWM inverters. Proceedings of IEEE

Region 10 International Conference on Electrical and Electronic Technology, 2001.

TENCON. 2 (August 2001), 809-813.

[16] MIHALACHE, L. DSP control method of single-phase inverters for UPS applications.

Applied Power Electronics Conference and Exposition, 2002. Seventeenth Annual IEEE

1 (March 2002), 590-596.

[17] IGARASHI, Y., IZUMI, T., YOKOYAMA, T. AND HANEYOSHI, T. A study of

instantaneous value control with voltage variation compensation for UPS inverters.

Power Conversion Conference, 2002. PCC-Osaka 2002. Proceedings of the 2 (April

2002), 653-658.

[18] ITO, Y. AND KAWAUCHI, S. Microprocessor-based robust digital control for UPS

with three-phase PWM inverter. Power Electronics, IEEE Transactions on 10 (March

1995), 196-204.

[19] KAI, Z., YONG, K., JIAN, X., HUI, Z. AND JIAN, C. Study on an inverter with pole

assignment and repetitive control for UPS applications. Power Electronics and Motion

Control Conference, 2000. Proceedings. PIEMC 2000. The Third International 2

(August 2000), 650-653.

[20] LOH, P., NEWMAN, M., ZMOOD, D. AND HOLMES, D. Improved transient and

steady state voltage regulation for single and three phase uninterruptable power supplies.


83

Power Electronics Specialists Conference, 2001. PESC. 2001 IEEE 32nd Annual 2

(June 2001), 498-503.

[21] BÜHLER, H. Réglages Echantillonnés, vol. 1 e 2. Presses polytechniques, 1983.

[22] FÉLIX, C. H. F. Controle Digital de uma UPS Trifásica. Dissertação (Mestrado),

Escola de Engenharia da UFMG, Fevereiro 2003.

[23] TEIXEIRA, JR., M. J. Metodologia de projeto de fontes de tensão C.A. de alta

qualidade. Dissertação (Mestrado), Escola de Engenharia da UFMG, Maio 2005.

[24] CHEN, C.-T. Linear System Theory and Design. Oxford University Press, 1999.

[25] OGATA, K. Discrete-time Control Systems, 2nd ed. Englewood Cliffs, N.J.:Prentice-

Hall, 1995.

[26] TEXAS INSTRUMENTS (2006). TMS320F2810, TMS320F2811, TMS320F2812,

TMS320C2810, TMS320C2811, TMS320C2812 Digital Signal Processors. Data

Manual. Literature Number: SPRS174N.

[27] INTERNATIONAL RECTIFIER (1999). Hexfet Power Mosfet - IRFZ24N Datasheet.

Literature Number: PD-91354A.

[28] INTERNATIONAL RECTIFIER. Power Mosfets Basics. Application Note. Literature

Number: AN-1084.

[29] INTERNATIONAL RECTIFIER. The Do’s and Don’ts of Using MOS-Gated

Transistors. Application Note. Literature Number: AN-936.

[30] MOTOROLA. Introduction to Insulated Gate Bipolar Transistors. Application Note.

Literature Number: AN-1541.


84

[31] LEM. Current Transducer LA 55-P Datasheet. Literature Number: LA 55-P.

[32] LEM. Isolated Current and Voltage transducers Characteristics – Applications –

Calculations. 3rd Edition. Literature Number: CH24101.

[33] TEXAS INSTRUMENTS (2005). High-Voltage, High Current Darlington Transistor

Array - ULN2003 Datasheet. Literature Number: SLRS054B.

[34] LEM. Current Transducer LA 205-S Datasheet. Literature Number: LA 205-S.

[35] INTERNATIONAL RECTIFIER (2004). Current Sensing Single Channel Driver -

IR2127 Datasheet. Literature Number: PD60143-O.

[36] INTERNATIONAL RECTIFIER (2004). Using the Current Sensing IR2127 Gate

Driver ICs. Application Note. Literature Number: AN-1014.

[37] TEXAS INSTRUMENTS (2004). TMS320F28x DSP Event Manager (EV) Reference

Guide. Literature Number: SPRU065C.

[38] TEXAS INSTRUMENTS (2004). TMS320x281x, 280x Serial Communication Interface

(SCI) Reference Guide. Literature Number: SPRU051B.

[39] TEXAS INSTRUMENTS (2004). MAX232, MAX232I Dual EIA Drivers/ Receivers

Datasheet. Literature Number: SLLS074L.

[40] ALLIANCE SEMICONDUCTOR (2004). 3.3V 64K X 16 CMOS SRAM Datasheet.

Literature Number: AS7C31026B.

[41] TEXAS INSTRUMENTS (2006). TMS320x281x, 280x Peripheral Reference Guide.

Literature Number: SPRU566C.


85

[42] BURR-BROWN (2000). 12-Bit Quad Voltage Output Digital-to-Analog Converter.

DAC7624, DAC7625 Datasheet. Literature Number: PDS-1419C.

[43] TEXAS INSTRUMENTS (2005). TMS320x281x Analog-to-Digital Converter (ADC)

Reference Guide. Literature Number: SPRU060D.

[44] BURR-BROWN (2005). 16-Bit, 2.5MSPS Analog-to-Digital Converter. ADS1602

Datasheet. Literature Number: SBAS341B.

[45] TEXAS INSTRUMENTS (2004). TMS320x281x Multichannel Buffered Serial Port

(McBSP) Reference Guide. Literature Number: SPRU061B.

[46] BURR-BROWN (1993). Programmable Gain Instrumentation Amplifier - PGA204,

PAG205 Datasheet. Literature Number: PDS-1176A.

[47] BURR-BROWN (2005). High-Speed, Single-Supply, Rail-to-Rail Operational Amplifier

- OPA2350 Datasheet. Literature Number: SBOS099C.

[48] BURR-BROWN (1998). Precision Instrumentation Amplifier – INA114 Datasheet.

Literature Number: PDS-1142D.

[49] TEXAS INSTRUMENTS (2002). Code Composer Studio Development Tools v2.2

Getting Started Guide. Literature Number: SPRU509G.

[50] TEXAS INSTRUMENTS (2001). Using Example Projects, Code and Scripts to jump

Start Customers W/CCS 2.0. Application Note. Literature Number: SPRA766.

[51] FLUKE (2006). Fluke 434/435 Three Phase Power Quality Analyzer. Guia do Usuário.

Literature Number: Fluke 434 Manual.


86

[52] NANSEN S/A INSTRUMENTOS DE PRECISÃO (2006). Precision LAB – Sistema

Eletrônico de Calibração de Medidores de Energia Elétrica – Uma posição.

www.nansen.com.br

Apêndice A - Análise Harmônica da Tensão de Saída de um Inversor

87

APÊNDICE A

Análise harmônica da tensão de saída de um inversor

monofásico MLP a três níveis.

Para cargas lineares, a distorção harmônica total (DHT) da tensão de saída do filtro LC

depende, essencialmente, da estrutura do conversor estático utilizado, do método de

modulação em largura de pulsos adotado e da razão entre a freqüência de corte do filtro LC e

a freqüência de modulação. A figura A.1 mostra um período da tensão de saída de um

inversor monofásico MLP a três níveis.

T

T T

E

1

2

1

1

1

2 2

1

2

2

2

2

2

2

2

2

2

2

2-- -

-

-

-1

1

v(t)

T 1

2

-T 1

2

-T 1

2

-T

1c

c2

Figura A.1: Sinais de comando para MLP a três níveis e tensão de saída do inversor


88

A análise harmônica deste sinal periódico e sem modulação, ou seja, com τ1 e τ2 constantes, é

dada pela série de Fourier, descrita pela equação (A.1).

∑∞

=

⎥⎦

⎤⎢⎣

⎡⎟⎠⎞

⎜⎝⎛+⎟

⎠⎞

⎜⎝⎛+=

1

222

0

n

nn Tntsen.b

Tntcos.aa)t(v ππ (A.1)

onde

tTntcos)t(v

TaT

Tn d22 2

2∫−

⎟⎠⎞

⎜⎝⎛=

π (A.2)

tTntsen)t(v

Tb

T

Tn d22 2

2∫−

⎟⎠⎞

⎜⎝⎛=

π (A.3)

A função v(t) da figura A.1 é par e, logo, os coeficientes em seno são nulos, bn= 0. Assim,

basta calcular os coeficientes an.

tTntcosA

Tan d222

2

2

1

1∫ ⎟⎠⎞

⎜⎝⎛⋅⋅=

τ

τπ

⎥⎦

⎤⎢⎣

⎡⎟⎠⎞

⎜⎝⎛−⎟

⎠⎞

⎜⎝⎛⋅=

Tnsen

Tnsen

nA τπτπ

π212 (A.4)

Como (A.4) possui uma singularidade para n = 0, o coeficiente a0 será calculado

separadamente:

∫⋅=2

2

0

1

2

d22τ

τtA

Ta

( )ττ 212

−⋅=TA (A.5)

Substituindo-se os coeficientes determinados em (A.4) e (A.5) na equação (A.1), encontra-se

a função v(t) dada em (A.6).


89

( ) ⎟⎠⎞

⎜⎝⎛⋅⎥

⎦

⎤⎢⎣

⎡⎟⎠⎞

⎜⎝⎛−⎟

⎠⎞

⎜⎝⎛+−= ∑

∞

=Tntcos

Tnsen

Tnsen

nA

TA)t(v

n

πτπτππ

ττ22 21

1

21 (A.6)

As larguras de pulsos variáveis definidas nas expressões (2.4) e (2.5) são dadas no tempo

contínuo por

( )tcosmTT)t( mωτ ⋅⋅+=221

(A.7)

( )tcosmTT)t( mωτ ⋅⋅−=222

onde

m – índice de modulação, dado por E

V m

Vm – amplitude da tensão modulante senoidal

mm ƒ= πω 2 – freqüência angular da modulante (rd/s)

ƒm – freqüência da modulante (Hz)

E – tensão de entrada do inversor em ponte

Incluindo agora a modulação em largura de pulso definida em (A.7) na equação (A.6) temos

( ) ( )[ ]⎩⎨⎧

−⎭⎬⎫

⎩⎨⎧ ⋅++= ∑

∞

=

tcosmnsennEtcosEm)t(v m

n

m ωπ

πω 1

22

1

( )[ ] ⎟⎠⎞

⎜⎝⎛

⎭⎬⎫

⎭⎬⎫

⎩⎨⎧ ⋅−−

Tntcostcosmnsen m

πω

π 212

(A.8)

Desenvolvendo as somas trigonométricas e fazendo as devidas simplificações, obtemos a

equação (A.9).


90

( ) ( ) ⎟⎠⎞

⎜⎝⎛⋅⎟

⎠⎞

⎜⎝⎛

⎥⎦⎤

⎢⎣⎡ ⋅+= ∑

∞

=Tntcosncostcosnmsen

nEtcosEm)t(v m

n

mππ

ωπ

πω

222

4

1

(A.9)

O termo sen(γ . cosθ) pode ser desenvolvido em uma série de funções de Bessel de primeira

espécie como mostra a expressão (A.10).

sen(γ . cosθ) = 2J1(γ) cosθ – 2J3(γ) cos3θ + 2J5(γ) cos5θ – ...

( ) ( )[ ]θγ 1212 12

1

1 −−= −

∞

=

−∑ kcosJ)( k

k

k (A.10)

Introduzindo a série acima na expressão (A.9), tem-se a equação (A.11)

( ) ( ) .nmJ

ncosnEtcosEm)t(v

n k

kk

m ⎟⎠⎞

⎜⎝⎛

⎪⎩

⎪⎨⎧

−⋅+= ∑ ∑∞

=

∞

=

−−

212

24

1 1

121 ππ

πω

( )[ ] ⎟⎠⎞

⎜⎝⎛

⎭⎬⎫⋅−⋅

Tntcostkcos m

πω 212 (A.11)

Desenvolvendo o produto de cossenos da equação anterior e substituindo Tπ2 por 0ω , ou

seja, a freqüência angular da modulação em largura de pulsos, obtemos finalmente a equação

desejada para a tensão de saída do inversor monofásico em ponte completa com modulação a

três níveis.

( ) ( )∑ ∑∞

=

∞

=

−− ⎟

⎠⎞

⎜⎝⎛−⎟

⎠⎞

⎜⎝⎛+=

1 1

121

21

24

n k

kk

m .nmJ.ncos

nEtcos.m.E)t(v ππ

πω

( )[ ] ( )[ ]⎩⎨⎧

⎭⎬⎫−−++− tnkcostnkcos mm 00 1212 ωωωω (A.12)

Apêndice B - Diagramas Esquemáticos

91

APÊNDICE B

Diagramas esquemáticos dos circuitos desenvolvidos para

o protótipo da fonte de corrente senoidal.


92

Figura B.1: Circuitos de alimentação do DSP e dos circuitos eletrônicos analógicos e digitais

12

34

56

78

ABCD

87

65

43

21

D C B A

Grup

o de

Ele

trôni

ca d

e Po

tênc

ia -

GEP

UFM

G -

Dept

o. d

e Eng

enha

ria E

letrô

nica

A

v. A

ntôn

io C

arlos

, 662

7 - P

ampu

lha

BH

- M

G -

Bras

il - C

EP: 3

1270

-091

Tel:

(31)

349

9-54

82

Títu

lo:

Tam

anho

:N

úmero

:

Arqu

ivo:

Rev

isão:

Folh

a:de

:

Data

:Pr

ojeti

sta:

Powe

r Dist

ribut

ion

001

A330

-Jul

-200

6

19

C:\m

eus_

proj

etos\

Temp

lates

_GEP

_DEL

T\Te

mpla

te A3

.dot

NC1

NC2

1GN

D3

1EN

4

1IN

5

1IN

6

NC7

NC8

2GN

D9

2EN

10

2IN

11

2IN

12

NC13

NC14

NC

162O

UT

172O

UT

18N

C19

NC

20N

C21

2RES

ET22

1OU

T23

1OU

T24

NC

15

1FB/

NC

25N

C26

NC

271R

ESET

28

TPS7

67D3

01

DU

AL O

UTPU

TV

OLTA

GES

U1

TPS7

67D

301P

WP

28-

HTSS

OP

C15

22uF

C14

22uF

C1

47uF

+3.3

V

+1.8

V

+3.3

V

XRS

BSS-

1M

OSF

ET-N

+3.3

V

C13

1uF

C18

0.1u

F

C22

0.1u

F

VIN

GND

VOUT

U2 LM78

15

VIN

GND

VOUT

U4 LM79

15

PT36

PT38

+20V

-20V

+15V

-15V

100u

F/35

V

100u

F/35

V

C19

0.1u

F

C23

0.1u

F

C20

0.1u

F

C24

0.1u

F

VIN

GND

VOUT

U3 LM78

05

VIN

GND

VOUT

U5 LM79

05

PT37

PT39

+5V

-5V

C21

0.1u

F

C25

0.1u

F

PT34

PT35

+5V

Vo =

Vre

f * (1

+R1/R

2)

onde

Vre

f = 1.

1834

V típ

ico

1.8 V

1.9

V13

5 M

Hz

150

MHz

D1

LED

L1 Indu

tor

PT1

PT

1 2 3 4J4 CON4

_ESQ

+20V

+15V

-15V

R7 10K

1%

R11K

1%

R2 1K 1

%

R6

4.7K

1%

R3 10K

R9

30.1

K 1%

R8

16.9

K 1%

POW

ER D

ISTR

IBU

TIO

N

POW

ER O

N SE

QUE

NCE

ENTR

ADA

PAR

A FO

NTES

EXT

ERNA

S

SGND

= Pl

anos

de t

erra d

as fo

ntes

exter

nas

Pont

o de

cone

xão

dos p

lanos

de t

erra

Plan

o de t

erra

analó

gico

Plan

o de t

erra

digit

al

AGN

DD

GND

SAÍD

A PA

RA P

LACA

RAN

GE

Ajus

te da

tens

ão de

saíd

a

R2

R1

+20V

-20V

+30V

F35A

F21A

F11A

1234J2

CON

4

1234J1

CON

4

+C1

7

+C1

6+

C33

100u

F/35

V

+C

3410

0uF/

35V

+C

3510

uF

+C

3610

uF

SGN

D2

SGND

1

SGND

1

C2 0.1u

F

C3 0.1u

F

C5 0.1u

F

C4 0.1u

F


93

Figura B.2: Circuitos para geração das tensões de referência

12

34

56

78

ABCD

87

65

43

21

D C B A

Grup

o de

Ele

trôni

ca d

e Po

tênc

ia -

GEP

UFM

G -

Dept

o. d

e Eng

enha

ria E

letrô

nica

A

v. A

ntôn

io C

arlos

, 662

7 - P

ampu

lha

BH

- M

G -

Bras

il - C

EP: 3

1270

-091

Tel:

(31)

349

9-54

82

Títu

lo:

Tam

anho

:N

úmero

:

Arqu

ivo:

Rev

isão:

Folh

a:de

:

Data

:Pr

ojeti

sta:

Volta

ge R

efere

nces

001

A330

-Jul

-200

6

29

C:\m

eus_

proj

etos\

Temp

lates

_GEP

_DEL

T\Te

mpla

te A3

.dot

C76

10uF

C50

1uF

NC

1

TEM

P3

VIN

2

GND

4

NC

7

NC

8

VOUT

6

TRIM

5

U10

REF

02A

P 8

-DIP

C49

1uF

C75

10uF

+5V

C55

1uF

C81

10uF

-5V

VRE

FP

R25

390R

R24 390R

R29

390R

R33

390R

R31

390R

R32

390R

VRE

FN

VMID

R28

390R

R26

390R

R27

390R

C53

1uF

C79

10uF

C56

1uF

C82

10uF

C52

1uF

C78

10uF

R12

10K R36

4.12

K

RV1

5K

RV5

10K

C14

7

2.2u

F

R13

10K

R37

4.12

K

R30

390R

R34

390R

R35

390R

C58

1uF

C84

10uF

VCM

RV3

5K

C54

1uF

C80

10uF

+5V

C57

1uF

C83

10uF

-5V

R11

10K

R10

10K

C51

1uF

C77

10uF

+15V

C48

1uF

C74

10uF

-15V

R23

5K

236

74

U6

OPA

177F

P 8-

DIP

+15V

-5V_

REF

R38

6.8K

R40

620R

RV2

5K

R39

6.8K

R41

620R

RV4 5K

PT3

PT

PT6

PT

PT7

PT

PT4

PT

PT2 PT

PT8

PT

2 31

8 4

U7A

OPA

2822

U 8-

SOIC

6 57

U7B

OPA

2822

U 8

-SOI

C

2 31

8 4

U8A

OPA2

822U

8-S

OIC

6 57

U8B

OPA

2822

U 8-

SOIC

VMID

PT5

PT

* To

dos o

s res

istor

es sã

o 1%

de p

recis

ão.

VOLT

AGE

REFE

REN

CES

Trim

pot -

Bou

rns

Série

3006

P

Trim

pot -

Bou

rns

Série

3006

P

Trim

pot -

Bou

rns

Série

3006

P

Trim

pot -

Bou

rns

Série

3006

P

Trim

pot -

Bou

rns

Série

3006

P

A/D - ADS1602

D/A

- DAC

7625

OPA2350

THS4

503

J7 JP33

J6 JP33

J11

JP33

J5 JP33

J8 JP33

J9 JP33

J10

JP33

+1V

+2.5V

+2.5V

+4V

AGND

C93

0.1u

FC4

00.

01uF

C39

0.01

uFC37

0.01

uF

C89

0.00

1uF

C38

0.01

uF

C44

0.01

uF

C47

0.01

uF

C91

0.00

1uF

C45

0.01

uF

C42

0.01

uF

C46

0.01

uF

C90

0.00

1uF

C92

0.00

1uF

C41

0.01

uFC4

3

0.01

uF

C94

0.1u

F

-5V

_REF


94

Figura B.3: Circuitos de potência, barramento C.C. e interface para controle dos relés

12

34

56

78

ABCD

87

65

43

21

D C B A

Grup

o de

Ele

trôni

ca d

e Po

tênc

ia -

GEP

UFM

G -

Dep

to. d

e En

genh

aria

Elet

rôni

ca

Av.

Ant

ônio

Car

los,

662

7 - P

ampu

lha

BH

- M

G -

Bras

il - C

EP: 3

1270

-091

Tel:

(31)

349

9-54

82

Títu

lo:

Tama

nho:

Núm

ero:

Arqu

ivo:

Rev

isão

:

Folh

a:de

:

Data

:Pr

ojeti

sta:

INVE

RSOR

001

A330

-Jul

-200

6

39

C:\m

eus_

proj

etos

\Tem

plat

es_G

EP_D

ELT\

Temp

late

A3.d

ot

D71N

4746

D51N

4746

D41N

4746

D61N

4746

1000

uF/6

3V

12

L2A

130u

H

G1_

VG

2_V

G3_V

G4_V

S1/D

4_V

S2/D

3_V

+30V

R43

22k

R42

22k

R44 22k

R45

22k

S4/S

3_V

R47

33R

5%

25W

R46

33R

5% 2

5W

+20V

Tcdc

- A

Vc+

Vpri+

Vpri-

Vc-

C1

C2

C-2

00A

_DSP

C-1

5A_D

SP

C-2A

_DSP

11

22

33

44

55

66

77

88

99

1010

1111

1212

1313

1414

1515

1616

1B 2B 3B 4B 5B 6B 7B GN

DC

OM7C6C5C4C3C2C1C

U11

ULN

2003

AN

16-

DIP

C1_D

SP

C2_D

SP

REL

ES

C-20

0AC-

15A

C-5A

C-2A

34

L2B

130u

HC

193

0.1u

F/63

0V

Tcca

1 - A

Tcca

2 - A

Tcca

1 - A

Tcca

2 - A

+15V

-15V

+20V

R14

10K

R15

10K

R16

10K

R17

10K

R18

10K

R19

10K

PT11

PT PT12

PT

PT9

PT PT10

PT

D1/D

2_V

+20V

1

2

3 M+

-

5

4

TC1

LA55

-P

C149

22nF

C15

0

22nF

C15

1

22nF

C152

22nF

C153

2.2u

F/25

0V

141112

RL2

Find

er 32

.21.

7.02

4.40

00

141112

RL1

Find

er 32

.21.

7.02

4.40

00

C-5

A_D

SP

C-2

00A

C-1

5A

C-2

A

C1

C2

C-5

A

1 2J3 CON2

Vpri+

Vpri-

INV

ERSO

R

ANAL

OG IN

PUTS

Pont

os de

sold

aR

esis

tore

s de f

io en

rola

do -

20W

COM

AND

O D

OS R

ELÉS

ANAL

OG IN

PUTS

RAN

GE

RAN

GE

ANAL

OG IN

PUTS

FLA

T C

ABL

E

Prim

ário

Tr

ansfo

rmad

or

1 2 3 4 5 6 7 8 9 10

J15

CON

10

A1

A2

A1

A2

EPCO

S

Q4IR

FZ24

N T

O-22

0AB

Q1IR

FZ24

N T

O-22

0AB Q2

IRFZ

24N

TO-

220A

BQ3

IRFZ

24N

TO-

220A

B

+C

148

SGN

D2JP

4

C98

0.1u

FC9

6

0.1u

FC9

50.

1uF

C97

0.1u

F

C99

0.1u

F

JP1

JP2


95

Figura B.4: Circuitos de alimentação, interface e controle do TMS320F2812

12

34

56

78

ABCD

87

65

43

21

D C B A

Grup

o de

Ele

trôni

ca d

e Po

tênc

ia -

GEP

UFM

G -

Dep

to. d

e En

genh

aria

Elet

rôni

ca

Av.

Ant

ônio

Car

los,

662

7 - P

ampu

lha

BH

- M

G -

Bra

sil -

CEP

: 312

70-0

91Te

l: (3

1) 3

499-

5482

Títu

lo:

Tam

anho

:N

úmero

:

Arq

uivo

:

Rev

isão

:

Folh

a:de

:

Dat

a:Pr

ojet

ista

:

TMS3

20F2

812

A330

-Jul

-200

6

00

C:\m

eus_

proj

etos

\Tem

plat

es_G

EP_D

ELT\

Temp

late

A3.

dot

+1.8

VL4 Indu

ctor

+3.3

V

L3 Indu

ctor

C15

41u

F

R51

24.9

K 1% 1

2Y

1

Cris

tal 3

0MH

z

12

34

56

78

910

1112

1314

U13

XD

S510

+5V

R49 10

K+3

.3V

R50 10

K+3

.3V

XD[0

..15]

XA[0

..15]

AD

DR

DA

TA

XZC

S6A

ND

7X

RD

XW

E

XZC

S0A

ND

1

XRS

SER

IALT

XSE

RIA

LRX

+3.3

V

AD

_IO

AD

_IL

AD

_VC

FSO

DO

UT

SCLK

OTR

GPI

O

DSP

_PD

FALHA

PWM1PWM2PWM3PWM4

+3.3

V

PRES

XR

/W

AD

CIN

A0

174

AD

CIN

A1

173

AD

CIN

A2

172

AD

CIN

A3

171

AD

CIN

A4

170

AD

CIN

A5

169

AD

CIN

A6

168

AD

CIN

A7

167

PWM11 49

PWM12 50

PWM1 92

PWM3 94

T3CTRIP-PDPINTB 79

T1PWM_T1CMP 102

T2PWM_T2CMP 104

T1CTRIP-PDPINTA 110

T3PWM_T3CMP 53

T4PWM_T4CMP 55

C4TRIP 61

C5TRIP 62

C6TRIP 63

MC

LKX

A28

MFS

RA29

SPIC

LKA

34SP

ISTE

A35

SPIS

IMO

A40

SPIS

OMIA

41

TDIRB 71

TCLKINB 72

CAP4_QEP3 57

CAP5_QEP4 59

CAP6_QEPI2 60

CAP1_QEP1 106

CAP2_QEP2 107

CAP3_QEPI1 109

XZC

S0A

ND

144

VDDIO115 VDDIO114 VDDIO81 VDDIO64 VDDIO31

VDD154 VDD143 VDD128 VDD112 VDD100 VDD75 VDD56 VDD37 VDD23

VSS

38

VSS

32

VSS

19

VSS

153

VSS

142

VSS

129

VSS

120

VSS

113

VSS

105

VSS

99

VSS

86

VSS

78

VSS

70

VSS

58

VSS

52

XW

E84

XR

D42

XZC

S6A

ND

713

3

XD

1514

7X

D14

139

XD

1397

XD

1296

XD

1174

XD

1073

XD

968

XD

865

XD

754

XD

639

XD

536

XD

433

XD

330

XD

227

XD

124

XD

021

XA18158 XA17156 XA16152 XA15148

XA13141

XA11132 XA10130 XA9125 XA8121 XA7118 XA6111 XA5108 XA4103 XA385 XA280 XA143 XA018

XA12138

XA14144

TMS3

20F2

812

176

Pin

PGF

LQFP

AD

CIN

B0

2

AD

CIN

B1

3

AD

CIN

B2

4

AD

CIN

B3

5

AD

CIN

B4

6

AD

CIN

B5

7

AD

CIN

B6

8

AD

CIN

B7

9

PWM10 48PWM9 47PWM8 46PWM7 45

VDD3VFL69

XRS 160

SCIT

XD

A15

5

SCIR

XD

A15

7

VD

D1

162

AD

CR

EFM

10A

DC

REF

P11

AV

SSR

EFB

G12

AD

CR

ESEX

T16

AD

CB

GRE

FIN

164

VD

DA

114

AV

DD

REF

BG

13V

DD

A2

166

VD

DA

IO1

MC

LKR

A25

VSS

A1

15

VSS

116

3

VSS

A2

165

VSS

AIO

176

AD

CLO

175

TMS

126

TDO

127

TDI

131

TRST

135

TCK

136

EMU

013

7

EMU

114

6

X2

76

XREADY161

XIN

T2_A

DC

SOC

151

XN

MI_

XIN

T13

150

XIN

T1_X

BIO

149

XF_XPLLDIS 140

TESTSEL134

C3TRIP 124C2TRIP 123C1TRIP 122

XC

LKO

UT

119

TCLKINA 117TDIRA 116

T2CTRIP_EVASOC 115

PWM6 101PWM5 98PWM4 95

PWM2 93

SCIR

XD

B91

SCIT

XD

B90

CA

NR

XA

89

XZC

S288

CA

NTX

A87

T4CTRIP/EVBSOC 83

XHOLDA82

TEST167 TEST266

MFS

XA26

MD

XA

22

MD

RA

20

XPM/MC17

XR

/W51

XHOLD159

X1/

XC

LKIN

77

U12

TMS

GPI

O

PGA_IL_A0PGA_IL_A1

PGA_IO_A0PGA_IO_A1

+1.8

V

DSP

SY

NC

+3.3

VC

59

1uF

R48

1K

C16

51u

F C15

8

10uF

C15

7

10uF

TMS3

20F2

812

A/D

ANA

LOG

INPU

TS12

BIT

S

A/D

ANA

LOG

SUPP

LY

A/D

DIG

ITAL

SUPP

LY

EXTE

RNAL

CLO

CKSO

URCE

PWM

- IN

VERS

OR

PGA

- IL PG

A - I

O

COM

AND

O - R

ELÉS

FAUL

T PR

OTEC

TION

RESE

T

RS23

2 - M

AX23

2D

A/D

- AD

S160

216

bits

SRAM

- AS

7C10

26

D/A

- DA

C762

512

bits

BARR

AMEN

TO D

E DA

DOS

XDS5

10

BARR

AMEN

TO D

E EN

DERE

ÇOS

CORE SUPPLY

FLASH SUPPLY

I/O SUPPLY

MODE SELECT

JP3

JP3

XA0XA1XA2XA3XA4XA5XA6XA7XA8XA9XA10XA11XA12XA13XA14XA15

XD0

XD1

XD2

XD3

XD4

XD5

XD6

XD7

XD8

XD9

XD10

XD11

XD12

XD13

XD14

XD15

RELES

C-200A_DSPC-15A_DSP

C-2A_DSPC1_DSPC2_DSP

C-5A_DSP

C10

0

0.1u

F

C10

1

0.1u

F

C10

2

0.1u

F

C10

3

0.1u

F

C10

4

0.1u

F

C10

6

0.1u

F

C10

8

0.1u

F

C11

0

0.1u

F

C11

30.

1uF

C11

2

0.1u

F

C10

5

0.1u

F

C10

7

0.1u

F

C10

9

0.1u

F

C11

1

0.1u

F

C11

4

0.1u

F

C6

0.1u

F

C15

5

0.01

uF

C15

6

0.00

1uF

C16

1

0.1u

F

C16

6

0.00

1uF

C16

00.

1uF

C16

20.

1uF

C16

822

pFC

167

22pF


96

Figura B.5: Entradas analógicas e condicionamento dos sinais para os conversores A/D

12

34

56

78

ABCD

87

65

43

21

D C B A

Grup

o de

Ele

trôni

ca d

e Po

tênc

ia -

GEP

UFM

G - D

epto

. de

Enge

nhari

a Ele

trôni

ca

Av. A

ntôn

io C

arlo

s, 6

627

- Pam

pulh

aBH

- M

G - B

rasil

- C

EP: 3

1270

-091

Tel:

(31)

349

9-54

82

Títu

lo:

Tama

nho:

Núm

ero:

Arqu

ivo:

Rev

isão:

Folh

a:de

:

Data

:Pr

ojeti

sta:

A/D

- ANA

LOG

INPU

TS

001

A330

-Jul

-200

6

59

C:\m

eus_

proj

etos

\Tem

plat

es_G

EP_D

ELT\

Temp

late A

3.do

t

8 1

5

3 6

42

U16

THS4

503I

D 8

-SO

IC

R60

390R

1%

R62

390R

1%

R63

390R

1%

R61

390R

1%

R64

25.5

R 1%

R65

25.5

R 1%

AIN

N

AINP

Tcca

1 - A

R66

82R

1% 5

W

Tcca

2 - A

+20V

FB12

IN+

5

IN-

4

A015

A116

DGND

14

REF

10

VO

UT11

VO1

1

VO2

9

VOS

AD

J6

VOS

AD

J7

NC

3

NC

2

V-8

13

U14

PGA2

05AP

16-

DIP

PGA_

IO_A

0

-15V

+15V

VCM

+5V

-5V

R52

40R

1% 1

0W

R58 5K

1% R5

95K

1%

-5V

Tcdc

- A

R71

12K

1%

FB12

IN+

5

IN-

4

A015

A116

DGND

14

REF

10

VO

UT11

VO1

1

VO2

9

VOS

AD

J6

VOS

AD

J7

NC

3

NC

2

V-8

13U

15

PGA

205A

P 16

-DIP

R74

10K

1%

R67

3.01

K 1%

-5V

_REF

+3.3

V-1

5V+1

5V

R77

1.91

K 1%

R79

82R

1%

5W

AD_

IL

-V4

IN+

3IN

-2

OUT

6

REF

5

RG

1

RG

8+V

7U1

9

INA

114A

P 8-

DIP

R80

475K

1%

R81

475K

1%

R83

121K

1%

R82

121K

1%

-15V

+15V

Vc-

Vc+

R72

12K

1%

R75

10K

1%

R69

3.01

K 1%

-5V

_REF

R78

1.91

K 1%

AD_V

C

R53 10K

R54

10K

R55

10K

R56

10K

R70

12K

1%

R73

10K

1%

R68

3.01

K 1%

-5V_

REF

R76

1.91

K 1%

AD_I

O

PGA_

IO_A

1

PGA

_IL_

A0PG

A_I

L_A1

PT16

PT PT20

PT

PT19

PT

PT24

PT

PT26

PT

PT15

PT

PT13

PT PT17

PT

PT22

PT

PT14

PT

PT18

PT

PT23

PT

+3.3

V+1

5V

+5V

+5V

-5V

+3.3

V

-15V

C85

10uF

PT25

PTPT21

PT

3V m

áx

2 31

8 4

U17

A

OPA

2350

PA 8

-DIP

2 31

8 4

U18A

OPA

2350

PA 8

-DIP

6 57

U18B

OPA

2350

PA 8

-DIP

2 31

8 4

U9A

OPA

2822

U 8-

SOIC

121114

RL3

Find

er 32

.21.

7.02

4.40

00

A/D - ADS1602

A/D - DSP

A/D - DSP

A/D - DSP

TENSÃO CAPACITORCORRENTE INDUTORCORRENTE DE SAÍDAA/D

- A

NAL

OG

INPU

TS

Vish

ay -

Série

RS0

10 Si

licon

e

Vish

ay -

Série

RS0

5 Sil

icone

Vish

ay -

Série

RS0

5 Sil

icone

Cone

xão

para

font

e ext

erna

de si

nal

J13

JP33

J14

JP33

J12

JP33

6V m

áx6V m

áx

6V_m

áx

6V_m

áx

A1 A2

C117

0.1u

F

C119

0.1u

F

C120

0.1u

F

C121

0.1u

F

C125

0.1u

F

C126

0.1u

F

C127

0.1u

F

C128

0.1u

F

C122

0.1u

F

C123

0.1u

F

C124

0.1u

F

C118

0.1u

F

C169

22pF

C116

0.1u

F

C171

100p

F

C173

100p

F

C172

100p

F

C11

50.

1uF

C17

5

CA

PC17

0

22pF

C17

4

CAP

C17

6

CA

P

C-2

00A


97

Figura B.6: Conversor A/D, 16-bits, 2,5MSPS. Circuitos de alimentação, interface e controle

12

34

56

78

ABCD

87

65

43

21

D C B A

Grup

o de

Ele

trôni

ca d

e Po

tênc

ia -

GEP

UFM

G - D

epto

. de

Enge

nhari

a Ele

trôni

ca

Av. A

ntôn

io C

arlo

s, 6

627

- Pam

pulh

aBH

- M

G - B

rasil

- C

EP: 3

1270

-091

Tel:

(31)

349

9-54

82

Títu

lo:

Tama

nho:

Núm

ero:

Arqu

ivo:

Rev

isão:

Folh

a:de

:

Data

:Pr

ojeti

sta:

A/D

- ADS

1602

001

A330

-Jul

-200

6

69

C:\m

eus_

proj

etos

\Tem

plat

es_G

EP_D

ELT\

Temp

late A

3.do

t

C86

10uF

VRE

FN

C17

9

22uF

C87

10uF

VMID

VREF

PC

88

10uF

C178

22uF

C17

7

22uF

C64

1uF

C65

1uF

C69

1uF

C70

1uF

C63

1uF

C18

2

4.7u

F

C180

47uF

+5V

C68

1uF

C18

3

4.7u

F

C181

47uF

+3.3

V

AIN

NA

INP

C60

1uF

+5V

C61

1uF

+3.3

V

C71

1uF

+3.3

V

C72

1uF

C145

0.1u

F

+3.3

V

C66

1uF

+3.3

V

OE1

1

A1

2

A2

3

A3

4

A4

5

A5

6

A6

7

A7

8

A8

9

GND

10

VC

C20

OE2

19

Y118

Y217

Y316

Y415

Y514

Y613

Y712

Y811

U21

SN74

AHC5

41D

WRE

4 20

-SOI

C

R84

33.2

R 1%

R85

33.2

R 1%

R86

33.2

R 1%

C67

1uF

+3.3

V FSO

DOU

TSC

LK

R88

150R D

2LE

D

+3.3

V

R20

10k

VREFP48

VREFP47

VMID46

VREFN45

VREFN44

VCAP43

AVDD42

AGND41

CLK40

AGND39

DGND38

IOVDD37

AG

ND1

AV

DD2

AG

ND3

AIN

N4

AIN

P5

AG

ND6

AV

DD7

RB

IAS

8

AG

ND9

AV

DD10

AG

ND11

AV

DD12

REFEN 13

NC 14

RPULLUP 15

NC 16

PD 17

DVDD 18

DGND 19

SYNC 20

OTR 21

DGND 22

DVDD 23

NC 24

DG

ND36

NC35

DV

DD34

DG

ND33

FSO

32

FSO

31

DOU

T30

DOU

T29

SCLK

28

SCLK

27

NC26

NC25

ADS1

602

U20

ADS1

602I

PFBT

48-

TQFP

DSP_

PDD

SP S

YNC

OTR

+3.3

V

OTR

OTR

C62

1uF

+3.3

V

* Pi

no 3

9 (A

GND)

do A

DS1

602

deve

ser c

onec

tado

ao

* O

osci

lador

dev

e esta

r loc

aliza

do o

mais

pró

xim

o po

s

OTR

_LED

OTR

_LED

SYNC

PD

SYN

C

PD

OUT

5

GND

4

Vdd

8

NC

1

Y2 AC

HL 4

0MHz

PT27

PT

PT29

PT

PT28

PT

R87

36.5

K

R4

10K

R5

10KA/

D -

AD

S160

2

* Enc

urtar

cam

inho

Crist

al C

lock

Osc

illato

r

TMS320F2812

ADS1602 - REFERENCESAnalog Supply Digital Supply

Q5

BC

337

- NPN

J19

JP3

J16

JJ17

JJ18

J

OCTA

L BU

FFER

C135

0.1u

F

C142

0.1u

F

C13

60.

1uF

C13

70.

1uF

C14

30.

1uF

C14

40.

1uF

C14

0

0.1u

F

C13

30.

1uF

C139

0.1u

F

C13

2

0.1u

F

C13

8

0.1u

F

C14

10.

1uF

C12

90.

1uF

C13

00.

1uF

C13

40.

1uF

C13

10.

1uF

C146

0.1u

F


98

Figura B.7: Interfaces para comunicação RS232, memória SRAM e conversor D/A

12

34

ABCD

43

21

D C B AGr

upo

de E

letrô

nica

de

Potê

ncia

- GE

P

UFM

G - D

epto

. de E

ngen

haria

Elet

rôni

ca

Av. A

ntôn

io C

arlos

, 662

7 - P

ampu

lha

BH -

MG

- Bras

il - C

EP: 3

1270

-091

Tel:

(31)

349

9-54

82

Títu

lo:

Tama

nho:

Núme

ro:

Arqu

ivo:

Revi

são:

Folh

a:de

:

Data:

Proj

etista

:

EXTE

RNAL

INTE

RFAC

ES

001

A430

-Jul-

2006

79

C:\m

eus_

proj

etos\T

empl

ates_

GEP_

DELT

\Tem

plate

A4.

dot

C1+

1

VS+

2

C1-

3C2

+4

C2-

5VS

-6

T2OU

T7

R2IN

8R2

OUT

9

T2IN

10

T1IN

11

R1OU

T12

R1IN

13

T1OU

T14

GND

15

VCC

16

U22 M

AX23

2ID

16-S

OIC

+5V

SERI

ALRX

SERI

ALTX

C184

10uF+3

.3V

XZCS

6AND

7XR

DXW

E

A05

A14

A23

A32

A41

A544

A643

A742

A827

A926

A10

25

A11

24

A12

21

A13

20

A14

19

A15

18

NC22

NC23

WE

17

OE41

UB40

LB39

CE6

NC28

GND

34GN

D12

VCC

33VC

C11

I/O15

38I/O

1437

I/O13

36I/O

1235

I/O11

32I/O

1031

I/O9

30I/O

829

I/O7

16I/O

615

I/O5

14I/O

413

I/O3

10I/O

29

I/O1

8I/O

07

AS7C

1026

CMOS

RAM

44-p

in T

SOPI

I

U23

AS7C

3102

6-12

TC

DATA

XD[0.

.15]

XD0

XD1

XD2

XD3

XD4

XD5

XD6

XD7

XD8

XD9

XD10

XD11

XD12

XD13

XD14

XD15

XA0

XA1

XA2

XA3

XA4

XA5

XA6

XA7

XA8

XA9

XA10

XA11

XA12

XA13

XA14

XA15

ADDR

XA[0.

.15]

DAC7

625

DB0

(LSB

)8

DB1

9

DB2

10

DB3

11

DB4

12

DB5

13

DB6

14

DB7

15

DB8

16

DB9

17

VOUT

A3

DB10

18

VOUT

B2

DB11

19

VOUT

C27

VDD

25

VOUT

D26

VSS

4

CS23

A022

A121

R/W

20

RESE

T6

LDAC

7

NIC

24

VREF

H1

VREF

L28

GND

5

U24

DAC7

625P

28-

DIP

DATA

XD[0

..15]

+5V

C159

10uF

VAVB

VCVD

XD0

XD1

XD2

XD3

XD4

XD5

XD6

XD7

XD8

XD9

XD10

XD11

162738495

J20

DB9

XRS

XZCS

0AND

1AD

DRXA

0XA

1 XR/W

VMID

PT30

PTPT

31PT

PT32

PTPT

33PT

EXTE

RNAL

INTE

RFAC

ES

+2.5V

C70.1

uFC8 0.1

uFC9 0.1

uFC1

00.1

uF

C11

0.1uF

C12

0.1u

F

C164

0.1u

FC1

630.

1uF


99

Figura B.8: Circuitos de comando (driver) e proteção dos MOSFETS

12

34

56

78

ABCD

87

65

43

21

D C B A

Grup

o de

Ele

trôni

ca d

e Po

tênc

ia -

GEP

UFM

G - D

epto

. de

Enge

nhari

a Ele

trôni

ca

Av. A

ntôn

io C

arlo

s, 6

627

- Pam

pulh

aBH

- M

G - B

rasil

- C

EP: 3

1270

-091

Tel:

(31)

349

9-54

82

Títu

lo:

Tama

nho:

Núm

ero:

Arqu

ivo:

Rev

isão:

Folh

a:de

:

Data

:Pr

ojeti

sta:

PROT

EÇÃO

MOS

FETS

001

A330

-Jul

-200

6

910

C:\m

eus_

proj

etos

\Tem

plat

es_G

EP_D

ELT\

Temp

late A

3.do

t

D9 MUR

110

R94

1.5k 1

%

R102

22.1

R 1%

R90

22.1

K 1% R9

89.0

9k 1%

D10

MUR

110

D8 MUR

110

R95

1.5K

1%R103

22.1

R 1%

R91

22.1

K 1% R9

99.0

9K 1%

D14

MUR

110

D12

MUR

110

R96

1.5K

1%

R105

22.1

R 1%

R92

22.1

K 1%

R100

9.09K

1%

D13

MUR

110

D17

MUR

110

R97

1.5K

1%

R106

22.1

R 1%

R93

22.1

K 1% R1

019.0

9K 1%

D18

MUR

110R1

07

22.1

R 1%

D11

MUR

110

D16

MUR

110

R104

22.1

R 1%

R109

22.1

R 1%

R108

22.1

R 1%

D15

MUR

110

D19

MUR

110

+5V

+15V

+15V +1

5V

+15V

C26

0.1u

FC2

70.

1uF

C28

0.1u

FC2

90.

1uF

+15V

G1_

V

G2_

V

G3_

V

G4_

V

S1/D

4_V

S1/D

4_V

S2/D

3_V

Falh

a_V

Falh

a_V

Falh

a_V

Falh

a_V

Falh

a_V

Habil

ita_V

+30V

D1/

D2_

V

+30V

D1/D

2_V

S4/S

3_V

S4/S

3_V

PWM

1

PWM

2

PWM

3

PWM

4

FALH

A

PWM

1

PWM

2

PWM

3

PWM

4

PRES

+3.3

VR

22

10K

+3.3

VR

57 10K

Vcc

1A

IN2A

FAUL

T3A

COM

4AVs

5A

CS

6A

HO7A

Vb

8A

U27

IR21

271

8-D

IP

Vcc

1A

IN2A

FAUL

T3A

COM

4AVs

5A

CS

6A

HO7A

Vb

8A

U28

IR21

271

8-D

IP

Vcc

1A

IN2A

FAUL

T3A

COM

4AVs

5A

CS

6A

HO7A

Vb

8A

U29

IR21

271

8-D

IP

Vcc

1A

IN2A

FAUL

T3A

COM

4AVs

5A

CS

6A

HO7A

Vb

8A

U26

IR21

271

8-D

IP

R89

150R

D3

LED

+3.3

V

R21

10k

Q

QC30

0.1u

FC3

10.

1uF

+5V

1Y 2Y 3Y 4Y

+5V

C73

1uF

R11

0

100KD2

0

1N41

48

+5V

+3.3

V

C32

0.1u

F

PRES

4

CLK

3D

2

CLR

1

Q5

Q6

GND 7VCC14

U30

SN74

ACT7

4N 1

4-DI

P

1 23

14 7

U25

A

SN74

ACT

08N

14-

DIP

4 56

U25B

SN74

ACT

08N

14-

DIP

9 108

U25

C

SN74

AC

T08N

14-

DIP

12 1311

U25D

SN74

ACT0

8N 1

4-DI

P

12

14 7

U31

ASN

74AC

T04N

E4 1

4-D

IP

PRO

TEÇÃ

O M

OSF

ETS

Q6

BC3

37 -

NPN

1A 1B 2A 2B 3A 3B 4A 4B

Open

drain

PDPI

NTA

+C

188

10uF

+C

185

10uF

+C

186

10uF

+C

187

10uF

+C

189

1uF

+C1

901u

F

+C1

911u

F

+C1

921u

F


100

Figura B.9: Placa de comutação dos taps do transformador e medições das correntes de saída

12

34

56

78

ABCD

87

65

43

21

D C B A

Grup

o de

Ele

trôni

ca d

e Po

tênc

ia -

GEP

UFM

G - D

epto

. de

Enge

nhari

a Ele

trôni

ca

Av. A

ntôn

io C

arlo

s, 6

627

- Pam

pulh

aBH

- M

G - B

rasil

- C

EP: 3

1270

-091

Tel:

(31)

349

9-54

82

Títu

lo:

Tama

nho:

Núm

ero:

Arqu

ivo:

Rev

isão:

Folh

a:de

:

Data

:Pr

ojeti

sta:

A330

-Jul

-200

6

00

C:\m

eus_

proj

etos

\Tem

plat

es_G

EP_D

ELT\

Temp

late A

3.do

t

TCC

A1-A

C-1

5AC

-5A

C-2

A

+15V

-15V

+20V

+20V

+20V

N

+15V

-15V

1 2

1

2

3

M+

-

3

4

TC2

LA55

-P

+20V

TCC

A2-A

C-2

00A

+15V

-15V

+20V

C-1

5A

C-2

A

C-5

A

C-20

0A

141112

RL5

Find

er 32

.21.

7.02

4.40

00

34313212

1114

RL4

Find

er 62

.22.

9.02

4.05

00

-15V

M/L

A205

-S+1

5V

M/L

A205

-S

CONT

CON

T

+20V

+15V

-15V

1 2 3 4

J2

CON

4_DI

R

TCC

A1-A

TCCA

2-A

1 2 3 4

J3

CO

N4_D

IR

M/L

A55

-P

TAP3

-5/2

A

TAP4

-2/0

.5A

* OS C

ONTA

TORE

S E O

SEN

SOR

LA20

5-S N

ÃO FI

CARÃ

O

NAPL

ACA

RAN

GE,S

ERÃO

FIXA

DOS

NOCH

ASS

I.

1

2

3 M+

-

4

3

TC1

LA55

-P

1 2 3 4

J4

BO

RNES

2X

2 V

IAS

JP4

JP2

JP3

N

Pont

o de

sold

aCo

ndut

or 2.

5 mm

2

ISO

LADO

RCARG

ATa

p1 -

200/

15A

Barra

ment

o 200

APL

ACA

RAN

GE

Enro

lame

nto t

rafo

- TAP

2Co

ndut

or 10

mm2

Cond

utor

2.5

mm2

Pont

o de

sold

aIS

OLA

DOR

Pont

os de

sold

a

Pont

os de

sold

a

10 E

spira

sPo

ntos

de so

lda

10 E

spira

s

Min

i relé

( Neu

tro )

3 Esp

iras

FLAT

CA

BLE

POW

ER

MO

LEX

CAB

LE( L

A205

-S )

Relé

de p

otên

cia

NC

A1 A2

A1 A2 A1

A2

A1

A2

A1

A2

Tap2

-15/

5A

Tap2

-15/

5A

TAP3

-5/2

A

TAP4

-2/0

.5A

C10.

1uF

C20.

1uF

C30.

1uF

C40.

1uF

C50.

1uF

C6 0.1u

F

C7 0.1u

F

C9 0.1u

F

C10

0.1u

F

1 2 3 4 5 6 7 8 9 10

J1 CON

10

24212212

1114

RL1

Find

er 41

.52.

9.02

4.00

10

24212212

1114

RL2

Find

er 41

.52.

9.02

4.00

10

24212212

1114

RL3

Find

er 41

.52.

9.02

4.00

10

JP1

JP5

JP6

JP7

JP8

Apêndice C - Fotos do Protótipo

101

APÊNDICE C

FOTOS DO PROTÓTIPO

Figura C.1: Visão geral da montagem do protótipo.

Apêndice C - Fotos do Protótipo

102

Figura C.2: Visão das placas desenvolvidas para a fonte de corrente senoidal.

Figura C.3: Visão da carga conectada aos terminais da fonte, transformador de isolação e

sensor de corrente por efeito Hall LA 205-S.

FONTE DE CORRENTE ALTERNADA PROGRAMÁVEL ......iv RESUMO Este trabalho apresenta o projeto,...

Documents

Transcript of FONTE DE CORRENTE ALTERNADA PROGRAMÁVEL ......iv RESUMO Este trabalho apresenta o projeto,...