Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

24
Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc

Transcript of Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Page 1: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Hardware Description Language

Aula 4 -VHDL

Prof. Afonso Ferreira Miguel, MSc

Page 2: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Data Objects

Inteiros e Vetores

Page 3: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

• Exercício 1Implementar uma memória ROM com um pino que

controle a saída (OE) para TRISTATE. Utilize os mesmos dados armazenados do slide anterior.

Page 4: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

• Exercício 2Implementar uma memória RAM com 3 bits de endereço e

4 bits de dados. Esta memória fica sempre habilitada (não tem CE) e escreverá um dado quando wr for para 1.

Completar

Page 5: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Paralelismo de processos

Arquitetura

Processo 1

Processo 2

Processo 3

Processo 4

Processo 5

Page 6: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Paralelismo de processos

Alterando A, os processos P1 e P2 são executados em paralelo

Page 7: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Paralelismo de processos

Alterando B, os processos P1 e P3 são executados em paralelo

Page 8: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Paralelismo de processos

Alterando C, apenas o processo P2 é executado

Page 9: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Comunicação entre processos

Processo P1

Processo P2

Processo P3

Page 10: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Comunicação entre processos

Processo P1

Processo P2

Processo P3

Page 11: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Comunicação entre processos

Evento em A

Evento em D

Evento em E

Page 12: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Comunicação entre processos

Page 13: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Comunicação entre processos

Evento em D

Page 14: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Comunicação entre processos

Page 15: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

• Exercício 3Modifique o exercício do Latch da aula anterior

para que utilize dois processos (proc1 e proc2) para controlar as funções do latch e da saída respectivamente. Utilize um signal (s) para comunicar dados entre os processos.

Page 16: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Evitar processos desnecessários

Page 17: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Outros atributosarray type or objects of the array type

Page 18: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Outros atributosSignals attributes

Page 19: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

ContadoresContador Simples (UP – 3 bits - MOD 8)

Tipo inteiro, unsigned ou signed

Page 20: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

ContadoresContador Simples (UP – 3 bits - MOD 8)

O valor contado é incrementado e armazenado em uma variável do processo.

Page 21: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

ContadoresContador Simples (UP – 3 bits - MOD 8)

Neste exemplo, a ação de incremento é sensível a rampa ascendente.

Page 22: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

ContadoresContador com Reset (UP – 3 bits - MOD 8)

A variável de contagem é zerada ao receber um sinal de reset.

Page 23: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

ContadoresContador com Reset + Load (UP – 3 bits - MOD 8)

A entrada é carregada quando load vai para 1.

Page 24: Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.

ContadoresContador UP/DOWN – 3 bits - MOD 8

A variável de contagem é incrementada ou decrementada em função da entrada up_down.