Modelos de Microprocessadores
8
Modelos de Microprocessadores A 15 , A 14 , .... A 0 D 7 , D 6 , ... D 0 MEMW MEMR R/W OD Memória RAM 8080 PC (16) SP (16) B (8) Acc (8) C (8) D (8) E (8) H (8) L (8) PSW (8) + 5 V + 12 V - 5 V Φ1 Φ2 Taub, pag 390
description
8080. PC (16). A 15 , A 14 , .... A 0. + 5 V + 12 V 5 V Φ 1 Φ 2. SP (16). D 7 , D 6 , ... D 0. Acc (8). B (8). Memória RAM. C (8). D (8). E (8). R/W. H (8). L (8). OD. PSW (8). MEMW. MEMR. Taub, pag 390. Modelos de Microprocessadores. 6800. - PowerPoint PPT Presentation
Transcript of Modelos de Microprocessadores
Modelos de Microprocessadores
A15 , A14 , .... A0
D7 , D6 , ... D0
MEMW
MEMR
R/W
OD
Memória RAM
8080
PC (16)
SP (16)
B (8)Acc (8)
C (8) D (8)
E (8)
H (8) L (8)
PSW (8)
+ 5 V
+ 12 V
- 5 V
Φ1
Φ2
Taub, pag 390
Modelos de Microprocessadores
A15 , A14 , .... A0
D7 , D6 , ... D0
R/W
OD
Memória RAM
R/W
6800
Acc A (8)
+ 5 V
Φ1
Φ2 Index Reg (16)
Acc B (8)
PSW (8)
SP (16)
PC (16)
Taub, pag 420
Modelos de Microprocessadores
Monteiro, pag 375
Lógica de controle de barramento
Barramento externo (dados, endereços, controle)
8086 / 8088
Fila de instruções de 8 / 6 bytes
Somador
Unidade de
Controle
Linhas de
Controle
AX AH AL
BX BH BL
CX CH CL
DX DH DL
SP
BP
DI
SI
CS DS SS ES IP
Flags
Registradores temporários
A L UUnidade de interface
de barramento
Unidade de execução
Barramento interno
Modelos de Microprocessadores
Barramentos:
Dados .
Endereço
Controle .
Inter -
face
de
Barra -
mento
Controle do Cache
Cache
(8 kB)
Tabela páginas
Cálculo endereço
página
Registra-dores de
segmento
Registra-dores
descritores
Cálculo endereço segmento
Registra-dores de uso Geral
Desloca-mento
ALU
Multiplica / Divide
Controle de Ponto Flutuante
Registra-dores de
Ponto Flutuante
Pré-busca
Fila de pré-busca
Decodi-ficador
Memória de
Controle
Linhas de
Controle
Unidade de Segmentação
Unidade de paginação
Unidade de cache
Unidade de Controle Unidade de pré-busca
Unidade de ponto flutuante
Unidade de inteiros
B a r r a m e n t o s i n t e r n o s80486
Modelos de Microprocessadores
16 bits 16 bits
AH (AX) AL EAX
BH (BX) BL EBX
CH (CX) CL ECX
DH (DX) DL EDX
ESI
EDI
EBP
ESP
CS
SS
DS
ES
FS
GS
EIP
EFLAG
Registradores do 80386, 80486 e do Pentium (lembrete)
CS: Segmentação, Código (programa)
DS: Segmentação, Dados
ES: Segmentação, “Extra”
FS: Segmentação, adicional
GS: Segmentação, adicional
SS: Segmentação, “Stack” (Pilha)
ESP: Extended Stack pointer
EBP: Extended Base Pointer
EDI: Extended Destino (String)
ESI: Extended Source (origem; String)
EIP: Extended Instruction Pointer = PC
EFLAG: Extended Flag
Modelos de Microprocessadores
Cache de código
Decisão de predição
ALU de inteiros
ALU de inteiros
Registradores gerais
Cache de dados
Buffer Pre-fetch
Controle dePonto Flutuante
Soma
Produto
Divisão
Interface de barramento (64 bits)
Barramento de dados (64 bits)
Pentium
Zelenovsky, Mendonça, pag 83
Interfaceamento com barramentoIBM PC Bus
Gerador relógio 8284A
Control. de
Interrup. 8259A
CLK RESETA19 .. A0
8088
D7 .. D0
INT
S0,S1,S2
READY NMI
20
8
3
Transcep Barram. 74LS245 DIR DE
Control. Barram.
8288
Control. DMA 8237A
Latch74LS373
(3 x)OE
8
OSCCLKRESET
A19 .. A0
D7 .. D0
ALEMEMRMEMWIORIOWAEN
IO CH CKKIO CH RDY
IRQ2 .. IRQ7
DRG1 .. DRG3DACK0 .. DACK3T / C+5V -5V -12V -12VGND
8088 em “Modo Máximo”
1234567891011121314151617181920
4039383736353433323130292827262524232221
GNDA14A13A12A11A10
A9A8
AD7AD6AD5AD4AD3AD2AD1AD0NMI
INTRCLKGND
VCCA15A16/S3A17/S4A18/S5A19/S6BHEMN/MXRDRQ/GT0RQ/GT1LOCKS2S1S0QS0QS1TESTREADYRESET
Pinagem
s2 s1 s0 Função0 0 0 Interrupt acknowledge0 0 1 I/O port read0 1 0 I/O port write0 1 1 Halt1 0 0 Code access1 0 1 Memory read1 1 0 Memory write1 1 1 Release bus
