Organização de Computadores Inserindo o Controle Identifica pontos de controle no caminho de dados...
13
Organização de Com Inserindo o Controle • Identifica pontos de controle no caminho de dados – Busca da instrução – Operações lógicas e aritméticas – Memória • Identifica tipo de controle do sinal – Fluxo de dados através de multiplexadores – Escrita de dados • Deriva sinais de controle para cada instrução • Coloca todos os sinais juntos
Transcript of Organização de Computadores Inserindo o Controle Identifica pontos de controle no caminho de dados...
Organização de Computadores
Inserindo o Controle
• Identifica pontos de controle no caminho de dados– Busca da instrução
– Operações lógicas e aritméticas
– Memória
• Identifica tipo de controle do sinal– Fluxo de dados através de multiplexadores
– Escrita de dados
• Deriva sinais de controle para cada instrução
• Coloca todos os sinais juntos
Organização de Computadores
16 32
Mux
Reg a ser lido #1
Reg a ser lido #2
Reg a ser escrito
Dado deescrita
Registradores
EscReg
UAL fonte
Exten-sãode
sinal
UAL
Resultado da UAL
Zero
Operação da UAL
PC
1
Endereço de leitura
Instrução
Memória de Instruções
Somador
Mux
Resultadoda UAL
Somador
DvC
PC +1
= 0MUX
RegDst
Busca da Instrução
Don’t care (X)
Organização de Computadores
Controle para Operação Aritmética
16 32
Mux
3Reg a ser
lido #1Reg a ser
lido #2Reg a ser
escritoDado deescrita
Registradores
EscReg
UAL fonte
Exten-sãode
sinal
UAL
Resultado da UAL
Zero
Operação da UAL
PC
1
Endereço de leitura
Instrução
Memória de Instruções
Somador
Mux
Resultadoda UAL
Somador
DvC
PC +1
Mux
EndereçoDadolido
Memóriade dados
Dado aser escrito
EscMem
ULAparaReg
LerMem
MUX
RegDst=1
=1
=0
=0
=1
=0
=0
=op
0
1
Organização de Computadores
Controle para Operação de Carga
16 32
Mux
3Reg a ser
lido #1Reg a ser
lido #2Reg a ser
escritoDado deescrita
Registradores
EscReg
UAL fonte
Exten-sãode
sinal
UAL
Resultado da UAL
Zero
Operação da UAL
PC
1
Endereço de leitura
Instrução
Memória de Instruções
Somador
Mux
Resultadoda UAL
Somador
DvC
PC +1
Mux
EndereçoDadolido
Memóriade dados
Dado aser escrito
EscMem
ULAparaReg
LerMem
MUX
RegDst=0
=1
=Add
=1
=1
=0=0
=0
0
1
0
1
Organização de Computadores
Controle para Operação de Armazenamento
16 32
Mux
3Reg a ser
lido #1Reg a ser
lido #2Reg a ser
escritoDado deescrita
Registradores
EscReg
UAL fonte
Exten-sãode
sinal
UAL
Resultado da UAL
Zero
Operação da UAL
PC
1
Endereço de leitura
Instrução
Memória de Instruções
Somador
Mux
Resultadoda UAL
Somador
DvC
PC +1
Mux
EndereçoDadolido
Memóriade dados
Dado aser escrito
EscMem
ULAparaReg
LerMem
MUX
RegDst=X
=0
=Add
=1
=0
=0=1
=X
0
1
Organização de Computadores
Controle para Operação de Desvio Condicional (beq)
16 32
Mux
3Reg a ser
lido #1Reg a ser
lido #2Reg a ser
escritoDado deescrita
Registradores
EscReg
UAL fonte
Exten-sãode
sinal
UAL
Resultado da UAL
Zero
Operação da UAL
PC
1
Endereço de leitura
Instrução
Memória de Instruções
Somador
Mux
Resultadoda UAL
Somador
DvC
PC+1
Mux
EndereçoDadolido
Memóriade dados
Dado aser escrito
EscMem
ULAparaReg
LerMem
MUX
RegDst=X
=0
=Sub
=0
=0
=1=0
=X
Organização de Computadores
Sinais de Controle
16 32
Mux
3Reg a ser
lido #1Reg a ser
lido #2Reg a ser
escritoDado deescrita
Registradores
EscReg
UAL fonte
Exten-sãode
sinal
UAL
Resultado da UAL
Zero
Operação da UAL
PC
1
Endereço de leitura
Instrução
Memória de Instruções
Somador
Mux
Resultadoda UAL
Somador
DvC
PC +1
Mux
EndereçoDadolido
Memóriade dados
Dado aser escrito
EscMem
ULAparaReg
LerMem
MUX
RegDst
Organização de Computadores
Resumo dos Sinais de Controle
op 000 010 011 100 add lw sw beq RegDst 1 0 X X UALfonte 0 1 1 0 ULAparaReg 1 0 X X EscReg 1 1 0 0 LerMem 0 1 0 0 EscMem 0 0 1 0 DvC 0 0 0 1 UALOp Add Add Add Sub
Organização de Computadores
Tabela-verdade para os Três Bits de Controle da UAL
Código
de Operação
Op2
Op1
Op0
Operação da UAL
lw 0 1 0 010 (soma)
sw 0 1 1 010(soma)
beq 1 0 0 110 (subtração)
Tipo R(add) 0 0 0 010 (soma)
Organização de Computadores
Função de Controle para Implementação Monociclo
op 000 010 011 100 add lw sw beq RegDst 1 0 X X UALfonte 0 1 1 0 ULAparaReg 1 0 X X EscReg 1 1 0 0 LerMem 0 1 0 0 EscMem 0 0 1 0 DvC 0 0 0 1 UALOp0 0 0 0 0 UALOp1 1 1 1 1 UALOp2 0 0 0 1
Organização de Computadores
Implementação da Função de Controle(PLA)
Iw sw beq
Op0
Op1
Op2
RegDst
Entradas
Saídas
Formato R
ULAparaRegUALfonte
EscRegLerMem
EscMemDvC
UALOp2
Organização de Computadores
Juntando as Partes
16 32
Mux
Reg a ser lido #1
Reg a ser lido #2
Reg a ser escrito
Dado deescrita
Registradores
EscReg
UAL fonte
Exten-sãode
sinal
UAL
Resultado da UAL
Zero
Operação da UAL
PC
1
Endereço de leitura
Instrução
Memória de Instruções
Somador
Mux
Resultadoda UAL
Somador
DvC
PC +1
Mux
EndereçoDadolido
Memóriade dados
Dado aser escrito
EscMem
ULAparaReg
LerMem
MUX
RegDst
ControlePrincipal
opInstr [24:22]
RegDst
ULAparaRegEscRegLerMem
DvC
UALfonte
EscrMem
UAL Op2
Organização de Computadores
Implementação Monociclo
• Vantagens– Um ciclo de relógio por instrução torna lógica mais simples
• Desvantagens– Ciclo de clock determinado pela instrução que leva maior tempo
• Instrução de carga utiliza cinco unidades funcionais em série tempo de acesso à memória de instruções +
– tempo de acesso ao banco de registradores +
– retardo da UAL +
– tempo de acesso à memória de dados +
– tempo de estabilidade dos dados para o banco de registradores
– Duplicação de unidades funcionais
