1.Plasma CPUPlasma CPU Davidson Fellipe da Silva | www.fellipe.com

2. Contedo 1 Sobre o Plasma CPU 2 Arquitetura do Plasma CPU 3 Plasma RTOSPlasma CPU Davidson Fellipe da Silva | www.fellipe.com 3. Sobre o Plasma CPU um CPU de cdigo-aberto que foiescrito em VHDL e implementado sobum Xilinx FPGA.usa VHDL compatvel como o conjunto de instrues do MIPS I Tem 32 registradores de 32 bits Roda sobre 25 MHz num Xilinx FPGA Baseado nas arquiteturas RISC 2000 e 3000 de 32 bits Plasma CPU Davidson Fellipe da Silva | www.fellipe.com 4. Plasma CPUPlasma CPU Bases VHDL Xilinx RISCMIPSFPGA 32 bits Plasma CPU Davidson Fellipe da Silva | www.fellipe.com 5. mdulos de HW adicionais Controlador de Interrupo/UARTTimer de InterrupoControladorControladorDDR SDRAMHW ADICIONALDDR SRAM Controlador Controlador Memria Flash SRAM Plasma CPU Davidson Fellipe da Silva | www.fellipe.com 6. viso geral do Plasma CPUPlasma CPU Davidson Fellipe da Silva | www.fellipe.com 7. Fases de execuo Plasma CPU Davidson Fellipe da Silva | www.fellipe.com 8. viso geral do Plasma CPU 1 Fase Busca da instruoPlasma CPU Davidson Fellipe da Silva | www.fellipe.com 9. viso geral do Plasma CPU 2 Fase Decodificao da instruoPlasma CPU Davidson Fellipe da Silva | www.fellipe.com 10. viso geral do Plasma CPU 3 Fase Escrita de dados na memriaPlasma CPU Davidson Fellipe da Silva | www.fellipe.com 11. viso geral do Plasma CPU 4 Fase Leitura do dado da memriaPlasma CPU Davidson Fellipe da Silva | www.fellipe.com 12. Plasma RTOSBibliotecasSuporte aSuporta Escrito emadicionaisEthernet suporta interrupes C Preciso de ponto DHCP threads semforos Assemblyflutuante, ARP fila de mensagens controladora de porta PING timers serial IP heaps UDP preempo para TCP mudana de contexto.. DNS.Plasma CPU Davidson Fellipe da Silva | www.fellipe.com 13. Para saber mais sobre o Plasma CPU O cdigo fonte e a documentao adicionalesto disponveis no endereo virtual daOpenCores sob o ttulo de Plasma Project. Plasma CPU Davidson Fellipe da Silva | www.fellipe.com