Projeto BrazilIP - 8051

Gerente: Cristiano AraújoCoordenadora: Edna Barros

Informações Gerais

• Equipe:– Marília Lima (Gerente - DTI)– André Aziz (IC)– Bruno Prado (IC)– Francielle Santos (IC)– João Bione (IC)– Patrícia Lira (IC)– Vítor Schwambach (IC)

• Colaboração:– Abner Barros

• Coordenação:– Edna Natividade da Silva Barros (ensb@cin.ufpe.br);

• Linha de Pesquisa:– Desenvolvimento de IP’s;– Metodologias de Desenvolvimento;

Motivação

System on Chip (SoC)

IP-core

• Demanda por produtos sofisticados e potentes• Alta capacidade de integração em silício

– Tecnologia suporta projetos de SoCs– Implementação de SoCs baseadas em IP cores– Potencial de Mercado

• Brasil

O Problema

• Disponibilizar IP de qualidade para o mercado• Várias áreas de atuação IP-core functionalities

definition

RTL Implementation

Functional Verification

Synthesis and Prototyping

IP-core distribution

•Componente reusável:–portabilidade

–configurabilidade–Interface padrão–documentação

Objetivos

• Treinamento de especialistas em projetos de IP Cores• Definição de uma metodologia de projeto de IP Cores• Disponibilização de um IP Core do microcontrolador 8051

Abordagem

• As fases

Abordagem IPProcess

• As disciplinas

Abordagem - IPProcess

• Fases X Disciplinas

Requirements

Abordagem

Testes

Layout

Fabricação

Recursos Utilizados

• As fases

Resultados

• Processo de desenvolvimento modelado através de 14 diagramas (aspectos estáticos e dinâmicos)

• Definição de 4 fases e 5 disciplinas– 24 atividades, 19 artefatos e 8 papéis

• Criação de 8 templates e 6 tutorias• Automação de simulação, testes de regressão e

prototipação usando scripts

Resultados

• Website com toda informação do processo e definições

Resultados - 8051

Resultados - 8051

Architecture Component SystemC RTL %

Bus 1.231 4,31

CPU 16.773 58,75

Interrupt Manager 914 3,2

IO Ports 1.650 5,78

OCP-IP Interface 2.595 7,09

Timer 1.169 4,09

USART 2.595 7,09

RAM 1.149 4,02

ROM 352 1,23

8051* 678 2,37

Total 28.548 100%*Top of the hierarch, instantiate the others components

Resultados - 8051

Architecture Component Verification (SystemC) Test Cases Bugs Detecteds

Bus 0 0 0

CPU 29 programs 26.000 1

Interrupt Manager 1.840 20.800 3

IO Ports 956 100 0

OCP-IP Interface 2.046 10.600 0

Timer 2.417 60.220 7

USART 3.307 700.000 2

RAM* 0 0 0

ROM* 0 0 0

8051** 29 programs 0 0

Total 10.556 13

* Memory blocks from CoreGenerator, Xilinx

** Top of the hierarch, instantiate the others components

Resultados - 8051

Available* Used Used%

Slice Flip-Flop 10.240 999 9%

4-input LUTs 10.240 4.114 40%

* FPGA Xilinx? XC2V1000-4FG456C