ToolsTools - UFRGSjohann/cmp241/aula01.intro.ppt.pdf · 3 CMP241 - Ferramentas para Síntese...

1

CMP241 - Ferramentas para Síntese Automática de CIs - Reis/Johann - UFRGS 2009/1 Aula 01 : Slide 1

Ferramentas para SínteseAutomática de Circuitos IntegradosProfs: Ricardo Reis e Marcelo Johann

Introdução à disciplina,Metodologias de Projeto

e Diagrama Y


OrganizaOrganizaçãoção Súmula Cronograma Página Trabalhos Práticos Conferências da área:

DAC, ASP-DAC, DATE, ICCAD, ISPDCadathlon

Objetivos de ProjetoDomínios e Ações de Projeto no Diagrama YTecnologias de FabricaçãoMetodologias de Projeto


CronogramaCronograma


ToolsToolsA long time ago we discovered the first tools…


ToolsTools…tools started to get more sophisticated…


ToolsTools…more sophisticated and complex…

2


ToolsTools…and then came VLSI CAD tools!


ToolsToolsDesigners use CAD tools to make Chips


ToolsToolsAnd there is a chain of tools that make tools.

g++g++STLSTL

MathCSEE

CEEE


MicroelectronicsMicroelectronics

g++g++STLSTL

MathCSEE

CEEE

EEPhyChe

ProgrammingAlgorithmsGraph TheoryOptimization

VLSI Design

Foundry


But why But why CAD CAD toolstools??????

Complexity

> 100.000.000 xtores

Efficiency

Effort, + productivity


Evolução dos Circuitos Integrados Evolução dos Circuitos Integrados

Lei de Moore: capacidade dobra em 18 meses 10 mil vezes nos últimos 20 anosProcessadores da Intel:

3


Ferramentas de Automação de Projeto Ferramentas de Automação de Projeto

Electronic Design Automation (EDA) para síntese automática, verificação, ... US$ 3 bi em 1998, US$ 3.9 bi em 2004,

US$5 bi em 2008Problemas: capacidade de fabricação aumenta

58%/ano produtividade aumenta só 21%/ano

(1997)Complexidade Complexidade e Desempenho Desempenho


Ferramentas de Automação de ProjetoFerramentas de Automação de Projeto

Soluções para Projeto: aumentar equipes (+custo e -controle) Systems-on-Chip (SOCs) = ReusabilidadeFerramentas: modelar efeitos elétricos precisamente tratar problemas grandes eficientemente prover metodologia convergente


Market

rising Market fallinglos

s

delay

time

prof

it

Time to Market


Design Design FlowFlowDesigner makes initial description (ex: VHDL)

and uses a methodology, a set ofoperations using tools to get the circuit:

High-Level Synthesis;VHDL to RTL

Logic Synthesis:RTL to mapped netlist

Physical Synthesis:Placement & Routing


The Placement ProblemThe Placement Problem



4



a b c d e f

g h i j k l

But whythis way?



a

b c

d

e f

g

h

ij

k

l

And notthis way?


The Placement ProblemThe Placement ProblemBecause in some dispositions cells toconnect are a lot closer



a

b c

d

e f

g

h

ij

k

l

12 !

Ok. Lets see how many options we have…

That’s479.001.600

for a circuitwith only12 cells!!!

The Placement The Placement ProblemProblem


Solution Solution SpaceSpace


How How is is this cost functionthis cost function??

5


Algorithms and Algorithms and DataData

AlgorithmSequence of steps to solve a problem Fundamental area of math and CS theory

Data SctructuresThe way data is organized is as important as

an algorithm in order to efficiently solve aproblem

Fundamental area of applied CS;


AlgorithmsAlgorithms Exact Algorithms Heuristic and Meta-Heuristic Algorithms Randomized Algorithms


Objetivos de um ProjetoDeve executar a funcionalidade de uma determinada

especificação

Fatores a serem otimizados:

Área - $$$, yield Velocidade - compromisso com área, pode ser restrição Dissipação de potência - confiabilidade, mobilidade, env. Tempo de projeto - custo e tempo para o mercado Testabilidade - altíssimo custo, cada componente Manufacturability - yield, restrições, variabilidade, stats


Diagrama YGajski propôs em 1983 um diagrama para representar três

DOMINIOS de projeto:

Geométrico

Estrutural

Comportamental


Mais abstra

ção

Eixo ComportamentalSistêmico

Algorítmico

Micro arquitetural

Lógico

Elétrico

Eixo Estrutural

Eixo Geométrico

Circuito Real(fabricado)

idéia



Algorítmico

Micro arquitetural

Lógico

Elétrico

Eixo Estrutural

Eixo Geométrico

processadores,memórias, barramentos

módulos de hardware

registradores, multiplexadores, operadores

Portas lógicas, flip-flops

Transistores, resistores, capacitores, indutores






Leiaute das máscaras, retângulos, polígonos

Células de biblioteca, modelos de posição de pinos

Macro-células, planta baixa de blocos

Módulos, clusters, cores, planos de clock/alimentação

Partições físicas, componentes, placas






Funções de transferência, equações diferenciais

Equações booleanas, tabelas verdade, BDDs

Máquinas de estado finitas, operações

Algoritmos

Especificações funcionais




Algoritmos


6


EDIF

LEF / DEF

Spice

VHDL

C, C++,Hardware C

Java

Spice

CIF,GDS2


Algorítmico

Micro arquitetural

Lógico

Elétrico

Eixo Estrutural

Eixo Geométrico














Algoritmos



Ações de Projeto Síntese - de nível superior para inferior

agregam informação = composição

Análise - de nível inferior para superior extraem informação = decomposição

Otimização - atuam no mesmo nível

Ferramentas de Gerenciamento Base de Dados Visões e Versões Colaboração Interfaces e visualização



Algorítmico

Micro arquitetural

Lógico

Elétrico

Eixo Estrutural

Eixo Geométrico














Algoritmos


1- síntese lógica

2- simulação

3- mapeamento

4- place&route

5- fabricação


Exemplo de metodologia

RTL was written in Verilog and mapped to the standard-cell library with SynopsysDesign Compiler. Datapath-style placement of standard cells was carried out using atiled-region design methodology. Tiled regions allowed for hand-assisted automaticplacement of key standard cells in datapath bitslices. This methodology provided agood compromise between design effort and performance. The Avant! Apollo toolsuite was used for placement, routing, and clock distribution.

http://cva.stanford.edu/imagine/project/im_impl.html


Tecnologias de Fabricação Personalizáveis por todas as máscaras

CPUS, muitos ASICs Personalizáveis por algumas as máscaras

Gate arrays

Personalizáveis após a fabricaçãoou programáveis em campo

FPGAs


Metodologias de ProjetoGeneral Purpose

Full-custom Semi-custom Standard-Cell Platform-Based Module generators

ASIC

7



Algorítmico

Micro arquitetural

Lógico

Elétrico

Eixo Estrutural

Eixo Geométrico














Algoritmos


Identifique umametodologia que usouou que encontrou na

literatura

ToolsTools - UFRGSjohann/cmp241/aula01.intro.ppt.pdf · 3 CMP241 - Ferramentas para Síntese...

Documents

Transcript of ToolsTools - UFRGSjohann/cmp241/aula01.intro.ppt.pdf · 3 CMP241 - Ferramentas para Síntese...