Post on 08-Jul-2020
Eletrônica
(MOS)
Eletrônica
(MOS)
Prof. Manoel Eusebio de Lima
Tecnologias de Circuitos Integrados
• MOS (Metal - Oxide - Silicon)
– nMOS (N-type MOS)
– pMOS (P-type MOS)
– CMOS (Complementary - type MOS)
2/8/2005 Soluções GrecO 3
Transistor n-MOS
• Em uma operação normal, uma voltagem positiva é aplicada entrefonte e dreno (Vds).
• Nenhuma corrente flui entre fonte e dreno (Ids) com Vgs =0 porcausa da junção “back to back” da junção pn.
• Para n-MOS, com V gs > V t , o campo elétrico atrae elétronscriando um canal sob o “gate” do transistor.
• O canal, abaixo do gate, é tipo p (p-type), o qual é invertidodevido a atração de elétrons pelo campo elétrico na região.
VT é a tensão mínima
que permite condução
de corrente através do
transistor
http://www.csee.umbc.edu/~plusquel/vlsi/slides/chap2_1.html
2/8/2005 Soluções GrecO 4
Capacitor MOS – modos de operação
• Modo Acumulação
2/8/2005 Soluções GrecO 5
• Modo depleção
Capacitor MOS – modos de operação
2/8/2005 Soluções GrecO 6
• Modo inversão
Capacitor MOS – modos de operação
2/8/2005 Soluções GrecO 7
• Com Vds diferente de zero, o canal torna-se bem pequeno naregião próxima ao dreno.
• Quando Vds <= Vgs - Vt (exemplo: Vds = 3V, Vgs = 5V e Vt = 1V), o canal alcança o dreno (desde que Vgd > Vt ).
• Nesta situação dizemos que o transistor está na região linear , resistiva or não saturada. Nesta situação Ids é uma função de Vgs e Vds.
Capacitor MOS – modos de operação
2/8/2005 Soluções GrecO 8
• Quando Vds > Vgs - Vt (exemplo: Vds = 5V, Vgs = 5V e Vt = 1V), o canal é fechado na região do dreno (desde que Vgd < Vt ).
• Esta região é chamada região de saturação. • Ids é uma funcão de Vgs, quase independente de Vds.
Capacitor MOS – modos de operação
2/8/2005 Soluções GrecO 9
Transistor MOS - operação
• Corte– Se Vgs < Vt, então Ids = 0
• Linear– Se Vds < ( Vgs-Vt), então Ids depende dos valores Vds e Vgs
• Saturado– Se Vds > (Vgs-Vt), então Ids não depende de Vds. Ids é
essencialmente constante.
Características Tensão Características Tensão -- Corrente (Corrente (VdsVds--IdsIds))
tn,
tn
tn tn
tn
tn
tn
RegiãoRegião linearlinear RegiãoRegião de de saturaçãosaturação
Características de condução de transistores MOSCaracterísticas de condução de transistores MOS
Transistores MOS vistos como Transistores MOS vistos como SwitchesSwitches
>>
>>
Características elétricas da tecnologia MOS
• Circuitos lógicos MOS dissipam uma pequena quantidade de potência em função das grandes resistências existentes nos dispositivos MOSFET.
Q1 Q1 ((depletiondepletion))
Q2 Q2 ((enhancementenhancement))
Vdd=+5VVdd=+5V
GNDGND
VinVin
VinVin = 0V= 0V
a) Q1 a) Q1 -- RonRon(Q1) = 100 (Q1) = 100 KohmsKohms
b) Q2 b) Q2 -- RoffRoff(Q2)(Q2)
Id = Id = VddVdd RonRon(Q1)+(Q1)+RoffRoff(Q2) 0.05nA(Q2) 0.05nA
Potência Pd = 0.25 Potência Pd = 0.25 nWnW
VinVin = +5V= +5V
a) Q1 a) Q1 -- RonRon(Q1) = 100 (Q1) = 100 KohmsKohms
b) Q2 b) Q2 -- RonRon(Q2) = 1 (Q2) = 1 KohmsKohms
Id = Id = VddVdd RonRon(Q1)+(Q1)+RonRon(Q2) 50 A(Q2) 50 A
Potência Pd = 0.25 Potência Pd = 0.25 mWmW
≅
≅ µ
Id
Inversor MOS
Vantagens da tecnologia MOS
• Simplicidade e baixo custo da fabricação dos transistores.
• Tamanho extremanente pequeno quando comparado a tecnologias tais como TTL e ECL.
• Baixo consumo elétrico.
• Possuem uma melhor margem de ruído que bipolar.
• Fan-out bem maior que circuitos bipolares.
• Grande faixa de alimentação (3 a 15V).
Todas as vantagens acima fazem com que seja possível acomodar em circuitos MOS uma grande quantidade de dispositivos.
Desvantagens da tecnologia MOS
• Baixa velocidade de operação quando comparada as famílias bipolares. Este fenômeno se deve a dois fatores:
– Alta resistência de saída no estado lógico 1(alto).
– Alta carga capacitiva normalmente presente nas entradas dos circuitos lógicos MOS .
Características elétricas da tecnologia CMOS
• Tecnologia CMOS é composta por dois tipos de transistores, um do tipo NMOS e outro do tipo PMOS.
• CMOS é mais rápido e consome menos potência que outros elementos da família MOS.
VinVin VoutVout
VddVdd
VssVss
PP--switchswitch -- pullpull--upup
NN--switchswitch -- pullpull--downdown
Inversor CMOSInversor CMOS
Operação de um inversor CMOS
VinVin VoutVout
VddVdd
VssVss
CCloadload
Q1Q1
Q2Q2
IIdd11-- VinVin = = VddVdd
Análise do circuito:Análise do circuito:
Vdd=+5VVdd=+5V
0V0V
VoutVout
RoffRoff
RonRon
Cálculo de Vout
Vdd = Ids(Roff+Ron) =>
Vdd = Ids.Roff+Ids.Ron =>
Vdd = Ids.Roff+Vout =>
Vout = Vdd-Ids.Roff 0V≅
IdsIds
Ron < 1 Kohms
Roff 1010Kohms
Ids é pequeno, mas Roff é bastante grande
≅
Operação de um inversor CMOS
VinVin VoutVout
VddVdd
VssVss
CCloadload
Q1Q1
Q2Q2
IIdd22-- VinVin = 0V= 0V
Análise do circuito:Análise do circuito:
Vdd=+5VVdd=+5V
0V0V
VoutVout
RonRon
RoffRoff
Cálculo de Vout
Vdd = Ids(Roff+Ron) =>
Vdd = Ids.Roff+Ids.Ron =>
Vdd = Vout+Ids.Ron =>
Vout = Vdd-Ids.Ron Vdd=5V≅
IdsIds
Ron < 1 Kohms
Roff 1010Kohms
Ids é muito pequeno
≅
Operação de um inversor CMOS
P “P “onon””
N “N “offoff””P “P “onon””
N “N “onon””
P “P “offoff””
N “N “onon””
VoutVout
VinVin
VddVdd
0.5 0.5 VddVdd
00 VthVth 0.5Vdd 0.5Vdd Vdd+VtpVdd+Vtp
IdsIdsnn = = -- IdsIdspp
Características elétricas da tecnologia CMOS
• A dissipação de potência em circuitos CMOS embora seja muito pequena nas condições dc, aumentam com a freqüência de operação do circuito.
• Em altas freqüências os picos de corrente no chaveamento dos transistores tendem a ocorrer com mais freqüência e a corrente média fornecida por Vdd aumenta.
VinVin VoutVout
VddVdd
VssVss
CCloadload
Q1Q1
Q2Q2
IIdd VinVin
VoutVout
IdId
Podemos constatar que em alta freqüências CMOS Podemos constatar que em alta freqüências CMOS
começa a perder vantagens sobre as outras famílias lógicas começa a perder vantagens sobre as outras famílias lógicas
Id (reversa)
Lógica Combinacional
• Porta NAND
saídasaída AA
00 11
00 11 11
BB
11 1 01 0
AA BB
P P
N
N
Vcc (‘1’)
GND (‘0’)
saída
Vcc
GND
A
B
SaídaSaída
GND
A
B
C
n
A B Cn
Vcc
Porta NAND de
n-entradas(A+B)
(A B)
Dual LógicoDual Lógico
Lógica Combinacional
• Porta NOR
AA BB
N N
P
Vcc (‘1’)
GND (‘0’)
saída
P
Vcc
GND
A
B
saída Saída
Vcc
n
A
B
C
A B C n
GND
saídasaída AA
00 11
00 11 00
BB
11 0 00 0
(A B)
(A+B)
Dual LógicoDual Lógico
TransmissionTransmission GateGate
• Análise do transistor tipo N como “pass transistor”
• Análise do transistor tipo P como “pass transistor”
• Análise do transmission Gate “CMOS”
CanalCanal--NN
CanalCanal--PP
VinVin VoutVout
Transistor tipo N como “Transistor tipo N como “passpass transistor”transistor”
Condição Inicial Vout=0 (capacitor descarregado) φ = ´0´ , Vgs=0V, assim Ids = 0 mA independente do valor de Vin
Quando φ= ´1´ , Vin = ´1 ´ e Vgs= Vdd o transistor começa a conduzir e a carregar o capacitor até Vout ~ Vdd. Como Vin > Vout, Ids flui da esquerda para a direita. Vout tende a (Vdd - Vtn) e o transistor para a região de corte(turn off), com Vgs < Vtn.
O capacitor Cl permanecerá carregado quando φ = ´0´, portanto Vout = Vdd-Vtn.
Canal-NVinVout
Vgs
CI
Conclusões:
A transmissão do nível logico ´1´ é degenerado quando ele passa
através de um transistor tipo n-MOS, ou seja Vout ≠ Vdd(Vin).
No entanto, quando Vin=´0´ , Vgs=Vdd e Vout=´1´ o capacitor descarrega através do
transistor até Vout = 0V, desde que a relação Vgs>Vtn será sempre verdade.
Ou seja, Transistor tipo n-Mos é apropriado para transmitir nível lógico ‘0’.
Transistor tipo P como “Transistor tipo P como “passpass transistor”transistor”
Condição Inicial Vout=0(capacitor descarregado) φ φ φ φ = ´1´ , Vgs=Vdd, assim Ids = 0 mA independente do valor de Vin.
Quando φφφφ= ´0´ , Vin = ´1´ o transistor começa a conduzir e a carregar o capacitor até Vout =Vdd. Como Vin > Vout, Ids flui da esquerda para a direita. Vout vai para Vdd, sem degradação do sinal. O capacitor Cl permanecerá carregado quando φ φ φ φ = ´1´.
Vin Vout
Canal-PVgs
CI
Conclusão:
A transmissão do nível logico ´1´ não é degenerado quando ele passa
através de um transistor tipo p-MOS, ou seja Vout = Vdd(Vin).
No entanto, quando Vin=´0´ e Vout=´1´ o capacitor descarrega através
do transistor até Vout = |Vtp|, ponto no qual o transistor para de conduzir.
Ou seja, um transistor tipo p-MOS degrada o nível lógico ´0´.
2/8/2005 Soluções GrecO 26
Aplicação com Flip-Flops
• Flip-Flop tipo D
QQQQININ
LDLD
LDLD
LD = ‘1’ LD = ‘1’ -- carrega IN em Qcarrega IN em Q
LD = ‘0’ LD = ‘0’ -- mantém Q mantém Q
Terminologia em circuitos digitais
• Embora existam diferentes tipos de famílias lógicas, a nomenclatura
usada para identificar certos parâmetros elétricos e operacionais são
padronizados:
IIohoh IIihih
VVohoh VVihihVVolol
00 00
11
Terminologia em circuitos digitais
• Ioh - High Level Output Current - Corrente que flui na saída de uma porta lógica em nível lógico 1(alto) sob condições normais de carga.
• Iih - High Level Input Current - Corrente de entrada de uma porta lógica quando um nível lógico 1(alto) é aplicado à entrada da porta.
• Voh(min) - High Level Output Voltage - Nível de tensão de saída de uma porta lógica no estado lógico 1(alto).
• Vih(min) - High Level Input Voltage - Nível de tensão de entrada necessário para se assumir nível lógico 1(alto) na entrada de um circuito lógico.
Ioh Iih
Voh Vih Vol
0000
11
2/8/2005 Soluções GrecO 29
Terminologia em circuitos digitais
+5V
GNDGND
Vil=0
Voh(min)
R
+5V
GNDGND
OutIohIih
Vih(min)
In
Tempo (seg)
Tensão(V)Vih(min)
Nível ´1´
Capacitor
X
Transistor não conduz
Roff ≈ 1010
Terminologia em circuitos digitais
• Iol - Low Level Output Current - Corrente que flui na saída de uma porta lógica em nível lógico 0(baixo) sob condições normais de carga.
• Iil - Low Level Input Current - Corrente de entrada de uma porta lógica quando um nível lógico 0(baixo) é aplicado à entrada da porta.
• Vol(máx) - Low Level Output Voltage - Nível de tensão de saída de uma porta lógica no estado lógico 0(baixo).
• Vil(máx) - Low Level Input Voltage - Nível de tensão de entrada necessário para se assumir nível lógico 0(baixo) na entrada de um circuito lógico.
Iol Iil
Vol Vil Voh
1111
00
2/8/2005 Soluções GrecO 31
Terminologia em circuitos digitais
+5V
GNDGND
Vih=´1´
R
+5V
GNDGND
OutIolIil
Vol(max) Vil(max)
In
Tempo (seg)
Tensão(V)
Vil(max)Nível ´0´
CapacitorTransistor conduz
Ron ≈ 1 KΩ
Terminologia em circuitos digitais
• Icc - (Supply Current) - Corrente necessária para alimentação do circuito integrado.
• Vcc (Vdd) - (Supply Voltage) - tensão de alimentação do circuito integrado.
Iol Iil
Vol Vil Voh
1111
00
Terminologia em circuitos digitais
• Tphl - Tempo entre o sinal de entrada e o sinal de saída com a saída do circuito lógico indo de 1(baixo) para 0(baixo).
• Tplh - Tempo entre o sinal de entrada e o sinal de saída com a saída do circuito lógico indo de 0(baixo) para 1(alto).
Iol Iil
Vol Vil Voh
1111
00
11
OutputOutput
00InputInput
11
00
TTphlphl TTplhplh
2/8/2005 Soluções GrecO 34
Terminologia em circuitos digitais
Tempo (seg)
Tensão(V)
Vil(max)
Tempo (seg)
Tensão(V)
Voh(min)
TTplhplh
Tempo (seg)
Tensão(V)
Vih(min)
Tempo (seg)
Tensão(V)
V0l(max)
TTphlphl
+5V
GNDGND
Vih
In
TTphlphl
V0l
+5V
GNDGND
Vih
In
TTplhplh
V0h
Imunidade à ruídos
• Descargas elétricas e campos magnéticos podem induzir tensões nos fios que conectam circuitos lógicos. Estas tensões podem algumas vezes alterar o nível de tensão de entrada de um circuito lógico, modificando o nível lógico original.
• Todo circuito lógico deve surportar uma certa variação de tensão na entrada e ser imune a um acerta faixa de ruído. Esta faixa a qual o circuito deve suportar sem alteração de funcionamento é chamada Margem de ruído.
NívelNível
lógicológico
nãonão
determinadodeterminado
Nível Lógico 1 NívelNível Lógico 1 Nível Lógico 1Lógico 1
VohVoh(min)(min)
VnhVnh VihVih(min)(min)
VnlVnl Vil(Vil(maxmax))
Vol(Vol(maxmax) )
NivelNivel Lógico 0Lógico 0 Nível Lógico 0Nível Lógico 0
VnhVnh = margem de ruído do nível lógico 1(alto) = = margem de ruído do nível lógico 1(alto) = VohVoh(min)(min)--VihVih(min)(min)
VnlVnl = margem de ruído do nível lógico 0(baixo) = Vil(máx)= margem de ruído do nível lógico 0(baixo) = Vil(máx)--Vol(máx)Vol(máx)