apostila de eletronica

ELETR NICA DIGITAL

Alcantaro Corra Presidente da FIESC Srgio Roberto Arruda Diretor Regional do SENAI/SC Antnio Jos Carradore Diretor de Educao e Tecnologia do SENAI/SC Marco Antnio Dociatti Diretor de Desenvolvimento Organizacional do SENAI/SC

ELETR NICA DIGITAL

Florian polis 2004

autorizada reproduo total ou parcial deste material por qualquer meio ou sistema desde que a fonte seja citada

Equipe T cnica:Autor:Joo Roberto Lorenzett

Projeto Gr fico:Rafael Viana Silva

Capa:

Rafael Viana Silva Samay Milet Freitas

Servio Nacional de Aprendizagem Industrial Departamento Regional de Santa Catarina www.sc.senai.br Rodovia Admar Gonzaga, 2765 Itacorubi. CEP 88034-001 - Florianpolis - SC Fone: (048) 231-4221 Fax: (048) 231-4331 Este material faz parte do Programa SENAI SC de Recursos Didticos www.sc.senai.br/recursosdidaticos

S RIE RECURSOS DID TICOS

LISTA DE FIGURAS1 No es Bsicas....................................................................111.1 Sinais analgicos..................................................................................11 1.2 Sinais digitais.......................................................................................11 1.3 Converso de nmeros decimais em nmeros binrios.............................13 1.4 Converso de nmeros decimais em nmeros binrios.............................13

2 Variveis e Fun es L gicas.................................................172.1 Funo inverso (NOT)/Porta lgica NOT................................................19 2.2 Funo AND/Porta lgica AND..............................................................19 2.3 Funo OR/Porta lgica OR..................................................................19 2.4 Outras portas lgicas............................................................................19 2.5 Limitador Schmitt (Schmitt Trigger)..........................................................20 2.6 Sa em coletor aberto.......................................................................22 da 2.7 Sa tri-state......................................................................................22 da 2.8 Exemplo genrico de circuito que implementa a soma padro de produto...24 2.9 Exemplo genrico de circuito que implementa o produto padro de somas.25 2.10 Figura representariva de mapas de karnaugh.........................................26 2.11 Primeira etapa para soluo do circuito, utilizando mapas de Karnaugh.....27 2.12 Segunda e terceira etapas para soluo do circuito..................................28

3 Circuitos Combinacionais.....................................................293.1 Decodificador com 2 bits de entrada e 4 sa da...........................................29 3.2 Circuito integrado 74138......................................................................30 3.3 Codificador com 4 entradas e 4 bits de sa da............................................30 3.4 Diagrama para conversor de cdigo......................................................31 3.5 Representao de multiplexador (MUX)..................................................32 3.6 Implementao de circuito MUX com portas NOT, AND e OR...................32 3.7 CI multiplexador 74151........................................................................33 3.8 Circuito multiplexador com coletor aberto..............................................34 3.9 Implementao de demultiplexador de 4 linhas.......................................34 3.10 Diagrama de blocos mostrando circuitos MUX e DEMUX no compartilhamento de linhas de transmisso.................................................35

4 Latchs e Flip-Flops.............................................................364.1 Latch com duas portas inversoras............................................................36 4.2 Latch SR (representao e tabela-verdade).............................................37 4.3 Representao latch SR........................................................................37 4.4 Circuito anti-trepidao........................................................................38 4.5 Latch controlado (com entrada enable/clock)...........................................38 4.6 Diagrama de tempo do latch da figura 4.5...............................................39 4.7 Flip-flop mestre-escravo.......................................................................40 4.8 Circuito flip-flop tipo JK e sua tabela-verdade........................................41 4.9 Diagrama de tempos mostrando ru detectado por flip-flop tipo JK do ou SR......................................................................................................41 4.10 Diagrama de tempos comparativos entre flip-flops metre-escravo com e sem data-lock-out..........................................................................42 4.11 Flip-flop mestre-escravo modificado (Flip-flop tipo D)............................42ELETR NICA DIGITAL 5


4.12 Modos de habilitao de flip-flops......................................................43 4.13 Tempo de set-up...............................................................................43 4.14 Tempo de manuteno.......................................................................43

5 Registradores e Contadores.................................................445.1 Registrador simples para palavra de 4 bits..................................................44 5.2 Registrador de deslocamento 4 bits, com flip-flops tipo JK.......................44 5.3 Contador s ncrono, com configurao em anel e mdulo 4......................46 5.4 Contador binrio de 4 bits, s ncrono........................................................46 5.5 Contador por pulsao..........................................................................47

6 Circuitos Aritmticos...........................................................496.1 Circuito para soma e carry....................................................................49 6.2 Circuito para subtrao e carry (meio subtrator).......................................50 6.3 Circuito somador paralelo......................................................................51 6.4 Somador srie.....................................................................................52 6.5 Circuito subtrador somador...................................................................53

7 Mem rias............................................................................547.1 Diagrama de uma memria hipottica de 8 palavras de 6 bits.....................54 7.2 Ligao de memrias em paralelo para aumentar nmero de bits por palavra..56 7.3 Ligao de memrias em paralelo para aumentar nmero de palavras..........56

8 Conversores D/A e A/D........................................................588.1 Conversor D/A....................................................................................58 8.2 Conversor D/A tipo somador................................................................58 8.3 Conversor D/A tipo R-2R.....................................................................59 8.4 Conversor A/D simultneo ou conversor flash.........................................60 8.5 Conversor A/D de contagem crescente.................................................60 8.6 Sinal analgico e sua representao digital em um conversor A/D de contagem crescente..................................................................................61 8.7 Circuito conversor A/D de rastreamento e sinal analgico e sua representao digital em um conversor deste tipo..........................................61 8.8 Exemplo da utilizao de conversor A/D e D/A em um sistema de controle de temperatura............................................................................62 8.9 Circuito de amostra e reteno (sample-and-hold)..................................62

ELETR NICA DIGITAL

6


LISTA DE TABELAS1 No es Bsicas....................................................................111.1 Sistemas de Numerao........................................................................14 1.2 Cdigo Gray........................................................................................15

2 Variveis e Fun es L gicas.................................................172.1 Tabelas-Verdade da Funo Lgica..........................................................17 2.2 Funo de Duas Variveis Lgicas............................................................18 2.3 Vantagens e Desvantagens das Fam Lgicas........................................21 lias 2.4 Caracter sticas das Fam CMOS e TTL.................................................21 lias 2.5 Operao OR......................................................................................23 2.6 Operao AND (E)...............................................................................23 2.7 Operao Complemento (NOT ou N O)...............................................23 2.8 Teoremas de Uma Varivel....................................................................23 2.9 Teoremas de Duas e Trs Variveis..........................................................24 2.10 Obteno de Soma Padro de Produto a partir de Tabela-Verdade...............25 2.11 Obteno de Produto Padro de Somas a partir de Tabela-Verdade............26 2.12 Tabela-Verdade para Circuito Hipottico.................................................27

3 Circuitos Combinacionais.....................................................293.1 Sa EO e GS do Circuito Integrado 74148..............................................31 da

4 Latchs e Flip-Flops.............................................................364.1 Tabela-Verdade Latch SR com Portas NAND..............................................37

5 Registradores e Contadores.................................................445.1 Direo de Contagem Conforme Ligao e Tipo de Chaveamento em um Contador por Pulsao..........................................................................47 5.2 Entradas e Sa do CI Contador 7490....................................................47 das

6 Circuitos Aritmticos...........................................................486.1 Tabela-Verdade para Meio Somador.........................................................48 6.2 Tabela-Verdade para Meio Subtrator.........................................................50 6.3 Tabela-Verdade para Soma de 3 Bits..........................................................50 6.4 Tabela-Verdade para Subtrao de 3 Bits....................................................51 6.5 Cojunto de Funes da ULA 74181........................................................53

ELETR NICA DIGITAL

7


SUM RIO1 No es Bsicas....................................................................111.1 Eletrnica Analgica e Digital.....................................................11 1.2 Sistemas de Numerao..............................................................121.2.1 Sistema Decimal......................................................................12 1.2.2 Sistema Binrio........................................................................12 1.2.3 Transformao de sistemas de numerao binrio em decimal e vice-versa....................................................................................12 1.2.4 Sistema Octal.........................................................................14 1.2.5 Sistema Hexadecimal...............................................................14 1.3.1 Cdigo BCD...........................................................................15 1.3.2 Cdigo Gray...........................................................................15 1.3.3Cdigo Alfanumrico ASCII......................................................16

1.3 Codificao..................................................................................15

2 Variveis e Fun es L gicas.................................................172.1 Variveis Lgicas..........................................................................17 2.2 Funes Lgicas...........................................................................172.2.1 Funes de uma Varivel Lgica................................................17 2.2.2 Funes de duas Variveis Lgicas..............................................18 2.3.1 Funo Inverso (NOT) / Porta Lgica NOT.................................18 2.3.2 Funo AND / Porta Lgica AND...............................................19 2.3.3 Funo OR / Porta Lgica OR...................................................19 2.3.4 Outras Portas Lgicas...............................................................19 2.3.5 Limitador Schmitt....................................................................19

2.3 Implementao de Sistemas Lgicos.........................................18

2.4 Fam Lgicas...........................................................................20 lias 2.5 Algebra de Boole.........................................................................22 2.6 Formas Padro de Funes Lgicas............................................24 2.7 Mapas de Karnaugh....................................................................26

2.5.1 Postulados Bsicos...................................................................23 2.5.2 Teoremas...............................................................................23 2.6.1 Soma Padro de Produtos.........................................................24 2.6.2 Produto Padro de Somas..........................................................25

3 Cicuitos Combinacionais......................................................293.1Decodificadores.......................................................................29 3.2 Codificadores...............................................................................30 3.3 Conversores de Cdigos.............................................................313.3.1 Decodificadores / Drives..........................................................32 3.2.1 Codificador com Prioridade......................................................31

3.4 Multiplexadores (MUX)..............................................................32

3.5 Demultiplexadores (DEMUX).....................................................34

3.4.1 Multiplexadores como Gerador de Funo..................................33 3.4.2 Multiplexao com Coletor Aberto............................................33 3.4.3 Multiplexao com Sa Tri-State..............................................34 da 3.5.1 Mux e Demux em Comunicao...............................................35

ELETR NICA DIGITAL

8


3.6 Comparadores Digitais................................................................35 3.7 Gerao e Verificao de Bit de Paridade...................................35

4 Latchs e Flip-Flops............................................................364.1 Latchs..................................................................................364.1.1 Latch SR..........................................................................................36 4.1.2 Chave sem Trepidao.............................................................37 4.1.3 Latchs Controlados................................................................38 4.1.4 Sincronismo (Clocking)............................................................39

4.2 Flip-Flops...................................................................................39

4.2.1 Flip-Flop Mestre-Escravo..........................................................39 4.2.2 Entradas Diretas......................................................................40 4.2.3 Flip-Flop JK............................................................................40 4.2.4 Flip-Flop Tipo T.......................................................................41 4.2.5 Flip-Flop JK Gatilhado pela Borda................................................41 4.2.6 Flip-Flops Mestre-Escravo com Data-Lock-Out..........................42 4.2.7 Flip-Flop Tipo D......................................................................42 4.2.8 Parmetros dos Flip-Flops........................................................43

5 Registradores e Contadores.................................................445.1 Registradores................................................................................44 5.2 Contadores...................................................................................455.1.1 Registradores de Deslocamento (Shift Registers)........................44 5.1.2 Formato Srie e Paralelo...........................................................45

5.2.1 Contadores S ncronos..............................................................45 5.2.1.1 Contador em Anel......................................................45 5.2.1.2 Contador em Anel Torcido...........................................46 5.2.1.3 Contador S ncrono em Cdigo Binrio............................46 5.2.1.4 Contador S ncrono de Mdulo Arbitrrio........................46 5.2.2 Contadores Ass ncronos...........................................................47 5.2.2.1 Contadores por Pulsao (Ripple Counters)....................47 5.2.3 Circuitos Integrados Contadores................................................47

6 Circuitos Aritmticos...........................................................496.1 Meio Somador..............................................................................49 6.2 Meio Subtrador.............................................................................49 6.3 Somador Inteiro...........................................................................50 6.4 Subtrador Inteiro..........................................................................51 6.5 Somador Paralelo.........................................................................51 6.6 Somador Srie..............................................................................51 6.7 Representao em Complemento de Dois................................52 6.8 Circuito Subtrador Somador.......................................................52 6.9 ULA (Unidade Lgica e Aritmtica)............................................53

7 Mem rias............................................................................547.1 Memria RAM (Memria de Acesso Aleatrio).......................54 7.2 Memrias ROM...........................................................................557.2.1 Memrias ROM Programveis (Proms).....................................55

ELETR NICA DIGITAL

9


7.3 Ligao de Memrias em Paralelo..............................................56 7.4 Memrias Srie............................................................................57

7.2.2 Memrias ROM Programveis e Apagveis (Eproms)...................55

8 Conversores D/A e A/D........................................................588.1 Conversores Digitais/Analgicos (D/A)....................................58 8.2 Conversores Anlogicos/Digitais (A/D)....................................598.2.1 Conversor A/D Simultneo ou Conversor Flash............................59 8.2.2 Conversores de Contagem Crescente........................................60 8.2.3 Conversores de Rastreamento..................................................61 8.2.4 Circuito de Amostra e Reteno (Sample-and-Hold)....................62 8.1.1 Conversor D/A do Tipo Somador...............................................58 8.1.2 Conversor D/A Tipo R-2R........................................................59

Referncias Bibliogrficas.......................................................63

ELETR NICA DIGITAL

10


CAPTULO NO ES B SICAS1.1 Eletr nica Anal gica e Digital

1

A diferena entre eletrnica analgica e digital devida ao tipo de sinal processado. O sinal analgico tem como principal caracter stica a de que ele no tem descontinuidades no seu valor, ou seja, no varia bruscamente no tempo. Normalmente um circuito analgico responde a mltiplos n veis de tenso. A figura abaixo apresenta um sinal analgico variando continuamente no tempo (corrente alternada) e um sinal sem variao no tempo (corrente cont nua).

FIGURA 1.1: Sinais Anal gicos

J o sinal digital apresenta variaes descont nuas no tempo, ou seja, normalmente o sinal varia bruscamente entre n veis definidos e conhecidos. Os circuitos digitais baseiam-se na representao de nmeros (d gitos) binrios; Portanto, normalmente respondem a apenas dois n veis de tenso, representativos destes nmeros. Os grficos abaixo demonstram dois sinais digitais: O primeiro varia entre 0 e 5 V e o segundo entre -5 e +5 V. Observe que o sinal no mantm-se entre os dois n veis por tempos que sejam considerveis.

FIGURA 1.2: Sinais Digitais

Os circuitos analgicos e os digitais tem a mesma finalidade, qual seja: processar os sinais de entrada e fornecer sinais de sa O que varia de um da. para outro a filosofia de funcionamento. Cada tipo tem suas vantagens e desvantagens. Atualmente, os circuitos digitais tem avanado em reas antes dominadas por dispositivos analgicos (como udio e v deo, por ex.), avanELETR NICA DIGITAL 11


o este proporcionado pelo aumento do poder de processamento do circuitos integrados.

1.2 Sistemas de Numera o1.2.1 Sistema DecimalEntre os sistemas numricos existentes, o sistema decimal o mais utilizado. Os s mbolos ou d gitos empregados so os algarismos 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Embora o sistema decimal possua somente dez s mbolos, qualquer nmero acima disso pode ser expresso usando o sistema de peso por posicionamento, conforme o exemplo abaixo: O decimal 3546, pode tambm ser escrito da seguinte forma: 3 x 10 + 5 x 10 + 4 x 10 + 6 x 10 3000 + 500 + 40 + 6 = 3546 O decimal 798, pode tambm ser escrito da seguinte forma : 7 x 10 + 9 x 10 + 8 x 10 700 + 90 + 8 = 798 Dependendo do seu posicionamento, o d gito ter um peso. Quanto mais prximo da extrema esquerda do nmero estiver o d gito maior ser a potncia de dez que estar multiplicando o mesmo, ou seja, mais significativo ser o d gito.

1.2.2 Sistema Bin rio o sistema de numerao mais utilizado em processamento de dados digitais, pois utiliza apenas dois algarismos (0 e 1), sendo portanto mais fcil de ser representado por circuitos eletrnicos ( Os d gitos binrios podem ser representados pela presena ou no de tenso). O sistema de numerao binrio utiliza a base 2. Cada posio de cada algarismo de um n mero binrio corresponde uma potncia de 2, analogamente ao sistema decimal, onde cada posio corresponde a uma potncia de dez. Exemplos de nmeros em binrio: 11001011001 1001100 Os d gitos binrios chamam-se bits, proveniente da contrao do ingls Binary Digit. Assim como no sistema decimal, dependendo do posicionamento, o algarismo ou bit ter um peso. O da extrema esquerda ser o bit mais significativo (Most Significant Bit -MSB) e o da extrema direita o bit menos significativo (Least Significante Bit - LSB) . Um conjunto de 8 bits denominado byte. Um conjunto de 4 bits denominado nybble.

ELETR NICA DIGITAL

12


1.2.3 Transforma o de sistemas de numera o bin rio em decimal e vice-versa poss converter um nmero decimal em binrio, dividindo-se o vel nmero decimal por 2 sucessivamente at obter-se o quociente 0. Toma-se a seqncia dos restos da diviso em ordem inversa e obtm-se o resultado em binrio. Exemplos: Para converter o decimal 345 em binrio, realiza-se a operao indicada abaixo:

FIGURA 1.3: Converso de Numeros Decimais em Numeros Binrios

O correspondente binrio do decimal 345 , portanto, 101011001. Para converter o decimal 47 em binrio, realiza-se a operao indicada abaixo:

FIGURA 1.4: Converso de Numeros Decimais em Numeros Binrios

Correspondente binrio do decimal 47 , portanto, 101111. O processo inverso, ou seja a converso de um nmero binrio em decimal, tambm poss multiplicando-se cada d vel, gito binrio por seu peso correspondente na base dois. A soma destes produtos resulta no equivalente decimal, conforme ilustram os exemplos abaixo: Para transformar o nmero binrio 1101 em decimal devemos proceder da seguinte forma: 1 x 2 + 1 x 2 + 0 x 2 + 1 x 2 8 + 4 + 0 + 1 = 13 O correspondente decimal do binrio 1101 , portanto, 13.

ELETR NICA DIGITAL

13


Para transformar o nmero binrio 10111 em decimal devemos proceder da seguinte forma: 1 x 24 + 0 x 2 + 1 x 2 + 1 x 2 + 1 x 2 16 + 0 + 4 + 2 + 1 = 23 O correspondente decimal do binrio 10111 , portanto, 23

1.2.4 Sistema OctalO sistema octal (base 8) formado por oito s mbolos ou d gitos : 0, 1, 2, 3, 4, 5, 6, 7 . Para representao de qualquer d gito em octal, necessitamos de trs d gitos binrios. Os nmeros octais tm, portanto, um tero do comprimento de um nmero binrio e fornecem a mesma informao. O sistema octal foi criado com o propsito de minimizar a representao de um nmero binrio e facilitar a manipulao humana dos nmeros.

1.2.5 Sistema HexadecimalO sistema hexadecimal (base 16) foi criado com o mesmo propsito do sistema octal (Minimizar a representao de um nmero binrio). Se considerarmos quatro d gitos binrios, ou seja, quatro bits, o maior nmero que se pode expressar com esses quatro d gitos 1111 que , em decimal, 15. Como 15 o maior algarismo do sistema hexadecimal, com um nico d gito hexadecimal podemos representar um conjunto de 4 bits. O sistema hexadecimal, como o nome mesmo diz, possui 16 s mbolos, de 0 a 15. Como no existem s mbolos dentro do sistema arbico, que possam representar os nmeros decimais entre 10 e 15 sem repetir os s mbolos anteriores, foram usados s mbolos literais: A, B, C, D, E e F, portanto, o sistema hexadecimal ser formado por 16 s mbolos alfanumricos 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F . A tabela a seguir mostra um quadro resumo dos sistemas de numerao mais utilizados:

TABELA 1.1: Sistemas de Numerao ELETR NICA DIGITAL 14


1.3 Codifica oCodificar significa representar uma determinada informao por um cojunto de simbolos (cdigos). Neste texto, codificar significa especificamente converter um dado ou uma informao numrica decimal ou alfabtica em binrio, pois os equipamentos digitais e os computadores processam a informao em binrio, ao passo que as entradas e sa desse sistema so das acessadas pelo homem. Existem diversas maneiras de realizar esta codificao (Existem diversos cdigos em binrio). Os principais sero vistos neste cap tulo.

1.3.1 C digo BCDO cdigo BCD (Binary Coded Decimal = Decimal Codificado em Binrio) muito utilizado em displays, contadores, etc. Ele representa cada d gito decimal de 0 a 9 por quatro bits binrios. Exemplo: O nmero 360 em decimal representado em BCD como: 3 6 0 0011 0110 0000 A vantagem do cdigo BCD que, na converso de decimal para BCD gito de cada vez e na converso de BCD precisamos examinar apenas um d para decimal examinamos apenas quatro d gitos binrios (4 bits). No entanto, necessita mais d gitos do que o cdigo binrio puro.

1.3.2 C digo GrayO cdigo Gray se caracteriza por variar apenas um bit na mudana de um nmero consecutivo para outro. O cdigo Gray s vezes referido como cdigo 8421.

TABELA1.2: C digo Gray

ELETR NICA DIGITAL

15


1.3.3 C digo Alfanum rico ASCIINeste cdigo cada carter alfanumrico corresponde a um nmero binrio. conhecido internacionalmente pelo nome de American Standard Code for Information Interchange. O cdigo utilizado principalmente na troca de informaes ou dados entre computadores e seus sistemas perifricos, ou seja o meio de comunicao entre os diversos sistemas. O cdigo veis e apresentado em sete bits, portanto temos 128 combinaes poss podemos comunicar com isso at 128 caracteres, letras, nmeros ou s mbolos especiais ou de controle. Junto aos sete bits de cdigo, acrescentado um oitavo bit, como bit de paridade ou verificao e atravs dele se verifica se o que foi transmitido est correto ou no. O valor deste bit definido pelo tipo de paridade.

ELETR NICA DIGITAL

16


CAPTULO VARI VEIS E FUN ES L GICAS2.1 Vari veis L gicasUma varivel lgica uma varivel que atende os seguintes quesitos: S pode assumir um de dois estados poss veis (Por exemplo: aceso/ apagado, alto/baixo, ligado/desligado, etc.) Os dois valores poss veis devem ser tais que, baseados na lgica, sejam mutuamente exclusivos. (Se um circuito est ligado, no pode estar desligado). O sistema binrio bastante adequado para a manipulao de variveis lgicas, visto que s possui dois d gitos: 0 e 1.

2

2.2 Fun es L gicas2.2.1 Fun es de uma Vari vel L gicaSupondo que A e B sejam variveis lgicas e B dependa de A obedecendo a uma determinada regra chamada funo lgica. Representa-se isto escrevendo B = f (A). Todas as maneiras poss veis de B variar com A esto representadas nas tabelas abaixo. Estas tabelas so chamadas tabelas-verdade da funo lgica. Consideramos os dois valores poss veis para as variveis lgicas como sendo 0 e 1.

TABELA 2.1: Tabelas-Verdade da Funo L gica

Na primeira tabela temos a representao da funo B=A Na segunda tabela temos a representao da funo B=contrrio de A Na terceira tabela temos a representao da funo B=0 Na quarta tabela temos a representao da funo B=1 Podemos representar a funo B=contrrio de A como B=AELETR NICA DIGITAL 17


Tabela verdade uma tabela que representa todos os poss veis estados lgicos a que podem ser submetidas s entradas e sa das de um circuito digital.

2.2.2 Fun es de Duas Vari veis L gicasComo existem 4 combinaes de duas variveis binrias, gerando quatro resultados; E estes quatro resultados podem combinar-se de 16 maneiras diferentes, temos ento 16 funes poss veis para duas variveis lgicas. A tabela abaixo apresenta as usualmente empregadas diretamente na prtica:

TABELA 2.2: Fun es de Duas Variveis L gicas

2.3 Implementa o de Sistemas L gicosA implementao de sistemas lgicos em circuitos eletrnicos digitais pode ser feita considerando-se os dois estados poss veis para uma varivel lgica como sendo a presena ou no de tenso em um determinado ponto veis de tenso determinados. Por do circuito, ou ainda como sendo dois n exemplo: em um determinado circuito digital os dois estados poss veis para cada ponto do circuito podem ser 0V ou 5V. Normalmente denominamos os n veis lgicos em um circuito digital de 0 e 1, ou Low e High, no importando quais os n veis de tenso que os representaro . Os dispositivos digitais so constitu dos de circuitos eletrnicos que, a partir dos n veis lgicos das entradas, fornecem as sa das de acordo com sua construo, obedecendo a uma determinada funo. Estes dispositivos so denominados portas lgicas. Porta lgica , portanto, um circuito digital (dois estados) com uma ou mais entradas e uma sa da.

2.3.1 Fun o Invers o (NOT) / Porta L gica NOTO Inversor uma porta lgica que tem uma nica entrada e cuja sa da o complemento da entrada. A notao da funo e o s mbolo lgico esto representados no desenho da pgina seguinte:

ELETR NICA DIGITAL

18


FIGURA 2.1: Funo Inverso (NOT)/Porta L gica NOT

2.3.2 Fun o AND / Porta L gica ANDNa funo AND, a sa tem n lgico 1 somente quando as duas da vel vel entradas tem n lgico 1, conforme a tabela-verdade abaixo:

FIGURA 2.2: Funo AND/Porta L gica AND

2.3.3 Fun o OR / Porta L gica ORNa funo OR, a sa C s ter n lgico 1 se a entrada A for 1 ou a da vel entrada B for 1 ou ambas as entradas forem 1, conforme a tabela-verdade abaixo:

FIGURA 2.3: Funo OR/Porta L gica OR

2.3.4 Outras Portas L gicas

FIGURA 2.4: Outras Portas L gicas

2.3.5 Limitador SchmittUm limitador Schmitt, tambm chamado de Schmitt Trigger um circuito eletrnico utilizado para detectar se uma tenso ultrapassou um dado n de referncia. Ele tem dois estados estveis e utilizado como disposivel tivo de condicionamento de sinal: Se a tenso de entrada ultrapassar um determinado valor, a sa vai para n alto. Se a tenso de entrada ficar da vel abaixo de determinado valor, a sa vai para n baixo. da velELETR NICA DIGITAL 19


O s mbolo e um grfico explicativo do funcionamento do schmitt trigger esto a seguir:

FIGURA 2.5: Limitador Schmitt (Schmitt Trigger)

2.4 Famlias L gicasAs portas lgicas bsicas dependendo da poca em que foram desenvolvidas, do fabricante e da tcnica, so constru das a partir de componentes discretos ou circuitos integrados. Possuem vrios tipos de construes ou montagens (implementao) tendo, portanto, vantagens ou desvantagens entre elas. Cada tipo de construo, embora possam representar a mesma funo lgica, diferem quanto a fatores como: velocidade de operao, componentes empregados, potncia consumida, etc. Assim, dependendo desses fatores, faz-se a opo por esta ou aquela fam segundo necessidade e interesse. lia, Um circuito integrado possui um tipo de integrao que depende da poca em que foi desenvolvido e do tamanho do circuito que estar contido nele. Assim, temos por conveno a integrao em pequena escala - SSI (Small Scale Integration), que possui at 12 componentes em uma nica pastilha de sil a integrao em mdia escala - MSI (Medium Scale Integration), cio; com at 99 componentes; a integrao em larga escala LSI (Large Scale Integration), com at 1.000 componentes em uma nica pastilha; e a integrao em larga escala VLSI (Very Large Scale Integration), at 100.000 componentes em uma nica pastilha. As fam lgicas so constitu de circuitos integrados constru lias das dos sob uma determinada tcnica. As mais comuns so: fam RTL (Resistor transistor logic); lia fam DTL (Diode transistor logic); lia fam TTL (Transistor transistor logic); lia fam ECL (Emmiter Coupled logic); lia fam IIL ou IL (Integrated injection logic); lia fam MOS ou MOS FET (Metal oxid semiconductor, Field effect lia transistor); fam CMOS (MOS complementar). liaELETR NICA DIGITAL 20


Na tabela a seguir esto resumidas as vantagens e desvantagens de cada fam lia:

TABELA 2.3: Vantagens e Desvantagens das Fam lias L gicas

As fam mais utilizadas na prtica so a CMOS e a TTL. As principais lias caracter sticas destas duas fam esto detalhadas na tabela na pgina selias guinte:

TABELA 2.4: Caracter sticas das Fam lias CMOS e TTL

Obs.: Atraso propagao (delay) o tempo requerido para a sa da da porta mudar de estado aps as entradas terem mudado.ELETR NICA DIGITAL 21


FIGURA 2.6: Sa em Coletor Aberto da

Sa das em coletor aberto: A figura abaixo representa a sa de uma da porta com coletor aberto. Observe que, para que o circuito funcione a contento, devemos utilizar um resistor externo ligado ao positivo da fonte de alimentao (chamado de resistor pull-up). Alguns circuitos integrados possuem sa das em coletor aberto e devem, portanto ser supridos de resistores nestas sa das. Sa tri-state: Uma sa em tri-state est representada na figura da da abaixo. Este tipo de diminui o atraso provocado por capacitncias parasitas nas portas. Observe que quando a chave S1 est fechada, a sa est em da n lgico zero; quando a chve S2 est fechada, a sa est em n lgico vel da vel um. Se nenhuma chave estiver fechada, a sa assume um terceiro estado da denominado alta impedncia (Hi-Z). como se a sa ficasse desligada do da resto do circuito. Quem diz se a porta est ou no em um estado de Hi-Z um sinal de enable. Este tipo de configurao de sa muito til quando da dois ou mais circuitos necessitam compartilhar o mesmo meio de transmisso.

FIGURA 2.7: Sa Tri-State da

2.5 Algebra de BooleA lgebra criada por George Boole (1815 - 1864), facilita o entendimento operacional dos circuitos eltricos digitais. Partindo de premissas prestabelecidas, esta parte da matemtica muito importante para a determinao de circuitos lgicos, facilitando no s o entendimento operacional de tais circuitos, como tambm a sua simplificao e minimizao.ELETR NICA DIGITAL 22


2.5.1 Postulados B sicosOperao (+) tambm chamada de unio, ou OR (OU).

TABELA 2.5: Operao OR

Operao (.) tambm chamada de interseo, ou AND (E).

TABELA 2.6: Operao AND (E)

(N O)

Operao Complemento, tambm chamada de inverso, ou NOT

TABELA 2.7: Operao Complemento (NOT ou N O)

2.5.2 TeoremasExistem diversos teoremas envolvendo operaes AND, OR e NOT que servem para simplificao de expresses contendo variveis lgicas (provendo uma economia nos circuitos), e tambm para alterao da expresso, visando a utilizao de dispositivos prticos diferentes. Usa-se os s mbolos de adio para representar a funo OR, o s mbolo de multiplicao para representar a funo AND e o sinal de barra sobre a varivel para representar a funo NOT. Os dois estados poss veis para as variveis so 0 e 1. Temos a seguir alguns teoremas de uma varivel, teis para simplificao de funes lgicas:

TABELA 2.8: Teorema de uma Varivel

Temos a seguir alguns teoremas de duas e trs variveis, teis para simplificao de funes lgicas:

ELETR NICA DIGITAL

23


TABELA 2.9: Teorema de Duas e Trs Variveis

Teorema de Morgan

Lei comutativa : A + B = B + A Lei associativa : A . B = B . A Lei distributiva : A + ( B + C ) = ( A + B ) + C

2.6 Formas Padr o de Fun es L gicas2.6.1 Soma Padr o de ProdutosSoma padro de produtos uma estrutura de portas lgicas de dois n veis na qual as entradas do circuito so ligadas a portas AND, e as sa das destas portas AND so ligadas s entradas de uma porta OR. Qualquer funo lgica pode ser expressa na forma de soma padro de produtos. O desenho a seguir mostra um exemplo genrico.

FIGURA 2.8: Exemplo Genrico de Circuito que Implementa a Soma Padro de Produtos

ELETR NICA DIGITAL

24


Para expressar uma funo como soma padro de produtos, devemos modifica-la, se necessrio, tendo em vista os teoremas e as propriedades de funes lgicas. Para obter a soma padro de produtos a partir de uma tabela-verdade, devemos selecionar as linhas da tabela que tiverem sa igual a um, conforda me o exemplo abaixo:

TABELA 2.10: Obteno de Soma Padro do Produto a partir de Tabela-Verdade

2.6.2 Produto Padr o de SomasProduto padro de somas uma estrutura de portas lgicas de dois n veis na qual as entradas do circuito so ligadas a portas OR, e as sa das destas portas OR so ligadas s entradas de uma porta AND. Qualquer funo lgica pode ser expressa na forma de produto padro de somas.

FIGURA 2.9: Exemplo Genrico de Circuito que Implementa o Produto Padro de Somas

Para expressar uma funo como produto padro de somas, devemos modifica-la, se necessrio, tendo em vista os teoremas e as propriedades de funes lgicas. Para obter o produto padro de somas a partir de uma tabela-verdade, devemos selecionar as linhas da tabela que tiverem sa igual a zero, inverda tendo as entradas, conforme o exemplo na pgina seguinte:

ELETR NICA DIGITAL

25


TABELA 2.11: Obteno de Produto Padro do Somas a partir de Tabela-Verdade

2.7 Mapas de KarnaughOs mapas de Karnaugh so dispositivos teis para simplificao e minimizao de funes algbricas booleanas. Um mapa Karnaugh uma figura geomtrica como a mostrada abaixo:

FIGURA 2.10: Figuras Representativas de Mapas de Karnaugh

A primeira figura mostra um mapa K para 3 variveis (A,B e C) e a segunda mostra um mapa K para 4 variveis (A,B,C e D). As vantagens do uso dos mapas K na simplificao de funes tornam-se mais evidentes nas funes com mais de 3 variveis. poss desenhar mapas K para qualquer vel nmero de variveis. No exemplo abaixo demonstramos um mtodo simplificado de uso de um mapa K para 4 variveis lgicas. Vamos projetar um circuito que tenha quatro entradas (A,B,C e D) e uma sa (O). Nosso circuito deve comporda tar-se conforme a tabela-verdade na pgina seguinte:

ELETR NICA DIGITAL

26


TABELA 2.12: Tabela-Verdade para Circuitos Hipotticos

Soluo: 1) Desenhamos um mapa K de 4 variveis de entrada e escrevemos o nmero 1 em cada quadr culo correspondente linha da tabela verdade que tiver sa 1: da

FIGURA 2.11: Primeira Etapa para Soluo do Circuito, Utilizando Mapas de Karnaugh

2) Assinalamos os quadr culos com um que no estejam prximos a nenhum outro (so considerados prximos os quadr culos que estiverem se tocando diretamente pelas arestas ou aqueles que estiverem em posies anlogas em linhas ou colunas nas extremidades opostas). 3) Assinalamos os grupos de quadr culos com um que estejam prximos. Os grupos de quadr culos devem ser os maiores poss veis. Cada quadr culo deve estar assinalado pelo menos uma vez. Observe a sequncia dos desenhos na pgina seguinte:

ELETR NICA DIGITAL

27


FIGURA 2.12: Segunda e Terceira Etapas para a Soluo do Circuito

4) Obtemos a funo simplificada que representa a tabela - verdade proposta, a partir da ltima verso do mapa K. Compare a expresso obtida abaixo com o ltimo desenho da srie mostrada acima

ELETR NICA DIGITAL

28


CAPTULO CIRCUITOS COMBINACIONAISCircuitos combinacionais so aqueles nos quais a sa determinada da pelas condies da entrada, ou seja, em um determinado momento a sa da do circuito depende unicamente do estado da entrada do circuito naquele momento. Todos os circuitos digitais vistos at este ponto do curso so considerados combinacionais. Existem alguns circuitos combinacionais clssicos, muito utilizados na prtica, e que merecem ser estudados separadamente. So eles: decodificadores; codificadores; multiplexadores (MUX); demultiplexadores (DEMUX); comparadores.

3

3.1 DecodificadoresUm circuito decodificador, usualmente, considerado aquele que, a partir de uma entrada fornecida em um cdigo qualquer, produz uma sa da em cdigo decimal. A figura a seguir mostra um decodificador com uma entrada em binrio com dois bits e uma sa em decimal de 4 d da gitos, bem como a tabela verdade do circuito:

FIGURA 3.1: Decodificador com 2 bits de entrada e 4 sa das

ELETR NICA DIGITAL

29


Uma caracter stica importante de um decodificador que , para cada entrada A1,A0 existe uma e apenas uma sa habilitada (ativa), permaneda cendo as demais desabilitadas. Um exemplo de CI decodificador o 74138, que possui quatro entradas para cdigo binrio (endereo), e 8 vias de sa para cdigo decimal. O da 74138 possui ainda uma entrada de enable ativada por trs entradas (duas em n baixo e uma em n alto). vel vel

FIGURA 3.2: Circuito Integrado 74138 (Decodificador)

3.2 CodificadoresUm codificador executa a oprao inversa do decodificador: Para cada linha escolhida (ativada) , uma palavra de cdigo aparecer nas linhas de sa A palavra de cdigo da sa geralmente nica para cada linha seleda. da cionada na entrada, mas no precisa ser necessariamente assim. Abaixo temos um exemplo de um poss decodificador com quatro linhas de entrada e vel quatro linhas de sa em um cdigo arbitrrio da

FIGURA 3.3: Codificador com 4 Entradas e 4 bits de Sa da

ELETR NICA DIGITAL

30


3.2.1 Codificador com PrioridadeSistemas digitais freqentemente possuem sensores que indicam quando alguma ao necessria. Por exemplo: Um sensor de passagem pode indicar que uma pessoa passou por uma porta, gerando um sinal digital ( a passagem do n lgico 0 para n lgico 1 em um condutor, por ex.). Este vel vel sinal a indicao de que algo deve ser feito (incrementar um contador, ligar um circuito, etc.), ou seja uma solicitao de atendimento . Normalmente um codificador utilizado para aceitar as linhas de solicitao de atendimento e apresentar o cdigo que corresponde ao endereo do componente do sistema que faria o atendimento solicitao. Se duas solicitaes de atendimento forem feitas ao mesmo tempo, temos que ter um esquema de prioridades, ou seja, ser atendida a solicitao que tiver prioridade mais alta. Um circuito integrado comercial que implementa um codificador com prioridade o 74148. Este possui todas as entradas e linhas de controle ativas quando baixas. O CI aceita 8 entradas (I7 a I0) e prov trs sa (A2 a das A0), que podem gerar 2 = 8 endereos. Possui ainda uma entrada de habilitao (EI) e duas sa : EO e GS. das As sa das EO e GS servem para indicar quando h uma solicitao de atendimento ou no, conforme a tabela abaixo:

TABELA 3.1: Sa das EO e GS do Circuito Integrado 74148

3.3 Conversores de C digoConversor de cdigo o circuito lgico que faz a traduo de uma informao codificada de uma determinada maneira para um cdigo diferente. Um conversor de cdigo pode ser constru ligando um decodificador e do um codificador em cascata, conforme a figura abaixo:

FIGURA 3.4: Diagrama para a Criao de C digo

Existem conversores de cdigo implementados em circuitos integrados dispon veis comercialmente. Um exemplo t pico o conversor de cdigo BCD para display de 7 segmentos, no qual podemos entrar com um cdigo BCD de 4 bits e teremos na sa um cdigo de 7 bits adequado para acionar da um display de 7 segmentos que mostre o nmero da entrada em forma decimal ou hexa. s vezes os conversores de cdigo so denominados pelos fabricantes de integrados de decodificadores.

ELETR NICA DIGITAL

31


3.3.1 Decodificadores / DriversExistem alguns integrados que possuem sa das de coletor aberto com capacidades relativamente elevadas de dissipao de potncia, como por exemplo os integrados 7406 (Buffers/Drivers inversores) e 7407 (Buffers/ Drivers no-inversores), sendo adequados para alimentao direta de pequenas cargas como lmpadas (da ordem de algumas dezenas de mA, em at 30 V). Existem tambm CIs decodificadores da fam 74 com drivers incorlia porados, que so chamados decodificadores / drivers. Um exemplo o CI 74141 que um decodificador de BCD para decimal.

3.4 Multiplexadores (MUX)Um multiplexador um circuito lgico digital que possui um determinado nmero de entradas e apenas uma sa O circuito, atravs de uma da. determinao externa, conecta uma nica entrada sa Um multiplexador, da. portanto, faz o papel de uma chave digital mltipla, como a que est representada abaixo:

FIGURA 3.5: Representao de um Multiplexador (MUX)

Uma implementao prtica de um circuito MUX demonstrada na figura abaixo. No caso, as entradas S0 e S1 determinam, atravs de um cdigo binrio, qual das entradas (I0 a I3) estar conectada com a sa (O). Um da circuito MUX tem sua aplicao mais bvia no compartilhamento de uma nica via de transmisso de dados por mais que um circuito, dividindo o tempo.

FIGURA 3.6: Implementao de Circuito MUX com Portas NOT, AND e OR

ELETR NICA DIGITAL

32


3.4.1 Multiplexador como Gerador de Fun esUm circuito MUX pode ser utilizado para gerar uma funo lgica arbitrria das variveis selecionadoras. Para isto, devemos escrever a funo arbitrria na forma de soma de produtos das variveis de seleo e ativamos as entradas correspondentes a cada parcela da soma. Por exemplo: se desejarmos criar, atravs de um multiplexador, um circuito que apresente na sa a da funo:O = S1 + S1 S0

Escrevemos a funo como soma de produtos das duas variveis de seleo ( S1 e S2):O = S1(S0 + S0) + S1 S0 O = S1 S0 + S1 S0 + S1 S0

A primeira parcela da soma, no circuito de portas da pgina anterior, ser gerado fazendo I1 = 1. A segunda parcela ser gerada fazendo I0 = 1. A terceira parcela ser gerada com I2 = 1. Um exemplo de CI multiplexador o 74151, que possui trs entradas de seleo e 8 vias de entrada. O 74151 possui ainda uma entrada de enable ativada por n baixo e duas sa complementares. vel das

FIGURA 3.7: CI Multiplexador 74151

3.4.2 Multiplexa o com Coletor AbertoSe tivermos diversos chips com sa das de coletor aberto, e necessitamos multiplexar estas sa das, no necessrio usar um CI multiplexador adicional, pois se ligarmos todas as sa das a um ponto comum , com um resistor de pull-up (resistor ligado ao positivo da fonte de alimentao), o circuito ir funcionar perfeitamente bem, desde que apenas um integrado esteja habilitado de cada vez.

ELETR NICA DIGITAL

33


FIGURA 3.8: Circuito Multiplexador com Coletor Aberto

3.4.3 Multiplexa o com Sada Tri-StateCircuitos integrados com sa das em tri-state tambm podem ser multiplexados sem o aux de um circuito especial, visto que as sa esto lio das desligadas (em alta impedncia - HiZ) se o circuito correspondente estiver desabilitado. Basta, portanto, ligar todas as sa das a um ponto comum e habilitar um circuito de cada vez. A linha de dados compartilhada por mais de um circuito chamada BUS ou Barramento.

3.5 Demultiplexadores (DEMUX)Na prtica, normalmente utilizamos um BUS para muitas fontes de sinal diferentes, recorrendo multiplexao. O Demultiplexador um circuito que recebe um sinal do BUS e o dirige para o receptor adequado. Um demultiplexador pode ser considerado um decodificador no qual, em cada porta AND foi acrescentada uma entrada adicional que ligada ao BUS. Um demultiplexador de uma linha para quatro linhas mostrado na figura abaixo:

FIGURA 3.9: Implementao de Demultiplexadores de 4 Linhas

ELETR NICA DIGITAL

34


3.5.1 Mux e Demux em Comunica oCircuitos multiplexadores e Demultiplexadores podem ser utilizados para tornal poss o compartilhamento de uma nica linha de transmisso vel para vrios emissores e receptores. Neste caso, os usurios compartilham a linha no tempo, conforme representado no desenho abaixo. O bloco denominado contador e o clock do sistema sero estudados em detalhes mais frente.

FIGURA 3.10: Diagrama de Blocos Mostrando Circuitos MUX e DEMUX no compartilhamento de linha de transmisso

3.6 Comparadores DigitaisUma grande parte dos circuitos lgicos digitais, normalmente, utilizam circuitos especializados em comaparar dois nmeros binrios e determinar se estes so iguais ou diferentes, e qual dos dois maior. Para o caso em que os nmeros possuem apenas um bit, o circuito simples e requer apenas algumas portas simples. Para nmeros maiores o circuito torna-se mais complexo, e existem CIs dedicados para este fim. O CI 7485 um circuito de comparao de magnitude que possui duas entradas de quatro bits (A e B) e trs sa das (A>B, A

apostila de eletronica

Documents

Transcript of apostila de eletronica