Arquitetura de Computadores
-
Upload
mayara-oliveira -
Category
Technology
-
view
165 -
download
0
Transcript of Arquitetura de Computadores
Arquitetura e Organização de Computadores I
Aula 05
Unidades Funcionais Básicas
Prof. Adriano Zanuz
2
Circuitos Combinacionais
• Circuitos que não possuem memória
• Suas saídas são função única e exclusivamente das entradas
• Exemplos: Multiplexador, Decodificador, Somador, Subtrator, ULA
3
Multiplexador
• Funciona como um seletor. De acordo com o valor de seleção SEL (0 ou 1), a saída recebe um dos valores de entrada.
MUX0 1SEL
E0 E1
SAÍDA
SAÍDA = E0
0 1SEL = 0
E0 E1
0 1SEL = 1
E0 E1
SAÍDA = E1
funcionamento
4
Multiplexador
• Estrutura interna de um multiplexador
MUX0 1SEL
E0 E1
SAÍDA
estrutura interna
5
Decodificador
• Apresenta n bits na entrada e 2n bits na saída
• Somente uma saída é ativada para cada uma das combinações de entrada
E0 E1 S0 S1 S2 S3
0 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1
6
Decodificador
• Estrutura interna de um decodificador 2:4
estrutura interna
7
Somador
• O somador de 1 bit funciona como uma célula de soma a partir da qual é possível se fazer somadores de vários bits
Vem Um
A B S Vai Um
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
• Tabela-Verdade
+
A B
Vem UmVai Um
S
8
Somador
• Estrutura interna de um somador de 1 bit
estrutura interna
+
A B
Vem UmVai Um
S
9
Subtrator
• Pode-se fazer uma célula de subtração com com 1 somador de 1 bit e um inversor
+
A B
Vem UmVai Um
S
S = A – B
S = A + (-B)
S = A + B + 1
O Vem Um do bit menos significativo da subtração recebe 1
10
Unidade Lógico-Aritmética
• A ULA efetua operações aritméticas (soma, subtração, etc.) e operações lógicas (NOT, OR, AND, etc.). A operação a ser realizada é escolhida através de linhas de seleção.
ULA
X Y
Linhas de seleçãoda operação desejada
SAÍDA
11
Unidade Lógico-Aritmética
• Ex. ULA de 1 bit com operações de SOMA, SUBTRAÇÃO, NOT, AND e OR.
+A B
VEVAS
00 01 10 11MUX
0 1MUX
X Y
NEGA YVEM UM
S1S0
SAÍDA
VAI UM
12
Exercícios1. Implemente usando portas lógicas um decodificador
3:8. 2. Implemente um multiplexador 4:1 usando apenas
multiplexadores 2:1. 3. Apresente uma implementação alternativa para o
somador de 1 bit mostrado.4. Usando 4 ULAs de 1 bit construa uma ULA capaz de
efetuar operações de OR, AND, NOT, soma e subtração sobre dois operandos de 4 bits.
5. Faça uma tabela mostrando como devem ser setados os valores das linhas de controle da ULA do exercício anterior (Nega Y, Vem Um, S1, S0) para seleção das operações lógicas e aritméticas desejadas.