Arquitetura de sistemas embarcados

Controladores industriais

Heber A. Scachetti 004933

Apresentação

Controlador Lógico Programável (CLP)

Arquitetura de um CLP

Obstáculos do projeto

CLP: Funções

Controle

Monitoração

Parametrização

entrada

saída

CLP: composição

2 1

3

1 , 23

CLP: memória

Armazenamento da aplicação e firmware (Flash);

Interface com entradas e saídas (RAM);

Variáveis auxiliares e dados históricos (RAM, NVRAM e Flash).

CLP: Papel da CPU

Execução do Programa de

Aplicação

Atualização do mapa de

saídas

Atualização do mapa

de entradas

Ciclo de Scan

Execução do programa;

Leitura entradas;

Atualização saídas.

CLP: mecânica

Slot contendo módulo da UCP.

Slots contendo módulos de E/S.

Número de pontos de E/S X Classificação do CLP

CLP: Desempenho

Tempo do ciclo de scan X Tamanho do programa X Tipos de funções;

Desempenho X Arquitetura X Custo.

Arquitetura de um CLP

Microcontrolador (All in one chip)

X Microprocessador

Área, Atualização, Custo, etc

Arquitetura de um CLP

Arquitetura de um CLP

• Microcontrolador Rabbit 3000 (8 bits)

•Arquitetura CISC

• Memória externa• 512 KB de Flash;• 128 KB de RAM;• 10Mbits de Data Flash

• Interface paralela com módulos de E/S

Obstáculos do projeto

• Novos microcontroladores e microprocessadores: outro foco

• Tipo de encapsulamento (QFP x BGA)

• desafios