Professor:

Sabino Rogério da Silva AntunesAlunos:

Alcis ManoelBruno GermanoKylson Estellfran

Turma:

Redes de Computadores, 2° Período, Noite.

Disciplina:

Hardware Aplicado a Redes

Faculdade Joaquim Nabuco

Março, 2015

RISC: Reduced Instruction Set Computer ou Computador com um Conjunto Reduzido de Instruções.

CISC: Commplex Instruction Set Computer, ou Computador com um Conjunto Complexo de Instruções.

ARQUITETURAS RISC e CISC

Os projetos de Arquitetura Risccomeçam a se desenvolver na década de 70 noséculo XX. E a sua proposta inicial foi entãoimplementar todo um conjunto de instruçõesem um único chip. Visava maior rapidez deprocessamento e redução de custos.

Andrew Tanenbaum conseguiudemonstrar que os processadores tiverammuitas vezes tamanhos desproporcionaisimediatos. Por exemplo, ele mostrou que 98%de todas as constantes em um programa iriamcaber em 13 bits, mas muitos projetos CPUdedicam de 16 ou 32 bits para armazená-los.

ARQUITETURA RISC

ARQUITETURA RISC

Uma vez que muitos programas do mundo real passam amaior parte do seu tempo executando operações simples,alguns pesquisadores decidiram concentrar em fazer asoperações o mais rápido possível. A velocidade do clock deuma CPU é limitado pelo tempo que leva para executar a maislenta sub-operação de qualquer instrução, diminuindo otempo de ciclo que, muitas vezes acelera a execução de outrasinstruções. O foco na "instruções reduzida" levou aoresultando máquina que está sendo chamado de "computadorconjunto reduzido de instruções" (RISC). O objetivo era fazerinstruções tão simples que poderiam ser facilmente erapidamente processadas, a fim de aumentar o clock e atingiraltas frequências.

1. Controle por hardware;2. Intruções ocorrem dentro do Processador;3. Pequeno conjunto de instruções;4. Todas as instruções têm tamanho fixo;5. Execução otimizada de chamada de funções (Call / Return);6. Pouquíssimos modos de endereçamento;7. Uso intenso de pipeline;8. Execução rápida de cada instrução (uma por ciclo do relógio);9. Conseguem realizar grande volume de instruções por segundo (MIPS);10. Para instruções de ponto flutuante elas necessitam de Hardwares

especiais;11. Tem múltiplos conjuntos de registradores que contribuem para um

maior desempenho;12. Alguns programas criados em linguagem de alto nível precisam de

uma library ; 13. Tem compiladores mais complexos para poderem usar os recursos de

pipeline e de alocação de registradores de modo mais eficiente...

Principais Características da RISC

É uma técnica que permite a CPU realizar busca de uma oumais instruções além da próxima executada.Essa são colocadasem fila de uma memória onde aguardarão o momento para seremexecutadas.

Possibilita a execução de uma instrução para cada ciclo.Dependências de dados podem ser endereçadas

reordenando as instruções quando possível (compilador).

RISC e PIPELINE

Estágios do Pipeline:

Instruction fetch (Ciclo de Instruções- busca);Instruction decode (Decodificação de Instruções);

Operand fetch (Busca o Operando);Execution (Executa a Operação);

Write back (Há o armazenamento).

1. Tem mais espaço no CHIP = Performance acelerada;2. Maior facilidade de otimização;3. Simplifica a tradução de linguagem de alto nível, etc.

Por que o RISC é mais Rápido?

Alguns Recursos do RISC:

1. Arquitetura carga/armazenamento;2. Codificação de tamanho fixo;3. Decodificação de hardware;4. Grande conjunto de Registradores.

Durante grande parte da história dos computadores pessoais omodelo predominante dos microcomputadores tem sido da Intel. Oprimeiro processador da IBM PC foi o Intel 80088. As gerações seguintesforam da família 80X86, 80286, 80386, 80486.A partir do 80586 Intel começou a ter concorrentes como AMD, CYRIX eTEXAS INSTRUMENTS .

Surgiu devido à necessidade de aumento de desempenho esimplificação dos compiladores devido ao surgimento de linguagens deprogramação de alto nível.

ARQUITETURA CISC

O padrão de arquitetura CISC, utiliza-se de comando com grandenúmeros de pequenas instruções para executar uma simples operação. Écapaz de executar várias instruções complexas.

Dispunham de um número menor de registros, econsequentemente, uma organização diferente que suportasse diversosmecanismos de memória de forma eficiente. Uma das conseqüências dofato da arquitetura CISC dispor de um menor número de registros é aalocação das variáveis escalares, em regra, a posições de memória,enquanto que nas arquiteturas.

ARQUITETURA CISC

1. Em processadores CISC, uma instrução de alto nível seria traduzida em apenas uma instrução de máquina;

2. A arquitetura CISC possui gravado no processador um micro código;* Uma tendência do início dos anos 80 era ampliar o micro código porém,

vários pesquisadores vem analisando que instruções complexas dificilmente são utilizadas com frequência;

3. Facilita a programação em linguagem de máquina;4. Instruções devem ser decodificadas dentro da unidade de controle e

quebradas em várias outras instruções menores;5. Instruções complexas tornam o código mais complicado e dificulta o

desempenho de Pipeline;

Principais Características da arquitetura CISC

6. Outra promessa da arquitetura CISC é deixar o código fontemenor e mais rápido;

7. Menor consumo de memória;- Na prática isso nem sempre ocorre, já que depois de compilado,

os programas tendem a ter um grande número de instruções demáquina;

8. Mais rápido são mais eficientes;- Para deixar o conjunto de instruções mais rico, a unidade de

controle deve ser mais elaborada, consumindo maiorprocessamento na decodificação da instrução;

Principais Características da arquitetura CISC

RISC x CISC

Imagem I - Comparativo RISC x CISC

Imagem II - Comparativo RISC x CISCImagem III - Comparativo RISC x CISC

RISC x CISC

Imagem I - Comparativo RISC x CISC

ARQUITETURA CISC RISC

Implementação de Controle Micro programação Hardware

Comprimento das instruções Variável fixo

Numero de registradores Baixo (4 bits a 16 bits) Alto (32 bits a 128 bits)

Numero de instruções Alto (mais de 100)Médio (aproximadamente 64)

Execução de instruções Baixa superposiçãoAlta superposição (Pipeline)

Numero de modos de endereçamento

Alto (4 ou mais) Baixo (3 ou menos)

Imagem II - Comparativo RISC x CISCImagem III - Comparativo RISC x CISC

RISC x CISC

Imagem I - Comparativo RISC x CISC

Imagem II - Comparativo RISC x CISC

RISC CISC

Instruções Simples durante 1 ciclo Instruções complexas durante vários ciclos

Apenas LOAD/STORE referência a memória Qualquer instrução pode referenciar a memória

Alto uso de Pipeline Baixa uso de Pipeline

Instruções executadas pelo HardwareInstruções interpretadas pelo Micro programa (Micro programação)

Instruções com formato fixo Instruções de vários formatos

Poucas Instruções e modo de endereçamentos Muitas Instruções e modo de endereçamentos

Múltiplos conjuntos de registradores Conjunto Único de registradores

A complexidades esta no compilador A complexidade esta no micro programa

Imagem III - Comparativo RISC x CISC

COMPARAÇÕES RISC e CISC

COMPARAÇÕES RISC e CISC

COMPARAÇÕES RISC e CISC

COMPARAÇÕES RISC e CISC

COMPARAÇÕES RISC e CISC

A RISC com sua simplificação das instruções é um grandemérito e provavelmente continuará a influenciar futurasarquiteturas; da mesma forma que a CISC é muito importante,sobretudo quando falamos de processamentos de altacomplexidade.

Sendo assim, percebemos que os princípios RISC e CISCpoderão viver harmoniosamente em um único projeto. As memóriascache maiores (que diminuem a dependência dos acessos àmemória) e uma melhoria na tecnologia dos compiladoresdiminuem ainda mais as diferenças apregoadas entre as máquinasRISC e CISC, fazendo-as interagir, e melhorando ainda mais aqualidade dos processadores, beneficiando todos os usuários deforma geral.

Conclusão

Referências

APIKI, Steve. Windows em RISC. Byte Brasil, São Paulo, v.3, n.5, p.32-37, maio 1994.

BUSSMANN, Luis A. S. Arquitetura Interna de Computadores RISC. Curitiba: PUC-PR, /1994/

TAURION, Cezar. CISC x RISC: benchmarks confundem usuário. Datanews, São Paulo, v. 16, n. 60 1, p.20-21, jul. 1992.

CISC x RISC: vale a pena discutir? ComputerWorld, São Paulo, v. 1, n. 31, p. 20, jun. 1993.

CPU Architeture. PC Magazine, v.12, n. 11, p. 144, jun. 1993.

RANGEL, Ricardo. Uma pequena história dos processadores. Byte Brasil São Paulo, v.3, n.5, p.78-82, maio 1994.

ZUFFO, João Antõnia. CISC x RISC. Dados e Idéias. v. 11 , n. 10 1 , São Paulo, p.55-59, out. 1986.

SERAFIN, Edvaldo. Arquitetura de Computadores, IFSP – Capivari, 2013.