aula13

Aula 13: Circuitos Digitais Sequenciais Flip-flops

Circuitos Digitais

Rodrigo Hausen

CMCC UFABC

11 e 13 de maro de 2013

http://compscinet.org/circuitos

Rodrigo Hausen (CMCC UFABC) Aula 13: Circuitos Digitais Sequenciais Flip-flops11 e 13 de maro de 2013 1 / 18

Relembrando Latches

Latch do tipo R-S (Reset-Set)

S

RQ

Q

=S

R Q

Q

R S Qi Qi1 0 0 1 (reset Q)0 1 1 0 (set Q)0 0 Qi1 Qi1 (mantm Q)1 1 X X (estado proibido)


Relembrando Latches

Latch do tipo S-R (set-reset com entradas ativas em nvel baixo)

R

SQ

Q

=R

S Q

Q

S R Qi Qi1 0 0 1 (reset Q)0 1 1 0 (set Q)1 1 Qi1 Qi1 (mantm Q)0 0 X X (estado proibido)


Relembrando Latches

Circuito de Habilitao (enable)

X

Y

S

R

En


Relembrando LatchesLatch do tipo S-R com enable

Q

Q

S

R

En =R

S Q

Q

En

En S R Qi1 0 1 0 (reseta Q)1 1 0 1 (seta Q)1 0 0 Qi1 (mantm Q)1 1 1 X (proibido)0 ? ? Qi1 (mantm Q, no importa R nem S)


Relembrando Latches

Latch do tipo D (data)

R

S Q

Q

EnEn

D

=D Q

Q

En

D En Qi0 1 0 (reset)1 1 1 (set)? 0 Qi1 (mantm, sem se importar com D)


Flip-flops

Analise o comportamento do circuito abaixo.

S

R

Ck

Q

Q


Flip-flops


S

R

Ck

Q

Q

(Primeiro conselho: DONT PANIC)Rodrigo Hausen (CMCC UFABC) Aula 13: Circuitos Digitais Sequenciais Flip-flops11 e 13 de maro de 2013 7 / 18

Flip-flops


latch S-R c/ enable(mestre)

latch S-R c/ enable(escravo)

S

R

Ck

Q

Q


Flip-flops


S

R

Ck

Q'

Q'

S

R

En

S'

R'

En'

Q

Q

Q

Q


Flip-flops


S

R

Ck

Q'

Q'

S

R

En

S'

R'

En'

Q

Q

Q

Q

(Segundo conselho: use um diagrama de forma de onda)Rodrigo Hausen (CMCC UFABC) Aula 13: Circuitos Digitais Sequenciais Flip-flops11 e 13 de maro de 2013 7 / 18

Flip-flop S-R: Diagrama de Forma de Onda

R'

R

S

Ck

Q'

S'

En'

?

?

?

?

?

?

?

?

Q'

Sensvel borda de descida do clock!


Flip-flop S-R

Flip-flop S-R sensvel borda de descida do clock (borda negativa)

Q

QR

SEn

Q

QR

SEn

Q

Q

S

RCk

=Q

QR

SCk

S R Ck Qi0 0 ? Qi1 (mantem Q)0 1 10 0 (reset Q)1 0 10 1 (set Q)1 1 10 X (proibido)


Flip-flop S-R

Flip-flop S-R sensvel borda de descida do clock (borda negativa)

Q

QR

SEn

Q

QR

SEn

Q

Q

S

RCk =

Q

QR

SCk



Flip-flop S-R

Flip-flop S-R sensvel borda de subida do clock (borda positiva)

Q

Q

S

R

Ck

Q

QR

SEn

Q

QR

SEn =

Q

QR

SCk



Flip-flop S-R: notaoAteno: o livro do Floyd adota notao diferente para os flip-flops

sens. borda Floyd slides

subida (positiva)

Q

QR

SC

Q

QR

SCk

descida (negativa)

Q

QR

SC

Q

QR

SCk


Flip-flop S-R: Entradas Proibidas

Assim como o latch S-R e o latch S-R com enable, o flip-flop S-R noadmite que ambas as entradas S e R estejam ativas quando a bordade descida/subida do clock detectada.

I para um flip-flop S-R sensvel borda de subida, se S = 1, R = 1 e Ckfizer a transio 01, o circuito entra em oscilao descontrolada

Soluo 1: evitar que ambas as entradas fiquem em 1, fazendo umflip-flop D

Q

QR

SCk

D

Ck =Q

Q

DCk






Q

QR

SCk

D

Ck

=Q

Q

DCk






Q

QR

SCk

D

Ck =

Q

Q

DCk






Q

QR

SCk

D

Ck =Q

Q

DCk


Flip-flop D: memria sncrona de 1 bit

Flip-flop D sensvel borda de descida.

Q

QR

SCk

D

Ck =Q

Q

DCk

D Ck Qi0 10 0 (reset = armazena 0)1 10 1 (set = armazena 1)

Se o circuito for feito com umflip-flop S-R sensvel borda desubida, o flip-flip D resultanteter tabela verdade:

D Ck Qi0 01 0 (reset = armazena 0)1 01 1 (set = armazena 1)


Flip-flop J-K

Soluo 2 para o problema do estado proibido no flip-flop S-R:no flip-flop D, perdemos uma entrada separadasoluo sem perder entradas:

latch S-R c/ enable (mestre) latch S-R c/ enable (escravo)

S

R

Ck

Q

Q


Flip-flop J-K

Soluo 2 para o problema do estado proibido no flip-flop S-R:no flip-flop D, perdemos uma entrada separadasoluo sem perder entradas:

latch S-R c/ enable (mestre) latch S-R c/ enable (escravo)

J

KCk

Q

Q


Flip-flop J-K

Flip-flop J-K (Jump-Kill): flip-flop S-R com incluso de duasrealimentaes.

J

KCk

Q

Q

Anlise: ver arquivo circuits/flipflopJK.circRodrigo Hausen (CMCC UFABC) Aula 13: Circuitos Digitais Sequenciais Flip-flops11 e 13 de maro de 2013 15 / 18

Flip-flop J-K: Resumo

J

KCk

Q

Q

=

Q

QK

JCk

J K Ck Qi Qi

0 0 ? Qi1 Qi1 (mantem)0 1 01 0 1 (kill = reset)1 0 01 1 0 (jump = set)1 1 01 Qi1 Qi1 (inverte)



J

KCk

Q

Q =

Q

QK

JCk

J K Ck Qi Qi




J

KCk

Q

Q =

Q

QK

JCk

J K Ck Qi Qi

0 0 ? Qi1 Qi1 (mantem)0 1 01 0 1 (kill = reset)1 0 01 1 0 (jump = set)

1 1 01 Qi1 Qi1 (inverte)



J

KCk

Q

Q =

Q

QK

JCk

J K Ck Qi Qi



Flip-flop J-K: Aplicao

O que faz o circuito abaixo?entrada: Cksadas: a2, a1, a0

Suponha que o estado inicial de cada sada 0.

Q

QK

JCk

Q

QK

JCk

Q

QK

JCkCk

'1' '1' '1'

a0 a1 a2(Soluo na lousa)

um contador de 3 bits!


Flip-flop J-K: Aplicao

O que faz o circuito abaixo?entrada: Cksadas: a2, a1, a0

Suponha que o estado inicial de cada sada 0.

Q

QK

JCk

Q

QK

JCk

Q

QK

JCkCk

'1' '1' '1'

a0 a1 a2(Soluo na lousa) um contador de 3 bits!


Para Casa

Leia:http://www.play-hookey.com/digital/sequential/rs_nand_flip-flop.htmlhttp://www.play-hookey.com/digital/sequential/d_nand_flip-flop.htmlhttp://www.play-hookey.com/digital/sequential/jk_nand_flip-flop.html

Exerccios do livro do Floyd: autotestes 58, problemas 813 e 15.Se necessrio, ler seo 7-2Para casa: desenhar o diagrama completo do circuito do pisca-piscade natal com 16 nveis (Aula 11), recebendo o clock como entrada.Voc possui os seguintes componentes: um decodificador 4 16 eflip-flops J-K.

So long, and thanks for all the fish!


Para Casa

Leia:http://www.play-hookey.com/digital/sequential/rs_nand_flip-flop.htmlhttp://www.play-hookey.com/digital/sequential/d_nand_flip-flop.htmlhttp://www.play-hookey.com/digital/sequential/jk_nand_flip-flop.html

Exerccios do livro do Floyd: autotestes 58, problemas 813 e 15.Se necessrio, ler seo 7-2Para casa: desenhar o diagrama completo do circuito do pisca-piscade natal com 16 nveis (Aula 11), recebendo o clock como entrada.Voc possui os seguintes componentes: um decodificador 4 16 eflip-flops J-K.So long, and thanks for all the fish!


aula13

Documents

Transcript of aula13