O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana...
Transcript of O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana...
![Page 1: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/1.jpg)
O Microprocessador SuperH
Grupo 05Fabio Rogério Piva (016013)Karina Magalhães (016499)Tatiana Al-Chueyr Pereira Martins (017396)
![Page 2: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/2.jpg)
ROTEIRO
Características Gerais do SuperH Aplicações do SuperH As cinco famílias do SuperH A arquitetura RISC A arquitetura do conjunto de instruções (ISA) do SuperH Vantagens da família SH-4 As 3 classes do SH-4 Características gerais do SH-4 Datapath de um processador superescalar Detalhes do processador SH7750 O pipeline do SH7750 O futuro do SuperH Referências
![Page 3: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/3.jpg)
CARACTERÍSTICAS GERAIS DO SUPERH
desenvolvido pelo Hitashi como sucessor da família H8, sendo assumido por uma empresa criada com o nome de Super H Inc. que posteriormente foi comprada pela Renesas
utilizado no processamento de tarefas multimídia, devido a seu alto desempenho na manipulação de pontos flutuantes
baseado no modelo RISC
operações sob baixa tensão (MIPS/W); modo de baixo consumo de energia.
sistemas operacionais: Windows CE.NET, Linux, RTOS, ITRON, Solaris, VxWorks e QNX.
![Page 4: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/4.jpg)
APLICAÇÕES DO SUPERH
automóveis (como os carros da BMW e Mercedes)
controladores industriais
telefones celulares
set-top boxes (de TVs digitais)
video games (Sega Saturn e Sega Dreamcast)
PDAs
equipamentos de redes, roteadores
câmeras digitais e DVDs
outros equipamentos de multimídia
![Page 5: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/5.jpg)
AS CINCO FAMÍLIAS DO SUPERH
SH-1: 32 bits com freqüência de clock de até 20MHz SH-2: 32 bits com freqüência de clock de até 28.7MHz, usado no videogame Sega Saturn SH-3: 32 bits com freqüência de clock de até 200MHz, incorpora uma MMU e é muito usada em PDAs SH-4: dual issue de 32 bits com vetor de FPU, usado no videogame Dreamcast SH-5: 64 bits com freqüência de clock de até 400MHz e vetor de FPU, possui também um pipeline de 5 estágios
Desempenho das diferentes CPU’s considerando o benchmark Drystone
![Page 6: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/6.jpg)
A ARQUITETURA RISC
RISC - Reduced Introduction Set Computer
microprocessadores que utilizam o sistema de pipeline (execução de mais de uma instrução em um mesmo ciclo de clock) buscando melhoras de desempenho
como o conjunto de instruções da arquitetura RISC é menor do que o da SISC, gerando códigos mais eficientes
outros exemplos que apresentam arquitetura RISC são o SPARC da SUN Microsystems e o Alpha da DEC
![Page 7: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/7.jpg)
A ARQUITETURA DO CONJUNTO DE INSRUÇÕES (ISA) DO SUPERH
a ISA do SuperH teve suas variantes minimizadas para produzir uma plataforma consistente para o desenvolvimento de kernels, sistemas operacionais e aplicativos, buscando portabilidade e otimizando as performances de multimídia
Há dois modelos de ISA para o SuperH:- SHcompact: instruções com 16 bits, usadas pelas famílias
SH-3, SH-4 e SH-5- SHmedia: instruções de 32 bits, usadas a partir da família
SH-5, composta por um rico conjunto de instruções SIMD (Single Instruction Multiple Data) direcionadas a aplicações de áudio, imagens e vídeo.
os dois modelos de ISA para o SuperH são compatíveis entre si
![Page 8: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/8.jpg)
VANTAGENS DA FAMÍLIA SH-4
relação custo-benefício que estes processadores apresentam (alta performance a um baixo custo): em 1998 era possível a obtenção de 360 MIPS, 1.4 GigaFLOPS por $30, nos EUA
facilidade de produção em larga escala
não há necessidade de um sistema de dissipação de calor (cooler), o que reduz o custo, o consumo de energia e o espaço ocupado, além de simplificar muito o projeto
a unidade de ponto flutuante (FPU) foi desenvolvida especificamente para realização de operações matemáticas matriciais, otimizando a execução de codecs de video e o processamento de gráficos 3D
é o processador usando no Dreamcast da Sega
![Page 9: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/9.jpg)
AS 3 CLASSES DO SH-4
SH4-MCU CPU compacta dual issue visam otimizar aplicações multimídia que utilizem-se de codecs de propósito geral (codecs de audio/video de baixa bit rate)
SH4-MCU CPU compacta TLB de 64 entradas que reduz o número de acessos à memória uma MMU integrada que oferece suporte à utilização de memória virtual
SH4-FPU contém uma unidade de ponto flutuante com um vetor integrado (integrated vector Floating Point Unit), que permite otimizações em operações matriciais
![Page 10: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/10.jpg)
CARACTERÍSTICAS GERAIS DO SH-4
superescalar: capaz de executar mais de uma instrução de grupos diferentes em paralelo. Há quatro grupos de instruções: inteiros, inteiros/load/store simples, branch e pontos flutuantes
instruções de 16 bits, resultando num código 40% menor que um código equivalente em arquiteturas de 32 bits. Por exemplo, um código de 4 MB em MIPS teria apenas 2,5 MB em SH-4
codificação de 16 bits diminui a largura de banda do cache para instruções, o que permite maior largura de banda no cache para dados e diminui o número de acessos à memória
suporta endereçamento virtual e páginas de tamanho variado (1KB, 4KB, 64KB a 1MB)
existem diversos produtos desenvolvidos para a família SH-4, como ferramentas para programação em C/C++ baseadas na tecnologia GNU
![Page 11: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/11.jpg)
DATAPATH DE UM PROCESSADOR SUPERESCALAR
![Page 12: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/12.jpg)
DETALHES DO PROCESSADOR SH7750
Classe SH4-MPU
Freqüência de clock 200 MHz
Média de MIPS 360 MIPS (Drhystone 1.1)
Média do Ponto Flutuante 1400 MFLOPS
Pipeline 5 estágios
Superescalar sim
Memória cache para instruções 8 KB
Memória cache para dados 16 KB
Barramento de dados 64 bits
Freqüência do barramento 100 MHz
Largura de banda do barramento 800 MB/seg
Dissipação de energia 1.5 W (com freq. de 200 MHz)
Número de instruções aproximadamente 242
Tamanho das instruções 16 bits
Aplicações Dreamcast da Sega
![Page 13: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/13.jpg)
O PIPELINE DO SH7750
cinco estágios: Instrução, Codificação, Execução, Acesso à Memória ou Dados e Escrita
evitar eventuais hazards (hazards acontecem quando duas instruções não podem ser executadas ao mesmo tempo, pois uma depende do resultado da outra)
minimizar a ocorrência de stalls (provocar uma “espera” que evita que o dado seja lido antes de estar pronto)
![Page 14: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/14.jpg)
O FUTURO DO SUPERH
atualmente as famílias SH-4 e SH-5 são predominantemente utilizadas nos dispositivos mais rescentes no mercado
surgimento de novas variantes das famílias SH-4 e SH-5, com maior freqüência de clock, operando com baterias e novas instruções SIMD para que o SH-5 suporte novos algoritmos
pesquisa de duas novas famílias -- a SH-6 e a SH-7 -- mas ainda é muito cedo para dizer qualquer coisa a seu respeito
Talvez possamos em breve presenciar uma nova geração de videogames, PDAs e sistemas de multimídia com processadores SuperH.
![Page 15: O Microprocessador SuperH Grupo 05 Fabio Rogério Piva (016013) Karina Magalhães (016499) Tatiana Al-Chueyr Pereira Martins (017396)](https://reader035.fdocumentos.com/reader035/viewer/2022081502/552fc10b497959413d8c118e/html5/thumbnails/15.jpg)
REFERÊNCIAS
Manual do Hardware das séries SH7750 http://documentation.renesas.com/eng/products/mpumcu/e602124_sh7750.pdf Apresentação Geral do Microcomputador 4Q2004 http://documentation.renesas.com/eng/products/mpumcu/rej13b0001_mcu.pdf Descrição da família SH-4 http://www.superh.com/products/sh4.htm Futuro do SuperH http://www.superh.com/products/future.htm Arquitetura do SuperHhttp://www.superh.com/products/architecture.htm Definição do SuperH http://www.wordiq.com/definition/SuperH Referente ao SH7750 (membro da série SH-4)http://www.segatech.com/technical/cpu/tech_sh4.html