YA-MAN - 保証書...安全上のご注意 警告 次のような人は使用しない。禁 止 ・ ご使用になる前に、この「安全上のご注意」をよくお読みのうえ正しくお使いください。・
検証のトランスフォーマ Questa 検証プラット...
Transcript of 検証のトランスフォーマ Questa 検証プラット...
機能検証
www.mentorg.co.jp/fv
検証のトランスフォーマQuesta検証プラットフォーム D A T A S H E E T
確信を得るまでの最短検証時間
� 10~ 100倍の高速化を実証
業界をリードするソリューション
� カバレッジ・クロージャの加速
� 統合型の検証管理
� デバッグ時間の短縮
� パワー・アウェア検証
� クロックドメイン・クロッシング検証
クラス最高のテクノロジ
� 多言語シミュレータ
� フォーマル検証
� ハードウェア/ソフトウェア協調検証
� UVM/OVM手法
標準規格に基づき、トランザクションレベルからトランジスタレベルまでを網羅メンター・グラフィックスは、検証に変革をもたらす 3種類の先進的なプラットフォームを提供しています。アーキテクチャレベルに位置するVista™は、アーキテクチャの設計、解析、検証、仮想プロトタイピングに向けた包括的な TLM 2.0ベースのソリューションです。Vistaを導入すると、システム・アーキテクトや SoC設計者が実現可能なアーキテクチャについて意思決定をくだす一方で、ハードウェア/ソフトウェアの設計者がハードウェアやソフトウェアを検証できるようになります。次のレベルに位置するQuesta®は、複雑な設計に対応した包括的な検証プラットフォームです。Questaのベースになっているコア・シミュレーション/デバッグ・エンジンは、Verilog、SystemVerilog、VHDL、SystemC、PSL、UPFに対して業界で最も広範なネイティブ・サポートを提供しています。そして最後のレベルでは、高性能シミュレーション・アクセラレーションと、SoCインサーキット・エミュレーションによるリアルなプリシリコン・テスト向けにVeloce®製品ファミリが用意されています。最大で 5億 1,200万ゲートに対応し、内部DUTに対する100%の可視性を備えたVeloceを利用すると、ブロックや SoC全体の RTLシミュレーションを劇的に高速化できるほか、検証 IP(信号レベルとトランザクションベースのテストベンチや、アサーションベースの検証 IPなど)の再利用が可能になります。
この 3種類のプラットフォームは、2011年 2月にOpen Verification Methodology(OVM)の直接的な派生物としてAccelleraによって承認されたUniversal Verification Methodology(UVM)をはじめ、業界をリードする標準に基づいて構築されています。UVMは Class Reference Manual(オープンソースの SystemVerilog基本クラス・ライブラリが付属)とUser Guideを提供しており、設計と検証の効率、検証データの移植性、ツールと検証 IPの相互運用性を向上させる手法を確立しました。
メンター・グラフィックスの Questa検証プラットフォームは、最高水準の検証ソリューションを単に集めたものではなく、トランザクションレベルからトランジスタレベル、さらには ESLからエミュレーションまで、現在のさまざまな検証を変革する手段を提供します。
メンター・グラフィックスは 3種類の先進的なプラットフォームを組み合わせ、標準準拠の業界リーダーとして、トランザクションレベルからトランジスタレベルに至るまでの検証を変革 しています。
www.mentorg.co.jp/fv
Questa検証プラットフォームの概要機能検証は、ゲートや RTLのシミュレーションからより広範な検証ツールの集まりへと進化しました。SoCの複雑化に伴い、機能検証も変化を求められており、複数のポイントツールを多様な検証ソリューションで構成された柔軟でオープンなフローに統合することが必要になっています。SoC検証の複雑さへの対応は、クロックドメイン・クロッシング(CDC)検証、フォーマル検証、ミックスシグナル・シミュレーションなど問題を切り分け、最適なソリューションを適用することで行われています。この方式では、検証プランと、検証プロセスや検証タスクの全体にわたって指標を収集する能力が極めて重要になります。収集した指標に基づきながら、検証プランに対する進捗を追跡し、リソースの効率的な割り当ておよび管理を行い、プロジェクトのスケジュールに対する進捗を把握します。
また、複雑化の結果、自動または手作業で RTL実装を改善し、設計と検証の抽象度をトランザクションレベルやアルゴリズムレベルに高めることも求められています。
ソフトウェアは SoCシステムの主要構成要素になり、ブロックからシステム間で検証を再利用する際の新たな課題、システム検証やシステム・デバッグの必要性をもたらしました。SoCのインテグレーションおよび基本機能のソフトウェアによるテストや、ローレベル・ドライバ・ソフトウェアの検証はシミュレーションでも実施できますが、システム機能を実行する長い複雑なシーケンスについては、デバッグの完全な可視性を確保し、しかも高速化を行う必要があります。
製品の品質を妥協することは誰も望んでいません。しかし、SoCプロジェクトでは Time-to-Marketのプレッシャーが強大です。高い品質をスケジュールどおりに実現するには、カバレッジ目標と品質目標を達成できるまでの期間を短縮しなければなりません。
このプラットフォームは、それぞれ単独でも強力な複数のテクノロジで構成されています。これらのテクノロジを組み合わせ、包括的なデータベースとクラス最高の検証管理ツールを加えることで、数々の検証問題に対する効果的な解決策が実現しました。以下のテクノロジが採用されています。
シミュレーション/カバレッジ/デバッグの統合テクノロジ:クラス最高のシミュレータをベースに開発されました。Questa Advanced Simulatorは、SystemVerilogとVHDLに対して極めて積極的なグローバル・コンパイル/シミュレーション最適化アルゴリズムを適用し、SystemVerilogとVHDL/SystemVerilog混在の RTLシミュレーションの性能を最大で 10倍に引き上げるなど、業界トップクラスの性能とキャパシティを発揮します。Questaでは、次のシミュレーション開始までの時間を大幅に短縮する機能や効果的なライブラリ管理もサポートされているほか、デバッグ可視化をブロックごとに事前に最適化定義する独自の機能によって高い性能も維持されます。こうした機能により、大規模なテスト・スイート実行時のリグレッション・スループットが最大で 3倍に向上するなど、劇的な効果を得られます。
インテリジェント・テストベンチ・オートメーション:ブロック・レベル、サブシステム・レベル、SoCレベルでテストシーケンスを自動生成します。このテクノロジの利用により、冗長性を回避して、制約付きランダムテストよりも10倍以上高速に目標カバレッジを達成できます。ユーザによる制御のもと、テスト実行を高速化することも、同じ時間内で実行可能なテスト数を増やすことも、その中間にすることも選べます。
Questa検証 IP:プロトコルやインタフェースに準拠している再利用可能なテストベンチ・ビルディング・ブロックの集まりであり、プロトコルに従い設計が正しく実装されているかどうかの検証に使用できます。OVMとUVMをネイティブでサポートしたこの IPは、シミュレーション、フォーマル検証、エミュレーションを支援し、テストプランの容易な追跡を可能にします。
Questa CDC検証:あるクロックドメインで生成され、別のクロックドメインで使用される信号(または信号グループ)、すなわちCDCに関連したエラーを検出します。これは、クロックドメインやシンクロナイザの構造解析/認識と、リコンバージェンス検証に向けたメタスタビリティ・モデルの生成によって行われます。可能性がある故障モードをすべてチェックし、ユーザにとって扱いやすい回路図表示や波形表示で示します。
Questaフォーマル検証: シミュレーションを補完します。一般的なエラーの自動検出と、SVA、PSL、OVLアサーションのサポートによって、テストベンチを使わずに網羅的な検証を行えます。このテクノロジのキャパシティと性能は、シミュレーション・テスト前の初期のデバッグから、ポストシリコン・デバッグにまで対応します。
Questaローパワー検証:複雑な設計に適用されたアクティブ・パワー・マネジメントに対する初期段階の RTL検証を可能にし、パワー・マネジメントのアーキテクチャや振る舞いが適切なこと、設計がアクティブ・パワー・マネジメントのもとで正しく動作することを確認します。Questa PASimは、自動エラー検出、パワー・マネジメントのアーキテクチャと振る舞いの可視化、パワー・ステートやステート遷移についてのカバレッジデータの収集を通じて検証プロセスを簡素化します。アクティブ・パワー・マネジメントの仕様に関する業界標準 IEEE 1801-2009 UPFに基づいたQuesta PASimは、ほかの UPFベース・ツールと緊密に統合して、マルチツールとマルチベンダの設計/検証フローをサポートします。
Questa ADMS:複雑なアナログ/ミックスシグナル設計を検証します。このテクノロジは、Eldo® Classic/Premier(汎用アナログ)、ADiT(高速トランジスタレベル)、Eldo RF(モジュラ・ステディ・ステート)、Questa Sim(デジタル)の 4つの高性能エンジンで構成されています。複数の言語とアルゴリズムを組み合わせれば、トップダウン設計とボトムアップ検証のいずれにも対応しています。
Questa HW/SW検証: プロセッサベース設計のシステム・レベルの検証を実現し、ハードウェア/ソフトウェア協調検証を可能にします。このテクノロジは、チップのパワー・マネジメントの確保、オペレーティング ・システムのロードとブート、ソフトウェア・アプリケーションの実行など、数多くの利点を備えています。また、シミュレーションの高速化、即座のリプレイ、仮想エミュレーションによってデバッグ時間を短縮できます。
Questa検証マネジメント:さまざまな解析機能と最適化機能を提供します。機能の例としては、UCDB(Unified Coverage DataBase)、結果/傾向解析、テストプランの追跡、実行管理があります。Questa検証マネジメントでは、すべてのカバレッジ関連タスクを効率的に組み合わせて、プロジェクトに関するリアルタイムの可視性をシステム・アーキテクト、ソフトウェア・エンジニア、設計者、検証専門家など関係者全員に提供します。このような可視性は、市場投入スケジュールの達成、リスク管理、デバッグ・プロセスの促進に役立ちます。
UVMとOVM:「メソドロジ・プラットフォーム」の提供により、Questaテクノロジを活用し、ユーザ固有の用途に合った検証環境を実現します。UVM/OVMライブラリはブロック/システム間やプロジェクト間で再利用できるコンフィギュレーション可能なVIP(検証 IP)や検証環境を構築するためのインフラストラクチャを提供します。スティミュラス生成については、Questaのインテリジェント・テストベンチ・オートメーションをUVM/OVM環境へシームレスに統合できます。UVM/OVMはモジュール方式のため、トランザクションレベル・テストベンチをQuestaプラットフォームでもVeloceプラットフォームでも再利用可能で、収集したカバレッジデータをQuesta検証マネジメントで後から解析可能です。また、Questa独自の UVM/OVMデバッグ機能を利用すると、設計に加えてテストベンチも容易にデバッグできるようになります。
Copyright © 2012 Mentor Graphics Corporation. All rights reserved.Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。製品の仕様は予告なく変更 されることがありますのでご了承ください。
12/10-R2-PDF-T
詳しい製品情報は、http://www.mentorg.co.jp/products/fvをご覧ください。
本 社 〒140-0001 東京都品川区北品川 4丁目 7番 35号 御殿山ガーデン電話(03)5488-3030 (営業代表)
大阪支店 〒532-0004 大阪府大阪市淀川区西宮原 2丁目 1番 3号 SORA新大阪 21電話(06)6399-9521
名古屋支店 〒460-0008 愛知県名古屋市中区栄 4丁目 2番 29号 名古屋広小路プレイス電話(052)249-2101
URL http://www.mentorg.co.jp
検証専門技術メンター・グラフィックスは、ユーザが先進検証技術を採用する上で十分な情報リソースを提供しています。
Verification Academy (www.verificationacademy.org)Verification Academyは、無料のオンライン・コース(モジュール)とリソースで構成されており、組織内の検証プロセスの成熟を目的とした先進機能検証の側面に重点を置いています。モジュールのトピックは、アサーションベース検証、FPGA検証、CDC検証、インテリジェント・テストベンチ・オートメーションなど多岐にわたります。各モジュールは複数のセッションからなり、視聴者は関心のあるトピックを選択したり、後でトピックを再確認することもできます。
Verification Academyは、極めて包括的なUVM/OVMオンライン・リソースの集まりです。キットをダウンロードしたり、オンラインまたは対面式のトレーニングに参加したりしながら、UVMやOVMを最大限活用するのに必要な全てを見つけられます。UVM/OVMモジュールでは、有用なコード例を紹介したビデオを使って、入門者から上級者までを対象にこの手法のコンセプトの概要を説明します。また、オンライン・テキストブックの UVM/OVM Online Methodology Cookbookでは、この手法の各種機能を使い再利用可能な検証コンポーネントや検証環境を作成する方法について詳しく解説します。
コンサルティングとトレーニングメンター・グラフィックスの検証コンサルティングサービスでは、ソリューション重視のコンサルタントが検証時間を大幅に短縮しつつ検証品質の向上を実現します。経験豊富なメンター・グラフィックスの検証サービスチームは、ほかの
EDAコンサルティング・サービスやサードパーティのコンサルタントと異なり、カスタマイズされたソリューションと実績ある構造化されたプロセスを提供して、プロジェクトの納期と仕様を守りながら初回成功の可能性を高められるように支援します。
メンター・グラフィックスのエデュケーション・サービスでは、先進検証に携わる電子機器の設計者やエンジニア向けに
開発された学習ソリューションを幅広く提供しています。ユーザは、それぞれのニーズやスケジュールに最適なトレーニングのタイプを選択できます。トレーニングの選択肢には、独自の Live Onlineトレーニング、世界各地のメンター・グラフィックス・トレーニング・センター
で開催されるトレーニングとセミナー、個々の企業専用に開発されたオンサイト・トレーニング/メンタリングがあります。
Questa Vanguard Program(QVP)Questa Vanguard Program(QVP)では、製品の統合とインターオペラビリティの確保を世界規模で実現する
ことにより、Questaを使用した検証のオプションをさらに強化し、強固で包括的な SystemVerilogエコシステムを構築します。QVPは、検証関連のツールや手法、VIP、変換サービス、トレーニング、コンサルティングを提供する業界のリーディング・カンパニーとのパートナーシップを通じて、メンター・グラフィックスの広範な設計/検証テクノロジを拡張します。
メンター・グラフィックスは、複雑な SoCの設計と検証に大きな変革をもたらすという目標に取り組んでいます。数々のソリューションを統合し、過去に例がない 10~ 100倍の検証時間の高速化を実現したQuesta検証プラットフォームは、この変革に向けた最初の一歩に過ぎません。