TEMA 3_Automatismos Lógicos

7/26/2019 TEMA 3_Automatismos Lgicos

1/99

GRADO EN ARQUITECTURA NAVALE INGENIERA MARITIMA

ELECTRNICA Y AUTOMTICA DE

CONTROL APLICADA AL BUQUE

AUTOMATISMOS LGICOS


2/99

2

Contenido

1. INTRODUCCIN............................................................................................ 32. MODELOS, DISEO SISTEMATICO, ANLISIS Y SISTESIS DESISTEMAS .................................................................................................................. 4

2.1. MODELOS....................................................................................................... 42.2. DISEO SISTEMTICO................................................................................ 62.3. ANLISIS Y SINTESIS DE SISTEMAS...................................................... 73. AUTOMATISMOS COMBINACIONALES Y AUTOMATISMOSSECUENCIALES....................................................................................................... 84. DISEO DE AUTOMATISMOS COMBINACIONALES............................ 94.1. ALGEBRA DE BOOLE................................................................................... 94.1.1. VARIABLE LGICA.................................................................................... 94.1.2. OPERACIONES LGICAS ELEMENTALES....................................... 104.1.3. SMBOLOS LGICOS Y PROGRAMACIN DE FUNCIONESLOGICAS COMBINACIONALES ELEMENTALES............................................ 13

4.1.4. PROPIEDADES DEL LGEBRA DE BOOLE...................................... 154.1.5. FUNCIONES LGICAS Y TABLAS DE VERDAD............................... 164.1.6. SIMPLIFICACIN DE FUNCIONES LGICAS MEDIANTE TABLASDE KARNAUGH ....................................................................................................... 194.2. SISTEMAS DE NUMERACIN Y CODIFICACIN................................ 284.2.1. SISTEMA DE NUMERACIN BINARIO................................................ 284.2.2. NMEROS NEGATIVOS EN SISTEMA BINARIO.............................. 304.2.3. CDIGO BCD............................................................................................ 314.2.4. SISTEMA HEXADECIMAL...................................................................... 314.2.5. CDIGO ASCII.......................................................................................... 334.2.6. CDIFICACIN DIGITAL DE IMGENES........................................... 334.3. EJEMPLO DE SISTEMA COMBINACIONAL........................................... 345. DISEO DE AUTOMATISMOS SECUENCIALES.................................. 395.1. LA CELULA DE MEMORIA BSICA DE UN BIT: BIESTABLE R-S.... 395.2. DISEO DE SISTEMAS SECUENCIALES MEDIANTE BIESTABLESR-S 435.3. EJEMPLO DE DISEO DE UN SISTEMA SECUENCIAL MEDIANTEBIESTABLES R-S.................................................................................................... 465.4. GRAFCET...................................................................................................... 515.4.1. ELEMENTOS BSICOS DEL GRAFCET............................................. 525.4.2. REGLAS DE EVOLUCIN DEL GRAFCET......................................... 60

5.4.3.

ESTRUCTURAS EN GRAFCET............................................................. 61

5.4.4. MACROETAPAS....................................................................................... 695.4.5. DIAGRAMA DE BLOQUES FUNCIONALES (FBD), PROGRAMA ENLENGUAJE LADDER (LD) Y PROGRAMA EN LENGUAJEESTRUCTURADO (ST) ASOCIADO AL GRAFCET......................................... 715.4.6. EJEMPLO DE DISEO DE UN SISTEMA SECUENCIAL MEDIANTEGRAFCET................................................................................................................. 846. BLOQUES FUNCIONALES DE PROPOSITO ESPECIAL.................... 906.1. TEMPORIZADORES.................................................................................... 906.2. CONTADORES............................................................................................. 946.3. COMPARADORES....................................................................................... 97


3/99

3

1. INTRODUCCIN

En un sistema automtico de control coexisten elementos de tipoelectromecnico, neumtico, hidrulico, electrnico, etc., de forma que se

necesita utilizar modelos y herramientas de diseo que permitan unarepresentacin y tratamiento comn de todos ellos para poder hacer un estudioglobal del sistema de control de la planta.

Se emplearn mtodos sistemticos que permitan el tratamiento global delsistema, estudiando los estados posibles de cada componente o bloque,independientemente de su naturaleza fsica.

Dentro de los bloques o componentes podemos encontrarnos con subsistemaslgicos, subsistemas digitales y con subsistemas analgicos.

Subsistema lgico: Son componentes o bloques del cual nos interesa slodistinguir dos estados posibles. Por ejemplo, un interruptor abierto o cerrado,un circuito que conduce o que no conduce, un motor en marcha o parado, unatemperatura / presin / altura mayor o menor que un lmite, etc. Se sueleidentificar el estado de un componente lgico con una variable lgicarepresentada matemticamente por un bit, que toma slo los valores 0 y 1.

Subsistema digital: Son componentes o bloques en el que interesa distinguirvarios estados posibles, siempre que el nmero de estados posibles sea finito,y por lo tanto numerable. Se identifican mediante una variable numrica, y

cada estado viene identificado por un conjunto de bits (bytes, para 8 bits,palabraspara 16 bits, o doble palabrapada 32 bits), de acuerdo con unsistema de codificacin adoptado.

Subsistemas analgicos: Son componentes o bloques en los que susvariables pueden adoptar infinitos estados posibles. El tratamiento de lossistemas analgicos puros se estudiar en otro tema. No obstante, muchossistemas de control utilizan mtodos numricos para el tratamiento de sealesanalgicas, truncando su valor a un nmero limitado de cifras significativas,limitndose a tratar el sistema con un nmero finito de estados (sistema digital).Se utiliza para ello, en las interfaces de las seales, convertidores analgicos /

digitales (entradas) y digitales / analgicos (salidas)

SISTEMASAUTOMATICOS

PARTES TIPOS MODELO VARIABLES HERRAMIENTASDE DISEO

SITEMAS DECONTROL

LOGICOS YDIGITALES

COMPONENTESO BLOQUES

TODO O NADA2

ESTADOSLOGICAS

TIPO BIT 0/1

ALGEBRA DEBOOLE

BIESTABLESGRAFCET

ANALOGICOSCONVERTIDOSA NUMERICOS

N FINITODE

ESTADOS

NUMERICASCONJUNTO

DE BITS(BYTES,

PALABRAS,DOBLE

PALABRA)

ALGEBRA DEBOOLE

BIESTABLESGRAFCETBLOQUES

FUNCIONALESESPECIALES


4/99

4

2. MODELOS, DISEO SISTEMATICO, ANLISIS Y SISTESISDE SISTEMAS

2.1. MODELOS

Los modelos son cualquier tipo de representacin de tipo matemtica o grfica,que permita deducir el comportamiento del sistema ante unas condiciones deentrada determinadas. Nos van a permitir estudiar el sistema de forma globalcon independencia de la tecnologa utilizada.

Los esquemas de rels y los esquemas a base de puertas lgicas son modelosgrficos de los sistemas que representan. Los programas de los autmatasprogramables y las funciones lgicas constituyen modelos matemticos delsistema que representa.

El modelo no depende estrictamente del componente o subsistema, si no de lo

que realmente queremos observar del mismo. A continuacin se representauna serie de componentes, y las variables que podemos observar en ellos,


5/99

5

algunas son de tipo lgico y otras de tipo numrico. Dependiendo de lo que nosinterese observar asignaremos una variable lgica o numrica. Ejemplo,podramos estar interesado en si el motor est en marcha o parado (variablelgica), o en cambio, podramos estar interesados en la velocidad del motor oen el par que est entregando.

COMPONENTE VARIABLES LGICASVARIABLESNUMRICAS

0Abierto.1Cerrado.

V = 0,1 VI = 5 A

0Bobina sin tensin

1Bobina con tensin

V = xxxx (V)

ton= xxxx (s)

0A-1A+

P1 = xxxx (bar)P2 = xxxx (bar)

0Motor parado1Motor en marcha

n = xxxx (rpm)Mr = xxxx (N.m)

0Temperatura < X C1Temperatura > X C

T = xxxx (C)

0Nivel < h1Nivel > h Nivel = xxxx (m

3)H= xxxx (m)

Q = xxxx (m3/h)0Caudal = 01Caudal > 0

En un mismo sistema conviven variables de tipo lgico y de tipo numrico.Adems, operaciones numricas pueden dar resultados lgicos, como es elcaso de las operaciones de comparacin (>,


6/99

6

COMPONENTEENTRADA SALIDA MODELO

Magnitud Tipo Magnitud Tipo Magnitud Tipo

BUQUERumbo

deseadoAnalgico

RumboSeguido

Analgico 1 ,2 Numricas

CAPARADORMAGNETICO

Orientacin Analgico Tensin Analgico 2 , VF Numricas

SELECTOR DERUMBO

Botnmando

Analgico Tensin Analgico 2 , VR Numricas

COMPARADOR VF, VR Analgico Tensin LgicoVR> VF1VF> VR0

NumricasLgicas

RELES +V V Lgico Contacto LgicoCerrado

1Abierto 0

Lgicas

ELECTROVALVULAS Tensin Lgico Presin Lgico Presin +Presin - Lgicas

CILINDRO Presin Lgico Desplazamiento AnalgicoPosicinmbolo

LgicasNumricas

TIMON Posicin AnalgicoRumboSeguido

Analgico , 2 Numricas

2.2. DISEO SISTEMTICO

El diseo sistemtico consiste en establecer un modelo matemtico o grfico,

con unas reglas de operacin que no admitan ambigedades.El diseo sistemtico se basa en los siguientes principios:

- Dividir el sistema en bloques. Estos bloques pueden ser muy globales yposteriormente pueden ser divididos a su vez en bloques mselementales, hasta llegar al nivel de componentes.

- Establecer para cada bloque las magnitudes de entrada y de salida.

- Cada magnitud de entrada o salida se representar por una variable.

Estas variables podrn ser de tipo lgico o numrico, segn lo queinterese observar.


7/99

7

- Determinar para cada bloque la funcin que relaciona las entradas conlas salidas, funcin de transferencia.

- Dos bloques que tengan funciones de transferencia idnticas se

considerarn idnticos, con independencia de los componentes que losformen y de su tecnologa.

2.3. ANLISIS Y SINTESIS DE SISTEMAS

El anlisis de un sistemaparte de un sistema previamente construido ypretende determinar su comportamiento, lo que es lo mismo, pretende conocersus salidas conociendo su estado inicial y sus entradas. El proceso de anlisises el siguiente:

- Identificar los componentes.

- Conocer para cada uno el modelo de comportamiento. Funcin detransferencia.

- Identificar las entradas de cada componente del sistema.

- Identificar las salidas de cada uno de los componentes del sistema.

La sntesis de un sistema parte del comportamiento deseado de un sistema(especificaciones), generalmente indicando la respuesta ante determinadascondiciones de entrada y se pretende disear o construir un sistema queobedezca a dicho comportamiento. El proceso de sntesis es el siguiente:

- Dar la especificacin del sistema, indicando las salidas deseadas antedeterminadas condiciones iniciales y entradas.

- Traducir dicha especificacin a una funcin de transferencia global delsistema completo.

- Elegir componentes de funcin de transferencia conocida o programabley obtener la funcin de transferencia deseada.


8/99

8

3. AUTOMATISMOS COMBINACIONALES YAUTOMATISMOS SECUENCIALES

Automatismos combinacionales: Es aquel cuyas salidas dependen

nicamente del estado de sus entradas, con total independencia de cul sea elestado inicial de partida, o el estado previo al cambio de las entradas. Lafuncin o funciones de transferencia del sistema son simplemente funcioneslgicas que relacionan las salidas con slo con las entradas mediantecombinacin de funciones lgicas AND (Y lgico), OR (O lgico) y NOT(negacin lgica). El nombre de combinacional deriva precisamente del hechode que las variables de salida dependen exclusivamente de la combinacin delas variables de entrada que se aplique. Para una determinada combinacin deentradas siempre se obtiene las mismas salidas.

Automatismos secuenciales: Es aquel cuyas salidas dependen del estado desus entradas y del estado inicial o previo al cambio de las entradas. En lossistemas secuenciales la salida no slo depende de las entradas sino tambindel estado en que se encontraba previamente. Estos sistemas deben de sercapaces de memorizar su estado. Dichos estados se memorizan mediantevariables internas denominadas variables de estado. La denominacin

secuencial se debe precisamente a que el valor de las salidas depende de los


9/99

9

estados de las entradas y de la secuencia anterior de estados en dichasentradas.

Como ejemplo de sistema secuencial podemos poner el esquema clsico de unparo-marcha con rels. Donde se puede ver que para una misma combinacin

de entradas (ambos pulsadores desactivados) obtenemos dos salidas distintas(rel activo y rel desactivo). Obsrvese el estado 0y el estado 2de lasiguiente tabla de evolucin de estados de un automatismo sencillo de paro-marcha:

SISTEMASLOGICOS

VARIABLESBASICAS

OPERACIONES CARACTERISTICA

COMBINACIONALES ENTRADASSALIDASINTERNASCOMBINACIONALES

AND , OR , NOT Las salidas sonindependientes delestado inicial. Sonuna combinacinlgica de las

entradas.SECUENCIALES ENTRADAS

SALIDASINTERNASCOMBINACIONALESINTERNAS DEESTADO

AND , OR , NOTMEMORIA(SET-RESET)

Las salidasdependen del estadoinicial y de laevolucin de lasentradas.

4. DISEO DE AUTOMATISMOS COMBINACIONALES

4.1. ALGEBRA DE BOOLE

4.1.1. VARIABLE LGICA

Muchos componentes utilizados en sistemas de control presentan dos estadosclaramente diferenciables. A este tipo de componentes los llamaremos TODO oNADA, o componentes lgicos, y a los automatismos basados en ellosautomatismos lgicos.

En los automatismos lgicos se manejan continuamente dos situaciones:abierto / cerrado, conduce / no-conduce, activado / no-activado, mayor que /

menor que, etc .. siempre haciendo referencia a dos estados posibles de undeterminado componente.


10/99

10

Estos dos estados posibles de un componente lgico se representan por lossmbolos 1 y 0 lgicos. Con este simbolismo se pueden establecer leyes ypropiedades comunes a todos los componentes lgicos, independientementede su naturaleza fsica. De forma que trataremos igual un contacto de un rel (0

abierto, 1 cerrado) que un cilindro neumtico (0 contraido, 1 extendido) o queuna electrovlvula (0 no pasa, 1 pasa).

A todos estos elementos lgicos los representaremos mediante una variablelgica, que slo puede adoptar dos valores, 0 1.

El conjunto de leyes y reglas de operaciones entre variables lgicas sedenomina lgebra de Boole.

4.1.2. OPERACIONES LGICAS ELEMENTALES

Suma lgica:Llamada tambin operacin O (OR en ingls). Operacinentre dos variables lgicas A y B, representada por el smbolo +, definida por lasiguiente tabla de verdad:

A B A + B (A OR B)0 0 00 1 11 0 11 1 1

Es decir, el resultado de la operacin O es 1 cuando una de las dos variables,o las dos, vale1.

Se desprenden las siguientes reglas:

0 OR A = A1 OR A = 1

Producto lgico:Llamada tambin operacin Y (AND en ingls). Operacinentre dos variables lgicas A y B, representada por el smbolo , definida por

la siguiente tabla de verdad:

A B A B (A AND B)0 0 00 1 01 0 01 1 1

Es decir, el resultado de la operacin Y es 1 slo cuando las dos variablesvalen 1 simultneamente.



11/99

11

0 AND A = 01 AND A = A

Negacin: Tambin llamada operacin NO (NOT en ingls).Es unaoperacin sobre una nica variable, representada por el smbolo , y definida

por la siguiente tabla de verdad:

(NOT(A))0 11 0


A OR A = 1A AND A = 0

A = A

Cualquier relacin entre variables lgicas puede representarse por combinacinde estas tres operaciones fundamentales.

Para ver el sentido prctico de estas operaciones tomaremos el ejemplo de losautomatismos con rels, estableciendo el siguiente convenio para las variableslgicas:

El siguiente esquema, formado por dos contactos en paralelo que alimentanuna lmpara tiene el mismo comportamiento que la operacin lgica OR, por lotanto, podemos escribir L = a + b, o L = a OR b.


12/99

12

De forma que, poner contactos en paralelo equivale a establecer entre las

seales asociadas a ellos la operacin lgica OR o suma lgica (no confundircon suma algebraica).

El siguiente esquema, formado por dos contactos en serie que alimentan unalmpara tiene el mismo comportamiento que la operacin lgica AND, por lotanto, podemos escribir L = a b, o L = a AND b.

De forma que, poner contactos en serie equivale a establecer entre las seales

asociadas a ellos la operacin lgica AND o producto lgico (no confundir conproducto algebraica).

Y por ltimo, el uso de contactos normalmente cerrados tienen el mismocomportamiento que la operacin lgica NOT, por lo tanto, podemos escribir L=NOT (a), o = .


13/99

13

4.1.3. SMBOLOS LGICOS Y PROGRAMACIN DEFUNCIONES LOGICAS COMBINACIONALES

ELEMENTALES

Resulta conveniente disponer de un mtodo grfico que permita representar laestructura de un sistema fsico y poner de manifiesto las interconexiones en losbloques que lo integran. Para ello se ha ideado una serie de smbolos quepermiten representar las funciones lgicas bsicas:

Los smbolos de la izquierda son los normalizados, y los de la derecha sonsmbolos no normalizados que se han venido utilizando en electrnica digitalintegrada durante mucho tiempo.

En el entorno de los autmatas programables, vamos a estudiar tres mtodosde representacin / programacin:

- Bloques funcionales (FB)- Ladder (LD).- Lenguaje estructurado (ST).


14/99

14

Cada una de las funciones bsicas del lgebra de Boole tienen la siguienteprogramacin en estos tres lenguajes de autmatas programables:

Funcin lgica AND:

Bloque funcional:

Ladder:

Lenguaje estructurado:

(* Funcin lgica booleana combinacional "AND" (Y lgico) *)IFEntrada_0ANDEntrada_1 THENSalida_0:=1;ELSESalida_0:=0;

END_IF;

Nota: En lenguaje estructura el igual de asignacin es :=, a diferencia deligual de comparacin que simplemente =. La sentencia es un IF muy similaral de cualquier lenguaje de programacin de alto nivel. Todas las sentenciascombinacionales tendrn siempre esta estructura. Los comentarios se ponensiempre entre (* y *).

Funcin lgica OR:

Bloque funcional:

Ladder:


15/99

15


(* Funcin lgica booleana combinacional "OR" (O lgico) *)IFEntrada_2 OREntrada_3 THENSalida_1:=1;ELSESalida_1:=0;END_IF;

Funcin lgica NOT:

Bloque funcional:

Nota: A la entrada o salida de cualquier bloque funcional se puede negar lavariable con un simple crculo.

Ladder:


(* Funcin lgica booleana combinacional "NOT" (NO lgico) *)IF NOT Entrada_4 THENSalida_2:=1;

ELSE Salida_2:=0;END_IF;

4.1.4. PROPIEDADES DEL LGEBRA DE BOOLE

Propiedad conmutativa:

De la operacin OR:A ORB = B ORA (A+B = B+A)

De la operacin AND:A ANDB = B ANDA (AB = BA)


16/99

16

Propiedad asociativa:

De la operacin OR:(A ORB) ORC = A OR(B ORC) = A ORB ORC

(A + B) + C = A + (B + C) = A + B + C

De la operacin AND:(A ANDB) ANDC = A AND(B ANDC) = A ANDB ANDC(A B) C = A (B C) = A B C

Leyes de idempotencia

De La operacin OR:A ORA = A, A + A = A

A A

= 1,

A + A

= 1

De la operacin AND:A ANDA = A,A A = AA A = 0, A A= 0Propiedad distributiva:

De la operacin OR respecto a la operacin AND:A AND(B ORC) = (A ANDB) OR(A ANDC)A (B + C)= (A B) + (A C)

De la operacin AND respecto a la operacin OR:A OR(B ANDC) = (A ORB) AND(A ORC)A + (B C) = (A + B) (A + C)

Leyes de Morgan:

A B C = A B C A + B + C + = A B C

A B C = A B C A B C = A + B + C +

4.1.5. FUNCIONES LGICAS Y TABLAS DE VERDAD

Las relaciones entre las entradas y salidas de un sistema de control lgicocombinacional son ms complejas que simples funciones OR y AND con dosvariables. Las propiedades anteriores nos permiten hacer operaciones con doso ms variables y formar cualquier funcin lgica por combinacin de variablesy operaciones.


17/99

17

En el estudio de sistemas lgicos de control, nos interesen especialmente lasfunciones como medio de relacionar una variable de salida con diversasvariables de entrada o variables internas del sistema.

Como las variables lgicas slo pueden tomar dos valores posibles, 0 1, el

nmero de combinaciones posibles de las entradas de un sistema lgicocombinacional es limitado. El nmero de combinaciones distintas que sepueden formar con nvariables lgicas es 2n. Esto permite expresar lasfunciones en forma de tabla, indicando cunto vale una determinada salida Sen funcin de las variables de entrada (A, B, C, D..). Dicha tabla recibe elnombre de Tabla de Verdad.

As, la tabla de verdad para dos variables de entrada (A y B) y una determinadasalida S, tendra 4 (22) combinaciones posibles:

N A B S

0 0 01 0 12 1 03 1 1

De la misma las tablas de verdad para tres y cuatro variables de entradatendran 8 y 16 combinaciones posibles:

N A B C D S0 0 0 0 0

1 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 1

12 1 1 0 013 1 1 0 114 1 1 1 015 1 1 1 1

El n decimal al lado de cada fila o combinacin es el nmero equivalentedecimal que representara las variables de entrada, considerando que cadavariable representa un dgito de un nmero codificado en el sistema denumeracin binario (ver apartado 4.2.). Las tablas de verdad se construyensiempre en el orden ascendente del nmero equivalente en decimal.

N A B C S0 0 0 0

1 0 0 12 0 1 03 0 1 14 1 0 05 1 0 16 1 1 07 1 1 1


18/99

18

Para obtener expresin de la salida S en funcin de las variables de entrada A,B, C, D (S=(A,B,C,D)) tenemos dos mtodos:

Mtodo 1. Suma de productos o funcin de miniterms.

- Tmese cada combinacin que d salida 1 y frmese un productolgico de variables por cada fila, de forma que si una variable vale 0 enaquella fila se coloca su complemento (variable negada), y si vale 1 secoloca la variable sin complementar.

- Escrbase la funcin que resulta de sumar (suma lgica) todos losproductos lgicos que se han sacado de cada fila segn el puntoanterior.

Mtodo 2. Producto de sumas o funcin de maxiterms.

- Tmese cada combinacin que d salida 0 y frmese una suma lgicade variables por cada fila, de forma que si una variable vale 0 enaquella fila se coloca la variable sin complementar, y si vale 1 secoloca su complemento (variable negada).

- Escrbase la funcin que resulta de multiplicar (producto lgico) todas lassumas lgica que se han sacado de cada fila segn el punto anterior.

Vamos a verlo de forma prctica con un ejemplo. Supongamos que para lasalida S de sistema lgico combinacional con cuatro variables de entrada (A, B,C, D) deseamos que salida se active (1 lgico) slo si estn activadas A y B C y D, pero no si estn las cuatro activadas.

La tabla de verdad y los trminos resultantes por cada mtodo sera lasiguiente:

N A B C D S miniterms maxiterms0 0 0 0 0 0 + + + 1 0 0 0 1 0 + + + 2 0 0 1 0 0 + + + 3 0 0 1 1 1 4 0 1 0 0 0

+ + +

5 0 1 0 1 0 + + + 6 0 1 1 0 0 + + + 7 0 1 1 1 1 8 1 0 0 0 0 + + + 9 1 0 0 1 0 + + + 10 1 0 1 0 0 + + + 11 1 0 1 1 1 12 1 1 0 0 1 13 1 1 0 1 1 14 1 1 1 0 1

15 1 1 1 1 0 + + +


19/99

19

Por el mtodo 1, suma de productos, o mtodo de los miniterms, obtenemos:

= + + + + +

Abreviadamente se representa mediante la forma cannica de la suma deproductoscon la siguiente expresin:

= (, , , ) = (3,7,11,12,13,14)

Por el mtodo 2, productos de sumas, o mtodo de los maxiterms, obtenemos:

= ( + + + ) ( + + + ) ( + + + ) ( + + + ) ( + + + ) ( + + + ) ( + + + ) ( + + + )

( + + + ) ( + + + )Abreviadamente se representa mediante la forma cannica del producto desumascon la siguiente expresin:

= (. . . ) = (

0,1,2,4,5,6,8,9,10,15)

Uno de los mtodos da un funcin con menos trminos, lo cual representa unprograma ms corto en un autmata programable o menos componentes enun sistema cableado.

No obstante, ambas expresiones se pueden simplificar como veremos acontinuacin.

4.1.6. SIMPLIFICACIN DE FUNCIONES LGICASMEDIANTE TABLAS DE KARNAUGH

Las funciones lgicas pueden simplificarse aplicando las propiedadesenunciadas anteriormente en el apartado 4.1.4. La simplificacin se basa

esencialmente en buscar trminos adyacentes y sacar factores comunes.

Trminos adyacentes:Dos trminos se dice que son adyacentes si tienen lasmismas variables, con el mismo estado de complementacin o negacin,excepto una. Por ejemplo, en la siguiente funcin:

= + + + + +

Los trminos y son adyacentes, puesto que contienenlas mismas variables y slo la variable B aparece en uno con complemento y

en otro no. Si aplicamos la propiedad distributiva entre esos dos trminos(sacar factor comn) obtenemos:


20/99

20

+ = ( + ) = Ya que ( + ) = 1.Para poner en evidencia los trminos adyacentes se recurre a las tablas de

Karnaugh.

Estas tablas contienen los 2ntrminos de la salida S, como las tablas deverdad, pero dispuestos en forma de filas y columnas, de tal forma que las filasy las columnas contiguas contienen trminos adyacentes (slo cambia deestado de negacin una variable). Igualmente, la primera y la ltima fila, y laprimera y la ltima columna son adyacentes entre s.

Tablas de Karnaugh de 2, 3, 4 y 5 variables de entrada:

A 0 1

B01

AB 00 01 11 10C01

En la tabla de 3 variables la primera y ltima columna tambin son adyacentes

entre s.

ABCD

00 01 11 10

00011110

En la tabla de 4 variables la primera y ltima columna as como la primera yltima fila tambin son adyacentes entre s.

ABC 000 001 011 010 100 101 111 110DE00011110

En la de tabla de 5 variables est formada por dos tablas de 4 variables. Cadacasilla de una de las semi-tablas de 4 variables es adyacente con la casilla que

ocupa el mismo lugar de la otra semi-tabla. Se pueden ver los trminosadyacentes superponiendo ambas semi-tablas.


21/99

21

Procedimiento para miniterms

El procedimiento a seguir para simplificar una funcin lgica expresada comosuma de productos o miniterms mediante tablas de Karnaugh es el siguiente:

1 En primer lugar se procede al desarrollo de los miniterms de la expresinbooleana a partir de la tabla de verdad.

2 El segundo paso consiste en colocar un 1 en las casillas del mapa deKarnaugh que coinciden con las mismas combinaciones de las variables deentrada donde hay un 1 en la tabla de verdad.

3 El tercer paso consiste en agrupar las casillas adyacentes que contengan un1 en grupos de potencias de 2 (1, 2, 4, 8, 16 ..) Las casillas adyacentes sonaquellas en las que de una a la otra solamente una variable cambia de estadode negacin. Los grupos pueden compartir casillas. Hay que tratar de hacer los

grupos con el mayor nmero de casillas posibles, e intentar que salgan elmenor nmero de grupos posibles.

4 En el cuarto paso se procede a simplificar variables. La forma de simplificarconsiste en eliminar de cada grupo aquellas variables que cambian de estadode negacin. Las variables que permanezcan inalteradas pasarn a formar untrmino miniterm simplificado, formado por el producto lgico de las variablesque no cambian de estado de negacin, de forma que si una variable vale 0en la casilla se coloca su complemento (variable negada), y si vale 1 secoloca la variable sin complementar.

5 Se forma la expresin lgica simplificada como una suma lgica (operacinOR) de los miniterms simplificados obtenidos en el paso anterior

Veamos el procedimiento con una funcin lgica combinacional de tresentradas, cuya tabla de verdad es la siguiente:

N A B C S0 0 0 0 01 0 0 1 12 0 1 0 1

3 0 1 1 14 1 0 0 05 1 0 1 16 1 1 0 07 1 1 1 1

La funcin lgica de suma de productos de esta tabla de verdad es la siguiente:

= + + + + Procedemos a simplificar mediante el mtodo de Karnaugh, formando el mapa

de 3 variables, colocando los 1 en sus casillas correspondientes:


22/99

22

AB 00 01 11 10C0 11 1 1 1 1

Podemos formar dos, uno de dos casillas y otro de cuatro casillas, para tener elmenor nmero de grupos con el mayor nmero de 1 en cada grupo.

En el grupo de dos 1 cambia de estado de negacin la variable C, por lo tantoel miniterm simplificado correspondiente a este grupo es .Est formadopor las variables que no cambian de estado de negacin (Ay B), con sucorrespondiente estado de negacin.

En el grupo de cuatro 1 cambian de estado de negacin tanto la variable Acomo la variable B, por lo tanto el miniterm simplificado correspondiente a estegrupo es

. Obsrvese que cuanto mayor es el grupo ms simplificado es el

miniterm.

La funcin lgica simplificada est formada por la suma lgica de los minitermsobtenidos:

= + El diagrama de bloques funcionales correspondiente a esta funcin lgica es elsiguiente:

El programa para autmatas programables en lenguaje ladder (LD)correspondiente a esta funcin simplificada es el siguiente:

Y por ltimo, el programa para autmatas programables en lenguajeestructurado (ST) correspondiente a esta funcin simplificada es el siguiente:

(* Funcin lgica booleana combinacional *)IF COR NOTAAND BTHENS:=1;ELSE S:=0;

END_IF;


23/99

23

Ahora vamos a repetir el procedimiento con una funcin lgica combinacionalde cuatro entradas, cuya tabla de verdad es la siguiente:

N A B C D S

0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 03 0 0 1 1 14 0 1 0 0 05 0 1 0 1 16 0 1 1 0 17 0 1 1 1 18 1 0 0 0 09 1 0 0 1 1

10 1 0 1 0 011 1 0 1 1 112 1 1 0 0 013 1 1 0 1 114 1 1 1 0 015 1 1 1 1 1

La funcin lgica correspondiente sin minimizar es:

= + + + + + + + +

La tabla de Karnaugh correspondiente es:

ABCD

00 01 11 10

0001 1 1 1 111 1 1 1 110 1

Se observa que se pueden formar dos grupos para que la funcin quede lo mssimplificada posible, un grupo de 8 y otro de 2.

La funcin simplificada en este caso sera:

= + El diagrama de bloques funcionales correspondiente a esta funcin lgica es elsiguiente:


24/99

24


Y por ltimo, el programa para autmatas programables en lenguaje

estructurado (ST) correspondiente a esta funcin simplificada es el siguiente:

(* Funcin lgica booleana combinacional *)IF DOR NOTAAND BAND CTHENS:=1;ELSE S:=0;END_IF;

Al proceder a la agrupacin de las Casillas adyacentes de 1, debe observarsecuidadosamente la naturaleza adyacente de las Casillas situadas en losextremos superior, inferior y los dos laterales. A este respecto ha deconsiderarse que la tabla se cierra en forma cilndrica por los extremos, de talmanera que sus casillas superior e inferior, y lateral derecha e izquierda soadyacentes respectivamente.

En las siguientes figuras se muestran algunos agrupamientos de casillasaparentemente distanciadas en la tabla, pero de carcter adyacente.

AB 00 01 11 10C01 1 1

= AB

CD00 01 11 10

00 1 1011110 1 1

=


25/99

25

ABCD

00 01 11 10

0001 1 111 1 1

10

= AB

CD00 01 11 10

00 1 1011110 1 1

= Procedimiento para maxiterms

El procedimiento a seguir para simplificar una funcin lgica expresada comoproductos de sumas o maxiterms mediante tablas de Karnaugh es el siguiente:

1 En primer lugar se procede al desarrollo de los maxiterms de la expresinbooleana a partir de la tabla de verdad.

2 El segundo paso consiste en colocar un 0 en las casillas del mapa deKarnaugh que coinciden con las mismas combinaciones de las variables deentrada donde hay un 0 en la tabla de verdad.

3 El tercer paso consiste en agrupar las casillas adyacentes que contengan un0 en grupos de potencias de 2 (1, 2, 4, 8, 16 ..) Las casillas adyacentes sonaquellas en las que de una a la otra solamente una variable cambia de estadode negacin. Los grupos pueden compartir casillas. Hay que tratar de hacer losgrupos con el mayor nmero de casillas posibles, e intentar que salgan elmenor nmero de grupos posibles.

4 En el cuarto paso se procede a simplificar variables. La forma de simplificarconsiste en eliminar de cada grupo aquellas variables que cambian de estadode negacin. Las variables que permanezcan inalteradas pasarn a formar untrmino maxiterm simplificado, formado por la suma lgica de las variables queno cambian de estado de negacin, de forma que si una variable vale 0 en lacasilla se coloca la variable sin complementar, y si vale 1 se coloca lavariable complementada (variable negada).

5 Se forma la expresin lgica simplificada como un producto lgico(operacin AND) de los maxiterms simplificados obtenidos en el paso anterior

Veamos el procedimiento con una funcin lgica combinacional de tresentradas, cuya tabla de verdad es la siguiente:


26/99

26

N A B C S0 0 0 0 01 0 0 1 12 0 1 0 1

3 0 1 1 14 1 0 0 05 1 0 1 16 1 1 0 07 1 1 1 1

La funcin lgica de producto de sumas de esta tabla de verdad es la siguiente:

= ( + + ) ( + + ) ( + + )Procedemos a simplificar mediante el mtodo de Karnaugh, formando el mapade 3 variables, colocando los 0 en sus casillas correspondientes:

AB 00 01 11 10C0 0 0 01

El grupo de dos 0 juntos cambia de estado de negacin la variable B, por lotanto el maxiterm simplificado correspondiente a este grupo es + .Estformado por las variables que no cambian de estado de negacin (A y C), con

su correspondiente estado de negacin considerando que estamos trabajandocon maxiterms.

En el grupo de dos 0 formado al ser adyacentes primera y ltima columnascambia de estado de negacin tanto la variable A, por lo tanto el maxitermsimplificado correspondiente a este grupo es + .La funcin lgica simplificada est formada por el producto lgico de losmaxiterms obtenidos:

= (

+ ) ( + )

El diagrama de bloques funcionales correspondiente a esta funcin lgica es elsiguiente:


27/99

27


Y por ltimo, el programa para autmatas programables en lenguajeestructurado (ST) correspondiente a esta funcin simplificada es el siguiente:

(* Funcin lgica booleana combinacional *)IF (NOTAOR C )AND (BOR C )THENS:=1;ELSE S:=0;END_IF;

Trminos que no importan en las tablas de Karnaugh

Se denominan trminos que no importana aquellos que se derivan decombinaciones de las variables de entrada que no van a producirse nunca oque el sistema combinacional no es receptivo a dicha combinacin.

Los trminos que no importan, se escriben en la casilla correspondientemediante una X, de forma que a la hora de simplificar se tomar como 0 ocomo 1 a conveniencia.

ABCD

00 01 11 10

00 101 X 111 110 1

Se puede observar que el trmino , que no importa para el sistemacombinacional, conviene que valga 1 para obtener una mejor simplificacinpor el mtodo de los miniterms.


28/99

28

4.2. SISTEMAS DE NUMERACIN Y CODIFICACIN

Los autmatas programables, los ordenadores y otros equipos electrnicoscapaces de ejecutar clculos y de efectuar tratamiento de textos e imgenesmanejan informacin en formato digital.

La informacin en formato digital es aquella que se codifica mediante unconjunto de variables de tipo binaria, bit, donde cada bit puede tomar losvalores 0 1.

En funcin del cdigo empleado para el conjunto de bits, el sistema digitalpuede manejar varios tipos de variables. Lo ms habituales son los siguientes:

- Variable lgica o bit: Slo puede tomar dos valores, 0 1. Puederepresentar dos estados: Abierto/Cerrado, Nivel Alto/Bajo

- Variables numricas: Representan una magnitud. Se codifican medianteun conjunto de unos y ceros. Ejemplo: 01010110 representa el nmero86 en sistema binario.

- Caracteres alfabticos: Los caracteres alfabticos se codifican mediantecdigos numricos equivalentes, el ms comn es el ASCII.

- Matriz de bits: Es una matriz que puede representar mucho tipo deinformacin, como por ejemplo imgenes.

4.2.1. SISTEMA DE NUMERACIN BINARIO

El sistema de numeracin que empleamos normalmente es el decimal, tambindenominado en base diez, ya que dispone de diez smbolos para representarlos nmeros entre el 0 y el 9. Cualquier nmero superior se representa por unconjunto de cifras de estos smbolos.

Los smbolos tienen distinto valor dependiendo de la posicin que ocupandentro del nmero que representan. Es decir, que en funcin de la posicinllevan asociado un peso, que en el caso del sistema decimal son las potencias

sucesivas de diez: 100= 1, 101=10, 102= 100 etc. Se dice que 10 es labasedel sistema de numeracin. Por ejemplo, en el n 555, cada 5 tiene unvalor en funcin de la posicin que ocupa:


29/99

29

En el caso del sistema binariola base es 2 y los smbolos son 0 y 1.

En el sistema binario cualquier nmero superior a 1 necesita ms de una cifra.

En el sistema binario los pesos en funcin de la posicin del smbolo se

obtienen de forma anloga al sistema decimal, por lo tanto tendrn lossiguientes valores: 20= 1, 21= 0, 22= 4, 23= 8, .. etc.

La siguiente figura muestra la representacin del nmero decimal 182 en elsistema de numeracin binario:

Conversin de un nmero binario a decimal

Si el nmero binario viene representado por el conjunto de bits: B0, B1, B2, Bn, donde B0es el bit de menor peso (LSB, less significat bit), y Bnes el demayor peso (MSB, more significant bit), la conversin a decimal obedece a lasiguiente frmula:

= 2 + 2 + 2 + + 2Conversin de un nmero decimal a binario

Se divide el nmero decimal sucesivamente por 2 tantas veces como haga faltahaga falta hasta que el resto de la divisin sea 1 0. El nmero binario seforma con los restos sucesivos y el ltimo cociente, ste ocupando la posicindel bit ms significativo:


30/99

30

4.2.2. NMEROS NEGATIVOS EN SISTEMA BINARIO

Los sistemas electrnicos digitales son capaces de realizar operacioneselementales de suma, resta, multiplicacin y divisin de nmeros enteros en elsistema binario. Las operaciones con decimales y otras operaciones ms

complejas se realizan mediante rutinas que utilizan como base las operacioneselementales.

Es necesario poder codificar tambin los nmeros negativos en el sistemabinario. Se dispone de dos mtodos:

Mtodo signo/mantisa

Consiste en emplear el mismo patrn de unos y ceros que tendra el nmeropositivo, y se le aade un bit adicional de signo, que tomara valor 0 paralos nmeros positivos, y 1 para los nmeros negativos.

Este mtodo tiene el inconveniente de la suma de un nmero y de sucorrespondiente negativo no da como resultado cero. Luego este mtodo esmatemticamente inconsistente.

Mtodo de complemento a 2

El nmero negativo se obtiene cambiando los ceros por unos y los unos porceros en su positivo correspondiente (complemento a 1), y a continuacin, alresultado de la inversin de dgitos se le suma 1 (suma aritmtica).

Se puede comprobar que al sumarle a un nmero binario positivo sucorrespondiente complemento a 2 el resultado da cero. Siempre se despreciael bit de desbordamiento, es decir, si trabajamos con bytes (conjunto de 8 bits),se desprecia el noveno bit.


31/99

31

4.2.3. CDIGO BCD

Como estamos ms acostumbrados al sistema decimal que al binario, paramayor comodidad, se suele recurrir en los sistemas digitales a codificar las

cifras decimales en binario con 4 bits, segn se muestra en la siguiente tabla:

DECIMAL BCD0 00001 00012 00103 00114 01005 01016 01107 01118 10009 1001

As, por ejemplo, el n 1358 se representara como: 0001 0011 0101 1000(1) (3) (5) (8)

El sistema BCD no es coherente con las operaciones aritmticas, emplendoseexclusivamente como mtodo de entrada y salida de datos. Las mquinaselectrnicas digitales operan en binario.

4.2.4. SISTEMA HEXADECIMAL

El sistema binario requiere el manejo de muchas cifras para expresar nmerosrelativamente pequeos. Para evitar esto se suelen representar los grupos decada 4 bits en forma de cdigo hexadeciamal, donde se disponen de 16smbolos para representar los nmeros (0 - 9, y de A - F).


32/99

32

DECIMAL BINARIO HEXADECIMAL0 0000 01 0001 12 0010 23 0011 3

4 0100 45 0101 56 0110 67 0111 78 1000 89 1001 910 1010 A11 1011 B12 1100 C13 1101 D

14 1110 E15 1111 F

El sistema hexadecimal es coherente respecto a las operaciones aritmticas.

Se trata de un sistema en base 16. La conversin a decimal y viceversa essimilar a la mostrada para el sistema binario, nicamente hay que tener encuenta que la base es 16.

Conversin de hexadecimal a decimal

Conversin de decimal a hexadecimal

Conversin de hexadecimal a binario

Se obtiene directamente de la tabla:


33/99

33

3AB5 = 0011 1010 1011 0101(3) (A) (B) (5)

Conversin de binario a hexadecimal

Se separa el nmero binario en grupos de 4 dgitos, de derecha a izquierda, yse busca en la tabla el smbolo hexadecimal correspondiente:

1000 1111 0001 1100 = 8F1C

4.2.5. CDIGO ASCII

Es el mtodo ms utilizado para codificar textos y almacenarlos en lasmemorias internas de los sistemas digitales:

4.2.6. CDIFICACIN DIGITAL DE IMGENES

Las imgenes se codifican mediante matrices de bits.

En el caso ms sencillo, imgenes en blanco y negro o bicolor, un 1representa un color de una determinada posicin de la imagen, y un 0represente el otro color. A continuacin se muestra la codificacin de uncuadrado negro sobre fondo blanco en una matriz binaria.


34/99

34

4.3. EJEMPLO DE SISTEMA COMBINACIONAL

Se desea disear el sistema de control de la machacadora de ridosrepresentada en la siguiente figura:

Las especificaciones del sistema son las siguientes:

- M3 se pone en marcha con el interruptor M.


35/99

35

- M2 se pone en marcha siempre que est en marcha M3 y no se detectasobrecarga en la machacadora (rel RI normalmente cerrado sinsobrecarga).

- M1 se pone en marcha si lo est M2 y M3.

- Cada motor est protegido por un rel trmico (RT1, RT2, RT3,normalmente cerrado sin sobrecarga).

- Debe sonar una alarma si M1 est en marcha y se paran M2 M3, y siM2 est en marcha y se para M3.

Primero tenemos que sacar la tabla de verdad de cada salida (M1, M2, M3 yAL) en funcin de las entradas de las que depende.

Para el motor M1 (contactor K1), la tabla de verdad es la siguiente:

N K2 K3 RT1 K10 0 0 0 01 0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 05 1 0 1 06 1 1 0 07 1 1 1 1

La funcin lgica correspondiente a esta tabla, que no tiene simplificacinpuesto que tiene una nica condicin que da salida 1, es la siguiente:

1 = 2 3 1Para el motor M2 (contactor K2), la tabla de verdad es la siguiente:

N K3 RI RT2 K20 0 0 0 01 0 0 1 0

2 0 1 0 03 0 1 1 04 1 0 0 05 1 0 1 06 1 1 0 07 1 1 1 1


2 = 3 2


36/99

36

Para el motor M3 (contactor K3), la tabla de verdad es la siguiente:

N M RT3 K30 0 0 01 0 1 0

2 1 0 03 1 1 1


3 = 3Por ltimo, para la salida de alarma (AL), la tabla de verdad es la siguiente:

N K1 K2 K3 AL0 0 0 0 01 0 0 1 02 0 1 0 13 0 1 1 04 1 0 0 15 1 0 1 16 1 1 0 17 1 1 1 0

Cmo tenemos ms de una condicin que activa la salida, la funcin lgica

correspondiente a esta tabla de verdad puede tener simplificacin.

La funcin lgica sin simplificar es la siguiente:

= 1 2 3 + 1 2 3 + 1 2 3 + 1 2 3 La tabla de Karnaugh de tres variables para esta funcin lgica es la siguiente:

K1K2 00 01 11 10K30 0 1 1 11 0 0 0 1

La funcin lgica simplificada es la siguiente:

= 2 3 + 1 2 Por lo tanto, las ecuaciones lgicas de nuestro sistema de control son lassiguientes:

1 = 2 3 1

2 = 3 2 3 = 3


37/99

37

= 2 3 + 1 2 El diagrama de bloques funcionales correspondiente a estas funciones lgicases el siguiente:

El programa para autmatas programables en lenguaje ladder (LD) es elsiguiente:

Y por ltimo, el programa para autmatas programables en lenguajeestructurado (ST) correspondiente a estas funciones es el siguiente:

(*Control de una machacadora de aridos*)

(*Control del motor M1*)IF K2AND K3AND RT1THENK1:=1;ELSE K1:=0;END_IF;

(*Control del motor M2*)IF K3AND RIAND RT2THENK2:=1;


38/99

38

ELSE K2:=0;END_IF;

(*Control del motor M3*)IF MAND RT3THENK3:=1;

ELSE K3:=0;END_IF;

(*Control de la alarma*)IF K2AND NOT K3OR K1AND NOT K2THENAL:=1;ELSEAL:=0;END_IF;

El esquema de conexionado de las entradas y salidas del sistema con elautmata programable es el siguiente:

Este esquema de conexionado de entradas y salidas va a ser siempre igual, ya

que la forma de conectar las entradas y las salidas al autmata esindependiente de la lgica de control, puesto que se trata de un hardwareestndar. La lgica de control queda implementada en el sistema a travs de laprogramacin del usuario (software).

El software se prepara mediante la aplicacin que nos facilita el fabricante delautmata, pudiendo utilizar uno de los lenguajes comentados en el desarrollodel tema: bloques funcionales, ladder o programacin estructurada.

La arquitectura interna y externa de los autmatas programables sedesarrollar en los prximos temas.


39/99

39

5. DISEO DE AUTOMATISMOS SECUENCIALES

Definimos los automatismos secuenciales como aquellos cuyas salidasdependen del estado de sus entradas y del estado inicial o previo al cambio delas entradas. En los sistemas secuenciales la salida no slo depende de las

entradas sino tambin del estado en que se encontraba previamente. Estossistemas deben de ser capaces de memorizar su estado. Dichos estados sememorizan mediante variables internas denominadas variables de estado. Ladenominacin secuencial se debe precisamente a que el valor de las salidasdepende de los estados de las entradas y de la secuencia anterior de estadosen dichas entradas.

5.1. LA CELULA DE MEMORIA BSICA DE UN BIT:BIESTABLE R-S

Los automatismos secuenciales necesitan memorizar su estado. La clula dememoria bsica de un bit para la memorizacin de estados de un automatismosecuencial es el biestable R-S.

El biestable R-S se construye a base de dos puertas OR, con las salidasnegadas, tambin denominadas puertas NOR, interconectadas segn semuestra en la siguiente figura:

Analicemos el funcionamiento del biestable R-S, suponiendo que se parte delestado de estable en el que las entradas A = 0, B = 0 y la salida S = 0. Vamosa ir aplicando la secuencia:

1) A=0, B=02) A=1, B=03) A=0, B=04) A=0, B=15) A=0, B=0

1) A=0, B=0, S=0

Al ser A=0 y la salida S=0, la salida de la puerta OR superior vale 0, y por lotanto la variable Y vale 1 (negado de la salida de la puerta OR superior).


40/99

40

Como Y=1 y B=0, la salida de la puerta OR inferior vale 1, y por lo tanto lasalida S vale 0 (negado de la puerta OR inferior).

De forma que este estado es estable: A=0, B=0 y S=0.

2) A=1, B=0

Cambia de estado la entrada A. Al ser A=1 y la salida S=0, la salida de lapuerta OR superior vale 1, y por lo tanto la variable Y vale 0.

Como Y=0 y B=0, la salida de la puerta OR inferior vale 0, y por lo tanto lasalida S cambia a 1.

Hay que analizar cmo afecta el cambio de estado de la salida S en la puertaOR superior, para determinar si el cambio de estado es estable.

Al ser A=1 y la salida S=1, la salida de la puerta OR superior vale 1, y por lotanto la variable Y vale 0. Confirmndose de esta forma la estabilidad de esteestado: A=1, B=0, S=1.

3) A=0, B=0

Cambia de nuevo de estado la entrada A. Al ser A=0 y la salida S=1, la salidade la puerta OR superior vale 1, y por lo tanto la variable Y vale 0.

Como Y=0 y B=0, la salida de la puerta OR inferior vale 0, y por lo tanto lasalida S permanece en 1. Confirmndose de esta forma la estabilidad de esteestado: A=0, B=0, S=1.

Ya se puede observar que se trata de un sistema secuencial, ya que unamisma combinacin de entradas da como resultado distintas salidas. El valorde la salida ha venido determinado por la secuencia de cambios de la entrada yel valor previo de la salida.

4) A=0, B=1

Cambia de estado la entrada B. Al ser A=0 y la salida S=1, la salida de lapuerta OR superior vale 1, y por lo tanto la variable Y vale 0.

Como Y=0 y B=1, la salida de la puerta OR inferior vale 1, y por lo tanto lasalida S cambia a 0.

Hay que analizar cmo afecta el cambio de estado de la salida S en la puertaOR superior, para determinar si el cambio de estado es estable.

Al ser A=0 y la salida S=0, la salida de la puerta OR superior vale 1, y por lotanto la variable Y vale 0. Confirmndose de esta forma la estabilidad de este

estado: A=0, B=1, S=0.


41/99

41

5) A=0, B=0

Cambia de estado la entrada B. Al ser A=0 y la salida S=0, la salida de lapuerta OR superior vale 0, y por lo tanto la variable Y cambia a 1.

Como Y=1 y B=0, la salida de la puerta OR inferior vale 1, y por lo tanto lasalida S permanece en 0. Confirmndose de esta forma la estabilidad de esteestado: A=0, B=1, S=0.

Se observa por lo tanto que el cambio de 0 a 1 en la entrada A provoca laactivacin de la salida S. Permaneciendo la salida S activa incluso si la entradaA cambia de nuevo de 1 a 0. Es decir, un pulso (0-1-0) en la entrada A activa lasalida S, dejndola activada. Se dice que la entrada A es la entrada de SETdel biestable RS, ya que fija la salida S en 1 (memorizar un 1).

Igualmente, se observa que el cambio de 0 a 1 de la entrada B provoca la

desactivacin de la salida S. Permaneciendo la salida S desactiva incluso si laentrada B cambia de nuevo de 1 a 0. Es decir, un pulso (0-1-0) en la entrada Bdesactiva la salida S, dejndola desactivada. Se dice que la entrada B es laentrada de RESET del biestable RS, ya que fija la salida S en 0(memorizarun 0).

Por lo tanto, en un biestable RS un pulso en SET activa la salida S y la dejaactiva, y un pulso en RESET desactiva la salida S y la deja desactiva

La siguiente tabla resume la evolucin de la salida del biestable RS en funcindel estado anterior y de los cambios en las entradas:

PASO ENTRADAS SALIDAN A B S1 0 0 02 1 0 13 0 0 14 0 1 05 0 0 0

La tabla anterior no es una tabla de verdad, si no una tabla de evolucin deestados. La diferencia entre ambas es que en una tabla de verdad podemosdeducir el estado de la salida sin ms que elegir la fila de entradas. En cambio,en una tabla de evolucin se indica una sucesin de estados en que cada filatiene como estado inicial la fila anterior.

El biestable RS constituye el elemento ms simple de memoria de un bit lgico.

El circuito del biestable RS se representa como un nico bloque funcional, cuyosmbolo es el siguiente:


42/99

42

El programa para autmatas programables en lenguaje ladder (LD) de unbiestable RS es la siguiente:

El programa para autmatas programables en lenguaje estructurado (ST) de unbiestable RS es el siguiente:

(*Memorizar un 1 en S con un pulso en A*)IFATHENSET(S);END_IF;

(*Memorizar un 0 en S con un pulso en B*)

IF BTHENRESET(S);END_IF;

Por lo tanto, un biestable es un dispositivo capaz de mantener indefinidamenteel estado de su salida a 0 o a 1 mientras el autmata permanezca enfuncionamiento y no se ordene un pulso de mando que lo modifique.

El biestable RS es el elemento secuencial ms sencillo, capaz de mantener elmismo estado lgico para distintas combinaciones de sus entradas de mando:como este estado depende de a secuencia de valores de entrada, y no de sucombinacin actual, se dice que el elemento posee memoria.

El biestable RS se utiliza como unidad de memoria, capaz de recordar elestado de una seal aunque esta hay sido de corta duracin (pulso). La nicaforma de desactivar su salida es ordenando de forma explcita un RESET.

La combinacin de entradas SET y RESET a la vez a 1no se contempla, y nodebe utilizarse. Sin embargo en la ejecucin en un programa secuencial en unautmata programable esta contradiccin se resuelve por el hecho de que lasordenes no son simultaneas, sino sucesivas, y por lo tanto el resultado final esla ltima orden en ejecutarse en la secuencia del programa.

El diagrama temporal del biestable RS es el siguiente:


43/99

43

5.2. DISEO DE SISTEMAS SECUENCIALES MEDIANTEBIESTABLES R-S

La estructura general de los sistemas lgicos secuenciales es que estn

formados por interconexiones de bloques combinacionales, donde aparece enellos una variable interna que se introduce de nuevo como entrada (ej: lavariable Y del circuito del biestable RS). Este tipo de variables internas haceque la respuesta del sistema ya no dependa exclusivamente de las entradas,sino que dependa tambin del estado interno. Estas variables se les denominavariables de estado.

La estructura general de un sistema secuencial se muestra en la siguientefigura, que se conoce como estructura de Mealy:

Desde el punto de vista del modelo matemtico, las funciones de transferenciade un sistema secuencial siguen siendo funciones lgicas, pero que contienenvariables internas que se guardan en memorias (biestables RS), para conocerel estado del sistema y su evolucin anterior.

Por lo tanto, para poder construir sistemas secuenciales con una determinadatecnologa debe disponerse en ella de una clula de memoria bsica de un bit.Esta clula es el biestable RS.

El concepto de variable internaes importante en el mundo de los autmatas

programables y se refiere de forma general a las variables que tienen conexincon el exterior, que se utilizan para clculos lgicos internos.

MEMORIABIESTABLES

R-S

SISTEMACOMB.

SISTEMACOMB.

ENTRADAS

SALIDASINTERNAS COMBINACIONALES

INTERNAS DE ESTADO


44/99

44

No debe confundirse el concepto de variable interna con el de variable deestado.

Las variables que intervienen en un automatismo lgico las podemos clasificarcomo:

Las entradas de un bloque son variables independientes, donde su estadovara de acuerdo a unas condiciones u rdenes externas no controlables por elpropio bloque. Dichas variables pueden ser a su vez salidas de un bloqueanterior o dependientes a su vez de otras.

Las variables internasson aquellas que elabora el sistema a partir de lasentradas y eventualmente a partir de otras variables internas. Dentro de lasvariables internas podemos distinguir dos tipos:

- Combinacionales: Dependientes slo de las entradas.- De estado: Memorizacin de la evolucin del sistema.

Las variables de salidason, en el caso ms general, variables dependientesde las entradas y de las variables de estado.

Si un bloque secuencial forma parte de un sistema ms amplio y sus entradas

proceden de otro bloque previo pasaran a tener la condicin de variablesinternas del sistema. En la siguiente figura, en el bloque B, el conjunto deseales ZAy XBson variables de entrada, y ZBe YBseran las salidas; pero eneste mismo bloque, considerando el sistema completo, todas las variablesseran internas.


45/99

45

A continuacin se expone una sistemtica para disear un sistema secuencialutilizando biestables RS. Los pasos a seguir seran los siguientes:

- Determinar el nmero de estados del sistema.

- El sistema necesitar como mnimo n biestables, en funcin delnmero de estados determinados anteriormente. Se debe cumplir lasiguiente relacin: 2n> n de estados. De forma que, combinando confunciones lgicas combinacionales las salidas de los n biestables,podamos generar los distintos estados y las variables de salida delsistema. Puede resultar cmodo asignar un biestable a cada variable desalida fsica del sistema.

- Determinar las funciones lgicas combinacionales que controlan lasentradas SET (memoriza un 1) / RESET (memoriza un 0) de cadabiestable. Estas funciones lgicas sern funciones combinacionales de

las variables de entrada y de las salidas de los biestables de estado.

- Determinar el diagrama de bloques funcionales del sistema.

- En caso de implementarlo con autmatas programables:o Escribir el programa del automatismo lgico en lenguaje ladder

(LD) y/o en lenguaje estructurado (ST).o Realizar el esquema de interconexin del autmata programable

con las entradas y salidas del sistema.

En el siguiente apartado se desarrolla un sencillo ejemplo de acuerdo con estametodologa.


46/99

46

5.3. EJEMPLO DE DISEO DE UN SISTEMA SECUENCIALMEDIANTE BIESTABLES R-S

Disear el automatismo de control de una bomba elctrica de trasiego decombustible.

El sistema de control dispondr de los siguientes controles:

- Selector Manual/Automtico (MA). Contacto abierto en la posicinmanual (0 en el autmata)y cerrado en la posicin automtico (1 enel autmata).

- Pulsador momentneo de orden de marcha manual de la bomba (PM).Contacto abierto en reposo (0 en el autmata) y cerrado al pulsar y darla orden de marcha (1 en el autmata).

- Pulsador momentneo de orden de paro manual de la bomba (PP).

Contacto cerrado en reposo (1 en el autmata) y abierto al pulsar y darla orden de paro (0 en el autmata).- Indicacin de bomba en marcha (L). Debe encenderse mientras es el

contactor asociado al motor elctrico est activo (ME).En modo Manual el arranque del motor de la bomba elctrica se controlamediante los pulsadores.

En modo Automtico el arranque del motor de la bomba elctrica se provocaautomticamente cuando se detecte bajo nivel en el tanque de servicio diario, yse parar automticamente cuando se detecte alto nivel en el tanque deservicio diario. El tanque de almacn dispone de un sensor de nivel bajo, que

parar la bomba automticamente para evitar que funcione la bomba en seco.

Los sensores de nivel obedecen a la siguiente lgica:

Nivel correcto, DN cerrado, seal en el autmata 1Nivel bajo, DN abierto, seal en el autmata 0

Se pide:

- Diagrama de bloques funcionales- Programa LADDER

- Programa ESTRUCTURADO- Esquema de conexionado de los elementos con el autmata

programable.

Se adjunta esquema del sistema que se pretende automatizar:


47/99

47

Del enunciado obtenemos la tabla de variables del sistema:

El sistema tiene dos estados claramente diferenciados: Bomba en marcha ybomba parada.

Por lo tanto con un nico biestable podemos representar estos dos estados:

- Salida del biestable en 0 --> Bomba parada.- Salida del biestable en 1 --> Bomba en marcha.

A continuacin hay que analizar cmo activamos y desactivamos el biestable:

Entrada SET del biestable

Memoriza un 1. Salida del biestable a 1, es decir, bomba en marcha.

La bomba se debe poner en marcha si:

- El selector Manual / Automtico est en manual (MA=0)Yse pulsa elpulsador de marcha (PM=1)Ypor proteccin de la bomba que no hayabajo nivel en el tanque de trasiego (DN1=1).

O

- El selector Manual / Automtico est en automtico (MA=1)Yse detectaun bajo nivel en el tanque de servicio diario (DN2=0)Ypor proteccin dela bomba que no haya bajo nivel en el tanque de trasiego (DN1=1).

De forma que la funcin lgica de la entrada SET del biestable debe ser:

= 1 + 2 1Entrada RESET del biestable

- El selector Manual / Automtico est en manual (MA=0)Yse pulsa elpulsador de PARO (PP=0, ya que es normalmente cerrado).


48/99

48

O

- El selector Manual / Automtico est en automtico (MA=1)Yse detectaun alto nivel en el tanque de servicio diario (DN3=1).

O

- Por proteccin de la bomba, si se detecta un bajo nivel en el tanque detrasiego (DN1=0), independientemente del selector Manual / Automtico.

= + 3+ 1 La salida combinacional para activar el contactor del motor elctrico de labomba sera directamente la salida del biestable.

= 1La salida combinacional para activar la lmpara de bomba en marcha estambin igual a la salida del biestable o a la salida para el contactor (Q1).

= El diagrama de bloques funcionales correspondiente a las funciones lgicasdeterminadas anteriormente es el siguiente:


49/99

49

El programa ladder (LD) para autmatas programables correspondiente a estediagrama de bloques funcionales es el siguiente:

Y el programa en leguaje estructura (ST) para autmatas programables tendrael siguiente cdigo:

Por ltimo, el esquema de conexiones de las entradas y las salidas con elautmata programable es el representado en la siguiente figura:


50/99

50

Ntese que el esquema de interconexin de las entradas / salidas con elautmata programable es prcticamente igual al del ejemplo combinacionaldesarrollado en el apartado 4.3.

La forma de conectar las entradas y las salidas al autmata es independiente

de la lgica de control, puesto que se trata de un hardware estndar. La lgicade control queda implementada en el sistema a travs de la programacin delusuario (software).


51/99

51

5.4. GRAFCET

El GRAFCET es un modelo de representacin y especificacin delfuncionamiento de los sistemas de control lgicos para automatismos. Estemodelo de especificacin solamente describe el comportamiento deseado, sin

detallar la tecnologa con que se realice la implementacin real. Dicho modelofue bautizado con el nombre de GRAFCET, GRfico Funcional de Control deEtapas y Transiciones. El GRAFCET est reconocido por la normaIEC-848,as como por la norma de lenguajes de programacin de autmatasprogramables IEC-61131.

En el GRAFCET se manejan eventos, condiciones y acciones, siendo lavariable lgica de estado (la etapa) intrnsecamente binaria.

El GRAFCET est definido por unos elementos grficos y unas reglas deevolucin que reflejan la dinmica del comportamiento del sistema. Todoautomatismo secuencia se puede estructurar en una serie de etapasquerepresentan los estados o subestados del sistema en los cuales se realizan unao ms acciones, as como transiciones, que son las condiciones que debendarse para pasar de una etapa a otra. El GRAFCET es una representacingrfica del automatismo compuesto por etapas y transiciones.


52/99

52

5.4.1. ELEMENTOS BSICOS DEL GRAFCET

Etapas

Una etapa corresponde a una situacin del sistema que indica un

comportamiento estable. La etapa se representa por un cuadrado en el que seindicar el nmero de etapa.

Las etapas iniciales se representan por dobles cuadrados, y son las que seactivan al iniciarse el GRAFCET. En la etapa 0 se establecen las condicionesiniciales o de partida del automatismo. En autmatas programables la etapa 0se activa con el bit que indica que se est en el primer ciclo de ejecucuin(F_CICLO, %S21).

Se indica el estado activo de una etapa por una marca situada en la inferior delcuadrado:

La etapa activa 2 del grfico anterior manda el arranque del motor.

En la ejecucin del GRAFCET las etapas activas se marcan en negro:


53/99

53

Transiciones

La transicin es un elemento que permite evolucionar o no de una etapa a lasiguiente. Se representan por un trazo perpendicular a la lnea que une dos

etapas.

Para facilitar la compresin del GRAFCET, cada transicin puede ir numeradaa la izquierda de la lnea perpendicular.

Para que una transicin sea franqueable y el GRAFCET evolucione de unaetapa a la siguiente, se deben dar las siguientes condiciones:

- Todas las etapas de entrada de la transicin deben estar activas.- La receptividad asociada a la transicin debe ser verdadera.

La receptividadasociada a una transicin es una funcin booleana queexpresa la condicin lgica de la que depende el franqueamiento (paso atravs) de la transicin:

Ejemplos de receptividades:

- Contaje de 20 piezas


54/99

54

- Activacin de un sensor binario- Valor de un sensor analgico mayo o menor que una determinada

consigna.- Fin de una temporizacin.

Las transiciones pueden tener los siguientes estados posibles:

- Transicin no validada: Las etapas anteriores no estn activas, la

receptividad puede ser verdadera o falsa.

- Transicin validada: Las etapas anteriores estn activas y la receptividades falsa.

- Transicin franqueable: Las etapas anteriores estn activas y lareceptividad es verdadera. Este estado es transitorio y de duracin muycorta.

- Transicin franqueada: Se activan las etapas siguientes a la transicin yse desactivan las etapas anteriores. Las receptividades pueden

permanecer verdaderas o cambiar a falsas.

Arcos o uniones orientadas, lneas de evolucin

Un arco es un segmento de recta orientado que une una etapa con unatransicin, o bien una transicin con una etapa, pero nunca dos transiciones o


55/99

55

dos etapas entre s. Se conviene en que el sentido vertical descendente noest marcado con flecha.

Si el sentido del arco es vertical ascendente, debe estar marcado con flechaque lo indique.

La alternancia etapa-transiciny transicin-etapadebe ser respetadasiempre, sea cual sea la secuencia recorrida. Dos etapas nunca deben estarunidas directamente, sino que tienen que estar separadas por una transicin.

Acciones

En cada etapa se desarrollan una serie de acciones sobre el sistema. Estasacciones estn especificadas en un rectngulo situado a la derecha del smbolode etapa. Estas acciones pueden ser para activar un biestable, incrementar uncontandor, poner en marcha un temporizador, activar una salida del sistema,

como por ejemplo abrir una electrovlvula o alimentar un motor.

Una etapa que no tiene asociada ninguna accin puede corresponder aestados de reposo iniciales o a estados de espera del cambio de una variable o

espera de la activacin de otras etapas.

Las acciones se pueden clasificar en:

- Accin continua: Se produce mientras la etapa a la que est asociadaest activa.

Accion_A := Q23.

La accin A se produce mientras la etapa 23 est activa. Es decir,cuando la etapa 23 est activa (Q23=1), la accin A se ejecuta y semantiene hasta que se desactiva la etapa (Q23=0).


56/99

56

- Accin condicional: La accin condicional es una accin continua cuyaejecucin est sometida a un condicin lgica.

Accin_B := Q24ANDC

Esta condicin lgica va anotada en el interior del rectngulocorrespondiente a la accin a ejecutar. Tambin puede escribirse en elexterior del mismo con un trazo en su parte superior.

Las acciones de cada etapa adems de depender de que la etapa estactiva pueden depender de otra serie de condiciones comocombinaciones de variables de entrada, bits internos del sistema, otrasetapas de grafcet, etc.

En la figura anterior, cuando la etapa 40 se activa, se arranca el motor,pero la accin de activar el cilindro slo se ejecuta cuando la condicinFcb es verdadera.

- Accin temporizada: Es un caso particular de las acciones

condicionales que se encuentra con mucha frecuencia en lasaplicaciones prcticas; en ellas el tiempo interviene como condicinlgica. De un modo general, el tiempo se expresa mediante la notacint/i/q, donde tras la letra t se indica el nmero de etapa iy la duracinq. Esta notacin toma el valor lgico 1 cuando transcurre el tiempo qtras activarse la etapa i.

Para programar las acciones temporizadas se utiliza un temporizador ala conexin (TON, ver apartado 6), cuya entrada la activa la variableasociada al estado de la etapa (Qi). La salida del temporizador sera lavariable t/i/q.

En la figura anterior, cuando se activa la etapa 4 se ejecuta la accin A y

B, y se pone en marcha el temporizador a la conexin TON_4. Cuandotranscurre 1 segundo, se activa la variable t/4/1s, provocando la


57/99

57

transicin de etapas. Entonces se desactiva la etapa 4 y se activa laetapa 5, desactivndose la accin A y permaneciendo activa la accin B.

- Efecto mantenido: Una de las dificultades ms frecuentes en elmomento de construir el GRAFCET es la representacin de acciones o,

ms exactamente, rdenes, que deben permanecer durante un ciertonmero de etapas consecutivas.

Hay dos tipos de descripciones:

Efecto mantenido por acciones continuas no memorizadas

Consiste en la repeticin de la accin o de la orden en todas las etapasafectadas, asegurando de esta manera la continuidad del efecto. Estetipo de descripcin presenta las siguientes caractersticas:

o La accin o la orden debe ser precisada en cada etapa en la queel efecto debe ser mantenido.

o El efecto de accin o de la orden se interrumpe con ladesactivacin de la ltima etapa a la que est asociado.

En la secuencia representada en la figura, la accin A permanece activadurante las etapas 3 y 4, mientras que la accin B permanece activadurante las etapas 2, 3, 4 y 5.


58/99

58

Este tipo de accin se utiliza para dispositivos de salida decomportamiento monoestable, es decir, aquellos que estn activosmientras se les mantenga la orden, como pueden ser los contactoreselctricos o las vlvulas solenoides de simple efecto (activacin elctrica

y retorno por muelle) de control de circuitos neumticos o hidrulicos.

Efecto mantenido por accin memorizada

En este caso, las acciones u rdenes son dadas en la etapa en la quedebe efectuarse el comienzo de la accin. La salida que debepermanecer durante varios estados activa se pone a 1 mediante unbiestable, activando el SET. En la etapa en la que la salida se debedesactivar, se desactiva la salida mediente un RESET en el biestableasociado a la salida.

Si se utilizan dispositivos de salida de tipo biestable, como por ejemplovlvulas solenoides de doble efecto o biestables para activar cilindros dedoble efecto, es suficiente con activar un la solenoide de salida delcilindro en el estado en el que el cilindro debe salir, y activar la solenoidede entrada del cilindro en el estado en el que el cilindro debe retraerse.


59/99

59

En la secuencia representada en la figura, correspondiente a unautomatismo de un sistema de tres cilindros de doble efecto, el cilindro Asale en la etapa 1 (se activa la solenoide A+ de su correspondientevlvula solenoide biestable) y se retrae en la etapa 6 (se activa la

solenoide A- de su correspondiente vlvula solenoide biestable)

Por lo tanto, el empleo de uno u otro tipo de efecto mantenidodepender de la tecnologa de los dispositivos de salida, efectomonoestable o biestable.

Reenvos

Los reenvos son smbolos en forma de flecha que indican la procedencia odestino de lneas de evolucin. Las flechas de reenvo permiten fraccionar ungrfico o evitan dibujar lneas de evolucin con excesivos cruces. Dos lneas de

evolucin que se crucen debe interpretarse como que no estn unidas.

Mensajes de interpretacin

Estos mensajes pueden ser textos, smbolos o ecuaciones lgicas asociados alas etapas o transiciones para indicar la actividad desarrollada o las relacionesentre variables del sistema que deben cumplirse. Pueden distinguirse dos tiposde mensajes:

- Mensajes de accin asociado a cada etapa: Indican la actividad adesarrollar en dicha etapa cuando est activa. Vendr en forma de textoo ecuacin lgica.

- Mensajes de receptividad asociados a cada transicin. Indican lascondiciones lgicas necesarias y suficientes para pasar de cada etapa alas consecutivas.


60/99

60

5.4.2. REGLAS DE EVOLUCIN DEL GRAFCET

Situacin inicial

La situacin inicial del GRAFCET caracteriza el comportamiento inicial de laparte de mando en relacin con la parte operativa y corresponde a las etapasactivas al comienzo del funcionamiento.

En las etapas iniciales se posiciona el automatismo en el estado inicial o dereposo.

En automatismos basados en autmatas programables, las etapas iniciales seactivan con durante el primer ciclo de programa. Se puede utilizar para ello elbit de primer ciclo (F_CICLO, direccin de memoria %S21).

Franqueo de una transicin

La evolucin de la situacin del GRAFCET correspondiente al franqueo de unatransicin no puede producirse ms que:

- Cuando una transicin est validada y- Cuando la receptividad asociada a esa transicin es verdadera.

Cuando estas dos condiciones se cumplen, la transicin es franqueable y

entonces se franquea obligatoriamente.Evolucin de etapas activas

El franqueo de una transicin trae como consecuencia la activacin simultneade todas las etapas inmediatamente posteriores y la desactivacin de todas lasetapas inmediatamente anteriores.

Evoluciones simultneas

Si en un instante determinado existe un conjunto de varias transiciones que son

franqueables simultneamente, son simultneamente franqueadas.

Activacin y desactivacin simultneas

Si en el curso del funcionamiento de un automatismo, una etapa debe seractivada y desactivada simultneamente, sigue activa.

Duracin del franqueo de una transicin o de activacin de una etapa

La duracin del franqueo de una transicin se considera tericamente tanpequea como se quiera pero no nula, aun en el caso de que esta duracin

venga impuesta por la tecnologa utilizada en la realizacin del automatismo.


61/99

61

Del mismo modo la duracin de la activacin de una etapa no puede serconsiderada nula.

5.4.3. ESTRUCTURAS EN GRAFCET

Secuencia nica

Una secuencia nica se compone de una sucesin de etapas que sonactivadas una a continuacin de otra. A cada etapa le sigue solamente unatransicin y cada transicin es validada por una sola etapa. El franqueo de unatransicin activa la etapa siguiente y desactiva la anterior.

Secuencias simultaneas o divergencia y convergencia en Y

Cuando el franqueo de una transicin conduce a la activacin de variassecuencias simultneas. Despus de la activacin simultanea de estassecuencias, las evoluciones de las etapas activas en cada una de lassecuencias son independientes.

- Divergencia en Y o activacin simultnea: Tras una transicin hayvarias etapas posteriores que se activan simultneamente. Debajo de la


62/99

62

transicin se dibujan dos lneas paralelas horizontales. Debajo de laslneas horizontales se dibujan las lneas de las etapas a activar.

Las etapas 1 y 2 se activan simultneamente cuando se cumple lareceptividad tras la etapa 0. Quedando el GRAFCET en el estado que serepresenta en la siguiente figura tras dispararse la transicin:

- Convergencia en Y o desactivacin simultnea: Se desactivan variasetapas simultneamente cuando se cumple una determinadareceptividad estando dichas etapas previamente activas a la vez. Debajo


63/99

63

de las etapas se dibujan las dos lneas paralelas horizontales y debajode las lneas la transicin que la desactiva.

Pueden existir estructuras de GRAFCET en las que haya unadesactivacin simultnea seguida de una activacin simultnea.


64/99

64

Para asegurar la desactivacin simultnea de la secuencia simultneas almismo tiempo se deben prever etapas de espera recprocas. En el ejemploanterior, las etapas 3 y 4 as como las 7 y 8 son etapas de espera recprocas.

Los distintos caminos iniciados como divergencia en Y deben confluir en uno

o ms puntos de convergencia en Y. Dicho de otra forma, la estructura debeser globalmente cerrada y no pueden existir caminos abiertos, ya que estodenotara situaciones sin posible salida. Se excluye que los caminos de unadivergencia en Y puedan confluir en una convergencia en O.


65/99

65

Secuencias exclusivas, seleccin de secuencias o divergencia yconvergencia en O

- Divergencia en O: Una seleccin de secuencias o divergencia en Oentre varias etapas o secuencia de etapas, se representa a partir de una

o varias etapas, mediante tanta transiciones validadas como evolucionesdistintas haya. En la siguiente figura un determinado producto puede serde tipo A o de tipo B. Si es de tipo A, se activa la etapa 2, y si es detipo B se activa la etapa 3.

Un problema que tiene el Grafcet es que si en una seleccin desecuencias o divergencia en Olas receptividades de dos o mstransiciones son verdaderas cuando se active la etapa de entrada,entonces las transiciones se franquean y se activan varias etapas a lavez. Entonces no se ha producido una seleccin.

Para obtener una seleccin exclusivaentre varias evoluciones posibles

a partir de una misma etapa, es necesario asegurar que todas lasreceptividades asociadas a las transiciones son exclusivas, es decir, nopueden ser verdaderas simultneamente.

Esta exclusin puede ser:

o Que fsicamente sea imposible, por ejemplo en una seleccin deproductos por tamao, o el producto es grande (tipo A) o elproducto es pequeo (tipo B), pero no puede ser ambas cosas ala vez.

o Dando prioridad a las receptividades:


66/99

66

Las receptividades y son lgicamente exclusivas. Por lo tanto,si A y B son verdaderas al mismo tiempo, ninguna transicin podrfranquearse a partir de la etapa 1.

Tambin se puede optar por dar prioridad a una de las receptividades.

En la siguiente figura la prioridad la tiene la receptividad A, que esfranqueada incluso si A y B son verdaderas al mismo tiempo.

- Convergencia en O: A nivel de grfico global, los distintos caminosiniciados como divergencia en O deben confluir en uno o ms puntosde convergencia en O. Dicho de otra forma, la estructura debe serglobalmente cerrada y no pueden existir caminos abiertos, ya que estodenotara situaciones sin salida. Se excluye tambin que los caminos deuna divergencia en O puedan concurrir en una divergencia en Y,puesto que esto provocara un bloqueo del sistema en el punto deconvergencia ante la imposibilidad de finalizar simultneamente todoslos caminos, habiendo iniciado slo uno.


67/99

67

Salto de etapas

El salto de etapas permite saltar una o varias etapas, por ejemplo, cuando lasacciones a efectuar por esas etapas lleguen a ser intiles o no tengan efecto.

En el siguiente ejemplo se salta desde la etapa 1 a la 4 si la receptividad D noes verdadera:


68/99

68

Repeticin de secuencias

La repeticin de secuencias permite volver a comenzar las mismas secuenciasmientras una condicin establecida no sea cumplida.

En la figura anterior se repite la secuencia de etapas 2 y 3 mientras no seaverdadera la variable lgica E. Se podra utilizar por ejemplo para contar un


69/99

69

nmero determinado de piezas a procesar por una determinada secuencia deetapas, donde se cambiara el valor de la variable E una vez alcanzado elnmero de piezas deseadas.

5.4.4. MACROETAPAS

Cuando se aplican las tcnicas del GRAFCET a la solucin de procesoscomplejos, se empieza por representar un diagrama con las lneas principales aejecutar en el proceso, definiendo grandes bloques de acciones denominadosmacroetapas y sin desarrollar los detalles del proceso.

El smbolo para representar una macroetapa es un cuadrado dividido en trespartes. En una de las partes puede colocarse un nmero, en otra laidentificacin de la macro y en la tercera una etiqueta.

Desde un punto de vista formal, una macroetapa no es ms que un conjunto deetapas agrupadas que se definen, posteriormente, en lo que se conoce comorepresentacin en detalle o expansin de la macroetapa.

El objetivo esencial de la macroetapa es el de permitir una aproximacinprogresiva y estructurada tanto en la fase de diseo como en la de explotaciny mantenimiento de un automatismo. Se puede partir de una definicin muygenrica del proceso y posteriormente desarrollar cada macroetapa en lasacciones simples correspondientes.

Una macroetapa est compuesta por una secuencia de etapas y detransiciones que respeta las reglas del GRAFCET, precedida por una etapa deentrada denominada Etapa IN, terminada por una etapa de salida denominadaEtapa OUT.

Una macroetapa es la simbolizacin grfica de una secuencia o de un grficoanidado. La etapa de entrada de la macroetapa responde a las mismas reglasque las otras etapas. La etapa de salida no puede tener acciones asociadas.

Las etapas IN y OUT son necesarias para respetas la sucesin etapa-transicin.

Las reglas de evolucin de las macroetapas son:

- El franqueamiento de la transicin anterior a la macroetapa activa la

etapa de entrada IN de la macroetapa.


70/99

70

- La macroetapa se desactiva cuando su etapa de salida OUT y lareceptividad de la transicin siguiente es verdadera. La etapa de salidade la macroetapa participa en la validacin de toda la transicinposterior.

Los estados de las macroetapas son pues los de las etapas: inactiva, activabley activa con una distincin para esta ltima entre:

- El estado activo propiamente dicho, por lo menos una secuencia esactiva.

- El estado activo-terminado caracterizado por el estado activo de la etapade salida.

En la siguiente figura se observa un GRAFCET con macroetapas anidadas. Sise desactiva la etapa 1 del grafcet, se activa la macroetapa M1. Se activa su

etapa IN. Cuando se active la etapa OUT de la macroetapa M1 y lareceptividad de la transicin de M1 a M2 sea verdad entonces se desactiva laM1 y se activa la M2, activndose su etapa IN. En la macroetapa M1 se llama ala macroetapa M4. Se tiene lo que se denomina un anidamiento demacroetapas.


71/99

71

En automatismos programables resulta muy til la utilizacin de macroetapascon carcter de subrutinas. Donde una macroetapa puede ser llamada desdevarios puntos del GRAFCET. La nica condicin es no llamar a la macroetapamientras se est ejecutando desde otro punto del GRAFCET general. Permiteuna programacin ms estructurada de las tareas del proceso y optimiza la

longitud del programa.

5.4.5. DIAGRAMA DE BLOQUES FUNCIONALES (FBD),PROGRAMA EN LENGUAJE LADDER (LD) YPROGRAMA EN LENGUAJE ESTRUCTURADO (ST)ASOCIADO AL GRAFCET

Una vez obtenido el GRAFCET, conteniendo todos los accionamientos y

sensores, ste puede ser utilizado para el diseo del sistema de control, conlos componentes de una determinada tecnologa.

El diseo mediante bloques funcionales (FBD) de puertas lgicas y biestableses lo suficientemente genrico para poder aplicarlo a todo tipo de dispositivos,desde los dispositivos lgicos programables, los autmatas programables oincluso para poder implementarlo a base de rels.

El proceso de diseo consta de dos partes:

- Diseo de la parte secuencial: Comprende la estructura de etapas y las

condiciones de transicin que las une.


72/99

72

- Diseo de la parte combinacional: Comprende todas las acciones aejecutar dentro de cada etapa.

Diseo de la parte secuencial

Consiste en asignar a cada etapa un biestable RS, cuyas condiciones de SET yRESET se determinan a partir de las condiciones de transicin indicadas en elgrfico:

- Condicin de SET del biestable de la etapa X: La activacin delbiestable de una etapa X tiene lugar cuando la etapa o etapas previasestn activadas y se cumplen las condiciones de transicin entre dichasetapas y la etapa X.

La activacin cada una de las etapas siguientes a una divergencia enO depende de que la etapa anterior est activa y de que la condicin

particular de transicin del camino est activada.

La activacin de la etapa siguiente a una convergencia en O dependede que cualquiera de las etapas finales de uno de los caminos estactiva y de que la condicin particular de transicin del final del caminoest activada.

La activacin de las etapas siguientes a una divergencia en Y dependede que la etapa anterior est activa y de que la condicin que activatodos los caminos est activada.

La activacin de la etapa siguiente a una convergencia en Y dependeque

TEMA 3_Automatismos Lógicos

Documents

Transcript of TEMA 3_Automatismos Lógicos