UFJF –FABRICIO CAMPOS - UFJF | Universidade … para um Contador Assíncrono de 4 Bits com FF JK...

UFJF – FABRICIO CAMPOS

Cap 7 Revisão

Teoremas BooleanosTeoremas de De MorganPortas LógicasFlip-Flop


Flip-FlopMapa de KarnaughSimbologiasRepresentação BináriaTabela Verdade

Cap 7 RevisãoTeoremas Booleanos


Teoremas de De Morgan

Cap 7 RevisãoPortas Lógicas


Cap 7 RevisãoPortas LógicasTabela verdade


Cap 7 RevisãoMapa de Karnaughé um diagrama utilizado na minimização de funções booleanas.Chamamos a esse diagrama um mapa visto este ser um mapeamentobiunívoco a partir de uma tabela verdade


Cap 7 Revisão


Cap 7 RevisãoSimbologiasPino: Entrada / SaídaSinal: Ativo Alto / Ativo BaixoNomes do sinaisBorda de transição: Subida / DescidaBarramento de sinais


Cap 7 RevisãoSimbologiasRepresentação de fontes: VCC / GND


Cap 7 RevisãoRepresentação Binária


Cap 7 IntroduçãoContadorRegistradorSíncronoAssíncronoContagem crescente/decrescente


7.1) Contadores Assíncronos


7.1) Contadores AssíncronosContador assíncrono = Contador ondulante


7.1) Contadores AssíncronosDivisão de FrequênciaMÓDULO = 2N , onde N é o número de FFs

Em qualquer contador, o sinal de último FF(MSB) tem uma frequência igual à frequência do clock de entrada dividida pelo módulo do contador


7.1) Contadores AssíncronosExemplo:Como gerar a base de tempo para um Relógio Digital?


7.1) Atraso de propagação em contadores Assíncronos

Cada FF é disparado pela transição de saída do FF anterior.tpd= tempo de atraso de propagação (time propagation delay)


7.1) Atraso de propagação em contadores Assíncronos

Para uma operação adequada é preciso que

Tclk ≥ N.tpd,onde N é o número de FF

A frequência máxima será max

1f

.N t=


.pd

N t

Exemplo: Qual fmax para um Contador Assíncrono de 4 Bits com FF JK 74LS112?tpLH= 16ns e tpHL= 24ns

7.3) Contadores Síncronos (Paralelos)

Em um contador síncrono os FFs são disparados simultaneamente pelos pulsos de clock de entrada.

É necessário o uso de alguma lógica para que em uma determinada borda de descida do clock, apenas aqueles FFsque devem comutar tenham J=K=1


que devem comutar tenham J=K=1

7.3) Contadores SíncronosCada FF deve ter suas entradas J e K em nível ALTO apenas quando as saídas de todos os FFs de mais baixa ordem estiverem no estado ALTO.

Atraso total = tpd DO FF + tpd DA AND

Bem menor do que de um contador assíncrono e não depende do


Bem menor do que de um contador assíncrono e não depende do número de FFs.

7.3) Contadores Síncronos

Exemplo:Projetar um contador síncrono módulo 8, com FF JK.Desenhar o diagrama de temporização


7.3) Contadores Síncronos

Exemplo:1) Projetar um contador síncrono módulo 8, com FF JK.2) Desenhar o diagrama de temporização


7.4) Contadores de módulo < 2N

O contador está limitado a contar até o valor máximo de 2N

Queremos contar até um valor menor do que 2N

Usaremos uma porta NAND com as entradas ligadas nos FFs e a saída nas entradas ASSINCRONAS de clear.



Glitch (Spike)Os padrões errôneos de contagem,

N=3Contador módulo 6


de contagem, geralmente de duração muito pequena


DIAGRAMA DE TRANSIÇÃO DE ESTADOS



Exemplo:Contador decádicoContador BCD (conta de 0000 até 1001)Precisamos de 4 FF; 24=16Ligação da porta NAND: 10 => 1010



Exemplo: Contador Módulo 60Precisamos de 6 FF; 26=64Ligação da porta NAND: 60 => 111100


7.5) Contadores síncronos DecrescentesPodemos projetar um contador decrescente síncrono usando as saídas invertidas de cada FF para controlar as entradas J e K dos FF de ordem mais alta.


7.5) Contadores síncronos DecrescentesPodemos usar um circuito lógico para selecionar sinaisMultiplexador de duas entradas (Cap 9)


Up/~Down Saída

1 A

0 Ã

7.5) Contadores Crescente/DecrescenteMódulo 8


7.5) Contadores Crescente/Decrescente

Problema: Caso o sinal Up/~Down comutar na borda de descida não podemos prover o comportamento do contador.Podemos usar o seguinte circuito para evitar este problema


7.6) Contadores com carga paralelaCarga assíncrona de um FF JK com ~PRE e ~CLR1) Aplique o valor desejado em P2) Aplique um pulso em carga3) Independente do CLK o valor é carregado


7.6) Contadores com carga paralelaCarga Síncrona x Carga Assíncrona

É determinada se a carga ocorre dependente ou não do clk

Carga Assíncrona74ALS19074ALS19174ALS192


74ALS19274ALS193

Carga Síncrona74ALS16074ALS16174ALS16274ALS163

Circuitos integrados de contadores


7.6) Circuitos integrados de contadores Síncronos

74ALS160 Contador Síncrono de 4 bits – modulo 10



ENT/ENP – Controla a contagem (enable)

~LOAD – Realiza a carga síncrona

D C B A – Valor para carga (D = MSB)


QD QC QB QA – Valor de contagen

RCO – indica o último estado de contagem, depende de ENT


74ALS190 Contador Síncrono de 4 bits – modulo 10



~CTEN – Habilitação de Contagem

D/~U – Sentido de contagem

MAX/MIN – Saída que decodifica o estado terminas do contador


terminas do contador

~RCO – Saída que decodifica o estado terminas do contador, mas depende de ~CTEN e segue o CLK em nível baixo


Exemplo: Contador de múltiplos estágios

Módulo 256, 0000 0000 até 1111 1111 (0 até 255)

A saída RCO do estágio 1 deve ser conectada à entrada do estágio 2


UFJF –FABRICIO CAMPOS - UFJF | Universidade … para um Contador Assíncrono de 4 Bits com FF JK...

Documents

Transcript of UFJF –FABRICIO CAMPOS - UFJF | Universidade … para um Contador Assíncrono de 4 Bits com FF JK...