1
Administração de Serviços em Sistemas de Arquitetura Aberta
OBJETIVOS:
PLACA MÃE
– IDENTIFICAR OS TIPOS DE PLACAS-
MÃE
–TERMOS TÉCNICOS
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE
BASE PARA TODOS OS DISPOSITIVOS ECOMPONENTES DE UM MICRO
CRIA MEIOS PARA QUE O PROCESSADORPOSSA COMUNICAR-SE COM TODOSESSES DISPOSITIVOS COM A MAIORVELOCIDADE E CONFIABILIDADEPOSSÍVEIS
PROPORCIONA SUPORTE ÀSTECNOLOGIAS ENCONTRADAS NOSISTEMA, DETERMINA O UPGRADE EPERFORMANCE
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE
AT
ATX
MISTA
2
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE: AT
CONEXÃO PARA
FONTE
AT (12 PINOS
2x6)
CONECTOR DE
TECLADO = DIN 5
FUROS
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE: ATX
CONEXÃO
PARA FONTE
ATX (20 PINOS)
CONECTOR DE
TECLADO = MINI
DIN 6 FUROS
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE: MISTA
CONEXÃO
PARA
FONTE
AT (12 PINOS)
CONEXÃO
PARA
FONTE
ATX (20 PINOS)
CONECTOR DE
TECLADO = DIN 5
FUROS
3
Administração de Serviços em Sistemas de Arquitetura Aberta
Administração de Serviços em Sistemas de Arquitetura Aberta
Administração de Serviços em Sistemas de Arquitetura Aberta
4
Administração de Serviços em Sistemas de Arquitetura Aberta
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE SOYO PARA PENTIUM III
Administração de Serviços em Sistemas de Arquitetura Aberta
Conversor slot1 socket 370
5
Administração de Serviços em Sistemas de Arquitetura Aberta
Diferença entre slot 1 e slot A
Posição saliência Slot 1
Posição Saliencia slot A
Administração de Serviços em Sistemas de Arquitetura Aberta
Processador de cartucho
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE INTEL PARA PENTIUM 4
6
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE SOYO PARA PENTIUM 4
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE SOYO PARA PENTIUM III
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA ASUS PARA ATHLON XP
7
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE ATX
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE – NLX (MICROS DE GRIFE)
Administração de Serviços em Sistemas de Arquitetura Aberta
Placa mãe LPX
8
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACAS MÚLTIPROCESSADA
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA DUAL – 2 PROCESSADORES
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA DUAL – 2 PROCESSADORES
9
Administração de Serviços em Sistemas de Arquitetura Aberta
BTX
Administração de Serviços em Sistemas de Arquitetura Aberta
ON BOARD
• DISPOSITIVOS INTEGRADOS À PLACA
MÃE
»VÍDEO
»MODEM
»SOM
»REDE
» IDE
» FLOPPY
» PORTAS PARALELAS
» PORTAS SERIAS
OPCIONAIS
MULTI I/O
ON BOARD
EXISTENTES
NAS PLACAS-
MÃE ATUAIS
Administração de Serviços em Sistemas de Arquitetura Aberta
RECURSOS MULTI I/O – ON BOARDQUANTI-
DADE
CONECTOR
EXTERNO
CONECTOR
INTERNO
O QUE
CONECTAR?
IDE 2-
FLAT 40
VIAS
HD – CD – ZIP
DRIVE
FLOPPY
FDD/FDC1
-
FLAT 34
VIASDISQUETE
PARALELA
– PRINTER
– PRN -
LPT1
1 DB25
FÊMEA
FLAT 26
VIAS
IMPRESSORA
SCANNER
ZIP DRIVE
WEB CAM
SERIAL
COM1 E COM
2
2
DB9
MACHO
DB25
MACHO
FLAT 10
VIAS
MOUSE
PORTÁTEIS
10
Administração de Serviços em Sistemas de Arquitetura Aberta
PLACA MÃE
TERMOS TÉCNICOS
Administração de Serviços em Sistemas de Arquitetura Aberta
TERMOS TÉCNICOSGERADOR DE CLOCK
BARRAMENTO
MEMÓRIA RAM
MEMÓRIA ROM
FIRMWARE
BIOS
POST
SETUP
CMOS
RTC
BATERIA
CHIPSET
MEMÓRIA CACHE
ON BOARD
Administração de Serviços em Sistemas de Arquitetura Aberta
GERADOR DE CLOCK
SINAL DE SINCRONISMO ENTRETODOS OS CIRCUITOS QUECOMPÕE O MICROCOMPUTADOR(MARCA A CADÊNCIA DOSDISPOSITIVOS)
CIRCUITOS TROCARÃO INFORMAÇÕES A CADA PULSO DE CLOCK
FREQUÊNCIA DE OPERAÇÃO EM MHz
É UM CRISTAL DE QUARTZ
GERA A FREQÜÊNCIA DA PLACA MÃE
11
Administração de Serviços em Sistemas de Arquitetura Aberta
BARRAMENTO
• TRANSFERÊNCIA DE DADOS
ATRAVÉS DE CONDUTORES
ELÉTRICOS -
• COMUNICAÇÃO DE DADOS
• UNIDADE DE MEDIDA: BITS
• MAIS TRILHAS=MAIS BITS=MAIS
DADOS=MAIOR TAXA DE
TRANSFERÊNCIA
Administração de Serviços em Sistemas de Arquitetura Aberta
Barramento de Dados
Por onde os dados trafegam efetivamente
Administração de Serviços em Sistemas de Arquitetura Aberta
Barramento de endereços
Usado para endereçar todos os dispositivos do sistema
12
Administração de Serviços em Sistemas de Arquitetura Aberta
Barramento de Controle
Através dele é realizado o controle do que será feito com os
dados por exemplo leitura ou escrita.
Administração de Serviços em Sistemas de Arquitetura Aberta
Esquema de barramentos
Administração de Serviços em Sistemas de Arquitetura Aberta
Esquema barramento PCI
13
Administração de Serviços em Sistemas de Arquitetura Aberta
MEMÓRIA RAM
ARMAZENAMENTO TEMPORÁRIO DE DADOS PROCESSADOS E A SEREM PROCESSADOS
ARMAZENAMENTO DE PROGRAMAS A SEREM EXECUTADOS PELO MICROPROCESSADOR
Administração de Serviços em Sistemas de Arquitetura Aberta
MEMÓRIA ROM
ACESSO LENTO
“SÓ PARA LEITURA”
MEMÓRIA PERMANENTE
USADA PARA GRAVAR O
BIOS, POST E SETUP.
Administração de Serviços em Sistemas de Arquitetura Aberta
CIRCUITOS DE MEMÓRIA ROM
PROM
NÃO
APAGA
REQUER
SUBSTI
TUIÇÃO
Vendido
virgem
EPROM
ALTE-
RAÇÃO
POR LUZ
ULTRA-
VIOLE-
TA
EEPROM
ALTE-
RA POR
IMPUL-
SOS ELÉ
TRICOS
FLASH
ROM
ALTE-
RAÇÃO
POR
SOFT-
WARE
Mask
ROM
NÃO
APAGA
REQUER
SUBSTI
TUIÇÃO
Gravada
Na fábrica
14
Administração de Serviços em Sistemas de Arquitetura Aberta
FIRMWARE
É UM SOFTWARE
GRAVADO EM UM CHIP
(MEMÓRIA ROM).
Administração de Serviços em Sistemas de Arquitetura Aberta
BIOS
BASIC INPUT OUTPUT SYSTEM
A PRIMEIRA CAMADA DE SOFTWARE DOSISTEMA, RESPONSÁVEL POR "DAR APARTIDA" NO MICRO
PROGRAMA GRAVADO EM MEMÓRIA ROM
É RESPONSÁVEL PELO CARREGAMENTO DASINFORMAÇÕES MAIS BÁSICAS DO MICRO,FORNECENDO UM ESQUEMA BÁSICO DEINSTRUÇÕES.
“ENSINA” O PROCESSADOR A TRABALHARCOM OS PERIFÉRICOS MAIS BÁSICOS DOSISTEMA: CIRCUITOS DE APOIO, UNIDADE DEDISQUETE, ETC
Administração de Serviços em Sistemas de Arquitetura Aberta
BIOS
O BIOS EXECUTA O POST (FIRMWARE) POWER-ON SELF
TEST (AUTO TESTE AO LIGAR)
AO FINAL DO POST, O BIOS CONTINUA GERENCIANDO
O BARRAMENTO (ENTRADA E SAÍDA DE DADOS)
15
Administração de Serviços em Sistemas de Arquitetura Aberta
POSTPOWER-ON SELF TEST (AUTO TESTE AO
LIGAR).
TESTE DA INICIALIZAÇÃO – CARREGADO PELO BIOS.
EXECUTA AS SEGUINTES ETAPAS:– IDENTIFICA A CONFIGURAÇÃO INSTALADA
– INICIALIZA O CHIPSET
– INICIALIZA O VÍDEO
– TESTA A MEMÓRIA E O TECLADO
– CARREGA O SISTEMA OPERACIONAL PARA A MEMÓRIA
– ENTREGA O CONTROLE O MICRO PARA O SISTEMA OPERACIONAL
Administração de Serviços em Sistemas de Arquitetura Aberta
Códigos de erro
1 Bip Curto: Post Executado com sucesso
1 Bip longo: Falha no Refresh danos na placa mãe ou falha memória RAM
1 Bip longo e 2 bips curtos; 1 Bip longo e 3 bips curtos: Falha no Vídeo: retire placa video e coloque em outro slot
Administração de Serviços em Sistemas de Arquitetura Aberta
Códigos de erro
2 bips curtos: Falha Geral: Não foi possível iniciar o computador o post não consegue identificar onde esta o erro.
2 Bips longos: Erro de paridade: Durante o POST, foi detectado um erro de paridade na memória RAM. Tente desabilitar “parity check”no setup.
5 Bips: Erro no processador: O processador está danificado, ou mal encaixado.
16
Administração de Serviços em Sistemas de Arquitetura Aberta
Códigos de erro
9 Bips: (rom checksum error): Problemas com a memória Flash, onde está gravado o BIOS. Pode ser causado por dano físico no chip do BIOS, por um upgrade de BIOS mal sucedido ou virus.
Administração de Serviços em Sistemas de Arquitetura Aberta
SETUP
PROGRAMA (FIRMWARE) DE
CONFIGURAÇÃO DE
HARDWARE
GRAVADO NO MESMO
CIRCUITO DO BIOS MAS SÃO
FIRMWARES DISTINTOS
AS INFORMAÇÕES DO SETUP
SÃO GRAVADAS NO CMOS.
Administração de Serviços em Sistemas de Arquitetura Aberta
CMOS (Complementary Metal Oxide
Semiconductor )
MEMÓRIA QUE PERMITE A CONFIGURAÇÃO DO SETUP.
NO CMOS SERÃO SALVAS AS INFORMAÇÕES DO SETUP.
NORMALMENTE INTEGRADO AO CHIPSET (PONTE SUL).
PRECISA DE BATERIA PARA MANTER AS CONFIGURAÇÕES GRAVADAS.
17
Administração de Serviços em Sistemas de Arquitetura Aberta
RTC
RELÓGIO DE TEMPO REAL
• INDICA A DATA E HORA
QUANDO O MICRO É
DESLIGADO
Administração de Serviços em Sistemas de Arquitetura Aberta
BATERIA
• RESPONSÁVEL POR ALIMENTAR A
MEMÓRIA DE CONFIGURAÇÃO
(MEMÓRIA CMOS) E O CIRCUITO DO
RELÓGIO DE TEMPO REAL
• DURA APROXIMADAMENTE 2 ANOS
COM O MICRO DESLIGADO.
• BATERIA DE 3 VOLTS.
• CÓDIGO CR 2032
Administração de Serviços em Sistemas de Arquitetura Aberta
CHIPSET
CIRCUITOS DE APOIO DA PLACA-MÃE
O PROCESSADOR NÃO É CAPAZ DE FAZER TUDO SOZINHO.
AUXILIAM O PROCESSADOR NO GERENCIAMENTO DO MICRO
– EX: CONTROLE DA MEMÓRIA, QUAL PROCESADOR QUE A PLACA MÃE
PODE RECEBER
DIVIDOS EM DOIS CIRCUITOS: PONTE NORTE E PONTE SUL.
18
Administração de Serviços em Sistemas de Arquitetura Aberta
CHIPSETS
PRINCIPAIS FABRICANTES: INTEL, AMD, VIA, ALI, SIS, NVIDIA, OPTI
PONTE NORTE (NORTBRIDGE)
PONTE SUL (SOUTHBRIDGE)
Administração de Serviços em Sistemas de Arquitetura Aberta
CHIPSET - PONTE NORTE
TAMBÉM CHAMADO COMO
CONTROLADOR DE SISTEMA.
DESEMPENHO DA PLACA-MÃE ESTÁ
LIGADO À ELE.
TEMOS INTEGRADOS DENTRO DO
CONTROLADOR DE SISTEMA:– O CONTROLADOR DE MEMÓRIA
– PONTE DO BARRAMENTO LOCAL PCI E AGP
PRECISA DE DISSIPADOR DE CALOR
OU ATÉ MESMO UMA VENTOINHA.
Administração de Serviços em Sistemas de Arquitetura Aberta
PONTE NORTE
LIGAÇÃO DIRETA COM O PROCESSADOR
ACESSO À MEMÓRIA
ACESSO À CACHE EXTERNA
ACESSO AO BARRAMENTO AGP
VÍDEO ONBOARD
ACESSO À PONTE SUL
19
Administração de Serviços em Sistemas de Arquitetura Aberta
CHIPSET - PONTE SUL
TAMBÉM CHAMADO COMO CONTROLADOR DE
PERIFÉRICOS.
TEMOS INTEGRADOS DENTRO DO CONTROLADOR
DE PERIFÉRICOS:
– O CONTROLADOR DE INTERRUPÇÕES
– O CONTROLADOR DMA, RTC E CMOS.
– CONTROLADOR DE IDE
– CONTROLADOR DE UNIDADE DE DISQUETES,
TECLADO, PORTAS SERIAIS E PARALELAS
– PERIFÉRICOS INTEGRADOS (ON BOARD)
COMO: SOM E MODEM.
Administração de Serviços em Sistemas de Arquitetura Aberta
PONTE SUL
ACESSO AO BARRAMENTO ISA
INTERFACES USB
Administração de Serviços em Sistemas de Arquitetura Aberta
MEMÓRIA CACHE
MEMÓRIA INTERMEDIÁRIA DE ALTO DESEMPENHO
UTILIZADA A PARTIR DO 386 (CHIPS SOLDADOS À PLACA MÃE).
A PARTIR DO 486 – L1 – INTEGRADA AO PROCESSADOR
– L2 – CHIPS NA PLACA MÃE
A PARTIR DO PENTIUM II– L1 E L2 – INTEGRADA AO PROCESSADOR.
20
Administração de Serviços em Sistemas de Arquitetura Aberta
MEMÓRIA CACHE
A PARTIR DO 386 O PROCESSADOR CONSEGUE SER BEM MAIS RÁPIDO DO QUE A MEMÓRIA RAM.
DOIS DADOS ENVIADOS À MEMÓRIA:– QUANDO O 2º DADO FOR ENVIADO, O 1º
AINDA ESTARÁ SENDO ARMAZENADO, OPROCESSADOR TEM QUE ESPERAR (WAITSTATE) DIMINUINDO O DESEMPENHO DOMICRO, POIS O PROCESSADOR PASSARÁBOA PARTE DO TEMPO OCIOSO, ESPERANDOA MEMÓRIA RAM FICAR PRONTA PARARECEBER OU ENTREGAR DADOS.
Administração de Serviços em Sistemas de Arquitetura Aberta
MEMÓRIA CACHE
O ACESSO AO CACHE ESTANDOEMBUTIDO DENTRO DOPROCESSADOR E FEITO NAFREQÜÊNCIA INTERNA DOPROCESSADOR, ENQUANTO QUE OACESSO AO CACHE ESTANDO NAPLACA MÃE É FEITO USANDO AFREQÜÊNCIA EXTERNA DOPROCESSADOR O QUE É BEMMENOR.
Administração de Serviços em Sistemas de Arquitetura Aberta
MEMÓRIA CACHE - RESUMO
UM CIRCUITO CHAMADO DECONTROLADOR DE CACHE(LOCALIZADO NO CHIPSET) COPIAOS DADOS DA MEMÓRIA RAM PARAA MEMÓRIA CACHE, ASSIM EM VEZDE BUSCAR OS DADOS NA RAM,QUE É UM CAMINHO LENTO,(USANDO WAIT STATES) OPROCESSADOR LÊ A CÓPIA DOSDADOS NA MEMÓRIA CACHE QUE ÉUM CAMINHO BEM MAIS RÁPIDO.