Aprese71 PLL Phase Locked Loop Modo de Compatibilidade

11/05/2015

1

Eletrnica Aplicada Prof. Volney C. Vincence________________________________________________________________

________________________________________________________________

PLLs: Phase-Locked Loops Malha travada por fase ou

Circuito de fase bloqueada


________________________________________________________________

11/05/2015

2


________________________________________________________________

1-


________________________________________________________________

2-

11/05/2015

3


________________________________________________________________


________________________________________________________________

3-

11/05/2015

4


________________________________________________________________

PLL PHASE LOCKED LOOP Malha fechada por faseConceito Bsico A idia bsica do PLL foi inicialmente introduzida entre as dcadas de 20 e 30. O PLL sincroniza um sinal de sada com um sinal de referncia de entrada. O sinal de sada tem a mesma frequencia do sinal de entrada e uma diferena de

fase constante

desejvel um filtro para modificar a banda passante do PLL e reduzir o erro de fase


________________________________________________________________

- Filtragem (sintonia de frequencia)- Controle de Motor- Sincronizao de Portadora- Recuperao de Clock- Modulao/Demodulao PM/FM - Sintetizador de Frequencia- Sincronizao de Clock em CIs digitais (CPU,

memory, etc.)

Aplicaes dos PLLs

11/05/2015

5


________________________________________________________________

i) Recuperao de ClockVi(t)

Vo(t)

Clock Recuperado

Nesta aplicao, um sinal de clock vo para ser sincronizado a um sinal digital de dados vi

O espectro do sinal de dados de entrada mostra que existe uma componente I, onde 2pi/I o espao entre os smbolos lgicos

ii) Filtro seguidor

Nesta aplicao, o PLL atua como um filtro de banda estreita cuja frequencia central pode ser movida.

t

t

i

t

Vi()drift

i Vo() track

o

o

t


________________________________________________________________

Loop filter

Phase detector VCO

in out

1/N

inf outfCV

Sintetizador de Frequencia Multiplicador de frequencia

VCOcoinout KVfNff +==

iii) Sintetizador de Frequencia

11/05/2015

6


________________________________________________________________

Aquisio: O procedimento para um PLL vir a estarlocked quando inicialmente unlocked. H doispassos:

a) Aquisio de frequencia (frequencia pull-in) b) Aquisio de fase (fase lock-in)

Tracking (rastreamento): A fase de sada rastreia a fase de entrada quando o PLL est inicialmentelocked

Lock: A frequencia do VCO iguala a frequencia de entrada. A fase do VCO, juntamente com a fase de entrada, tem diferena constante, a qual pode ser zero.

Modos de Operao


________________________________________________________________

O PLL tem quatro regies bsicas de operao:

1) hold range (H): faixa de frequencia na qual um PLL podeestatsticamente manter o rastreamento de fase.

2) pull-in range (PI): faixa na qual um PLL sempre estar locked atravs do processo de aquisio.

3) pull-out range (PO): valor de um passo de frequencia aplicadona frequencia de referencia que causa um unlock do PLL.

4) lock range (L): faixa de frequencia na qual um PLL prende a frequencia de referncia na frequencia de sada com absolutacerteza. (o PLL est inicialmente unlocked)

Regio de Operao

11/05/2015

7


________________________________________________________________


________________________________________________________________

Boylestad

11/05/2015

8


________________________________________________________________

Divisor ou contador binrioPLL


________________________________________________________________

i. Transfer functionsii. Transient responseiii. Frequency responseiv. Stabilityv. Acquisition

Aprese71 PLL Phase Locked Loop Modo de Compatibilidade

Documents

Transcript of Aprese71 PLL Phase Locked Loop Modo de Compatibilidade