Aula 2 Fundamentos de Computação.pdf

Aula 01

Curso: Tecnologia da Informao p/ Caixa Econmica Federal (tpicos 1, 2, 3, 4, 6 e 6)

Professor: Junior Martins

Edited with the trial version of Foxit Advanced PDF Editor

To remove this notice, visit:www.foxitsoftware.com/shopping

Informtica CEF Teoria e questes comentadas

Prof. Lnin e Jnior Aula 1

Prof. Lnin e Jnior www.estrategiaconcursos.com.br 1/93

)81'$0(1726'(&20387$d2

6805,2 1. Organizao e arquitetura de computadores ...................................................................................... 2

2. Subsistemas de entrada e sada ..................................................................................................... 25

3. Armazenamento ........................................................................................................................... 37

4. Questes de Provas Comentadas .................................................................................................... 40

5. Lista Das Questes Apresentadas Na Aula ........................................................................................ 80

6. Gabaritos..................................................................................................................................... 93

Prezados amigos,

Sejam bem-vindos ao nosso curso de Noes de Informtica (Teoria e Exerccios) para a CAIXA ECONMICA FEDERAL - TCNICO BANCRIO. um grande prazer poder participar da jornada de vocs rumo ao servio pblico. Primeiramente:

Desejo muito sucesso a todos!!!

Vamos aprender a fazer as provas de Informtica? Sabemos que

este tema tem tirado o sono de muita gente, mas vamos, juntos, estudar o que importante para fazer uma boa prova e aprender a responder corretamente s questes. E mais: utilizando uma linguagem simples, ao alcance de todos, com uma forma de ensinar que possa fazer voc gostar de informtica!!

Nosso desafio este: criar um curso descontrado, com qualidade e

contedo atualizado. Esperamos poder contar com vocs nesta empreitada, pois vamos precisar de comentrios, perguntas, sugestes e reclamaes! Para isto voc pode utilizar o frum do curso.

Para refletir:

"Dar menos do que o seu melhor sacrificar o dom".

Steve Prefontaine

01176992910






1. ORGANIZAO E ARQUITETURA DE COMPUTADORES

Para aproximar os seres humanos da mquina usada uma diviso em camadas das arquiteturas de computadores. Assim, quanto mais camadas possuir uma arquitetura, mais prxima da linguagem humana ser a linguagem de alto nvel deste computador. A maioria dos computadores modernos possui dois ou mais nveis. As mquinas de seis nveis (0 a 5) so muito comuns.

Nvel 0: o nvel mais baixo o nvel da lgica digital. Neste nvel os objetos interessantes so denominados portas. Cada porta possui uma ou mais entradas digitais (sinais representando 0 ou 1), e fornece como sada funes simples destas entradas. Cada porta constituda no mximo por um punhado de transistores. Nvel 1: o nvel superior seguinte o nvel 1 (Nvel de Microprogramao), que o verdadeiro nvel de linguagem de mquina.

01176992910






No nvel 1 h definitivamente um programa, o microprograma, cuja funo interpretar as instrues de nvel 2. Nvel 2: cada mquina de nvel 1 tem um ou mais microprogramas que so executados nela. Cada microprograma define implicitamente uma linguagem de nvel 2 (e uma mquina virtual, cuja linguagem de mquina essa linguagem). Estas mquinas de nvel de nvel 2 tm muito em comum. At mesmo mquinas de nvel 2 de fabricantes diferentes tm mais semelhanas que diferenas. Este nvel denominado de nvel de mquina convencional. Todo fabricante de computadores publica um manual para cada tipo de computador que ele comercializa. Estes manuais, tratam, na realidade, da mquina virtual de nvel 2, e no da mquina real de nvel 1. Quando eles descrevem o conjunto de instrues de mquina, esto, de fato, descrevendo as instrues interpretadas pelo microprograma, e no as prprias instrues de hardware. Nvel 3: o terceiro nvel geralmente um nvel hbrido. A maior parte das instrues desta linguagem est tambm na linguagem de nvel 2. Alm disso, h um conjunto de novas instrues, uma organizao diferente de memria, capacidade de execuo de dois ou mais programas em paralelo, e vrias outras caractersticas. As novas facilidades adicionadas ao nvel 3 so efetuadas por um interpretador em execuo no nvel 2, que historicamente tem sido denominado sistema operacional. Aquelas instrues de nvel 3 idnticas s do nvel 2 so executadas diretamente pelo microprograma, e no pelo sistema operacional. Em outras palavras algumas das instrues de nvel 3 so interpretadas pelo sistema operacional e outras so interpretadas diretamente pelo microprograma. Denominaremos este nvel de nvel de sistema operacional. Observao:

x H uma diferena fundamental entre os nveis 3 e 4. Os trs nveis inferiores no foram projetados para o uso direto pelo programador mdio comum. x Eles so voltados principalmente para a execuo dos

interpretadores e tradutores necessrios para suportar os nveis superiores. Estes interpretadores e tradutores so escritos por pessoas chamadas de programadores de sistema, que so especialistas em projetar e implementar novas mquinas virtuais. Os nveis 4 e superiores so dirigidos aos programadores de aplicao com problemas a serem solucionados. Outra mudana que ocorre no nvel 4 o mtodo pelo qual os nveis superiores so suportados. Os nveis 2 e 3 so sempre interpretados. Os nveis 4, 5

01176992910






e superiores so geralmente, mas nem sempre, suportados por traduo.

Nvel 4: o nvel 4, o nvel da linguagem de montagem, prov um mtodo para as pessoas escreverem programas para os nveis 1,2 e 3 de uma maneira no to desagradvel quanto as prprias linguagens de mquina virtual. Os programas em linguagem de montagem so primeiramente traduzidos para a linguagem de nvel 1, 2 ou 3, e ento so interpretados pela mquina virtual ou real apropriada. O programa que executa a traduo denominado montador. Nvel 5: o nvel 5 consiste em linguagens projetadas para serem utilizadas por programadores de aplicao com problemas a serem resolvidos. Tais linguagens so denominadas linguagens de alto nvel. Os programas escritos nestas linguagens so geralmente traduzidos para o nvel 3 ou 4 por tradutores conhecidos como compiladores, embora ocasionalmente eles sejam interpretados.

Consideraes: x Os nveis 2 e 3 so interpretados.

x Os nveis 4, 5 e superiores so geralmente suportados por traduo. x As linguagens de nveis 1, 2 e 3 so numricas, consistindo de longas

sries numricas. x A partir do nvel 4 as linguagens contm palavras e abreviaturas.

x O conjunto de tipos de dados, operaes e caractersticas de cada nvel denominado sua arquitetura. x O estudo do projeto das partes de um computador visveis ao

programador denomina-se arquitetura de computadores.

01176992910






Resumo O ponto chave a ser lembrado que os computadores so projetados como uma srie de nveis, cada um deles construdo sobre o seu predecessor. Cada nvel representa uma abstrao distinta, com a presena de diferentes objetos e operaes. O conjunto de tipos de dados, operaes e caractersticas de cada nvel denominado sua arquitetura. A arquitetura trata daqueles aspectos que so visveis ao usurio daquele nvel, como a quantidade de memria disponvel. O estudo do projeto das partes de um computador visveis ao programador denomina-se arquitetura de computadores. Que tal ler algumas frases que j foram objeto de avaliao?

Fique ligado, j caiu na prova!

$DUTXLWHWXUDGHFRPSXWDGRUHV WUDWDGRFRPSRUWDPHQWR IXQFLRQDOde um sistema computacional do ponto de vista do programador. A

organizao de computadores trata da estrutura interna que no visvel ao programador. O computador pode ser analisado em vrios nveis, sendo o nvel mais alto aquele em que o usurio executa programas, e o nvel mais bai[RRGHWUDQVLVWRUHVHFRQH[}HV

No projeto de sistemas computacionais no nvel de processador (trabalhando com grupos de palavras), os tipos de componentes considerados so processadores, memrias, dispositivos de entrada e sada, e meios de interconexo. Processadores. Contemplam componentes tais como CPU, controladores e co-processadores. Tm um conjunto de instrues (de propsito geral para a CPU, especializado para co-processadores) operando sobre instrues e dados (obtidos e armazenados externamente) organizados em palavras. Memrias. Incluem dois subsistemas principais, memria principal e memria secundria. O custo associado memria est diretamente relacionado sua capacidade de armazenamento e sua velocidade de operao.

01176992910






Dispositivos de entrada e sada. So conversores de representao fsica de dados. Em geral, so lentos quando comparados com o processador. Meios de interconexo. Estabelecem a comunicao entre componentes atravs de barramentos sob seu controle. Um problema crtico na utilizao dos meios de interconexo a conteno, a disputa pelo uso simultneo de recursos compartilhados.

Classificao bsica

Com base no relacionamento e organizao dos componentes de um sistema computacional, esses sistemas podem ser classificados entre mquinas Von Neumann e mquinas no - Von Neumann. Mquinas Von Neumann A caracterstica de mquinas Von Neumann a composio do sistema a partir de trs subsistemas bsicos: CPU, memria principal e sistema de entrada e sada. A CPU (unidade central de processamento), por sua vez, tem trs blocos principais: unidade de controle (UC), unidade lgico-aritmtica (ALU) e registradores, incluindo-se a um registrador contador de programa (PC) que indica a posio da instruo a executar. So caractersticas das mquinas Von Neumann a utilizao do conceito de programa armazenado, a execuo seqencial de instrues e a existncia de um caminho nico entre memria e unidade de controle (figura abaixo).

Figura. Mquina Von Neumann

01176992910






Durante sua operao, a execuo de um programa uma sequncia de ciclos de mquina Von Neumann, compostos por: 1. Busca da instruo (fetch): transfere instruo da posio de memria apontada por PC para a CPU. 2. Execuo da instruo: a unidade de controle decodifica a instruo e gerencia os passos para execuo pela ALU. Uma variante do modelo bsico de mquinas Von Neumann denominado de mquinas Harvard, onde h vias separadas para dados e instrues entre memria principal e CPU (Figura a seguir). A origem do termo vem dos computadores Mark I a Mark IV, desenvolvidos em Harvard, com memrias de dados e instrues separadas.

Figura. Mquina de Harvard

Mquinas no - Von Neumann As mquinas que no se enquadram na definio de mquinas Von Neumann so denominadas mquinas no-Von Neumann. Essa categoria ampla, incluindo sistemas computacionais como:

x Mquinas paralelas: vrias unidades de processamento executando programas de forma cooperativa, com controle centralizado ou no; x Mquinas de fluxo de dados: no executam instrues de um

programa, mas realizam operaes de acordo com a disponibilidade dos dados envolvidos; x Redes neurais artificiais: tambm no executam instrues de

um programa, trabalhando com um modelo onde resultados so gerados a partir de respostas a estmulos de entrada; e x Processadores sistlicos (VLSI): processamento ocorre pela

passagem de dados por arranjo de clulas de processamento executando operaes bsicas, organizadas de forma a gerar o resultado desejado.

01176992910







A mquina proposta por Von Neumann rene componentes como memria, unidade aritmtica e lgica, unidade central de

processamento (UCP), composta por diversos registradores, e unidade de controle.

De fato, a mquina proposta por Von Neumann rene os componentes citados. interessante observar que o funcionamento de praticamente qualquer computador digital, independentemente do seu porte, pode ser entendido a partir do desenho bsico de John von Neumann, matemtico hngaro. Analisando de forma simplificada a arquitetura por ele proposta, vemos que ela rene:

x uma unidade lgica e aritmtica (ULA), x uma unidade de controle (UC), x uma memria, e x uma unidade central de processamento (CPU), composta por

diversos registradores, x os dispositivos de entrada e sada (E/S ou I/O - input e output).

Fazem parte da unidade central de processamento (CPU) a ULA (unidade lgica aritmtica), a UC (unidade de controle) e os registradores. Unidade Lgica Aritmtica (ULA): o dispositivo da CPU que executa realmente as operaes matemticas com os dados. Ela fica encarregada das operaes aritmticas (soma, subtrao) e lgicas (E, OU, etc). Registradores: para que um dado possa ser transferido para a ULA, necessrio que ele permanea, mesmo que por um breve instante, armazenado em um registrador. Alm disso, o resultado de uma operao aritmtica ou lgica realizada na ULA deve ser armazenado temporariamente, de modo que possa ser reutilizado mais adiante (por outra instruo) ou apenas para ser, em seguida, transferido para a memria. Para atender a esses propsitos, a CPU fabricada com uma

01176992910






certa quantidade de registradores, destinados ao armazenamento de dados. Servem, pois, de memria auxiliar da ULA. Unidade de Controle (UC): similar a um guarda de trnsito. Com a chegada da informao, ela decide quando e para onde essa informao deve ir, controlando todo o fluxo, desde a entrada (teclado) at a sada (display), inclusive guardando e recuperando informaes quando necessrio.

PROCESSADORES Pontos Importantes A unidade central de processamento (central processing unit - CPU) o FpUHEURGRFRPSXWDGRU6XDIXQomRpH[HFXWDUSURJUDPDVDUPD]HQDGos na memria principal, buscando suas instrues, examinando-as, e ento executando uma aps a outra. Ela a CPU composta por:

Unidade de controle: busca instrues na memria e determina seus tipos. Unidade lgica e aritmtica: faz operaes tais como adies e E

booleano, necessrias execuo das instrues. Registradores: memria pequena, de alta velocidade, usada para

armazenar resultados temporrios e certas informaes de controle. o O registrador mais importante o contador de programa

(program counter - PC), que aponta para a prxima instruo DVHUH[HFXWDGD2QRPHFRQWDGRUGHSURJUDPDQmRWHPnada a ver com a contagem de alguma coisa, mas o termo universalmente usado.

o O registrador de instruo (instruction register - IR) importante tambm. Ele contm a instruo que est sendo executada.

01176992910






o A maioria dos computadores tem outros registradores, alguns deles disponveis aos programadores de nveis 2 e 3, para armazenamento de resultados intermedirios.

Execuo de Instrues A CPU executa uma instruo em uma srie de pequenos passos: 1. Busca a prxima instruo da memria para o registrador de instruo. 2. Atualiza o contador de programas para que ele aponte para a instruo

seguinte. 3. Determina o tipo da instruo. 4. Se a instruo usa dados da memria, determina onde eles esto. 5. Busca os dados, se houver algum, para registradores internos da CPU. 6. Executa a instruo. 7. Armazena os resultados em locais apropriados. 8. Volta ao passo 1 para iniciar a execuo da prxima instruo. Esta sequncia de SDVVRVpIUHTXHQWHPHQWHUHIHULGDFRPRRFLFORbusca-decodifica-executa (OD p R FHQWUR GD RSHUDomR GH WRGRV RVcomputadores. Note que um programa no precisa ser executado pelo hardware de uma CPU. Ele pode ser executado por um interpretador que busca, analisa e executa suas instrues. Ento, aps especificar uma linguagem de mquina L, possvel construir um processador para executar programas em L diretamente ou escrever um interpretador que execute as instrues. Se for escolhido escrever um interpretador, necessrio prover uma mquina para execut-lo. As funes de uma CPU podem ser divididas em duas grandes categorias funcionais:

Funo Processamento: se encarrega de realizar as atividades relacionadas com a efetiva execuo de uma operao, ou seja, processar. Funo Controle: exercida pelo componentes da CPU que se

encarregam das atividades de busca, interpretao e controle da execuo das instrues, bem como do controle da ao dos demais componentes do sistema (memria, entrada/sada).

Funo Processamento: Processar um dado executar com ele uma ao que produza algum tipo de sada. Algumas tarefas so: Operaes aritmticas (somar,subtrair, mult.,dividir)

Operaes Lgicas (and, or, xor, etc.) Movimentao de dados.

Desvios. Operaes de entrada ou sada.

01176992910






O dispositivo principal desta rea de atividades de uma CPU chamada ULA - Unidade Lgica e aritmtica. A ULA Executa operaes como: Soma;

Multiplicao; Operao Lgica AND;

Operao Lgica XOR; Deslocamento direita;

Incremento; Subtrao;

Diviso; Operao Lgica OR;

Operao complemento; Deslocamento esquerda;

Decremento.

Registradores: para que um dado possa ser transferido da/para ULA, necessrio que ele permanea, mesmo que por um breve instante, armazenado em um registrador. Eles servem de memria auxiliar. Em alguns sistemas um destes registradores, denominado acumulador (ACC), alm de armazenar dados, serve de elemento de ligao da ULA com os restantes dispositivos da CPU. Observe que a quantidade e o uso dos registradores variam bastante de modelo para modelo de CPU.

OBSERVAO: Influncia do tamanho da palavra.

A capacidade de processamento de uma CPU em grande parte determinada pelas facilidades embutidas no hardware da ULA para realizar as operaes matemticas projetadas. Um dos elementos fundamentais para isso a definio do tamanho da

palavra. Um tamanho maior ou menor de palavra acarreta, sem dvida,

diferenas fundamentais de desempenho da CPU. Considerando um exemplo de somar dois valores A = 3A25 e B =

172C, ambos em hexadecimal.

Funo Controle: a rea de controle de uma CPU a parte funcional que realiza as atividades de: Busca da instruo que ser executada, armazenando-a no IR; Interpretao das aes a serem desencadeadas com a execuo da instruo; e Gerao dos sinais de controle apropriados para ativao das atividades requeridas para a execuo propriamente dita da instruo identificada. Em outras palavras, a rea de controle projetada para entender o que fazer, como fazer e comandar quem vai fazer no momento adequado. Os dispositivos bsicos que devem fazer parte da rea de controle so:

01176992910






Unidade de Controle. Decodificador.

Registrador de instruo (IR). Contador de programa (PC).

5HOyJLRRXFORFN Registradores de Endereo de Memria(REM) e de Dados da

Memria(RDM). Pinga-Fogo Unidade de Controle.

o dispositivo mais complexo da CPU. Possui a lgica necessria para realizar a movimentao de dados e

instrues de e para a CPU, atravs dos sinais de controle que emite em instantes de tempo programados. Controla a ao da ULA.

Os sinais de controle ocorrem em vrios instantes durante o perodo de realizao de um ciclo de instruo. Relgio.

Gerador de pulsos cuja durao chamada de ciclo. A quantidade de vezes que este pulso se repete em um segundo

define a unidade de medida do relgio, denominada frequncia. Um ciclo de relgio ou de mquina (machine cycle) o intervalo de

tempo entre o incio de um pulso e o incio do seguinte. Este ciclo est relacionado realizao de uma operao elementar,

durante o ciclo de uma instruo. Uma operao elementar no se realiza em um s passo. Costuma-

se dividir o ciclo de mquina em ciclos menores (subciclos). A unidade de medida para frequncia o Hertz(HZ), que significa 1

ciclo por segundo. Como as frequncias so elevadas abreviam-se os valores usando M(milhes de HZ). Se um processador funciona com seu relgio oscilando 25 milhes

de vezes por segundo, sua frequncia de 25 MHZ. Como a durao o inverso da frequncia, ento o ciclo ser 1/25.000.000 = 0,00000004 s ou 40 nanosegundos. Uma CPU com frequncia de 33 MHz possui um perodo de relgio

de 30,3 ns. Decodificador de Instruo.

o Identifica as operaes a serem realizadas, que esto correlacionadas com a instruo em execuo.

o Cada instruo possui uma identificao prpria e nica. o Recebe um conjunto de bits para identificar uma instruo de

mquina, e possui 2N sadas, sendo N a quantidade de algarismos binrios do valor de entradas.

o Cada linha de sada aciona de modo diferente a Unidade de Controle e esta, emite diferentes sinais de controle conforme a linha de sada decodificada.

01176992910






Evoluo dos Processadores

Desde a chegada da gerao dos Circuitos Integrados, a Unidade Central de Processamento dos computadores passou a agregar outros componentes do sistema, como o clock dispositivo que d ritmo aos trabalhos da UCP, a UC, a ULA e at mesmo uma parte da memria conhecida por cache. A esses novos circuitos VLSI d-se o nome de PROCESSADOR. Vejamos a seguir uma tabela que mostra a evoluo desses processadores (Intel).

Nome Data Transistores Mcrons Velocidade do clock

Largura de

dados

MIPS

8080 1974 6.000 6 2 MHz 8 bits 0,64

8088 1979 29.000 3 5 MHz 16 bits 8 bits

0,33

80286 1982 134.000 1,5 6 MHz 16 bits 1

80386 1985 275.000 1,5 16 MHz 32 bits 5

80486 1989 1.200.000 1 25 MHz 32 bits 20

Pentium 1993 3.100.000 0,8 60 MHz 32 bits 64 bits

100

Pentium II 1997 7.500.000 0,35 233 MHz 32 bits 64 bits

300

Pentium III 1999 9.500.000 0,25 450 MHz 32 bits 64 bits

510

Pentium 4 2000 42.000.000 0,18 1,5 GHz 32 bits 64 bits

1,700

Pentium 4 "Prescott"

2004 125.000.000 0,09 3,6 GHz 32 bits 64 bits

7,000

Pentium D 2005 230.000.000 90nm 2,8 GHz 3,2 GHz

32 bits

Core2 2006 152.000.000 65nm 1,33 2,33 GHz

32 bits 26,000

Core 2 2007 820.000.000 45nm 3 GHz 64 bits 53,000

01176992910






Duo

Core i7 4 gerao

2008 731.000.000 22nm 2,66 GHz 3,2 GHz

64 bits 76,000

Alm desses processadores listados na tabela, existem outros fabricados pela Intel que so bastante populares:

x Celeron: desde o primeiro Pentium, esse um processador alternativo para quem no precisa de todo o poder computacional GR 3HQWLXP FRPSOHWR DTXL VHPSUH WHP XP UHFXUVR QmRimplementado para justificar um preo mais baixo para o consumidor, sem prejuzo de acesso a tecnologia mais recente. Um dos mais recentes processadores CELERON o CORE2-DUO, que alternativo ao PENTIUM IV DUAL CORE; x XEON: pronuncia-se zon, uma famlia especial de Pentiums

voltada para os servidores de rede. So processadores que contam com toda a tecnologia disponvel no Pentium mais atual e so preparados especialmente para servidores de rede;

Esses so processadores fabricados pela INTEL, empresa que foi pioneira nesse tipo de produto. Existem concorrentes: NEC, Cyrix e AMD; sendo que atualmente essa ltima marca mantm-se fazendo frente aos lanamentos da INTEL no mercado. Por exemplo, um modelo muito popular de 386 foi o de 40 MHz, que nunca foi feito pela INTEL, cujo 386 mais veloz era de 33 MHz, esse processador foi obra da AMD. Desde o lanamento da linha Pentium, a AMD foi obrigada a criar tambm novas denominaes para seus processadores, sendo lanados modelos como K5, K6-2, K7, Duron (fazendo concorrncia direta ideia do Celeron) e os mais atuais como: Athlon, Turion, Opteron e Phenom.


As principais funes da UCP so controlar e executar as operaes de processamento dos dados, tendo um papel importante no

desempenho do sistema computacional e executando as instrues que esto na memria principal.

Marque CERTO para esta afirmao, pois a UCP ou CPU tem como funes principais controlar e executar as operaes de processamento de dados.

01176992910






A CPU exerce o controle do computador, sendo responsvel pela busca (fetching) das instrues (na memria), pela sua decodificao (ou interpretao) e execuo. A busca e a decodificao das instrues so realizadas pela Unidade de Controle, enquanto que a execuo fica ao encargo da Unidade de Execuo. A unidade de execuo, por sua vez, composta pela Unidade de Lgica e Aritmtica e por um conjunto de Registradores de uso genrico.


Registradores so dispositivos de armazenamento temporrio, localizados na Unidade Central de Processamento (UCP),

extremamente rpidos, com capacidade para apenas um dado (uma palavra). Devido a sua tecnologia de construo e por estar localizado como parte da prpria pastilha ("chip") da UCP, muito caro.

O conceito de registrador surgiu da necessidade da UCP de armazenar temporariamente dados intermedirios durante um processamento. Por exemplo, quando um dado resultado de operao precisa ser armazenado at que o resultado de uma busca da memria esteja disponvel para com ele realizar uma nova operao. Registradores so VOLTEIS, isto , dependem de estar energizados para manter armazenado seu contedo.

BARRAMENTOS

01176992910






Barramento um canal de comunicao compartilhado composto por conjunto de fios para a conexo de subsistemas. um caminho eltrico comum entre mltiplos dispositivos. Utilizado, por exemplo, para conectar CPU, memria e perifricos.

Possibilita a expanso do computador de forma organizada. Vantagens da utilizao: versatilidade e baixo custo.

o Versatilidade: ao se definir um sistema nico para conexo (padro), novos dispositivos podem ser adicionados/movidos entre sistemas computacionais que utilizam o mesmo padro de barramento.

o Baixo custo: um nico conjunto de fios utilizado para conectar diversos dispositivos (compartilhamento). Maior desvantagem: perda de tempo na disputa (contenso).

o O barramento o gargalo do sistema, uma vez que no pode ser utilizado para realizar mais de uma transferncia de forma simultnea. Operaes realizadas no barramento:

o Entrada ou sada: (1) envio do endereo, (2) envio recepo ou controle do dado.

o Restries fsicas: nmero de linhas (fios) e tamanho do barramento.

o Barramento multiplexado: mesmos fios para dados e endereos. o No multiplexado: separa linhas e endereos. o Largura do barramento: desejvel ser igual largura da palavra.

Tipos de barramentos Processador memria.

o Curtos, alta velocidade. o Projetados de acordo com o sistema de memria da placa. o Proprietrios do fabricante. Entrada/sada.

o Padro seguido por diversos fabricantes. Exemplo: SCSI, NuBus. o Diversos dispositivos de E/S conectados.

01176992910






o Normalmente no conectam diretamente perifricos ao sistema de memria.

o Taxas de transmisso variadas, longos. %DFNSODQHSDQRGHIXQGR

o Pano de fundo para a ligao de outros barramentos (espinha dorsal backbone em redes).

o Projetados para possibilitar a ligao de vrios grupos de dispositivos de E/S atravs de um nico adaptador ao barramento P/M (Processador/Memria).

o Permite com isto maximizar a velocidade do barramento P/M. Back-side cache.

o Utilizado para conectar a cache diretamente ao processador. o Funciona muitas vezes na mesma freqncia do processador. o Porque chamar de barramento, canal compartilhado? uma

porta. Arquiteturas de Barramento: os dispositivos de E/S de um sistema podem estar ligados ao processador de trs formas: Arquitetura de barramento nico. Arquitetura de barramento em dois nveis. Arquitetura de barramento hierrquica. Barramento nico Memria e dispositivos de E/S esto ligados a CPU atravs de um nico barramento. Forma mais simples de interconexo. Barramento tem que acomodar dispositivos com caractersticas e velocidades bem diferentes e o desempenho da comunicao cai.

Dois nveis Processador e memria se comunicam atravs de um barramento principal. Outros barramentos de E/S esto ligados ao barramento principal atravs de adaptadores, compondo um segundo nvel na arquitetura de barramentos. Desta forma o barramento principal pode funcionar a uma maior velocidade j que os adaptadores se encarregam da comunicao com os barramentos de E/S mais lentos.

01176992910






Hierrquica Processador e memria se comunicam atravs de um barramento principal Um barramento backplane concentra toda E/S do sistema e ligado ao barramento principal (s um adaptador ligado ao barramento principal) Ao barramento backplane esto ligados diferentes barramentos de E/S atravs de Adaptadores

Acesso ao barramento x Problema: Como um dispositivo ganha o barramento? Como evitar o

caos? x 6ROXomREXVPDVWHUFRQWURODRDFHVVRDREDUUDPHQWR

o Exemplo: processador controla todos os acessos ao barramento, porm perde-se muito tempo de CPU. x $OWHUQDWLYDGLIHUHQWHVEXVPDVWHU

o &DGDEXVPDVWHUSRGHLQLFLDUXPDWUDQVDomR o 3UREOHPDVHPDLVGHXPEXVPDVWHUSHGHREDUUDPHQWRDR

mesmo tempo? x Soluo: arbitragem do barramento.

o Dispositivo envia um pedido de acesso (request). o Espera at receber o barramento (grant). x A arbitragem de barramento deve balancear os seguintes critrios:

o Dispositivos com maior prioridade devem ser atendidos primeiro. o No abandonar dispositivos de baixa prioridade.

01176992910






x A arbitragem de barramento o processo de decidir qual mestre ir ter o acesso ao barramento. Pode envolver hardware especial ou protocolos especiais de handshaking. x A maioria dos esquemas tentam equilibrar dois fatores:

o Prioridade - O dispositivo com mais alta prioridade deveria ter o acesso primeiro.

o Justia - Qualquer dispositivo deveria ter acesso ao barramento. x A arbitragem pode ser:

o Centralizada - Um rbitro decide que deve receber permisso para utilizar o barramento.

o Descentralizada - No h rbitro. Os prprios verificam se o barramento pode ser utilizado por ele ou no.

Algumas solues para a arbitragem de barramento:

Daisy chain: simples, mas no resolve postergao indefinida. Exemplo: SCSI. Arbitragem paralela (centralizada): cada dispositivo tem sua prpria linha de requisio e rbitro decide quem ganha (bus master). Gargalo: muitos fios. Arbitragem distribuda: sem rbitro central, vrios requests, candidatos colocam seus cdigos no barramento pedindo acesso, e os prprios dispositivos avaliam prioridade. Ex: NuBus (Mac). Arbitragem distribuda com deteco de coliso: como a anterior, porm em caso de coliso espera-se a liberao e tenta-se novamente. Exemplo: ethernet.

Outros detalhes importantes para a prova! Comparao.

o Barramento Sncrono. Fcil de implementar e testar. Se a CPU e a memria conseguem completar a

transferncia em 3.1 ciclos, eles tero que esticar o tempo para 4 ciclos.

Pode ter problemas ao trabalhar com dispositivos que tenham tempos de transferncia diferentes.

o Barramento Assncrono. Pode conviver com dispositivos que tenham velocidades

baixa e alta. Necessita do handshaking, o que pode resultar em

problemas caso algum dispositivo no funcione corretamente.

01176992910






x USB (Universal Serial Bus - Barramento Serial Universal). o Seu principal propsito consiste em reduzir problemas de

compatibilidade entre perifricos e o computador, ou seja, universalizar o padro de conexo entre os perifricos e o computador.

o Permite que sejam conectados at 127 dispositivos perifricos em uma nica porta.

o Possibilita que o dispositivo conectado seja alimentado pelo cabo de dados, dispensando a necessidade de ter um outro cabo (de energia) para ligar o aparelho tomada.

o eXPEDUUDPHQWRHot Plug and PlayHPvirtude da eliminao da necessidade de desligar e reiniciar o computador quando um novo perifrico adicionado.

o Verses: USB 1.0 = 12 Mbps (1,5 MB/s); USB 2.0 = 480 Mbps (60 MB/s); USB 3.0 = 4.800 Mbps (10 x mais rpido que a USB

2.0).

Outros barramentos cobrados em provas: x O barramento ISA antigo e atualmente sem uso. Taxa: 16 MB/s,

largura de 16 bits. Aps a criao do PCI, o barramento ISA foi reformulado para se compatibilizar ao plug and play. Portanto, o barramento ISA original no era compatvel com plug and play.

x O barramento PCI (Peripheral Component Interconnect), desenvolvido pela Intel, substituto do ISA, e pode ser utilizado para conectar placas de expanso, como por exemplo: modem, rede, som, controladoras SCSI, sintonizadoras de TV, digitalizadores de vdeo.

o Podem ter largura de 32 ou 64 bits, frequncia de 33 ou 66MHz, com consequente taxa de transferncia de 133, 266 ou 533 MB/s.

o O PCI tpico o de 32 bits e 33 MHZ, com taxa de 133MB/s. o plug and play.

Slots PCI x O barramento AGP (Accelerated Graphics Port), lanado em 1997 pela

Intel, utilizado para placas de vdeo (SOMENTE). Trabalha a 66 MHz transferindo 32 bits (4 bytes) por vez. Taxas do AGP: (AGP 1x) 266MB/s, (AGP 2x) 533MB/s, (AGP 4x) 1.066MB/s ou 1,06 GB/s, e (AGP 8x) at 2.133MB/s ou 2,1 GB/s.

01176992910






Obs.: Atualmente, tanto o PCI quanto o AGP esto sendo substitudos pelo PCI Express, cuja velocidade vai de 1x at 32x (sendo que atualmente s existe disponvel at 16x). Mesmo a verso 1x consegue ser duas vezes mais rpido que o PCI tradicional. x O barramento IDE usado para conectar as unidades de

armazenamento internas (HD, drive de CD, gravadores de CD, drives de DVD, zip drive, etc) placa-me do computador. Os termos IDE (Integrated Drive Electronics) e ATA (Advanced Technology Attachment) so sinnimos (tambm hoje comum os textos tcnicos se referirem ao IDE como PATA (Parallel Ata Ata Paralelo)). O barramento IDE tem largura de 32 bits, e no necessita de placas controladoras separadas para ser ligado placa-me. x SCSI (Small Computer System Interface) trata-se de um barramento (ou

interface) extremamente veloz (e claro, de alto custo!) utilizado principalmente em servidores para conectar dispositivos como scanners, discos, impressoras, unidades de fita. Usa-se geralmente uma placa controladora separada para se ter SCSI. H padres SCSI com taxas de transferncia de at 320 MB/s.

MEMRIA

A memria a parte do computador onde programas so armazenados. A unidade bsica de memria o dgito binrio, chamado bit. Um bit pode conter um 0 ou um 1. Ele a unidade mais simples possvel. As memrias so compostas de um determinado nmero de clulas (ou posies), cada uma podendo armazenar uma parte da informao. Cada clula tem um nmero, chamado endereo, pelo qual os programas podem referenci-la.

Se a memria tem n clulas, elas tero endereos de 0 a n - 1. Todas as clulas possuem o mesmo nmero de bits.

Uma clula de k bits, pode conter uma em 2k diferentes combinaes de bits. Uma clula a menor unidade enderevel.

A maioria dos fabricantes de computadores, padronizaram a clula de 8 bits, que chamada byte. Bytes so agrupados em palavras. Um computador com uma

palavra de 16 bits tem 2 bytes/palavra. Um computador com palavra de 32 bits tem 4 bytes/palavra. O significado de uma palavra que a maioria das instrues opera

em palavras inteiras. o Uma mquina de 16 bits ter registradores de 16 bits e

instrues que manipulam palavras de 16 bits, enquanto que uma mquina de 32 bits ter registradores de 32 bits

01176992910






Hierarquia de Memria

Memria cache

O princpio de funcionamento da memria cache duplicar parte dos dados contidos na memria principal (a memria lenta, neste caso) em um mdulo menor (o cache) composto por dispositivos de memria mais rpidos. Quando o processador solicita um item de dado (gerando uma referncia para seu endereo, que pode ser fsico ou virtual), o gerenciador de memria requisita este item do cache. Duas situaes podem ocorrer: cache hit: item est presente no cache, retornado para o processador praticamente sem perodo de latncia; cache miss: item no est presente no cache, processador deve aguardar item ser buscado da memria principal. Localizao de itens no cache (P XP DFHVVR FRQYHQFLRQDO j PHPyULD SULQFLSDO XP LWHP EXVFDGR pselecionado com base em seu endereo na memria:

01176992910






A ideia por trs do princpio do cache trazer os dados da memria principal que esto sendo mais utilizados para a memria rpida e mais prxima do processador:

Como se pode observar deste diagrama, a presena do cache transparente para o processador. Se o item solicitado est presente (cache hit), ele entregue CPU com baixa latncia. Caso esteja ausente, um ciclo de acesso convencional memria principal realizado, com o processador recebendo o item aps um perodo de espera (latncia alta). Entretanto, h ainda um problema de localizao de item no cache. Ao copiar um item da memria principal para o cache, a informao sobre a posio (endereo) do item na memria principal no vlida para a posio do item no cache. Como saber ento se o item buscado est presente ou no no cache? fundamental para o bom desempenho do cache que a busca a um item seja realizada em um tempo curto. Por este motivo, o uso de memrias associativas (em hardware) para implementar o diretrio do cache no uma soluo vivel, pois seu tempo de acesso longo. Portanto, preciso utilizar uma organizao interna para o cache que permita fazer esta busca rpida usando dispositivos convencionais de memria. Evidentemente, uma busca sequencial ao diretrio inconcebvel. Uma das alternativas para agilizar a busca de um tag no diretrio do cache reduzir o nmero de posies que devem ser buscadas. Existem trs estratgias bsicas de organizao do cache: 1. Organizao por mapeamento direto; 2. Organizao completamente associativa; 3. Organizao associativa por conjuntos Anote: A memria cache intermedia a troca de dados entre o processador e a memria RAM, e utilizada para dar desempenho ao processador! Vide figura a seguir, que ilustra essa interface.

01176992910






A memria cache est disponvel em 4 nveis (ou grupos):

cache L1 Nvel 1 (cache primria): a mais prxima do ncleo da CPU e a mais rpida!

L1 e L2 esto armazenadas DENTRO

do PROCESSADOR => Trabalham na MESMA frequncia

do processador.

cache L2 Nvel 2 (cache secundria)

cache L3 Nvel 3 (cache terciria)

A L3 e L4 so mais novas e esto localizadas na PLACA-ME

do computador => no trabalham na mesma frequncia do processador.

Quando a CPU precisa de uma informao, ela tenta encontr-la primeiramente na memria cache. Temos ento o seguinte: inicialmente, o processador consulta a cache L1, se no encontrou o que procurava, consulta a cache L2. Caso no encontre o dado necessrio em nenhum nvel da memria cache, a ento o processador consulta a memria RAM. Desse funcionamento, podemos concluir que o aumento da capacidade da memria cache de um computador resulta em uma melhora em sua performance! A CACHE muito mais rpida do que a RAM! Observe, ainda:

x SRAM (Memria RAM Esttica) o Tem baixo consumo de energia e muito mais rpida que a

DRAM, alm de no necessitar de recarga (REFRESH). o Utilizada na memria cache do computador. x DRAM (Memria RAM Dinmica):

Cache

Processador Memoria Principal

Controle e gerencia da cache

01176992910






o a que mais usamos em nosso computador. o Nossa memria principal DRAM. o 9HQGLGDHPIRUPDWRGHSHTXHQDVSODFDVSHQWHVRX

PyGXORVTXHVHHQFDL[DPGLUHWDPHQWHQDSODFD-me. o Mais barata e lenta quando comparada SRAM. o Necessita ter seus dados reforados de tempos em tempos

para que no perca os dados.

Memria Caractersticas DRAM Baixo custo. Mais lenta, uso do refresh. SRAM Alto custo. Mais rpida e no necessita de refresh.

$PHPyULDcache do computador um tipo de memria intermediria que guarda as informaes oriundas da memria principal, com a ILQDOLGDGHGHDJLOL]DURDFHVVRGRSURFHVVDGRUDHVVDVLQIRUPDo}HV

2. SUBSISTEMAS DE ENTRADA E SADA

O subsistema de entrada e sada a parte mais lenta da hierarquia de memria. Em geral, componentes do subsistema de E/S so estruturados em duas grandes camadas, a interface de E/S e o dispositivo de E/S propriamente dito. Nem sempre a linha divisria entre estes componentes clara. O conjunto de comandos associado ao diretamente ao dispositivo constitui seu device driver, responsvel por tarefas tais como bufferizao dos dados, converso de formatos de representao e deteco e correo de erros. Canais e processadores de E/S Existem basicamente quatro nveis possveis de interao entre a CPU e a execuo da operao de E/S: E/S programada: a CPU responsvel pelo controle da operao,

usando principalmente a estratgia de espera ocupada (busy-wait); E/S dirigida por interrupo: a CPU pode realizar processamento

enquanto E/S ocorre, sendo notificada da ocorrncia da operao, quando ento assume controle para concluir a transferncia ou tratamento do dado, se necessrio. Canais de dados de E/S: a CPU no intervem na operao de E/S

apenas requisita incio da operao de transferncia. O conceito de] canais de dados de E/S (I/O channels) oferece uma estratgia eficiente para transferncia de blocos de dados, sendo utilizado para realizar transferncias em DMA (Direct Memory Access). Processadores de E/S: este processador assume controle total da

operao de E/S, sem interveno da CPU. As transaes de

01176992910






transferncia de dados so controladas por programas de E/S que utilizam as instrues especiais oferecidas pelo processador de E/S. Os canais de E/S, por sua vez, podem ser classificados como:

Canal seletor: manipula uma transao de E/S de cada vez. A inicializao da operao requer localizao do incio do bloco em memria, o comprimento do bloco a ser transferido e o endereo do dispositivo. Canal multiplexador: pode manipular diversas transaes

concorrentemente, sendo composto por subcanais. Discos Magnticos

Caractersticas de discos magnticos Discos magnticos so os componentes mais comuns em sistemas de memria secundria. De forma genrica, podem ser descritos como compostos por: Mecanismo: composto por componentes de gravao (superfcies magnticas, cabeas de gravao e leitura) e por componentes de posicionamento (braos, motores). Controlador: composto por microprocessador (processador de entrada e sada), memria (buffer) e interfaces com barramento. A superfcie de gravao organizada em trilhas, as quais so divididas em setores. Como a velocidade de rotao fixa, o tempo total para transferncia de uma trilha constante. A transferncia realizada pela passagem da trilha sob a cabea de gravao e leitura em geral, h uma cabea de gravao e leitura por superfcie de gravao. Entretanto, a cabea deve ser posicionada sobre setor para poder realizar a transferncia de dados. Assim, o tempo total para obter os dados de um setor do disco uma composio de:

01176992910






1. tempo de posicionamento (seek) da cabea sobre a trilha; 2. atraso rotacional, para que o incio do setor desejado passe sob a cabea, e 3. tempo de transferncia. O tempo de posicionamento afetado pelo mecanismo pelo qual o brao ir se posicionar sobre a trilha desejada. Para tanto, o brao executa um movimento de rotao sobre um pivot. Esta estratgia oferece caractersticas mecnicas melhores que os motores de movimento linear usados antigamente. O tempo de posicionamento, por sua vez, pode ser decomposto em (a) tempo de acelerao (b) tempo de movimento livre (c) tempo de desacelerao (d) tempo de ajuste Os fatores que limitam a diminuio deste tempo de posicionamento incluem a potncia do motor do pivot e a rigidez do brao (que determina sua capacidade de suportar acelerao). Com relao ao tempo de posicionamento, discos de dimetro menor levam vantagem. O atraso rotacional depende diretamente da velocidade de rotao do disco XVXDOPHQWH HQWUH SDGUmR H USP $ PDLRUvelocidade reduz atraso rotacional e melhora taxa de transferncia de dados, porm aumenta consumo de potncia e requer melhor mecnica. A taxa de transferncia tambm depende da velocidade de rotao, mas tambm da densidade de armazenamento. A densidade de gravao linear est atualmente da ordem de 50000 bits por polegada. Apesar de um disco ter diversas superfcies, cada uma delas com uma cabea de leitura e gravao, apenas uma das cabeas est ativa em um dado instante um nico canal de dados pode ser oferecido de cada vez. Um sistema multicanal poderia ampliar a capacidade de transferncia de dados, mas h dificuldades que precisariam ser contornadas para implementar tal sistema. Uma delas o problema do alinhamento simultneo das cabeas sobre as trilhas. Tecnologia de controladores de disco As principais funes executadas por um controlador de disco incluem: acesso ao mecanismo, gerncia do sistema dedicado de ajuste, transferncia de dados entre disco e sistema, e controle do buffer do disco

01176992910






(se presente). Em geral, controladores utilizam processadores dedicados, com overhead de processamento da ordem de 0.3 a 1 ms. Buffers de disco tem capacidade tpicas na ordem de 64 Kbytes a 1 Mbyte, usando dispositivos com tecnologia SRAM de porta dupla (alto custo). As principais estratgias de acesso com buffer so: Leitura adiantada (read-ahead): tcnica adequada para fluxos de

acesso seqencial. Quando h mais de um fluxo sequencial previsto, buffer pode ser segmentado. O controlador pode ou no manter bloco no buffer uma vez que ele tenha sido acessado. Leitura na chegada (on-arrival): assim que a cabea est posicionada

sobre a trilha correta, inicia a transferncia de dados para o buffer. O problema desta abordagem est no tamanho das trilhas, que tem aumentado muito (pode acontecer do buffer no ter capacidade para armazenar toda a trilha). Escrita: apenas adotada se memria para o buffer no voltil

(possivelmente com bateria de backup) caso contrrio, h risco de perda dos dados. O uso do buffer para escrita reduz latncia, evita acesso desnecessrio ao mecanismo em caso de reescrita e permite escalonar acessos ao mecanismo.

Notas sobre discos magnticos: Consistem de um ou mais pratos de alumnio magnetizados.

A sequncia circular de bits escritos quando o disco executa uma rotao completa chamada de trilha. Cada trilha dividida em um nmero fixo de setores, tipicamente

contendo 512 bytes, precedida de dados que permitem a cabea de leitura/gravao ser sincronizada antes da leitura ou gravao. Aps os dados existe um cdigo de correo de erro (ECC), podendo

ser um hamming ou um cdigo que pode corrigir mltiplos erros chamado Reed-Solomon code. A largura de uma trilha depende da largura da cabea de

leitura/gravao e da preciso com que a cabea pode ser posicionada. O conjunto de trilhas que esto mesma distncia do eixo chama-se

cilindro. O tempo requerido para o brao se mover at a trilha (cilindro)

desejada se chama tempo de seek. O tempo requerido para a cabea de L/G se posicionar no setor correto

se chama tempo de latncia. Arranjos de discos Um arranjo de discos composto por um grupo de discos trabalhando como se fosse uma unidade lgica com melhores caractersticas de acesso e maior capacidade de armazenamento:

01176992910






O problema associado a este trabalho em grupo que a confiabilidade do sistema reduzida. O MTTF (Mean Time To Failure) para um grupo de componentes trabalhando em conjunto inversamente proporcional ao nmero de componentes. Por exemplo, o MTTF para um disco moderno de 200000 a 106 horas (cerca de 20 a 100 anos). Para um arranjo de discos, este tempo poderia ser reduzido a meses ou at mesmo a semanas. No projeto de arranjos de discos, dois aspectos so considerados. O primeiro como realizar a distribuio de dados de modo a melhorar o tempo de acesso. O outro aspecto como utilizar redundncia de dados para melhorar a confiabilidade do sistema. Distribuio de dados A estratgia de distribuio de dados a responsvel pelo mapeamento de endereos lgicos, gerados pelo sistema, para os endereos fsicos, nos discos que compem o arranjo. Na abordagem convencional, utilizada, por exemplo, em ambientes de redes locais de computadores, cada disco tratado independentemente. Os usurios ou aplicaes distribuem os dados explicitamente. Em geral, esta tarefa delegada ao administrador do sistema, sendo difcil obter uma distribuio com acesso balanceado aos discos. A estratgia de striping combina discos em um nico espao de endereamento. As unidades lgicas de acesso consecutivas so distribudas em round-robin entre os discos. Neste caso, o tamanho da unidade lgica de acesso determina o comportamento do sistema: Striping com unidade pequena (menor que um bloco: bit, byte): todos os discos devem cooperar para atender a cada acesso. A taxa de transferncia global com N discos com taxas individuais aproximadamente N x . O tempo de posicionamento em geral ou, na melhor das hipteses, igual ao tempo para um disco.

01176992910






Striping com unidade grande (pelo menos um bloco): discos trabalham cooperativamente para acessos a grandes volumes de dados, mas independentemente para acessos a blocos. O acesso ao primeiro bloco de uma srie equivale operao para um disco individual. Entretanto, acesso aos blocos seguintes pode ser agilizado durante o acesso ao primeiro bloco.

A escolha do tamanho da unidade uma funo principalmente das caractersticas do tipo de aplicao que se deseja atender. Mecanismos de redundncia A abordagem tradicional de redundncia oferecer cpias backup em fitas magnticas. Entretanto, em sistemas onde o acesso eficiente aos dados armazenados crtico, deseja-se alguma forma de suportar falhas dinamicamente. As duas principais abordagens para tanto incluem a duplicao dos dados e a proteo por paridade. Na estratgia de duplicao dos dados, mltiplas cpias dos dados so mantidas simultaneamente. Para manter N cpias de um disco, N discos adicionais so necessrios. As caractersticas de desempenho para escrita pode se degradar com esta estratgia, pois para cada operao vrios discos devero ser atualizados.

01176992910






No entanto, as caractersticas de leitura podem ser melhoradas, pois as cpias adicionais podem ser aproveitadas para agilizar acesso aos dados. Os mtodos bsicos de duplicao incluem o espelhamento (mirroring) e o espalhamento (declustering). No espelhamento, para cada disco de dados existe um disco imagem com contedo idntico:

No espalhamento, os dados duplicados esto distribudos entre todos os discos. No espalhamento encadeado, cada disco dividido em duas sees, a primeira com dados e a segunda com suas cpias:

No espalhamento entrelaado, as cpias dos dados so particionadas entre os discos que no contm os dados originais:

01176992910






A estratgia de proteo por paridade usa os mesmos princpios adotados em cdigos detectores e corretores de erros. Assim, um bit de paridade permite a recuperao de erro (em um bit) a partir da informao da paridade, dos bits corretos e do conhecimento da ocorrncia de erro. Apesar de requerer um disco extra para manter a informao de paridade, mais econmico que a estratgia de duplicao completa dos dados. H duas abordagens de manuteno da informao de paridade:

RMW (Read-Modify-Write): nova informao de paridade construda a partir dos valores novos e antigos dos dados sendo escritos e dos dados de paridade antigos; RW (Regenerate-Write): l dados no sendo alterados e,

juntamente com valores novos, gera nova informao de paridade. A forma de armazenamento da informao de paridade tambm um parmetro de projeto. Uma abordagem utilizada dedicar um disco exclusivamente para paridade:

A outra abordagem distribuir a informao de paridade ao longo dos vrios discos do arranjo:

01176992910






RAID

RAID a abreviatura para Redundant Array of Inexpensive Disks. a forma de implementao mais comum de arranjos de discos. Arranjos RAID so usualmente classificados em nveis de acordo com opes de organizao e mecanismo de redundncia adotados: RAID 0: striping com unidade grande, sem redundncia

RAID 1: endereamento independente com duas cpias dos dados RAID 2: striping com unidade pequena, cdigo corretor de erro

(Hamming) RAID 3: striping com unidade pequena, disco de paridade

RAID 4: striping com unidade grande, disco de paridade RAID 5: striping com unidade grande, paridade distribuda

RAID 6: striping com unidade grande, dois cdigos distintos de deteco de erros

RISC (Reduced Instruction Set Computing). Filosofia: transferir complexidade das operaes para software, mantendo em hardware apenas as operaes primitivas. Conceitos motivadores

x Instrues complexas: apenas incluir quando o benefcio no desempenho compensar a degradao de velocidade; x Uso de transistores: rea de VLSI pode ser utilizada para novas

instrues ou para aumentar nmero de registradores, incluir memria cache no chip do processador, adicionar unidades de execuo; x Uso de microcdigo: deve ser evitado, pois o overhead associado

ao tempo de acesso a microinstrues na memria de controle passou a ser considervel a partir do momento em que a tecnologia da memria principal passou de ncleos de ferrite para dispositivos semicondutores; x Papel do compilador: deve substituir eficientemente as operaes

complexas eliminadas do hardware. Para atingir este objetivo, otimizao fundamental; projeto de compiladores realizado juntamente com o projeto dos processadores.

Caractersticas comuns maior parte dos processadores RISC:

x nmero de instrues limitado; x codificao de instrues em uma palavra de tamanho fixo; x execuo sem micro-cdigo;

x altas taxas de execuo (prximas a 1 instruo/ciclo) o uso intenso de pipelines; x poucos modos de endereamento;

x operaes envolvendo a memria principal restritas a transferncias (LOAD, STORE);

01176992910






x operaes lgicas e aritmticas entre registradores, tipicamente com instrues de trs endereos.

A tecnologia RISC (Reduced Instruction Set Computing) foi desenvolvida pela IBM nos anos 70 e o primeiro chip surgiu em 1980. Sua proposta baseou-se em um conjunto reduzido de instrues, sendo definidas apenas as mais frequentemente utilizadas e se evitando o uso de microcdigos. As instrues tambm seriam simplificadas, trabalhando com apenas um operando. As operaes enfatizavam o uso de registradores, sendo o acesso memria limitado a instrues tipo load/store. Assim, o processador gastaria apenas um ciclo por instruo. Porm, o que sucedeu no foi to simples assim, pois havia muita dificuldade em se escrever programas complexos utilizando um conjunto muito reduzido de instrues. Ento este conjunto foi incrementado com novas instrues, como as necessrias para trabalhar com memria virtual, multiprocessamento e assim por diante. A tecnologia RISC comeou a ser promovida no mercado com o surgimento das estaes de trabalho cientficas, pois sua atividade bsica "CPU bound". Os chips CISC (Complex Instrution Set Computing) de aplicao mais geral - tpicas de ambientes comerciais - no ofereciam a velocidade necessria aos trabalhos com grande manipulao de nmeros e visualizao grfica. Em ambiente comercial, por outro lado, necessrio considerar todo o conjunto que compe o sistema, como CPU, memria, velocidade de discos, sistema operacional e software de aplicao. Os microprocessadores RISC (como aqueles utilizados nas workstations da Sun Microsistems) so baseados em um pequeno conjunto de instrues bastante bsicas. A maioria das instrues de alto nvel que esto embutidas nos processadores CISC teriam que ser escritas como algoritmos de software. Mas os processadores RISC possuem a vantagem que com seus conjuntos de instrues menores possibilitam a decodificao e execuo das instrues muito mais rapidamente do que seria possvel ao processador CISC. Todas as instrues RISC tambm geralmente possuem palavras do mesmo tamanho e esto restritas a dois operandos, o que no ocorre nos processadores CISC. Ainda mais uma vantagem dos processadores RISC que suas instrues pegam seus operandos somente dos registradores. Os operandos so transferidos da memria para os registradores embutidos no processador com instrues separadas. Estas instrues no fazem nada mais que carregar os registradores e guardar seu contedo na memria. Por esta razo, muitas vezes os processadores RISC so conhecidos como

01176992910






SURFHVVDGRUHV ORDGVWRUH. Esta caracterstica simplifica a lgica de controle do processador e elimina muito do overhead e da complexidade associada aos processadores CISC. Notas: Os processadores de arquitetura RISC contm um nmero menor de

instrues. Essas instrues so mais simples e, por isso, executadas mais rapidamente.

Os processadores que usam a tecnologia CISC possuem um conjunto grande de instrues, algumas delas at desnecessrias ou redundantes (repetidas), que realizam diversas operaes. O problema : quanto mais instrues um processador tem, mais complexo ele , tornando-se, com isso, menos rpido!!

Lembrete: os processadores de nossos computadores pessoais (Intel e AMD) so hbridos das tecnologias RISC e CISC, para manter a compatibilidade com os programas anteriores.

RISC CISC

x Menor quantidade de instrues x ,QVWUXo}HVVLPSOHVUHDOL]DGDVHPXPFLFOR

GHUHOyJLR x Menor quantidade de modos de

endereamento (Load/Store) x Instrues em formato fixo (ou com poucos

formatos) x Nenhum microcdigo x Maior nmero de registradores (utilizados no

registro de ativao) x Intenso uso de pipelining

x Grande quantidade de instrues x Instrues complexas (sua execuo consome

vrios ciclos de relgio) x Vrios modos de endereamento x Instrues com vrios formatos x Processamento controlado por microprograma x Poucos registradores de dados na CPU x Pouco pipelining

MAIS CONCEITOS IMPORTANTES

CHIPSET

O chipset um conjunto de circuitos integrados, mas no um circuito oscilador nem tem como funo sincronizar dados. Isto feito pelo relgio (clock) do sistema e, mesmo assim, no tem a funo de sincronizar dados. o componente central de uma placa-me, j que uma espcie de ponte de comunicao do processador com as memrias, e, em alguns casos, com os barramentos de alta velocidade AGP, PCI Express e demais controladores de HDs (como ATA/IDE e SATA), portas USB, paralela, PS/2, serial, os barramentos PCI e ISA.

01176992910






O chipset uma espcie de controlador de trfego da placa-me, por ele passam todos os dados e instrues e por meio dele que todos os barramentos conseguem se interconectar. O chipset divide-se em dois importantes chips: o Southbridge e o Northbridge.

x Chip Northbridge (Ponte Norte) (ou Memory Controller HUB): chip maior e mais importante, responsvel pela comunicao entre os componentes de maior velocidade do computador. ele que faz a comunicao do processador com as memrias, atravs do Front Side Bus (FSB), e com os barramentos de alta velocidade AGP e PCI Express! x Chip Southbridge (Ponte Sul) (ou I/O Controller HUB): estabelece

a comunicao entre os principais dispositivos de entrada e sada, por meio dos barramentos PCI, IDE/Serial Ata e outros.

A figura a seguir ilustra a arquitetura de uma placa-me tpica:

Plug and play uma tecnologia que facilita a instalao de dispositivos no computador. Em outras palavras, a tecnologia Plug and Play foi criada com o objetivo de fazer com que o computador reconhea (detecte) e configure automaticamente qualquer dispositivo que seja instalado na mquina, facilitando a expanso segura dos computadores e eliminando a configurao manual. Essa tecnologia surgiu com o aparecimento do barramento PCI (Peripheral Component Interconnect), desenvolvido pela Intel. Isso possvel

01176992910






utilizando-se pequenas memrias ROM nos perifricos. Essas memrias informam ao computador quem so os perifricos e como eles devem ser tratados. Para que esse recurso funcione, tanto o BIOS como o sistema operacional e o perifrico devem ser compatveis com a tecnologia. Antes do aparecimento dessa tecnologia, a instalao de dispositivos no computador exigia, frequentemente, configurao manual de uma srie de quesitos, tanto no hardware, como no software dos micros. Tambm se poderia ter reconfigurao e atualizao de dispositivos, que tanto frustavam os usurios, devido forma como eram realizados! Atualmente, os micros (equipamentos) possuem capacidade de plug and play. Podemos ver essa tecnologia em ao quando instalamos algum perifrico novo (uma impressora, por exemplo) no micro e o sistema operacional emite alertas avisando que encontrou um novo hardware.

3. ARMAZENAMENTO

Para descrever os meios de armazenamento, antes precisamos entender o que um arquivo.

Segundo descrito por Tanenbaum 2008, pp. 446, os arquivos so um mecanismo de abstraoPDVSDUD IDFLOLWDUR VHXHQWHQGLPHQWRYDPRVadotar arquivo como qualquer informao digital que podemos manipular ou guardar em uma unidade de armazenamento. Podemos citar arquivos do tipo texto, arquivos do tipo imagem, arquivos de banco de dados e assim por diante.

por meio de um dispositivo fsico conhecido como unidade de armazenamento ou dispositivo de armazenamento que podemos guardar e processar nossas informaes. Estes dispositivos necessitam de energia eltrica para viabilizar o trabalho com os dados, ou seja, precisam de energia para recuperar ou salvar um arquivo, mas uma vez armazenada, as informaes so mantidas mesmo que eles no tenham

01176992910






alimentao de energia, est uma caracterstica de dispositivos de armazenamento permanente (no voltil).

Podemos classificar os dispositivos de armazenamento em trs categorias:

- Dispositivo de armazenamento por meio magntico, so considerados os mais antigos, porm, so os mais utilizados hoje em dia, eles permitem gravar uma grande quantidade de dados em um pequeno espao fsico e o acesso a esses dados com velocidades surpreendentes. Apesar da antiguidade deste tipo de dispositivo, o constante aperfeioamento de suas tecnologias os caracteriza como dispositivos atuais e de ponta. Temos como exemplo de armazenamento por meio magntico os discos rgidos, disquetes, fitas dat, zip, etc.

- Dispositivos de armazenamento por meio ptico, muito utilizados para armazenamento de informaes multimdias (filmes, vdeos, msicas, etc), mas podem ser usados para guardar qualquer tipo de informao. A grande desvantagem deste tipo de dispositivo sua fragilidade, apesar do seu alto desempenho para acesso aos dados. Temos como exemplo de armazenamento por meio ptico os CD-Roms, DVD-Roms e o mais atual Blue ray.

- Dispositivos de armazenamento por meio eletrnico, Este tipo de dispositivos de armazenamento o mais recente e o que mais oferece perspectivas para a evoluo do desempenho na tarefa de

01176992910






armazenamento de informao. Considerado a evoluo dos discos rgidos, esta tecnologia conhecida como memrias de estado slido ou SSDs (solid state drive) por no possurem partes mveis, apenas circuitos eletrnicos que no precisam se movimentar para ler ou gravar informaes.

O grande problema deste tipo de dispositivo ainda o preo, encontramos dispositivos com pequenas capacidades de armazenamento a um custo bastante elevado. Mas em contrapartida, o tempo de acesso informao muito mais rpido se comparado com os meios de armazenamento magntico.

Podemos citar como exemplo de dispositivos de armazenamento por meio eletrnico os Pen Drives, cartes de memria (muito utilizado em cmeras digitais e celulares), entre outros.

01176992910






4. QUESTES DE PROVAS COMENTADAS

01. (CESPE - 2010 - BASA - Tcnico Cientfico - Tecnologia da

Informao - Arquitetura de Tecnologia) A mquina proposta por Von Neumann rene componentes como memria, unidade aritmtica e lgica, unidade central de processamento (UCP), composta por diversos registradores, e unidade de controle.

Comentrios De fato, a mquina proposta por Von Neumann rene os componentes citados. interessante observar que o funcionamento de praticamente qualquer computador digital, independentemente do seu porte, pode ser entendido a partir do desenho bsico de John von Neumann, matemtico hngaro. Analisando de forma simplificada a arquitetura por ele proposta, vemos que ela rene:

x uma unidade lgica e aritmtica (ULA), x uma unidade de controle (UC), x uma memria, e x uma unidade central de processamento (CPU), composta por

diversos registradores, x os dispositivos de entrada e sada (E/S ou I/O - input e output).

Fazem parte da unidade central de processamento (CPU) a ULA (unidade lgica aritmtica), a UC (unidade de controle) e os registradores. Unidade Lgica Aritmtica (ULA): o dispositivo da CPU que executa realmente as operaes matemticas com os dados. Ela fica encarregada das operaes aritmticas (soma, subtrao) e lgicas (E, OU, etc).

Registradores: para que um dado possa ser transferido para a ULA, necessrio que ele permanea, mesmo que por um breve instante, armazenado em um registrador. Alm disso, o resultado de uma operao aritmtica ou lgica realizada na ULA deve ser armazenado temporariamente, de modo que possa ser reutilizado mais adiante (por outra instruo) ou apenas para ser, em seguida, transferido para a

01176992910






memria. Para atender a esses propsitos, a CPU fabricada com uma certa quantidade de registradores, destinados ao armazenamento de dados. Servem, pois, de memria auxiliar da ULA.

Unidade de Controle (UC): similar a um guarda de trnsito. Com a chegada da informao, ela decide quando e para onde essa informao deve ir, controlando todo o fluxo, desde a entrada (teclado) at a sada (display), inclusive guardando e recuperando informaes quando necessrio.

GABARITO: C. 02. (CESPE - 2010 - BASA - Tcnico Cientfico - Tecnologia da

Informao - Arquitetura de Tecnologia) As principais funes da UCP so controlar e executar as operaes de processamento dos dados, tendo um papel importante no desempenho do sistema computacional e executando as instrues que esto na memria principal.

Comentrios Sim, a UCP ou CPU tem como funes principais controlar e executar as operaes de processamento de dados. A CPU exerce o controle do computador, sendo responsvel pela busca (fetching) das instrues (na memria), pela sua decodificao (ou interpretao) e execuo. A busca e a decodificao das instrues so realizadas pela Unidade de Controle, enquanto que a execuo fica ao encargo da Unidade de Execuo. A unidade de execuo, por sua vez, composta pela Unidade de Lgica e Aritmtica e por um conjunto de Registradores de uso genrico.

01176992910






GABARITO: C 03. (CESPE - 2010 - BASA - Tcnico Cientfico - Tecnologia da

Informao - Arquitetura de Tecnologia) Os registradores so dispositivos de memria lentos e com custo baixo.

Comentrios Ao contrrio!!! So rpidos e de custo muito elevado. Registradores so dispositivos de armazenamento temporrio, localizados na Unidade Central de Processamento (UCP), extremamente rpidos, com capacidade para apenas um dado (uma palavra). Devido a sua tecnologia de construo e por estar localizado como parte da prpria pastilha ("chip") da UCP, muito caro. O conceito de registrador surgiu da necessidade da UCP de armazenar temporariamente dados intermedirios durante um processamento. Por exemplo, quando um dado resultado de operao precisa ser armazenado at que o resultado de uma busca da memria esteja disponvel para com ele realizar uma nova operao. Registradores so VOLTEIS, isto , dependem de estar energizados para manter armazenado seu contedo. GABARITO: E. 04. (CESPE - 2010 - BASA - Tcnico Cientfico - Tecnologia da

Informao) As arquiteturas dos computadores modernos normalmente estabelecem dois ou trs nveis diferentes de memria cache, todos constitudos por memrias do tipo SRAM (static RAM).

Comentrios A memria cache intermedia a troca de dados entre o processador e a memria RAM, e utilizada para dar desempenho ao processador! Vide figura a seguir, que ilustra essa interface.

A memria cache est disponvel em 4 nveis (ou grupos):

cache L1 Nvel 1

Cache

Processador Memoria Principal

Controle e gerencia da cache

01176992910






(cache primria): a mais prxima do ncleo da CPU e a mais rpida!

L1 e L2 esto armazenadas DENTRO do PROCESSADOR => Trabalham na MESMA frequncia

do processador.

cache L2 Nvel 2 (cache secundria)

cache L3 Nvel 3 (cache terciria)

A L3 e L4 so mais novas e esto localizadas na PLACA-ME

do computador => no trabalham na mesma frequncia do processador.

Quando a CPU precisa de uma informao, ela tenta encontr-la primeiramente na memria cache. Temos ento o seguinte: inicialmente, o processador consulta a cache L1, se no encontrou o que procurava, consulta a cache L2. Caso no encontre o dado necessrio em nenhum nvel da memria cache, a ento o processador consulta a memria RAM. Desse funcionamento, podemos concluir que o aumento da capacidade da memria cache de um computador resulta em uma melhora em sua performance! A CACHE muito mais rpida do que a RAM! H 2 termos ligados cache, que so importantes: ` Cache HIT: quando um dado procurado na Cache e est l! ` Cache MISS (ou Cache FAULT): quando um dado procurado no est

na cache e a CPU se v obrigada a procur-lo da RAM. Observe, ainda:

x SRAM (Memria RAM Esttica) o Tem baixo consumo de energia e muito mais rpida que a

DRAM, alm de no necessitar de recarga (REFRESH). o Utilizada na memria cache do computador. x DRAM (Memria RAM Dinmica):

o a que mais usamos em nosso computador. o Nossa memria principal DRAM. o 9HQGLGDHPIRUPDWRGHSHTXHQDVSODFDVSHQWHVRX

PyGXORVTXHVHHQFDL[DPGLUHWDPHQWHQDplaca-me. o Mais barata e lenta quando comparada SRAM. o Necessita ter seus dados reforados de tempos em tempos

para que no perca os dados.

01176992910






Memria Caractersticas

DRAM Baixo custo. Mais lenta, uso do refresh. SRAM Alto custo. Mais rpida e no necessita de refresh.

GABARITO: C. 05. (CESPE - 2010 - BASA - Tcnico Cientfico) Acerca de

informtica, julgue os itens a seguir. A memria cache do computador um tipo de memria intermediria que guarda as informaes oriundas da memria principal, com a finalidade de agilizar o acesso do processador a essas informaes.

Comentrios Olha a o CESPE conceituando a memria cache! GABARITO: C. 06. (CESPE - 2010 - TRE-BA - Analista Judicirio - Tecnologia da

Informao) Na arquitetura RISC (reduced instruction set computing), os processadores tm um nmero elevado de registradores e executam instrues simples e pouco numerosas, usando modos de endereamento simples. A maioria das operaes do tipo registrador-para-registrador, sendo o acesso memria realizado somente por instrues do tipo load e store.

Comentrios RISC (Reduced Instruction Set Computing).

Filosofia: transferir complexidade das operaes para software, mantendo em hardware apenas as operaes primitivas. Conceitos motivadores

x Instrues complexas: apenas incluir quando o benefcio no desempenho compensar a degradao de velocidade; x Uso de transistores: rea de VLSI pode ser utilizada para novas

instrues ou para aumentar nmero de registradores, incluir memria cache no chip do processador, adicionar unidades de execuo; x Uso de microcdigo: deve ser evitado, pois o overhead associado

ao tempo de acesso a microinstrues na memria de controle passou a ser considervel a partir do momento em que a tecnologia da memria principal passou de ncleos de ferrite para dispositivos semicondutores; x Papel do compilador: deve substituir eficientemente as operaes

complexas eliminadas do hardware. Para atingir este objetivo,

01176992910






otimizao fundamental; projeto de compiladores realizado juntamente com o projeto dos processadores.

Caractersticas comuns maior parte dos processadores RISC:

x nmero de instrues limitado; x codificao de instrues em uma palavra de tamanho fixo; x execuo sem micro-cdigo;

x altas taxas de execuo (prximas a 1 instruo/ciclo) o uso intenso de pipelines; x poucos modos de endereamento;

x operaes envolvendo a memria principal restritas a transferncias (LOAD, STORE); x operaes lgicas e aritmticas entre registradores, tipicamente com

instrues de trs endereos. A tecnologia RISC (Reduced Instruction Set Computing) foi desenvolvida pela IBM nos anos 70 e o primeiro chip surgiu em 1980. Sua proposta baseou-se em um conjunto reduzido de instrues, sendo definidas apenas as mais frequentemente utilizadas e se evitando o uso de microcdigos. As instrues tambm seriam simplificadas, trabalhando com apenas um operando. As operaes enfatizavam o uso de registradores, sendo o acesso memria limitado a instrues tipo load/store. Assim, o processador gastaria apenas um ciclo por instruo. Porm, o que sucedeu no foi to simples assim, pois havia muita dificuldade em se escrever programas complexos utilizando um conjunto muito reduzido de instrues. Ento este conjunto foi incrementado com novas instrues, como as necessrias para trabalhar com memria virtual, multiprocessamento e assim por diante. A tecnologia RISC comeou a ser promovida no mercado com o surgimento das estaes de trabalho cientficas, pois sua atividade bsica "CPU bound". Os chips CISC (Complex Instrution Set Computing) de aplicao mais geral - tpicas de ambientes comerciais - no ofereciam a velocidade necessria aos trabalhos com grande manipulao de nmeros e visualizao grfica. Em ambiente comercial, por outro lado, necessrio considerar todo o conjunto que compe o sistema, como CPU, memria, velocidade de discos, sistema operacional e software de aplicao. Os microprocessadores RISC (como aqueles utilizados nas workstations da Sun Microsistems) so baseados em um pequeno conjunto de instrues bastante bsicas. A maioria das instrues de alto nvel que esto embutidas nos processadores CISC teriam que ser escritas como algoritmos de software. Mas os processadores RISC possuem a vantagem

01176992910






que com seus conjuntos de instrues menores possibilitam a decodificao e execuo das instrues muito mais rapidamente do que seria possvel ao processador CISC. Todas as instrues RISC tambm geralmente possuem palavras do mesmo tamanho e esto restritas a dois operandos, o que no ocorre nos processadores CISC. Ainda mais uma vantagem dos processadores RISC que suas instrues pegam seus operandos somente dos registradores. Os operandos so transferidos da memria para os registradores embutidos no processador com instrues separadas. Estas instrues no fazem nada mais que carregar os registradores e guardar seu contedo na memria. Por esta razo, muitas vezes os processadores RISC so conhecidos como SURFHVVDGRUHV ORDGVWRUH. Esta caracterstica simplifica a lgica de controle do processador e elimina muito do overhead e da complexidade associada aos processadores CISC. Notas: Os processadores de arquitetura RISC contm um nmero menor de

instrues. Essas instrues so mais simples e, por isso, executadas mais rapidamente.

Os processadores que usam a tecnologia CISC possuem um conjunto grande de instrues, algumas delas at desnecessrias ou redundantes (repetidas), que realizam diversas operaes. O problema : quanto mais instrues um processador tem, mais complexo ele , tornando-se, com isso, menos rpido!!

Lembrete: os processadores de nossos computadores pessoais (Intel e AMD) so hbridos das tecnologias RISC e CISC, para manter a compatibilidade com os programas anteriores.

RISC CISC x Menor quantidade de

instrues x Instrues simples

UHDOL]DGDVHPXPFLFORGHUHOyJLR x Menor quantidade de modos

de endereamento (Load/Store) x Instrues em formato fixo

(ou com poucos formatos) x Nenhum microcdigo

x Maior nmero de registradores (utilizados no registro de ativao) x Intenso uso de pipelining

x Grande quantidade de instrues x Instrues complexas (sua

execuo consome vrios ciclos de relgio) x Vrios modos de

endereamento x Instrues com vrios

formatos x Processamento controlado por

microprograma x Poucos registradores de dados

na CPU x Pouco pipelining

01176992910


To remove this notice, visit:www.foxitsoftware

Aula 2 Fundamentos de Computação.pdf

Documents

Transcript of Aula 2 Fundamentos de Computação.pdf