Murilo Soares Pereira, RA: 298468

Pedro Henrique de Freitas, RA: 321443

Experimento 04

Circuitos Sequenciais

Prof. Takashi Utsonomiya

Universidade Federal de Sao Carlos

Sao Carlos - SP

Sumario

1 Resumo p. 4

2 Objetivos p. 5

3 Componentes p. 6

4 Introducao Teorica p. 7

4.1 Circuitos Logicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 7

4.1.1 Circuitos Combinatorios . . . . . . . . . . . . . . . . . . . . . . . p. 7

4.1.2 Circuitos Sequenciais . . . . . . . . . . . . . . . . . . . . . . . . . p. 8

4.2 Latchs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 8

4.2.1 Latch SR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 9

4.2.2 Latch D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 11

4.3 Flip-Flops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 13

4.3.1 Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 13

4.3.2 Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 14

4.3.3 Flip-Flop T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 15

5 Procedimento Experimental p. 16

5.1 Circuito SR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 16

5.2 Circuito D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 17

5.3 Circuito AB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 18

5.4 Circuito SR com pulso . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 19

5.5 Circuito D com pulso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 21

5.6 Circuito AB com pulso . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 21

5.7 Circuito AB com pulso e controle dos estados iniciais . . . . . . . . . . . p. 22

5.8 Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 24

5.9 Circuito Binario . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 25

6 Tarefas p. 27

6.1 Circuito SR utilizando portas NOR . . . . . . . . . . . . . . . . . . . . . p. 27

6.2 Circuito D utilizando portas NOR . . . . . . . . . . . . . . . . . . . . . . p. 28

6.3 Circuito AB utilizando portas NOR . . . . . . . . . . . . . . . . . . . . . p. 29

6.4 Circuitos SR com pulso, D com pulso e AB com pulso utilizando portas

NOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . p. 30

6.4.1 Circuito SR com pulso utilizando portas NOR . . . . . . . . . . . p. 30

6.4.2 Circuito AB com pulso utilizando portas NOR . . . . . . . . . . . p. 31

6.4.3 Circuito D com pulso utilizando portas NOR . . . . . . . . . . . . p. 32

7 Conclusoes p. 33

8 Bibliografia p. 34

4

1 Resumo

No quarto experimento da disciplina de Laboratorio de Circuitos Digitais, analisamos

e implementamos os circuitos sequenciais, utilizando portas logicas NAND, AND e NOT.

Foi analisado, tambem, o comportamento do flip-flop JK, em especial.

5

2 Objetivos

O quarto experimento da disciplina de Laboratorio de Circuitos Digitais teve como

objetivo analisar o comportamento de circuitos sequenciais, capazes de armazenar infor-

macoes logicas ate o momento que desejarmos. Uma das maneiras de implementarmos

tais circuitos sao atraves da construcao de maquinas de estado, que veremos durante este

relatorio.

6

3 Componentes

• Prot-o-board

• Circuitos integrados

– 74LS00 (porta NAND, 2 entradas)

– 74LS10 (porta NAND, 3 entradas)

– 74LS04 (porta NOT)

– 74LS107 (circuito Flip-Flop, tipo JK)

• Fios

• Alicate

• Multımetro

• Osciloscopio

• Gerador de frequencias

• Fonte de alimentacao

7

4 Introducao Teorica

4.1 Circuitos Logicos

Os circuitos logicos, como sabemos, podem ser de dois tipos: combinacionais e sequen-

ciais.

Sao constituıdos por portas que admitem uma ou varias entradas, cada uma delas

podendo assumir o valor booleano 0 ou 1. Geralmente, os circuitos tem uma saıda, que e

funcao das entradas. As portas utilizadas nos circuitos dependem da tecnologia (Exemplo:

transıstores), porem correspondem normalmente as operacoes logicas AND, OR, NOT,

NAND, NOR. As portas sao combinadas em circuitos, conectando eletricamente as saıdas

de algumas portas as entradas de outras.

4.1.1 Circuitos Combinatorios

Neste tipo de circuito, a saıda depende apenas de uma combinacao das entradas. Esses

cicuitos seguem a logica combinacional e utiliza a algebra booleana como ferramenta. Uma

representacao de um modelo generico pode ser visto na figura 4.1:

Figura 4.1: Modelo de circuito combinacional

8

4.1.2 Circuitos Sequenciais

Trata-se de um circuito caracterizado por uma re-alimentacao da saıda para a entrada

(o que o diferencia de um circuito combinacional), denominada estado interno, cuja prin-

cipal caracterıstica e fazer com que as saıdas sejam dependentes das entradas atuais e

de estados ocorridos anteriormente. Na figura 4.2 podemos ver o funcionamento de tal

circuito:

Figura 4.2: Modelo de circuito sequencial

4.2 Latchs

A forma mais basica de implementar-se um circuito logico de memoria e conhecida como

latch, que significa, em portugues, trinco, ferrolho. Sua arquitetura e composta de duas

portas logicas inversoras, possuindo duas saidas: a variavel logica Q e o seu complemento

logico.

9

Figura 4.3: Modelo de latch

Tendo em vista a figura 4.3, note que se imposto nıvel logico alto (1) em Q, seu

complemento ira para o nıvel logico baixo (0). Esse estado (Q = 0) permanecera ate que

seja imposto nıvel logico baixo a Q. Evidentemente, o latch so consegue armazenar um

unico bit. Caso seja necessario armazenar uma palavra de mais de um bit, sera necessario

um latch para cada bit (por exemplo, uma palavra de 32 bits precisara de um dispositivo

de memoria de 32 latchs para ser armazenada). Um latch, portanto, e um elemento basico

de memoria que opera sob nıveis de sinal (isto e, ativo quando o sinal e 1 ou 0).

4.2.1 Latch SR

Pode-se tambem, construir um latch com outras portas logicas (OR e AND), e nao

obstante, disponibilizar entradas para o latch. Um latch construıdo dessa forma e chamado

Latch SR.

10

Figura 4.4: Implementacao do latch SR utilizando portas NAND

Note que este latch SR possui duas portas NAND entrelacadas com duas entradas, S e

R. Possui tambem duas saıdas, uma denominada Q, e a outra sendo o complemento de Q.

Independentemente dos valores logicos atribuıdos a S e a R, estas variaveis sao referencias

aos valores da variavel de estado do latch SR. Em primeiro lugar, especifica-se o estado do

latch SR atraves do par Q e seu complemento:

Estado SET : Q = 1, Q = 0

Estado RESET : Q = 0, Q = 1

E claro que a escolha adequada das entradas podera produzir um dos dois estados, de

acordo com a tabela caracterıstica vista acima. Note que o estado SET e alcancado pela

combinacao S = 0 e R = 1. O estado RESET por S = 1 e R = 0. Ja na combinacao S

= 1 e R = 1, o estado atual e mantido. Finalmente, a combinacao S = 0 e R = 0, nao e

utilizada pelo simples fato de produzir um estado indefinido, daı o uso do sımbolo ? ou -.

Note que a diferenca entre as duas implementacoes esta na combinacao SR que leva

ao estado indefinido. E claro que o aparecimento de estado indefinido representa uma

desvantagem dos Latches-SR. Um avanco possıvel na direcao da eliminacao desse problema

e a inclusao de um terceira entrada de controle, C. Seu diagrama logico e dado pela figura

4.5, e sua respectiva tabela caracterıstica e dado pela tabela TODO:

11

Figura 4.5: Implementacao do latch SR com entrada de controle

C S R Proximo estado

0 X XMantem o estado atual

1 0 0

1 0 1 0

1 1 0 1

1 1 1 Proibido

Tabela 4.1: Tabela caracterıstica para a figura 4.5

Esta entrada de controle ”habilita”o latch; sendo usada para restringir entradas que

possam afetar o seu estado.

4.2.2 Latch D

O latch-SR possui uma seria desvantagem: seu estado indefinido, que nao pode ser uti-

lizado. Mas possui tambem uma vantagem: com o entrada de controle, nao ha necessidade

de fazer-se uma combinacao de S e R para manter-se o atual estado. Porisso, necessita-se

12

apenas da entrada de controle, C, e de mais uma unica entrada, a qual chamaremos de D.

A esta nova configuracao daremos o nome de latch tipo D.

Figura 4.6: Implementacao do latch D utilizando portas NAND

C D Proximo estado

0 X Mantem o estado atual

1 0 0

1 1 1

Tabela 4.2: Tabela caracterıstica para a figura 4.6

Observe que a entrada D substitui, com vantagem, as duas anteriores, S e R. Primeiro

porque e mantido o estado atual pela desabilitacao do latch via entrada de controle, ou seja,

impondo C = 0; e depois, pela eliminacao do estado indefinido, pelo fato de nao ser mais

permitida a combinacao S = R = 1, pela inclusao de um inversor. Mas ha, tambem, uma

desvantagem. Enquanto a entrada de controle e mantida alta, e se houver uma flutuacao

no sinal D, a saıda Q, do Latch D, tambem flutuara, eventualmente mudando de estado.

Significa que o estado do latch D, portanto, nao e sempre estavel.

13

4.3 Flip-Flops

Qualquer dispositivo ou circuito que tem dois estados e dito biestavel. Por exemplo,

uma chave de alavanca tem dois estados estaveis. Ela esta ou aberta ou fechada, depen-

dendo da posicao da alavanca. A chave tambem e dita como tendo memoria, visto que ela

permanecera em um estado definido ate que alguem muda a posicao da alavanca.

Um flip-flop e um circuito eletronico biestavel (dois estados estaveis), isto e, sua saıda e

0 ou +5V. O flip-flop tambem tem memoria, visto que sua saıda permanecera em um estado

definido ate que algo ocorra para muda-lo. Como tal, o flip-flop pode ser considerado um

dispositivo de memoria de 1 bit. Por exemplo, quando o flip-flop tem sua saıda estabelecida

em 0V, ele pode ser considerado como armazenando um sinal logico 0, e quando sua saıda

e estabelecida em +5V, como armazenando um sinal logico 1.

Um flip-flop tipicamente inclui zero, um ou dois sinais de entrada, um sinal de clock,

e um sinal de saıda, apesar de muitos flip-flops comerciais proverem adicionalmente o

complemento do sinal de saıda. Alguns flip-flops tambem incluem um sinal da entrada

clear, que limpa a saıda atual. Como sao implementados na forma de circuitos integrados,

eles tambem necessitam de conexoes de alimentacao. A pulsacao ou mudanca no sinal do

clock faz com que o flip-flop mude ou retenha seu sinal de saıda, baseado nos valores dos

sinais de entrada e na equacao carecterıstica do flip-flop.

4.3.1 Flip-Flop D

O D vem da palavra dados, e o tipo de flip-flop mais utilizado. Possui uma arquitetura

simples com uma entrada D e um CLOCK. Este flip-flop e resultado de dois latches D

ligados de forma sequencial, onde suas entradas enable sao complementares. No flip-flop

tipo D, o que interessa e a transicao negativa, e sempre que esta ocorre a saıda e atualizada.

14

Figura 4.7: Modelo de flip-flop D montado com portas NAND

4.3.2 Flip-Flop JK

E uma variacao do latch SR sıncrono, ao qual foi incluıda uma nova realimentacao das

saıdas Q e Q, as portas logicas de entrada. Neste caso J executa a funcao set e K a de reset.

O que diferencia o flip-flop JK do latch SR e quando as entradas J e K forem iguais a 1,

apos o sinal de clock a saıda tem seu valor alterado. O flip-flop JK master-slave e formado

por dois latches denominados master (mestre) e slave (escravo), que se comunicam atraves

das portas de entrada e saıda. Tem as seguintes caracterısticas:

• esta livre do problema de oscilacao

• as saıdas so se atualizam na decida do pulso do clock, sendo por isso chamados de

sensıvel a borda de descida ou transicao negativa

• para transforma-lo em um flip-flop sensıvel a borda de subida ou transicao positiva,

basta acrescentar um inversor na entrada de clock

15

Figura 4.8: Modelo de flip-flop JK montado com portas NAND

4.3.3 Flip-Flop T

Os flip-flops do tipo T sao variantes diretas dos flip-flops JK e tem a caracterıstica de:

se T = 0, entao J = 0 e K = 0, com isso as saıdas do flip-flop nao se alteram e se T = 1,

entao J = 1 e K = 1, portanto as saıdas futuras serao o complemento das atuais.

16

5 Procedimento Experimental

Nesse experimento foram construıdos circuitos sequenciais utilizando portas NOT,

NAND e AND alem de serem analizados os comportamentos do flip-flop JK.

5.1 Circuito SR

Utilizando circuito integrado de portas NAND (74LS00) montamos um circuito se-

quencial conhecido como SR (Set-Reset) que possui duas entradas e duas saıdas como

representado a seguir:

Figura 5.1: circuito SET-RESET

Como observado na figura, o valor de saıda verificado dependera tanto das entradas

dadas como dos valores de saıdas anteriores. Sua tabela verdade pode ser construıda da

seguinte forma:

17

R S Q Q Resultado

0 0 Q0 Q0 Mantem estado inicial

0 1 1 0Complementa

1 0 0 1

1 1 - - Proibido

Tabela 5.1: Tabela caracterıstica para o circuito SR

Analisando a tabela exibida, concluımos que o circuito SR assume em Q o valor deter-

minado pela entrada set, quando essa difere da entrada reset, e quando iguais, o circuito

mantem o valor inicial de Q e Q (para o caso de baixo pulso) e assume uma configuracao

proibida quando as entradas estao ambas em estado alto (Q e Q assumem o valor 1 que e

logicamente “impossıvel” e portanto este tipo de entrada no dispositivo e ignorado).

5.2 Circuito D

O circuito D implementado em seguida nada mais e do que uma unificacao das entradas

do circuito SR de forma que so sao considerados, efetivamente, as entradas validas para

modificacao das saıdas, tais como R = 1, S = 0 ou vice-versa. Seu circuito e representado

da seguinte maneira:

18

Figura 5.2: circuito D

Como observado acima, o circuito e extremamente semelhante ao SR, porem as entradas

se restringem as entradas distintas.

D Q Q

0 0 1

1 1 0

Tabela 5.2: Tabela-verdade para o circuito D

5.3 Circuito AB

Uma vez tendo elaborado o circuito SR, se unirmos esse com outro circuito SR obtemos

um circuito AB.

19

Figura 5.3: circuito AB

A B Q Q Resultado

0 0 Q0 Q Mantem estado

0 1 0 1Copia

1 1 0 1

1 1 - - Proibido

Tabela 5.3: Tabela-verdade para o circuito AB

5.4 Circuito SR com pulso

A partir do circuito AB podemos, pela adicicao de uma variavel de controle (pulso/clock)

conectado junto com as entradas A e B, construir um circuito SR sıncrono. Como mostrado

na figura:

20

Figura 5.4: circuito SR com pulso

Nesta figura vemos a presenca de um gerador de pulso (C) conectado junto com as

entradas A e B. O valor de saıda e absolutamente dependente do valor do pulso dado

de forma que o circuito e considerado ou nao dependendo do caso. Seu comportamento

portanto pode ser representado pela seguinte tabela:

Pulso S R Q Q Resultado

0 0 Q Q

Inalterado0 1 Q Q

1 0 Q Q

1 1 Q Q

u 0 0 Q0 Q0 Mantem estado inicial

u 0 1 0 1Copia

u 1 0 1 0

u 1 1 - - Proibido

Tabela 5.4: Tabela-verdade para o circuito SR com pulso

21

5.5 Circuito D com pulso

Analogamente ao circuito acima, e possıvel contruir um circuito D com uma variavel

de controle (pulso) acoplada, como representado no esquema a seguir:

Figura 5.5: circuito D com pulso

Pulso D Q Q Resultado

0 Q QMantem estado anterior

1 Q Q

u 0 0 1Copia

u 1 1 0

Tabela 5.5: Tabela-verdade para o circuito D com pulso

5.6 Circuito AB com pulso

Analogamente, introduziremos pulso no circuito AB produzindo o esquem a seguir:

22

Figura 5.6: circuito AB com pulso

Pulso A B Q Q Resultado

0 0 Q Q

Inalterado0 1 Q Q

1 0 Q Q

1 1 Q Q

u 0 0 1 0 Mantem estado anterior

u 0 1 0 1Copia

u 1 0 1 0

u 1 1 - - Proibido

Tabela 5.6: Tabela-verdade para o circuito AB com pulso

5.7 Circuito AB com pulso e controle dos estados ini-

ciais

E impossıvel se ter controle de qual valor estara armazenado inicialmente em um cir-

cuito AB convencional, e e por isso que existe o controle de estados iniciais que e composto

de duas novas entradas definidas como UM e LIMPA com as quais e possıvel forcar valores

23

iniciais em Q e portanto Q. O esquema de tal circuito e representado a seguir:

Figura 5.7: circuito AB com pulso e controle dos estados iniciais

LIMPA UM Pulso A B Q Q Resultado

0 0 X X 1 1 Nao interessa

0 1 X X 0 1 Seta valor inicial em 0

1 0 X X 1 0 Seta valor inicial em 1

1 1 X X Q Q Inalterado

1 1 u 0 0 Q0 Q0 Mantem estado inicial

1 1 u 0 1 0 1Complementa estado anterior

1 1 u 1 0 1 0

1 1 u 1 1 - - Proibido

Tabela 5.7: Tabela-verdade para o circuito AB com pulso e controle dos estados iniciais

24

5.8 Flip-Flop JK

Muitas vezes e preciso forcar um flip-flop a assumir um determinado estado indepen-

dentemente dos valores de suas entradas (por exemplo ao se ligar o dispositivo), isto e

possıvel com a adicao da entrada LIMPA como mostrado no esquema abaixo:

Figura 5.8: Flip-flop JK

O flip-flop JK funciona como um SR mas com a vantagem de eliminar o caso de estado

indeterminado ou proibido (quando ambas as entradas estao em estado alto) acrescentando,

alem das funcoes set e reset, a comutabilidade na qual sao invertido os valores de Q e Q.

O comportamento do Flip-Flop JK e representado na tabela abaixo:

25

J K Pulso Q Q Resultado

0 0 u Q0 Q0 Mantem estado anterior

0 1 u 0 1Copia

1 0 u 1 0

1 1 u Q0 Q0 Inverte estado anterior

Tabela 5.8: Tabela-verdade para o circuito flip-flop JK

5.9 Circuito Binario

Analisamos o circuito abaixo utilizando o gerador de frequencias e um osciloscopio:

Figura 5.9: Circuito analisado no osciloscopio

No canal 1 (CH 1) do osciloscopio, ligamos o circuito integrado, enquanto o frequencı-

metro foi ligado no canal 2 (CH 2). Ajustamos, entao, a frequencia para 1000 Hz. Ana-

lisando as ondas no osciloscopio, percebemos que o perıodo da onda do cicuito integrado

era o dobro do perıodo de onda do frequencımetro. Em outras palavras:

26

TCI = 2Tf requencimetro

Ou seja, a frequencia de onda do circuito integrado era de 1000/2 = 500 Hz, uma vez

que T = 1/f, e ffreq = 1000 Hz.

27

6 Tarefas

6.1 Circuito SR utilizando portas NOR

Outra implementacao do circuito SR com duas entradas com portas logicas NOR:

Figura 6.1: Circuito SR modelado com portas NOR

S R Q Proximo estado

0 0 - Estado nao usado

0 1 1 Estado SET

1 0 0 Estado RESET

1 1 Qt Mantem o estado atual

Tabela 6.1: Tabela-verdade para o circuito SR modelado com portas NOR

28

6.2 Circuito D utilizando portas NOR

O circuito D com portas NOR possui o mesmo resultado do circuito com portas NAND,

as duas possuem o mesmo resultado de saıda (inversao do sinal de entrada). A unica

diferenca e que a entrada nao possui seu sinal negado, diferentemente da implementacao

do circuito com portas logicas NAND.

Figura 6.2: Circuito D modelado com portas NOR

D Q Q

1 0 1

0 1 0

Tabela 6.2: Tabela-verdade para o circuito D modelado com portas NOR

29

6.3 Circuito AB utilizando portas NOR

Figura 6.3: Circuito AB modelado com portas NOR

A B Q Q Resultado

0 0 - - Proibido

0 1 1 0Copia

1 0 0 1

1 1 Q0 Q0 Mantem estado anterior

Tabela 6.3: Tabela-verdade para o circuito AB modelado com portas NOR

30

6.4 Circuitos SR com pulso, D com pulso e AB com

pulso utilizando portas NOR

6.4.1 Circuito SR com pulso utilizando portas NOR

Para construirmos o circuito SR com pulso utilizando portas NOR, basta pegarmos o

circuito SR implementado com portas NOR e adicionar o circuito de pulso, caracterizando

o diagrama esquematico a seguir:

Figura 6.4: Circuito SR com pulso utilizando portas NOR

Pulso SET RESET Q Q Resultado

0 0 Q Q

Inalterado0 1 Q Q

1 0 Q Q

1 1 Q Q

u 0 0 Q0 Q0 Mantem estado anterior

u 0 1 0 1Copia

u 1 0 1 0

u 1 1 - - Proibido

Tabela 6.4: Tabela-verdade para o circuito SR com pulso utilizando portas NOR

31

6.4.2 Circuito AB com pulso utilizando portas NOR

Figura 6.5: Circuito AB com pulso utilizando portas NOR

Pulso A B Q Q Resultado

0 0 Q Q

Inalterado0 1 Q Q

1 0 Q Q

1 1 Q Q

u 0 0 1 0 Mantem estado anterior

u 0 1 0 1Copia

u 1 0 1 0

u 1 1 - - Proibido

Tabela 6.5: Tabela-verdade para o circuito AB com pulso utilizando portas NOR

32

6.4.3 Circuito D com pulso utilizando portas NOR

Figura 6.6: Circuito D com pulso utilizando portas NOR

Pulso D Q Q Resultado

0 Q Q Mantem estado anterior

u 1 1 0Copia

u 0 0 1

Tabela 6.6: Tabela-verdade para o circuito D com pulso utilizando portas NOR

33

7 Conclusoes

A partir do experimento realizado, pudemos compreender o funcionamento dos flip-

flops, suas aplicacoes e suas limitacoes. Tambem concluımos que os flip-flops, por terem essa

capacidade de armazenar uma ınfima memoria ao executar a comutacao de estados, podem

ser considerados os “ancestrais” das memorias utilizadas hoje em dia em calculadoras,

computadores e eletronicos em geral. Isso porque, atualmente, o uso desse componente

tornou-se ultrapassado pelas novas tecnologias com um armazenamento de informacoes

muito maior e mais eficiente.

34

8 Bibliografia

• MALVINO e LEACH. Eletronica Digital: Princıpios e Aplicacoes.

• TOCCI, WIDMER E MOSS. Sistemas Digitais: Princıpios e Aplicacoes.

• www.ee.pucrs.br

• http://www.inf.ufsc.br/ine5365/circseq.html

• Analise de Circuitos Digitais – Flip-Flops Prof. Luiz Marcelo Chiesse da Silva -

Cefet/PR – Cornelio Procopio.

• PUCRS – Faculdade de Engenharia Eletrica – Departamento de Engenharia Eletrica

– Eletronica Digital Cap. VII – F.C.C. De Castro.