EE610 Eletrônica Digital I - Faculdade de Engenharia ...fabiano/EE610/PDF/3_a Circuitos...

1

Circ. Lóg. Sequenciais 1

EE610 Eletrônica Digital IProf. Fabiano FruettEmail: [email protected]

3_aCircuitos Lógicos Seqüenciais

2. Semestre de 2007


Circuitos Lógicos Seqüenciais

• Memórias em circuitos digitais• Latch• Flip-flop SR• Flip-flop JK• Flip-flop D

2


Introdução – Circuitos Seqüenciais

• A saída dos circuitos combinatórios depende apenas do valor presente em sua entrada. São circuitos sem memória.

• Circuitos lógicos que incorporam memória são chamados seqüenciais. A saída de um circuito seqüencial não depende apenas do valor presente na entrada, mas também dos valores prévios da entrada. Requerem o uso de um relógio (clock).


LogicCircuit outin

output = F(input)

Combinational

LogicCircuit

outin

output = F(state, input)

State(memory)

Sequential

3


Memórias em circuitos digitais

• Realimentação positiva. Circuito biestável– Circuitos seqüenciais estáticos

• Armazenamento de carga em um capacitor. Necessitam regeneração periódica (restauração).– Circuitos seqüenciais dinâmicos


O Latch – elemento básico de memória

Fig. 13.38

4


Flip-Flop SR

S

RQ

Q Ilegal-11Set101

Reset010

Sem mudançaQ n00AçãoQ n+1RS


Flip-flop SR com portas NAND

Fonte: R. Tocci and N. Widmer, Digital Systems

5


Aplicação: Chave sem vibração



Aplicação: Acionador de alarme


6


Aplicação: Chave direcionadora de clock



Flip-flop SR implementado com portas NAND CMOS

S

Q Q

R

7


Sistema digital síncrono

Quando um sistema digital opera em sincronismo com o relógio, o sistema é chamado síncrono.

Qn representa o estado do flip-flop durante o n-ésimo ciclo de relógio e Q(n+1) o estado durante o ciclo seguinte.


Flip-flop SR CMOS projetado sob o ponto de vista de circuito

Fig. 13.40

As entradas de clock formam funções AND com as entradas set e reset, NMOS Q5 - Q8

Inversores ligados de forma cruzada

sinal de clock Φ

8


O chaveamento do flip-flop depende de duas hipóteses

• Q5 e Q6 drenam corrente suficiente para abaixar a tensão no nó Q para um nível abaixo da transição do inversor formado por Q3 e Q4.

• O sinal set deve permanecer em nível alto até que o processo regenerativo aconteça durante o chaveamento.Devido a simetria do circuito, todas observações

anteriores aplicam-se igualmente bem ao processo reset.


Exercício 5: O flip-flop SR CMOS abaixo é fabricado em uma tecnologia de processamento para a qual µnCox = 2.5µpCox = 50 µA/V2, Vtn = |Vtp| = 1V e VDD=5V. Os inversores têm (W/L)n = 4 µm/2 µm e (W/L)p = 10 µm/2 µm. Os quatro transistores NMOS no circuito set reset tem razões W/L idênticas. Determine o valor mínimo necessário para essa razão garantir que o flip-flop chaveará.

9


Layout do flip-flop SR CMOS


Interconexões

Efeitos parasitas!!Capacitores, resistores, indutores ...

10


Exercício 6) Desejamos determinar a largura mínima necessária para o pulso set para que a saída Q do flip-flop SR mude de estado. Considere os mesmos parâmetros tecnológicos do exercício anterior, assuma (W/L)5=(W/L)6 = 8 e que as capacitância total entre Q e o terra seja de 50 fF. A capacitância nodal de Q também é de 50 fF.


Flip-flop JK com portas lógicas


11


Detector de borda



Circuito simplificado de um flip-flop D

Fig. 13.44

Vantagem do CMOS: Realização de portas de transmissão

12


Flip-flop D mestre-escravo

Fig. 13.45


13


EE610 Eletrônica Digital I - Faculdade de Engenharia ...fabiano/EE610/PDF/3_a Circuitos...

Documents

Transcript of EE610 Eletrônica Digital I - Faculdade de Engenharia ...fabiano/EE610/PDF/3_a Circuitos...