pic18f4550.en.pt

PIC18F2455/2550/4455/4550 Ficha de Dados

28/40/44-Pin, de alto desempenho,

Avanado Flash, USB microcontroladores

com tecnologia nanoWatt

2009 Microchip Technology Inc. DS39632E

Observe os seguintes detalhes sobre o recurso de proteo de cdigo em dispositivos Microchip:

Microchip produtos atendem as especificaes contidas no seu especial Microchip Folha de Dados.

Microchip acredita que a sua famlia de produtos uma das famlias mais seguras de seu tipo no mercado hoje, quando utilizado na destina forma e em condies normais.

Existem mtodos desonestos e possivelmente ilegais usados para violar o recurso de proteo de cdigo. Todos estes mtodos, para a nossa conhecimento, exigir o uso dos produtos Microchip de uma maneira fora das especificaes de funcionamento constantes Dados da Microchip Folhas. Provavelmente, a pessoa que faz isso est envolvida em roubo de propriedade intelectual.

Microchip est disposta a trabalhar com o cliente que se preocupa com a integridade de seu cdigo.

Nem Microchip nem qualquer outro fabricante de semicondutores pode garantir a segurana de seu cdigo. Proteo de cdigo no significa que estamos garantindo o produto como "inquebrvel".

Proteo do cdigo est em constante evoluo. Ns, da Microchip esto empenhados em melhorar continuamente as caractersticas do nosso cdigo de proteo produtos. Tentativas de quebrar recurso de proteo de cdigo da Microchip pode ser uma violao da Lei de Direitos Autorais do Milnio Digital. Se tais atos permitir o acesso no autorizado ao seu software ou outro trabalho com direitos autorais, voc pode ter o direito de processar por alvio ao abrigo desta lei.

As informaes contidas nesta publicao a respeito do dispositivo aplicaes e afins fornecida apenas para sua convenincia e podem ser substitudas por atualizaes. de sua responsabilidade a garantir que a sua aplicao encontra-se com suas especificaes. MICROCHIP NO FAZ REPRESENTAO OU GARANTIAS DE QUALQUER TIPO EXPRESSA OU IMPLCITA, escrita ou oral, ESTATUTRIO OU OUTRA, relacionados com a informao, INCLUINDO, SEM LIMITAO sua condio, Qualidade, desempenho, COMERCIALIZAO OU ADEQUAO A UM FIM. Microchip exime de qualquer responsabilidade decorrentes de informaes e sua utilizao. Utilizao de Microchip dispositivos de suporte de vida e / ou aplicaes de segurana inteiramente risco do comprador, eo comprador concorda em defender, indemnizar e isentar Microchip de todos e quaisquer danos, reclamaes, ternos, ou despesas decorrentes de tal uso. Nenhuma licena transmitida, de forma implcita ou no, em qualquer Microchip direitos de propriedade intelectual.

Marcas O nome eo logotipo Microchip, o logotipo da Microchip, dsPIC, KEELOQ, KEELOQ logotipo, MPLAB, PIC, PIC, PICSTART, rfPIC e UNI / O so marcas registadas da Microchip registrado Tecnologia Incorporated nos EUA e em outros pases.

Filterlab, Hampshire, HI-TECH C, Termistor atividade Linear, MXDEV, MXLAB, SEEVAL eo controle integrado Solutions Company so marcas registadas da Microchip registrado Tecnologia incorporada no U.S.A.

Idade analgico-para-o-Digital, Aplicao Maestro, CodeGuard, dsPICDEM, dsPICDEM.net, dsPICworks, dsSPEAK, ECAN, EconoMonitor, FanSense, HI-TIDE, de srie In-Circuit Programao ICSP, Mindi, MiWi, MPASM, MPLAB Certified logotipo, MPLIB, MPLINK, mTouch, Polvo, Cdigo Onisciente Gerao, PICC, PICC-18, PICDE, PICDEM.net, PICkit, PICtail, PIC32 logotipo, ICE REAL, rfLAB, selecione o modo, a Total Endurance, TSHARC, UniWinDriver, WiperLock e ZENA so marcas registadas da Microchip Technology Incorporated nos U.S.A. e outros pases.

SQTP uma marca da Microchip Technology Incorporated servio nos E.U.A.

Todas as outras marcas comerciais aqui mencionadas so de propriedade de seus respectivas empresas. 2009 Microchip Technology Incorporated, Impresso na U.S.A. Todos os direitos reservados.

Impresso em papel reciclado.

Microchip recebeu ISO/TS-16949: a certificao 2002 para sua mundial sede, projeto e instalaes de fabricao de wafer em Chandler e Tempe, Arizona; Gresham, Oregon e design centros na Califrnia e na ndia. Processos do sistema de qualidade da empresa e procedimentos so para o seu PIC MCUs e dsPIC DSCs, cdigo KEELOQ pulando dispositivos, EEPROMs seriais, microperipherals, memria no voltil e produtos analgicos. Alm disso, o sistema de qualidade da Microchip para o projeto e fabricao de sistemas de desenvolvimento certificada ISO 9001:2000.

DS39632E pgina ii 2009 Microchip Technology Inc.

PIC18F2455/2550/4455/4550

28/40/44-Pin, High-Performance, Enhanced Flash, Microcontroladores USB com nanoWatt Tecnologia

Universal Serial Bus Caractersticas: USB V2.0 Compliant Baixa Velocidade (1.5 Mb / s) e velocidade mxima (12 Mb / s) Suporta controle de interrupo, Isochronous e massa Transferncias Suporta at 32 pontos de extremidade (16 bidirecional) 1 Kbyte RAM Acesso duplo para USB Transceiver USB On-Chip com tenso On-Chip Regulador Interface para Off-Chip USB Transceiver Transmisso de porta paralela (SPP) para transmisso USB transferncias (somente dispositivos 40/44-pin)

Destaques perifricos:

Dissipador de alta Corrente / Fonte: 25 mA/25 mA Trs Interrupes Externas Quatro mdulos Temporizador (Timer0 para Timer3) At 2 Capture / Compare / modules PWM (CCP): - Capture 16-bit, max. resoluo de 5,2 ns (TCY/16) - Comparar 16-bit, max. resoluo de 83,3 ns (TCY) - Sada de PWM: resoluo PWM de 1 a 10-bit Avanado Capture / Compare / PWM (PEAC) mdulo: - Vrios modos de sada - Polaridade selecionvel - Programvel tempo morto - Auto-desligamento e reinicializao automtica Avanado mdulo USART: - Apoio nibus LIN Mestre Synchronous mdulo Serial Port (MSSP) Apoiar 3-Wire SPI (todos os quatro modos) e I2C Modos de mestre e escravo 10-Bit, At 13-Channel conversor analgico-digital (A / D) com mdulo programvel Tempo de Aquisio Comparadores analgicos duplos com Multiplexing Input

Poder de gesto Modos:

Run: CPU, Perifricos em Idle: off CPU, Perifricos em Sono: CPU off, Perifricos off Correntes modo ocioso para baixo a 5.8 Tpico Dormir correntes de modo at 0,1 Tpico Timer1 oscilador: 1.1 Tpico, 32 kHz, 2V Watchdog Timer: 2,1 Tpico Duas Velocidades Oscillator Start-up

Estrutura flexvel oscilador: Quatro modos de cristal, incluindo alta preciso PLL para USB Dois modos de relgio externo, de at 48 MHz Interno bloco oscilador: - 8 freqncias selecionveis pelo usurio, a partir de 31 kHz a 8 MHz - User-ajustvel para compensar desvio de freqncia Oscilador secundrio usando Timer1 @ 32 kHz Opes oscilador duplos permitem microcontrolador e Mdulo USB para funcionar em diferentes velocidades de clock Relgio prova de falhas Monitor: - Permite o desligamento seguro se houver relgio pra

Caractersticas especiais do microcontrolador: C Compiler arquitetura otimizada com opcional Alargado conjunto de instrues 100.000 Erase / Write Ciclo Avanado do Flash Memria de programa tpico 1.000.000 Erase / Write Cycle dados EEPROM Memria tpica Flash / EEPROM de dados de reteno:> 40 anos Auto-programvel em Controle de Software nveis de prioridade para Interrupes 8 x 8 Single-Cycle Multiplicador Hardware Watchdog Timer Extended (WDT): - Perodo programvel de 41 ms para 131s Proteo de cdigo programvel 5V Single-Fornecimento de srie In-Circuit Programao (ICSP ) atravs de dois pinos Debug In-Circuit (CID), atravs de dois pinos Opcional Dedicado CID / ICSP Porto (44-pin, TQFP s pacote) Faixa de tenso de operao Wide (2.0V a 5.5V)

I / O 10-Bit CCP / PEAC A / D (CH) (PWM)

10 10 13 13

2/0 2/0 1/1 1/1

EUSART MSSP

SPP SPI

Y Y Y Y

Mestre I2C

Y Y Y Y

Comparadores

2 2 2 2

Timers 8/16-Bit

1/3 1/3 1/3 1/3

Memria de Programa

Dispositivo

Memria de Dados

Flash # nica palavra SRAM EEPROM (Bytes) Instrues (bytes) (bytes)

24K 32K 24K 32K

12288 16384 12288 16384

2048 2048 2048 2048

256 256 256 256

PIC18F2455 PIC18F2550 PIC18F4455 PIC18F4550

24 24 35 35

No No Sim Sim

1 1 1 1

2009 Microchip Technology Inc. DS39632E-pgina 1

PIC18F2455/2550/4455/4550

Diagramas Pin

28-Pin PLCC, SOIC

MCLR/VPP/RE3 RA0/AN0 RA1/AN1 RA2/AN2/VREF-/CVREF RA3/AN3/VREF + RA4/T0CKI/C1OUT/RCV RA5/AN4/SS/HLVDIN/C2OUT VSS OSC1/CLKI OSC2/CLKO/RA6 RC0/T1OSO/T13CKI RC1/T1OSI/CCP2(1)/ UOE RC2/CCP1 VUSB

1 2 3 4 5 6 7 8 9 10 11 12 13 14

28 27 26 25 24 23 22 21 20 19 18 17 16 15

RB7/KBI3/PGD RB6/KBI2/PGC RB5/KBI1/PGM RB4/AN11/KBI0 RB3/AN9/CCP2(1)/ VPO RB2/AN8/INT2/VMO RB1/AN10/INT1/SCK/SCL RB0/AN12/INT0/FLT0/SDI/SDA VDD VSS RC7/RX/DT/SDO RC6/TX/CK RC5 / D + / VP RC4/D-/VM

40-Pin PDIP

MCLR/VPP/RE3 RA0/AN0 RA1/AN1 RA2/AN2/VREF-/CVREF RA3/AN3/VREF + RA4/T0CKI/C1OUT/RCV RA5/AN4/SS/HLVDIN/C2OUT RE0/AN5/CK1SPP RE1/AN6/CK2SPP RE2/AN7/OESPP VDD VSS OSC1/CLKI OSC2/CLKO/RA6 RC0/T1OSO/T13CKI RC1/T1OSI/CCP2(1)/ UOE RC2/CCP1/P1A VUSB RD0/SPP0 RD1/SPP1

PIC18F2455PIC18F2550

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21

RB7/KBI3/PGD RB6/KBI2/PGC RB5/KBI1/PGM RB4/AN11/KBI0/CSSPP RB3/AN9/CCP2(1)/ VPO RB2/AN8/INT2/VMO RB1/AN10/INT1/SCK/SCL RB0/AN12/INT0/FLT0/SDI/SDA VDD VSS RD7/SPP7/P1D RD6/SPP6/P1C RD5/SPP5/P1B RD4/SPP4 RC7/RX/DT/SDO RC6/TX/CK RC5 / D + / VP RC4/D-/VM RD3/SPP3 RD2/SPP2

Nota 1: RB3 o pino alternativo para CCP2 multiplexao.

PIC18F4455PIC18F4550

DS39632E-pgina 2 2009 Microchip Technology Inc.

PIC18F2455/2550/4455/4550

Diagramas Pin (Continuao)

RC6/TX/CKRC5/D + / VPRC4/D-/VMRD3/SPP3RD2/SPP2RD1/SPP1RD0/SPP0VUSBRC2/CCP1/P1ARC1/T1OSI/CCP2(1)/ UOENC / ICPORTS(2)

4443424140393837363534

44-Pin TQFP

44-Pin QFN

4443424140393837363534

RC6/TX/CKRC5/D + / VPRC4/D-/VMRD3/SPP3RD2/SPP2RD1/SPP1RD0/SPP0VUSBRC2/CCP1/P1ARC1/T1OSI/CCP2(1)/ UOERC0/T1OSO/T13CKI

33 32 31 30 29 28 27 26 25 24 23

NC / ICCK(2)/ ICPGC(2)NC / ICDT(2)/ ICPGD(2)

1213141516171819202122

RC7/RX/DT/SDO RD4/SPP4 RD5/SPP5/P1B RD6/SPP6/P1C RD7/SPP7/P1D VSS VDD RB0/AN12/INT0/FLT0/SDI/SDA RB1/AN10/INT1/SCK/SCL RB2/AN8/INT2/VMO RB3/AN9/CCP2(1)/ VPO

1 2 3 4 5 6 7 8 9 10 11

PIC18F4455 PIC18F4550

33 32 31 30 29 28 27 26 25 24 23

NC / ICRST(2)/ ICVPP(2) RC0/T1OSO/T13CKI OSC2/CLKO/RA6 OSC1/CLKI VSS VDD RE2/AN7/OESPP RE1/AN6/CK2SPP RE0/AN5/CK1SPP RA5/AN4/SS/HLVDIN/C2OUT RA4/T0CKI/C1OUT/RCV

Nota 1: 2:

RB3 o pino alternativo para CCP2 multiplexao. Caractersticas especiais ICPORT disponvel em circunstncias selecionados. Ver Seo 25.9 "Caractersticas ICPORT Especiais (44-Pin TQFP Package Only) " para mais informaes.

2009 Microchip Technology Inc.

RB3/AN9/CCP2(1)

1213141516171819202122

RC7/RX/DT/SDO RD4/SPP4 RD5/SPP5/P1B RD6/SPP6/P1C RD7/SPP7/P1D VSS VDD VDD RB0/AN12/INT0/FLT0/SDI/SDA RB1/AN10/INT1/SCK/SCL RB2/AN8/INT2/VMO

1 2 3 4 5 6 7 8 9 10 11

PIC18F4455 PIC18F4550

OSC2/CLKO/RA6 OSC1/CLKI VSS VSS VDD VDD RE2/AN7/OESPP RE1/AN6/CK2SPP RE0/AN5/CK1SPP RA5/AN4/SS/HLVDIN/C2OUT RA4/T0CKI/C1OUT/RCV

DS39632E-pgina 3

PIC18F2455/2550/4455/4550

ndice analtico 1.0 Viso Geral do Dispositivo 7 2.0 Configuraes de oscilador 23 3.0 Modos de gerenciamento de energia 35 4.0 Repor 45 5.0 Organizao da memria 59 6.0 Memria Flash Programa 81 7.0 Dados da memria EEPROM 91 8,0 8 x 8 Equipamento 97 9.0 Interrupes 99 10,0 Portas I / O 113 11,0 Timer0 Module 127 12,0 Timer1 Module 131 13,0 Timer2 Module 137 14,0 Timer3 Module 139 15,0 Capture / Compare / PWM (CCP) Mdulos 143 16,0 Captura Enhanced / Compare / PWM (PEAC) 151 17,0 Universal Serial Bus (USB) 165 18,0 Transmisso Porta Paralela 191 19,0 Mestre Synchronous Porta Serial Module (MSSP) 197 20,0 avanado Synchronous Asynchronous Receiver Transmitter Universal (EUSART) ........................................ ....................... 243 21,0 10-Bit Analog-to-Digital Converter (A / D) Module 265 22,0 Comparador 275 23,0 Comparador Module Voltagem de referncia 281 24,0 High / Low-Voltage Detect 285 25,0 Recursos especiais do CPU 291 26,0 Instruction Set Resumo 313 27,0 Desenvolvimento 363 28,0 Caractersticas eltricas 367 29,0 DC e AC Caractersticas Grficos e Tabelas 407 30,0 Embalagem 409 Apndice A: Reviso 419 Apndice B: Dispositivo 419 Apndice C: Consideraes de converso 420 Anexo D: Migrao da linha de base para Avanado 420 Apndice E: Migrao De Mid-Range para dispositivos aprimorados 421 Apndice F: Migrao De High-End para Avanado 421 ndice 423 O Web Site Microchip 433 Cliente Servio de mudana de Notificao 433 Suporte ao Cliente 433 Resposta do leitor 434 PIC18F2455/2550/4455/4550 Identificao do Produto Sistema 435


PIC18F2455/2550/4455/4550

Para nossos clientes

nossa inteno proporcionar aos nossos valiosos clientes com a melhor documentao possvel para garantir o uso bem-sucedido de sua Microchip produtos. Para este fim, vamos continuar a melhorar as nossas publicaes para melhor atender s suas necessidades. Nossas publicaes sero refinados e reforada medida que novos volumes e atualizaes so introduzidos. Se voc tiver quaisquer perguntas ou comentrios sobre esta publicao, favor contatar o Departamento de Comunicao de Marketing via E-mail para [email protected] ou fax o Leitor Formulrio de Resposta no verso da folha de dados para (480) 792-4150. Ns acolher o seu feedback.

Dados mais atuais Folha

Para obter a verso mais up-to-date desta folha de dados, por favor registre em nosso site mundial em: http://www.microchip.com

Voc pode determinar a verso de uma folha de dados, examinando o seu nmero literatura encontrada no canto inferior do lado de fora de qualquer pgina. O ltimo caractere do nmero literatura o nmero da verso (por exemplo, DS30000A a verso A do documento DS30000). Errata

Uma folha de errata, descrevendo diferenas operacionais menores de folha de dados e solues recomendadas, podem existir para a corrente dispositivos. Como as questes de documentao do dispositivo / tornar-se conhecido para ns, vamos publicar uma folha de errata. A errata vai especificar a reviso de silcio e reviso do documento a que se aplica. Para determinar se uma folha de errata existe para um determinado dispositivo, verifique com um dos seguintes procedimentos: Web site mundial da Microchip; http://www.microchip.com Seu escritrio local de vendas Microchip (ver ltima pgina) Quando entrar em contato com um escritrio de vendas, por favor especifique qual dispositivo, reviso de silcio e folha de dados (incluir o nmero de literatura) que voc est usando.

Sistema de Notificao ao Cliente

Registe-se no nosso site em www.microchip.com para receber as informaes mais atualizadas sobre todos os nossos produtos.


PIC18F2455/2550/4455/4550

NOTAS:


PIC18F2455/2550/4455/4550

1.0 Viso geral do dispositivo 1.1.3

Este documento contm informaes especficas do dispositivo para os seguintes dispositivos:

PIC18F2455

PIC18F2550 PIC18F4455

PIC18F4550

PIC18LF2455

PIC18LF2550 PIC18LF4455

PIC18LF4550

VRIAS OPES OSCILLATOR E CARACTERSTICAS

Todos os dispositivos na PIC18F2455/2550/4455/4550 Oferecemos famlia de doze opes diferentes de oscilador, permitindo usurios uma ampla gama de opes de desenvolvimento de aplicaes hardware. Estes incluem: Quatro modos de cristal usando cristais ou de cermica ressonadores. Quatro modos de relgio externo, oferecendo a opo de utilizando dois pinos de entrada do oscilador (e uma diviso por quatro sada do relgio) ou um pino (entrada do oscilador, com a segundo pino transferido to geral I / O). Um bloco do oscilador interno, que fornece uma 8 MHz de clock ( 2% de preciso) e um INTRC fonte (cerca de 31 kHz, estvel ao longo do temperatura e VDD), bem como uma variedade de Seis freqncias de clock selecionveis pelo usurio, entre 125 kHz a 4 MHz, para um total de 8 relgio freqncias. Esta opo libera um pino de oscilador para usar como um propsito geral adicional I / O. A Circuito multiplicador de bloqueio de fase (PLL) de freqncia, disponvel tanto para o cristal de alta velocidade e Modos de oscilador externo, o que permite uma ampla gama de velocidades de clock de 4 MHz a 48 MHz. operao do relgio duplo assncrona, permitindo que o Mdulo USB para executar a partir de uma alta freqncia oscilador, enquanto o resto do microcontrolador cronometrado a partir de um oscilador de baixa potncia interna.

Alm de sua disponibilidade como fonte do relgio, o interno bloco oscilador fornece uma fonte de referncia estvel que d os recursos adicionais para familiares robusto operao:

Fail-safe Monitor de Relgio: Esta opo constantemente monitora a fonte de clock principal contra um sinal de referncia fornecido pelo interno oscilador. Se ocorrer uma falha no relgio, o controlador comutada para o bloco oscilador interno, permitindo para operao de baixa velocidade contnua ou um seguro desligamento do aplicativo. Duas Velocidades Start-up: Esta opo permite que o oscilador interno para servir como fonte de relgio da Power-on Reset, ou wake-up do sono modo, at que o relgio principal fonte disponvel.

Esta famlia de dispositivos oferece as vantagens de todas Microcontroladores PIC18 - ou seja, de alta computacional desempenho a um preo econmico - com a adio de alta resistncia programa Flash, aprimorada memria. Em adio a estas caractersticas, o PIC18F2455/2550/4455/4550 famlia apresenta o projeto melhorias que fazem estes microcontroladores um log- escolha iCal para muitos de alto desempenho, potncia sensitiva aplicaes.

1.1

1.1.1

Novos recursos do ncleo

nanoWatt TECNOLOGIA

Todos os dispositivos na PIC18F2455/2550/4455/4550 famlia incorporar uma gama de recursos que pode signifi- reduzir significativamente o consumo de energia durante a operao. Os principais itens incluem: Suplentes modos de execuo: Ao cronometrar o controlador a partir da fonte ou a Timer1 oscilador interno bloco, o consumo de energia durante a execuo de cdigo pode ser reduzido em tanto como 90%. Mltiplos Modos de inactividade: O controlador tambm pode ser executado com o seu core desativado, mas os perifricos ainda ativo. Nesses estados, o consumo de energia pode ser reduzida ainda mais, para menos de 4% do normal requisitos de operao. On-the-Fly Modo Switching: O modos de gerenciamento de energia so invocados pelo cdigo do usurio durante a operao, permitindo ao utilizador a incorporar idias de economia de energia para a sua aplicao de design de software. Baixo consumo em mdulos principais: O poder as exigncias para os Timer1 eo Watchdog Temporizador so minimizados. Ver Seo 28.0 "Caractersticas eltricas" para valores.

1.1.2 Universal Serial Bus (USB)

Dispositivos na famlia PIC18F2455/2550/4455/4550 incorporar uma inteiramente caracterizado Universal Serial Bus mdulo de comunicao que seja compatvel com o USB Specification Revision 2.0. O mdulo suporta tanto comunicao de baixa velocidade e de velocidade total para todos os su- portados tipos de transferncia de dados. Alm disso, incorpora o seu prprio transceptor on-chip e 3.3V regulador e suporta a utilizao de transceptores externas e reguladores de tenso.


PIC18F2455/2550/4455/4550

1.2 Outras caractersticas especiais 1.3

Endurance de memria: As clulas do Flash aprimorados tanto para a memria de programa e dados de EEPROM est avaliado para durar por muitos milhares de apagar / escrever ciclos - at 100 mil para a memria de programa e 1.000.000 para EEPROM. A reteno de dados sem atualizao conservadora, estima-se ser maior de 40 anos. Auto-programao: Estes dispositivos podem escrever para seus prprios espaos de memria do programa sob interno controle de software. Usando uma rotina bootloader, localizada no bloco de boot protegido no topo memria de programa, torna-se possvel criar um aplicao que pode atualizar-se no campo. Alargado conjunto de instrues: O PIC18F2455/2550/4455/4550 famlia introduz uma extenso opcional para o conjunto de instrues PIC18, que acrescenta oito novas instrues e um cadastradas Literal offset Modo de endereamento. Esta extenso, ativado como uma opo de configurao do dispositivo, tem foi projetado especificamente para otimizar o re-entrantes cdigo de aplicao inicialmente desenvolvida em alto nvel linguagens como C. Maior CCP Mdulo: No modo de PWM, esta mdulo fornece 1, 2 ou 4 sadas moduladas para controlando meia ponte e ponte completa motoristas. Outras caractersticas incluem auto-desligamento para desativar sadas PWM em interrupo ou outra escolha condies e auto-restart para reativar sadas uma vez que a condio foi eliminada. Maior USART enderevel: Esta srie mdulo de comunicao capaz de padro Operao RS-232 e oferece suporte para o LIN protocolo de nibus. Os sinais RX / DT TX / CK e pode ser invertido, eliminando a necessidade de inverter tampes. Outras melhorias incluem Automatic Baud Taxa de Deteco e um 16-bit Taxa de Transmisso Gerador para uma melhor resoluo. Quando o microcontrolador est a utilizar o oscilador interno bloco, o EUSART fornece operao estvel aplicaes que falam para o mundo exterior, sem usando um cristal externo (ou o seu acompanhante Exigncia de energia). 10-Bit A / D Converter: Este mdulo incorpora O tempo de aquisio programveis, permitindo uma do canal a ser seleccionado e uma converso para ser iniciados, sem esperar por um perodo de amostragem e assim, reduzir a sobrecarga de cdigo. Dedicado CID / ICSP Porto: Estes dispositivos introduzir o uso de depurador e programao os pinos que no sejam multiplexados com outros micro- caractersticas do controlador. Oferecido como uma opo no select pacotes, este recurso permite aos usurios desenvolver I / O aplicaes de uso intensivo, mantendo a capacidade de programa e depurao no circuito.

Detalhes sobre Famlia Individual Usurios

Dispositivos na famlia PIC18F2455/2550/4455/4550 so Disponvel em embalagens de 28 pinos e 40/44-pin. Bloquear diagramas para os dois grupos so mostradas na Figura 1-1 e Figura 1-2.

Os dispositivos so diferenciadas umas das outras em seis maneiras:

1. Memria de programa flash (24 Kbytes para PIC18FX455devices, 32 Kbytesfor PIC18FX550 dispositivos). Canais de A / D (10 para dispositivos de 28 pinos, 13 para Dispositivos 40/44-pin). Portas de I / O (3 portas bidirecionais e uma entrada nica porta em dispositivos de 28 pinos, 5 portas bidirecionais em Dispositivos 40/44-pin). CCP e Enhanced CCP implementao (Dispositivos de 28 pinos tem duas CCP padro mdulos, dispositivos 40/44-pin ter um padro Mdulo CCP e um mdulo PEAC). Transmisso Porta Paralela (presente apenas em Dispositivos 40/44-pin).

2.

3.

4.

5.

Todas as outras caractersticas dos dispositivos desta famlia so idnticos. Estes encontram-se resumidos na Tabela 1-1. A pinagem para todos os dispositivos esto listados na Tabela 1-2 e Tabela 1-3.

Como todos os dispositivos Microchip PIC18, os membros da PIC18F2455/2550/4455/4550 famlia esto disponveis como ambos os dispositivos padro e baixa tenso. Padro dispositivos com memria flash avanado, designado com um "F" no nmero da pea (como PIC18F2550) acomodar uma variedade de 4.2V a 5.5V VDD operacional. Peas de baixa tenso, designados por "LF" (tais como PIC18LF2550), funo em uma faixa estendida VDD de 2.0V a 5.5V.


PIC18F2455/2550/4455/4550

TABELA 1-1: Recursos do dispositivo

PIC18F2455

DC - 48 MHz 24576

12288 2048

256 19

Portas A, B, C, (E)

4 2 0

MSSP, Maior USART

1

No 10 canais de entrada

2 POR, BOR, REAJUSTE Instruo, Pilha completa, Stack Underflow (PWRT, OST) MCLR (opcional), WDT

Sim

Sim 75 instrues; 83 com estendida Conjunto de instrues ativado

28-Pin PDIP 28-Pin SOIC

PIC18F2550

DC - 48 MHz 32768

16384 2048

256 19

Portas A, B, C, (E)

4 2 0

MSSP, Maior USART

1

No 10 canais de entrada


Sim


28-Pin PDIP 28-Pin SOIC

PIC18F4455

DC - 48 MHz 24576

12288 2048

256 20

4 1 1

MSSP, Maior USART

1

Sim 13 canais de entrada


Sim


40-Pin PDIP 44-Pin QFN 44-Pin TQFP

PIC18F4550

DC - 48 MHz 32768

16384 2048

256 20

4 1 1

MSSP, Maior USART

1

Sim 13 canais de entrada


Sim


40-Pin PDIP 44-Pin QFN 44-Pin TQFP

Caractersticas

Freqncia de operao Memria de programa (Bytes)

Memria de programa (instrues) Memria de Dados (Bytes)

Os dados da memria EEPROM (Bytes) Fontes de interrupo I / O Ports

Timers Capture / Compare / Mdulos PWM Aprimorado de captura / Compare / Mdulos PWM

Comunicao Serial

Universal Serial Bus (USB) Mdulo

Transmisso de porta paralela (SPP) 10-Bit Mdulo Analgico-Digital Comparadores Redefine (e atrasos)

Portas A, B, C, D, E Portas A, B, C, D, E

Programvel de Baixa Tenso Descobrir

Redefinio Programmable Brown-out Conjunto de instrues

Pacotes


PIC18F2455/2550/4455/4550

Figura 1-1:

Tabela de Ponteiro de

inc / dezembro lgica

21 20

8

PCLATU PCLATH

PIC18F2455/2550 (28-PIN) DIAGRAMA DE BLOCO

Barramento de dados

Dados Trava

Memria de Dados (2 Kbytes)

Trava endereo

12 Endereo Dados

4 BSR

12 FSR0 FSR1 FSR2


4 Acessar Banco

12 PORTB RB0/AN12/INT0/FLT0/SDI/SDA RB1/AN10/INT1/SCK/SCL RB2/AN8/INT2/VMO RB3/AN9/CCP2(3)/ VPO RB4/AN11/KBI0 RB5/KBI1/PGM RB6/KBI2/PGC RB7/KBI3/PGD

PORTA RA0/AN0 RA1/AN1 RA2/AN2/VREF-/CVREF RA3/AN3/VREF + RA4/T0CKI/C1OUT/RCV RA5/AN4/SS/HLVDIN/C2OUT OSC2/CLKO/RA6

8

PCU PCH PCL Contador de programa

31 Nvel Stack Trava endereo

Memria de Programa (24/32 Kbytes)

Dados Trava

8

STKPTR

Trava mesa

Bus Instruo Trava ROM Endereo

Decodificar

IR

8 Instruo Decodificar e Controle

Mquina de Estado Sinais de Controle

PRODH Prdl

3 OSC1(2)

OSC2(2)

T1OSI

T1OSO

MCLR(1)

VDD, VSS

VUSB

Interno Oscilador Bloquear

INTRC Oscilador

8 MHz Oscilador

Single-alimentao Programao No circuito Debugger

Power-up Cronmetro

Oscilador Start-up timer Power-on Restabelecer

Co de guarda Cronmetro

Brown-out Restabelecer Fail-safe Relgio monitor

Gap Band Referncia

Bitop 8

8

ALU

8

8 x 8 Multiply 8

W 8 8

8

PORTC RC0/T1OSO/T13CKI RC1/T1OSI/CCP2(3)/ UOE RC2/CCP1 RC4/D-/VM RC5 / D + / VP RC6/TX/CK RC7/RX/DT/SDO

Tenso USB Regulador

PORTE

MCLR/VPP/RE3(1)

BOR HLVD

Dados EEPROM Timer0 Timer1 Timer2 Timer3

Comparador CCP1 CCP2 MSSP EUSART ADC 10-Bit USB

Nota 1: 2:

3:

RE3 multiplexado com MCLR e s est disponvel quando o Redefine MCLR esto desativados. OSC1/CLKI e OSC2/CLKO s esto disponveis nos modos de oscilador selecionados e quando estes pinos no esto sendo usados como digitais I / O. Referir a Seo 2.0 "Configuraes oscilador" para obter informaes adicionais. RB3 o pino alternativo para CCP2 multiplexao.


PIC18F2455/2550/4455/4550

Figura 1-2:

Tabela de Ponteiro de


21 20

8

PCLATU PCLATH

PIC18F4455/4550 (40/44-PIN) DIAGRAMA DE BLOCO

Barramento de dados

Dados Trava

Memria de Dados (2 Kbytes)

Trava endereo

12 Endereo Dados

4 BSR

12 FSR0 FSR1 FSR2


PORTC RC0/T1OSO/T13CKI RC1/T1OSI/CCP2(4)/ UOE RC2/CCP1/P1A RC4/D-/VM RC5 / D + / VP RC6/TX/CK RC7/RX/DT/SDO

4 Acessar Banco

12

PORTA RA0/AN0 RA1/AN1 RA2/AN2/VREF-/CVREF RA3/AN3/VREF + RA4/T0CKI/C1OUT/RCV RA5/AN4/SS/HLVDIN/C2OUT OSC2/CLKO/RA6

8

PCU PCH PCL Contador de programa

31 Nvel Stack PORTB

RB0/AN12/INT0/FLT0/SDI/SDA RB1/AN10/INT1/SCK/SCL RB2/AN8/INT2/VMO RB3/AN9/CCP2(4)/ VPO RB4/AN11/KBI0/CSSPP RB5/KBI1/PGM RB6/KBI2/PGC RB7/KBI3/PGD

Trava endereo Memria de Programa (24/32 Kbytes)

Dados Trava

8

STKPTR

Trava mesa

Bus Instruo Trava ROM Endereo

Decodificar

IR

8 Instruo Decodificar e Controle

Mquina de Estado Sinais de Controle

PRODH Prdl

3 Interno Oscilador Bloquear

INTRC Oscilador

8 MHz Oscilador

Single-alimentao Programao

No circuito Debugger

Power-up Cronmetro

Oscilador Start-up timer

Power-on Restabelecer

Co de guarda Cronmetro Brown-out Restabelecer

Fail-safe Relgio monitor Gap Band

Referncia

Bitop 8

8

ALU

8

PORTE

8 x 8 Multiply 8

W 8 8

8

PORTD VDD, VSS

OSC1(2)

OSC2(2)

T1OSI

T1OSO

ICPGC(3)

ICPGD(3)

ICPORTS(3)

ICRST(3)

MCLR(1)

VUSB

RD0/SPP0: RD4/SPP4 RD5/SPP5/P1B RD6/SPP6/P1C RD7/SPP7/P1D

RE0/AN5/CK1SPP RE1/AN6/CK2SPP RE2/AN7/OESPP MCLR/VPP/RE3(1)

Tenso USB Regulador

BOR HLVD

Dados EEPROM Timer0 Timer1 Timer2 Timer3

Comparador

Nota 1: 2:

3:

4:

ECCP1 CCP2 MSSP EUSART ADC 10-Bit USB

RE3 multiplexado com MCLR e s est disponvel quando o Redefine MCLR esto desativados. OSC1/CLKI e OSC2/CLKO s esto disponveis nos modos de oscilador selecionados e quando estes pinos no esto sendo usados como digitais I / O. Referir a Seo 2.0 "Configuraes oscilador" para obter informaes adicionais. Estes pinos s esto disponveis em pacotes de 44-pin TQFP sob certas condies. Consulte Seo 25.9 "Caractersticas especiais ICPORT (44-Pin nico pacote TQFP) " para obter informaes adicionais. RB3 o pino alternativo para CCP2 multiplexao.


PIC18F2455/2550/4455/4550

TABELA 1-2: PIC18F2455/2550 DESCRIES pinagem I / O

Pin Nmero

PDIP, SOIC

1 Eu

P Eu

9 Eu Eu

10 O

O

I / O

-

-

TTL

ST

Pin Tipo

Tampo Tipo Nome do pino Descrio

MCLR/VPP/RE3 MCLR

VPP RE3

OSC1/CLKI OSC1 CLKI

OSC2/CLKO/RA6 OSC2

CLKO

RA6

ST

Master Clear (entrada) ou programao tenso (entrada). Limpar entrada Master (Reset). Este pino um baixo ativo Repor o dispositivo. Programao de tenso de entrada. Entrada digital.

Cristal oscilador ou entrada de clock externo. AnalogOscillator entrada cristal ou fonte de entrada de clock externo. Entrada de fonte de clock AnalogExternal. Sempre associado com pino funo OSC1. (Veja pin OSC2/CLKO).

Cristal oscilador ou sada de clock. Sada de cristal oscilador. Ligaes de cristal ou ressonador em Modo de oscilador de cristal. Nos modos de seleo, OSC2 pin sadas CLKO que tem 1/4 do frequncia de OSC1 e indica a taxa de ciclo de instruo. Propsito pino I / O em geral.

Legenda: = TTL compatvel inputCMOS = entrada compatvel CMOS TTL ou sada ST = entrada Schmitt Trigger com CMOS levelsI = Entrada O = OutputP = Potncia Nota 1: Atribuio alternativo para CCP2 quando CCP2MX bit configurao est desmarcada. 2: Atribuio padro para CCP2 quando CCP2MX bit de configurao est definido.


PIC18F2455/2550/4455/4550

TABELA 1-2: PIC18F2455/2550 DESCRIES pinagem I / O (Continuao)

Pin Nmero

PDIP, SOIC

2 I / O Eu

3 I / O Eu

4 I / O Eu Eu O

5 I / O Eu Eu

6 I / O Eu O Eu

7

I / O Eu Eu Eu O

- -

TTL Anlogo TTL Anlogo -

-

Digital I / O. A entrada analgica 4. SPI escravo seleto de entrada. High / Low-Voltage Detect entrada. Comparador de sada 2.

Veja o pino OSC2/CLKO/RA6.

ST ST - TTL

Digital I / O. Timer0 entrada de clock externo. Comparador uma sada. Entrada VN externo USB transceptor.

TTL Anlogo Anlogo

Digital I / O. A entrada analgica 3. A (alta) tenso de entrada de referncia / D.

TTL Anlogo Anlogo Anlogo

Digital I / O. A entrada analgica 2. A (baixo) entrada de tenso de referncia / D. Sada analgica de referncia de comparao.

TTL Anlogo

Digital I / O. Entrada analgica 1.

TTL Anlogo


Pin Tipo


PORTA uma porta de I / O bidirecional. RA0/AN0 RA0 AN0

RA1/AN1 RA1 AN1

RA2/AN2/VREF-/CVREF RA2 AN2 VREF- CVREF

RA3/AN3/VREF + RA3 AN3 VREF +

RA4/T0CKI/C1OUT/RCV RA4 T0CKI C1OUT VN

RA5/AN4/SS / HLVDIN/C2OUT RA5 AN4 SS HLVDIN C2OUT

RA6 Legenda: = TTL compatvel inputCMOS = entrada compatvel CMOS TTL ou sada ST = entrada Schmitt Trigger com CMOS levelsI = Entrada O = OutputP = Potncia Nota 1: Atribuio alternativo para CCP2 quando CCP2MX bit configurao est desmarcada. 2: Atribuio padro para CCP2 quando CCP2MX bit de configurao est definido.


PIC18F2455/2550/4455/4550


Pin Nmero

PDIP, SOIC

Pin Tipo


PORTB uma porta de I / O bidirecional. PORTB podem ser software programado para internos fracos pull-ups em todas as entradas.

RB0/AN12/INT0/FLT0 / SDI / SDA RB0 AN12 INT0 FLT0 SDI SDA

RB1/AN10/INT1/SCK / SCL RB1 AN10 INT1 SCK SCL

RB2/AN8/INT2/VMO RB2 AN8 INT2 VMO

RB3/AN9/CCP2/VPO RB3 AN9 CCP2(1) VPO

RB4/AN11/KBI0 RB4 AN11 KBI0

RB5/KBI1/PGM RB5 KBI1 PGM

RB6/KBI2/PGC RB6 KBI2 PGC

RB7/KBI3/PGD RB7 KBI3 PGD

21

I / O Eu Eu Eu Eu I / O

22

I / O Eu Eu I / O I / O

23 I / O Eu Eu O

24 I / O Eu I / O O

25 I / O Eu Eu

26 I / O Eu I / O

27 I / O Eu I / O

28 I / O Eu I / O

TTL TTL ST

Digital I / O. Pino de interrupo-on-mudana. In-Circuit Debugger e pino de dados de programao ICSP.

TTL TTL ST

Digital I / O. Pino de interrupo-on-mudana. In-Circuit Debugger e ICSP pino do relgio de programao.

TTL TTL ST

Digital I / O. Pino de interrupo-on-mudana. ICSP Low-Voltage Programao permitir pin.

TTL Anlogo TTL

Digital I / O. A entrada analgica 11. Pino de interrupo-on-mudana.

TTL Anlogo ST -

Digital I / O. A entrada analgica 9. Capturar dois input / Comparar 2 output/PWM2 sada. Sada externa USB transceiver VPO.

TTL Anlogo ST -

Digital I / O. A entrada analgica 8. Interrupo externa 2. Sada externa USB transceiver VMO.

TTL Anlogo ST ST ST

Digital I / O. A entrada analgica 10. Interrupo externa 1. Synchronous entrada de clock serial / sada para o modo SPI. Synchronous entrada de clock serial / sada para o modo I2C.

TTL Anlogo ST ST ST ST

Digital I / O. A entrada analgica 12. 0 interrupo externa. Entrada Fault PWM (CCP1 mdulo). Dados SPI dentro I2C dados de I / O.

Legenda: = TTL compatvel inputCMOS = entrada compatvel CMOS TTL ou sada ST = entrada Schmitt Trigger com CMOS levelsI = Entrada O = OutputP = Potncia Nota 1: Atribuio alternativo para CCP2 quando CCP2MX bit configurao est desmarcada. 2: Atribuio padro para CCP2 quando CCP2MX bit de configurao est definido.


PIC18F2455/2550/4455/4550


Pin Nmero

PDIP, SOIC

11 I / O O Eu

12 I / O Eu I / O O

13 I / O I / O

15 Eu I / O Eu

16 Eu I / O O

17 I / O O I / O

18 I / O Eu I / O O

- 14

8, 19

20

- P

P

P

ST ST ST -

- -

-

-

Digital I / O. EUSART assncrona receber. EUSART dados sncronos (ver TX / CK). Dados SPI fora.

Veja MCLR/VPP/RE3 pin. Interno USB 3.3V sada do regulador de tenso, alimentao positiva para interna transceptor USB.

Referncia de terra para a lgica e I / O dos pinos.

Alimentao positiva para a lgica e I / O dos pinos.

ST - ST

Digital I / O. EUSART assncrona transmitir. EUSART sncrona relgio (ver RX / DT).

TTL - TTL

Entrada digital. Diferencial USB alm de linha (entrada / sada). VP entrada USB externo transceptor.

TTL - TTL

Entrada digital. Diferencial USB menos de linha (entrada / sada). VM entrada USB externo transceptor.

ST ST

Digital I / O. Captura de um input / Compare 1 output/PWM1 sada.

ST CMOS ST -

Digital I / O. Timer1 entrada do oscilador. Capturar dois input / Comparar 2 output/PWM2 sada. Sada externa USB transceiver OE.

ST - ST

Digital I / O. Timer1 sada do oscilador. Timer1/Timer3 entrada de clock externo.

Pin Tipo


PORTC uma porta de I / O bidirecional. RC0/T1OSO/T13CKI RC0 T1OSO T13CKI

RC1/T1OSI/CCP2/UOE RC1 T1OSI CCP2(2) UOE

RC2/CCP1 RC2 CCP1

RC4/D-/VM RC4 D- VM

RC5 / D + / VP RC5 D + VP

RC6/TX/CK RC6 TX CK

RC7/RX/DT/SDO RC7 RX DT SDO

RE3 VUSB

VSS

VDD Legenda: = TTL compatvel inputCMOS = entrada compatvel CMOS TTL ou sada ST = entrada Schmitt Trigger com CMOS levelsI = Entrada O = OutputP = Potncia Nota 1: Atribuio alternativo para CCP2 quando CCP2MX bit configurao est desmarcada. 2: Atribuio padro para CCP2 quando CCP2MX bit de configurao est definido.


PIC18F2455/2550/4455/4550

TABELA 1-3:

Nome do pino

MCLR/VPP/RE3 MCLR

VPP RE3

OSC1/CLKI OSC1 CLKI

OSC2/CLKO/RA6 OSC2

CLKO

13 32 30 Eu Eu

14 33 31 O

O

-

-

PIC18F4455/4550 DESCRIES pinagem I / O

Nmero Pin

PDIP

1

Pin tampo QFN TQFP Tipo Tipo

18 18 Eu

P Eu

ST

Descrio

Master Clear (entrada) ou programao tenso (entrada). Limpar entrada Master (Reset). Este pino um baixo ativo Repor o dispositivo. Programao de tenso de entrada. Entrada digital.

ST Cristal oscilador ou entrada de clock externo. AnalogOscillator entrada cristal ou fonte de entrada de clock externo. Entrada de fonte de clock AnalogExternal. Sempre associado Pino Funo OSC1. (Veja pin OSC2/CLKO).

Cristal oscilador ou sada de clock. Sada de cristal oscilador. Ligaes de cristal ou ressonador no modo oscilador de cristal. No modo RC, OSC2 pin sadas CLKO que tem 1/4 a frequncia de OSC1 e indica a instruo taxa de ciclo. Propsito pino I / O em geral.

RA6 I / O TTL

Legenda: = TTL compatvel inputCMOS = entrada compatvel CMOS TTL ou sada ST = entrada Schmitt Trigger com nveis CMOS I = Input O = OutputP = Potncia Nota 1: Atribuio alternativo para CCP2 quando CCP2MX bit configurao est desmarcada. 2: Atribuio padro para CCP2 quando CCP2MX bit de configurao est definido. 3: Estes pinos no so Conecte a menos que o bit de configurao ICPRT est definido. Para NC / ICPORTS, o pino no Ligao a menos ICPRT est definido eo bit configurao de depurao est desmarcada.


PIC18F2455/2550/4455/4550

TABELA 1-3:

Nome do pino

PIC18F4455/4550 DESCRIES pinagem I / O (Continuao)

Nmero Pin

PDIP

2

Pin tampo Tipo Tipo QFN TQFP

19 19 I / O Eu

3 20 20 I / O Eu

4 21 21

I / O Eu Eu O

5 22 22 I / O Eu Eu

6 23 23

I / O Eu O Eu

7 24 24

I / O Eu Eu Eu O

- - - -

TTL Anlogo TTL Anlogo -

-

Digital I / O. A entrada analgica 4. SPI escravo seleto de entrada. High / Low-Voltage Detect entrada. Comparador de sada 2.

Veja o pino OSC2/CLKO/RA6.

ST ST - TTL

Digital I / O. Timer0 entrada de clock externo. Comparador uma sada. Entrada VN externo USB transceptor.

TTL Anlogo Anlogo

Digital I / O. A entrada analgica 3. A (alta) tenso de entrada de referncia / D.

TTL Anlogo Anlogo Anlogo

Digital I / O. A entrada analgica 2. A (baixo) entrada de tenso de referncia / D. Sada analgica de referncia de comparao.

TTL Anlogo


TTL Anlogo


Descrio

PORTA uma porta de I / O bidirecional. RA0/AN0 RA0 AN0

RA1/AN1 RA1 AN1

RA2/AN2/VREF- / CVREF RA2 AN2 VREF- CVREF

RA3/AN3/VREF + RA3 AN3 VREF +

RA4/T0CKI/C1OUT / VN RA4 T0CKI C1OUT VN

RA5/AN4/SS / HLVDIN/C2OUT RA5 AN4 SS HLVDIN C2OUT

RA6 Legenda: = TTL compatvel inputCMOS = entrada compatvel CMOS TTL ou sada ST = entrada Schmitt Trigger com nveis CMOS I = Input O = OutputP = Potncia Nota 1: Atribuio alternativo para CCP2 quando CCP2MX bit configurao est desmarcada. 2: Atribuio padro para CCP2 quando CCP2MX bit de configurao est definido. 3: Estes pinos no so Conecte a menos que o bit de configurao ICPRT est definido. Para NC / ICPORTS, o pino no Ligao a menos ICPRT est definido eo bit configurao de depurao est desmarcada.


PIC18F2455/2550/4455/4550

TABELA 1-3:

Nome do pino


Nmero Pin

PDIP

Pin tampo QFN TQFP Tipo Tipo Descrio

PORTB uma porta de I / O bidirecional. PORTB podem ser software programado para internos fracos pull-ups em todas as entradas.

RB0/AN12/INT0 / FLT0/SDI/SDA RB0 AN12 INT0 FLT0 SDI SDA

RB1/AN10/INT1/SCK / SCL RB1 AN10 INT1 SCK SCL

RB2/AN8/INT2/VMO RB2 AN8 INT2 VMO

RB3/AN9/CCP2/VPO RB3 AN9 CCP2(1) VPO

RB4/AN11/KBI0/CSSPP RB4 AN11 KBI0 CSSPP

RB5/KBI1/PGM RB5 KBI1 PGM

RB6/KBI2/PGC RB6 KBI2 PGC

RB7/KBI3/PGD RB7 KBI3 PGD

33 9 8

I / O Eu Eu Eu Eu I / O

TTL Anlogo ST ST ST ST

Digital I / O. A entrada analgica 12. 0 interrupo externa. Entrada de falha maior PWM (ECCP1 mdulo). Dados SPI dentro I2C dados de I / O.

34 10 9

I / O Eu Eu I / O I / O

TTL Anlogo ST ST ST

TTL Anlogo ST -

TTL Anlogo ST -

TTL Anlogo TTL -

TTL TTL ST

TTL TTL ST

TTL TTL ST

Digital I / O. A entrada analgica 10. Interrupo externa 1. Synchronous entrada de clock serial / sada para o modo SPI. Synchronous entrada de clock serial / sada para o modo I2C.

Digital I / O. A entrada analgica 8. Interrupo externa 2. Sada externa USB transceiver VMO.

Digital I / O. A entrada analgica 9. Capturar dois input / Comparar 2 output/PWM2 sada. Sada externa USB transceiver VPO.

Digital I / O. A entrada analgica 11. Pino de interrupo-on-mudana. SPP sada de controle select chip.

Digital I / O. Pino de interrupo-on-mudana. ICSP Low-Voltage Programao permitir pin.

Digital I / O. Pino de interrupo-on-mudana. In-Circuit Debugger e ICSP pino do relgio de programao.

Digital I / O. Pino de interrupo-on-mudana. In-Circuit Debugger e pino de dados de programao ICSP.

35 11 10 I / O Eu Eu O

36 12 11 I / O Eu I / O O

37 14 14 I / O Eu Eu O

38 15 15 I / O Eu I / O

39 16 16 I / O Eu I / O

40 17 17 I / O Eu I / O



PIC18F2455/2550/4455/4550

TABELA 1-3:

Nome do pino


Nmero Pin

PDIP

15


34 32 I / O O Eu

16 35 35

I / O Eu I / O O

17 36 36 I / O I / O O

23 42 42 Eu I / O Eu

24 43 43 Eu I / O Eu

25 44 44 I / O O I / O

26 1 1 I / O Eu I / O O

ST ST ST -

Digital I / O. EUSART assncrona receber. EUSART dados sncronos (ver TX / CK). Dados SPI fora.

ST - ST

Digital I / O. EUSART assncrona transmitir. EUSART sncrona relgio (ver RX / DT).

TTL - TTL

Entrada digital. Diferencial USB alm de linha (entrada / sada). VP entrada USB externo transceptor.

TTL - TTL

Entrada digital. Diferencial USB menos de linha (entrada / sada). VM entrada USB externo transceptor.

ST ST TTL

Digital I / O. Captura de um input / Compare 1 output/PWM1 sada. Sada PWM maior CCP1, canal A.

ST CMOS ST -

Digital I / O. Timer1 entrada do oscilador. Capturar dois input / Comparar 2 output/PWM2 sada. Sada externa USB transceiver OE.

ST - ST

Digital I / O. Timer1 sada do oscilador. Timer1/Timer3 entrada de clock externo.

Descrio

PORTC uma porta de I / O bidirecional. RC0/T1OSO/T13CKI RC0 T1OSO T13CKI

RC1/T1OSI/CCP2 / UOE RC1 T1OSI CCP2(2) UOE

RC2/CCP1/P1A RC2 CCP1 P1A

RC4/D-/VM RC4 D- VM

RC5 / D + / VP RC5 D + VP

RC6/TX/CK RC6 TX CK

RC7/RX/DT/SDO RC7 RX DT SDO



PIC18F2455/2550/4455/4550

TABELA 1-3:

Nome do pino


Nmero Pin

PDIP

Pin tampo QFN TQFP Tipo Tipo Descrio

PORTD uma porta bidirecional I / O ou Transmisso Porta Paralela (SPP). Estes pinos tm buffers de entrada TTL quando o mdulo SPP est habilitado.

RD0/SPP0 RD0 SPP0

RD1/SPP1 RD1 SPP1

RD2/SPP2 RD2 SPP2

RD3/SPP3 RD3 SPP3

RD4/SPP4 RD4 SPP4

RD5/SPP5/P1B RD5 SPP5 P1B

RD6/SPP6/P1C RD6 SPP6 P1C

RD7/SPP7/P1D RD7 SPP7 P1D

19 38 38 I / O I / O

ST TTL

ST TTL

ST TTL

ST TTL

ST TTL

ST TTL -

ST TTL -

ST TTL -

Digital I / O. Transmisso de dados da porta paralela.





Digital I / O. Transmisso de dados da porta paralela. Sada PWM maior CCP1, canal B.

Digital I / O. Transmisso de dados da porta paralela. Sada PWM maior CCP1, canal C.

Digital I / O. Transmisso de dados da porta paralela. Sada PWM maior CCP1, canal D.

20 39 39 I / O I / O

21 40 40 I / O I / O

22 41 41 I / O I / O

27 2 2 I / O I / O

28 3 3 I / O I / O O

29 4 4 I / O I / O O

30 5 5 I / O I / O O



PIC18F2455/2550/4455/4550

TABELA 1-3:

Nome do pino


Nmero Pin

PDIP

8


25 25 I / O Eu O

9 26 26 I / O Eu O

10 27 27 I / O Eu O

- - - 6, 29

- P

P

P

12, 31 6, 30, 31

ST Anlogo -

- -

-

-

Digital I / O. A entrada analgica 7. SPP sada ativar a sada.

Veja MCLR/VPP/RE3 pin. Referncia de terra para a lgica e I / O dos pinos.

Alimentao positiva para a lgica e I / O dos pinos.

Interno USB 3.3V sada do regulador de tenso, positivo fornecer para o transceptor USB.

No Connect ou dedicado CID / ICSP relgio porto. In-Circuit Debugger relgio. ICSP programao do relgio.

No Connect ou dedicado CID / ICSP relgio porto. Dados In-Circuit Debugger. Dados de programao ICSP.

No Connect ou dedicado CID / ICSP porta Reset. Limpar entrada Master (Reset). Programao de tenso de entrada.

Sem emulao de dispositivo Connect ou 28 pinos. Ativar emulao de dispositivo de 28 pinos quando conectado a VSS.

No Connect.

ST Anlogo -

Digital I / O. A entrada analgica 6. SPP relgio sada 2.

ST Anlogo -

Digital I / O. A entrada analgica 5. SPP relgio uma sada.

Descrio

PORTE uma porta de I / O bidirecional. RE0/AN5/CK1SPP RE0 AN5 CK1SPP

RE1/AN6/CK2SPP RE1 AN6 CK2SPP

RE2/AN7/OESPP RE2 AN7 OESPP

RE3 VSS

VDD

VUSB

NC / ICCK / ICPGC(3) ICCK ICPGC

NC / ICDT / ICPGD(3) ICDT ICPGD

NC / ICRST / ICVPP(3) ICRST ICVPP

NC / ICPORTS(3) ICPORTS

NC

11, 32 7, 8, 7, 28 28, 29

18

-

37

-

37

12 I / O I / O

- - 13 I / O I / O

- - 33 Eu P

- - 34 P

ST ST

ST ST

- -

-

- 13 - - - Legenda: = TTL compatvel inputCMOS = entrada compatvel CMOS TTL ou sada ST = entrada Schmitt Trigger com nveis CMOS I = Input O = OutputP = Potncia Nota 1: Atribuio alternativo para CCP2 quando CCP2MX bit configurao est desmarcada. 2: Atribuio padro para CCP2 quando CCP2MX bit de configurao est definido. 3: Estes pinos no so Conecte a menos que o bit de configurao ICPRT est definido. Para NC / ICPORTS, o pino no Ligao a menos ICPRT est definido eo bit configurao de depurao est desmarcada.


PIC18F2455/2550/4455/4550

NOTAS:


PIC18F2455/2550/4455/4550

2.0

2.1

OSCILADOR CONFIGURATIONS

Viso global

2.2 Tipos de oscilador

Dispositivos na famlia PIC18F2455/2550/4455/4550 incorporar um oscilador e microcontrolador diferente sistema de relgio de dispositivos PIC18F anteriores. A adi- o do mdulo USB, com as suas necessidades especficas para uma fonte de clock estvel, tornam necessrio fornecer uma fonte de clock separado, que compatvel com ambos Especificaes USB de baixa velocidade e de velocidade mxima.

Para atender a essas exigncias, PIC18F2455 / 2550/4455/4550 dispositivos incluem um novo ramo do relgio para fornecer um relgio de 48 MHz para operao USB full-speed. Uma vez que expulso do relgio fonte primria, um sistema adicional de prescalers e postscalers tem foi adicionada para acomodar uma vasta gama de oscilador freqncias. Uma viso geral da estrutura do oscilador mostrado na Figura 2-1.

Outras caractersticas de osciladores utilizados na PIC18 reforada microcontroladores, como o bloco de oscilador interno e relgio de comutao, permanecem os mesmos. Eles so discutido mais adiante neste captulo.

PIC18F2455/2550/4455/4550 dispositivos podem ser operados em doze modos distintos de oscilador. Em contraste com pr- rior PIC18 maior microcontroladores, quatro deles modos envolvem a utilizao de dois tipos de oscilador de uma vez. Os usurios podem programar o FOSC3: FOSC0 Configurao bits para selecionar um desses modos:

XTCrystal / ressonador HSHigh velocidade cristal / ressonador HSPLL alta velocidade cristal / ressonador com PLL ativado 4. Relgio ECExternal com FOSC / 4 Sada 5. Relgio ECIOExternal com I / O em RA6 6. ECPLL relgio externo com PLL ativado e FOSC / 4 Sada em RA6 7. ECPIO relgio externo com PLL habilitado, I / O em RA6 8. INTHS oscilador interno usado como Microcontrolador Clock Source, HS Oscilador usado como USB Clock Source 9. Intio oscilador interno usado como Microcontrolador Clock Source, CE Oscilador usado como USB Fonte de relgio, Digital I / O em RA6 10. INTCKO oscilador interno usado como Microcontrolador Clock Source, CE Oscilador usado como USB Fonte de relgio, FOSC / 4 Sada em RA6

1. 2. 3.

2.1.1 CONTROLE DE OSCILADOR

O funcionamento do oscilador em PIC18F2455/2550 / 4455/4550 dispositivos controlada atravs de duas configura- registros de rao e dois registros de controle. Configurao registradores, CONFIG1L e CONFIG1H, selecione o modo de oscilador e opes prescaler / postscaler USB. Como os bits de configurao, estes so definidos quando o dispositivo est programado e deixado em que a configurao at o dispositivo reprogramado.

O registo OSCCON (Register 2-2) seleciona a atividade Modo de relgio, que utilizado principalmente no controle de relgio mudana nos modos de potncia gerenciados. A sua utilizao est discutido 2.4.1 "Control Oscillator Registrar-se ". O registo OSCTUNE (Register 2-1) usado para aparar a fonte de frequncia INTRC, bem como a escolha fonte de clock de baixa freqncia que impulsiona vrios especial caractersticas. A sua utilizao descrito em Seo 2.2.5.2 "OSCTUNE Register".

2.2.1 MODOS oscilador e OPERAO USB

Devido aos requisitos nicos do mdulo USB, uma abordagem diferente para a operao do relgio necessrio. Em dispositivos anteriores PIC , todos os principais e relgios perifricos foram conduzidos por uma nica fonte de oscilador; usuais fontes foram primrio, secundrio ou o interno oscilao tor. Com PIC18F2455/2550/4455/4550 dispositivos, o pri- mary oscilador torna-se parte do mdulo USB e no pode ser associado a qualquer outra fonte de relgio. Assim, o mdulo USB deve ser cronometrado do relgio primrio origem, no entanto, o ncleo microcontrolador e outros perifricos podem ser cronometrado separadamente do osciladores secundrias ou internas como antes. Devido aos requisitos de tempo impostos pela USB necessrio um relgio interno de um ou outro de 6 MHz ou 48 MHz. enquanto o mdulo USB est ativada. Felizmente, o microcontrolador e outros perifricos, no so necessrios para executar a esta velocidade de relgio quando se utiliza o primrio oscilador. Existem diversas opes para atingir o Mdulo exigncia relgio USB e ainda fornecer fle- dade para cronometrar o resto do dispositivo a partir do primrio fonte de oscilador. Estes so detalhados na Seo 2.3 "Definies do oscilador para USB".


PIC18F2455/2550/4455/4550

Figura 2-1: PIC18F2455/2550/4455/4550 CLOCK ESQUEMA

PIC18F2455/2550/4455/4550

PLLDIV

12 10

PLL Prescaler 6 5 4 3 2 1

111 110 101

MUX 100 011 010 001 000

HSPLL, ECPLL, XTPLL, ECPIO

CPUDIV

PLL postscaler 6 4 3 2

11 10 01 00

1 0

CPU

IDLEN

MUX Perifricos

4 0

FSEN

1

(4 MHz somente entrada) 96 MHz PLL 2

USBDIV

0 1

USB Clock Source

Oscilador primrio OSC2

Dormir OSC1

USB Perifrico

CPUDIV

Postscaler oscilador 4

3 2 1

11 10 01 00

XT, HS, CE, ECIO Primrio Relgio FOSC3: FOSC0

T1OSC Oscilador secundrio

T1OSO T1OSCEN Permitir Oscilador

OSCCON 8 MHz

INTOSC postscaler

Interno Oscilador Bloquear 8 MHz Fonte

INTRC Fonte

4 MHz 2 MHz 1 MHz

500 kHz 250 kHz 125 kHz

111 110 101

MUX 100 011 010 001

Oscilador interno T1OSI

Relgio Controle

FOSC3: FOSC0 OSCCON 8 MHz (INTOSC)

31 kHz (INTRC) 131 kHz 000 0

OSCTUNE

Opo de fonte de clock para outros mdulos

WDT, PWRT, FSCM e duas velocidades Start-up


PIC18F2455/2550/4455/4550

2.2.2 Oscilador de cristal / cermica RESONATORS

TABELA 2-1: CAPACITOR PARA SELEO Ressonadores cermicos

Freq

4.0 MHz 8.0 MHz 16,0 MHz

OSC1

33 pF 27 pF 22 pF

OSC2

33 pF 27 pF 22 pF

No HS, HSPLL, XT e modos de oscilador XTPLL, um cristal ou ressonador cermico ligado ao OSC1 e OSC2 pinos para estabelecer oscilao. Figura 2-2 mostra as conexes de pinos.

O design do oscilador requer o uso de um corte paralelo cristal.

Nota: Utilizao de um cristal de corte srie pode dar uma fre- cia de o fabricante de cristal especificaes.

Os valores dos capacitores tpicos usados:

Modo

XT HS

Os valores dos capacitores so apenas para orientao design.

Estes condensadores foram testados com os ressonadores listados abaixo para bsico start-up e operao. Estes Os valores no so otimizados.

Diferentes valores de capacitores pode ser obrigado a produzir operao oscilador aceitvel. O usurio deve testar o desempenho do oscilador sobre o esperado Faixa de VDD e temperatura para a aplicao.

Veja as notas de acordo com o quadro 2-2 para obter informao.

Ressonadores usado:

4.0 MHz 8.0 MHz

16,0 MHz Ao utilizar ressonadores de cermica com freqncias acima de 3,5 MHz, modo HS recomendado em XT modo. Modo SH podem ser utilizados em qualquer VDD para os quais o controlador avaliado. Se HS selecionado, o ganho do oscilador pode ultrapassagem do ressonador. Portanto, um resistncia em srie deve ser colocado entre a OSC2 pin e do ressonador. Como um bom ponto de partida, o valor recomendado de RS 330

Figura 2-2: CRYSTAL / cermica OPERAO RESONATOR (XT, HS OU HSPLL CONFIGURAO)

OSC1

A Interno Lgica

Dormir

C1(1)

XTAL

RS(2) C2(1)

OSC2

RF(3)

PIC18FXXXX

Nota 1: Ver Quadro 2-1 e Quadro 2-2 para os valores iniciais de C1 e C2. 2: A resistncia em srie (RS) pode ser necessria para a AT tira cristais de corte. 3: RF varia de acordo com o modo do oscilador escolhida.


PIC18F2455/2550/4455/4550

TABELA 2-2: CAPACITOR PARA SELEO Oscilador de cristal

Cristal Freq

4 MHz

4 MHz 8 MHz

20 MHz

Valores tpicos de capacitores Testado:

C1

27 pF

27 pF 22 pF 15 pF

C2

27 pF

27 pF 22 pF 15 pF

Relgio de Ext. Sistema

Aberto

Figura 2-3: EXTERNO entrada de clock OPERAO (HS OSC CONFIGURAO)

OSC1 Osc Tipo

XT

HS

PIC18FXXXX OSC2 (Modo HS)

2.2.3 EXTERNO entrada de clock

Os valores dos capacitores so apenas para orientao design.

Estes condensadores foram testados com os cristais referidos abaixo bsica start-up e operao. Estes valores no so otimizados.

Diferentes valores de capacitores pode ser obrigado a produzir operao oscilador aceitvel. O usurio deve testar o desempenho do oscilador sobre o esperado Faixa de VDD e temperatura para a aplicao.

Veja as notas que seguem esta tabela para o adicional informao.

Cristais usado:

4 MHz 8 MHz

20 MHz

Nota 1: Capacitncia maior aumenta a estabilidade do oscilador, mas tambm aumenta o tempo de arranque.

2: Quando estiver operando abaixo de 3V VDD, ou quando utilizando certos ressonadores cermicos em qualquer tenso, pode ser necessrio usar o Modo HS ou mudar para um oscilador de cristal. 3: Uma vez que cada ressonador / cristal tem o seu prprio caractersticas, o usurio deve consultar o fabricante ressonador / cristal para appropriatevaluesofexternal componentes. 4: Rs pode ser necessria para evitar distorcer cristais com baixo nvel de especificao da unidade.

5: Sempre verificar o desempenho do oscilador mais VDD e o intervalo de temperatura que esperado para a aplicao.

Um postscaler interna permite aos usurios selecionar um relgio frequncia diferente do que a do cristal ou ressonador. Diviso de frequncia determinada pelo CPUDIV Bits de configurao. Os usurios podem selecionar uma freqncia de clock da frequncia do oscilador, ou 1/2, 1/3 ou 1/4 da freqncia. Um relgio externo podem tambm ser utilizados quando o microcontrolador est no modo oscilador HS. Neste caso, o OSC2/CLKO pino deixada em aberto (Figura 2-3).

Os modos de oscilador CE, ECIO, ECPLL e ECPIO requerem uma fonte de relgio externo a ser ligado ao Pin OSC1. No h tempo start-up oscilador necessrio depois de um Power-on Reset ou depois de uma sada de sono modo.

Na CE e os modos de oscilador ECPLL, o oscilador frequncia dividida por 4 est disponvel no pino OSC2. Este sinal pode ser utilizado para fins de ensaio ou sincronizar outra lgica. A Figura 2-4 mostra o pino conexes para o modo de oscilador CE.

FIGURA 2-4: Relgio externo Operao de entrada (CE E ECPLL CONFIGURAO)

OSC1/CLKI Relgio de Ext. Sistema

FOSC / 4 PIC18FXXXX

OSC2/CLKO

Os modos de oscilador ECIO e ECPIO funcionar como o CE e modos ECPLL, exceto que o pino OSC2 torna-se um objetivo geral pino I / O adicional. O I / O pin torna bit 6 da PORTA (RA6). Figura 2-5 mostra as conexes de pinos para o modo de oscilador ECIO.

FIGURA 2-5: Relgio externo Operao de entrada (ECIO E ECPIO CONFIGURAO)

OSC1/CLKI Relgio de Ext. Sistema

RA6 PIC18FXXXX

I / O (OSC2)

O postscaler interna para reduzir a freqncia de clock em XT e modos SH tambm est disponvel em CE e ECIO modos.


PIC18F2455/2550/4455/4550

2.2.4 PLL multiplicador de frequncia 2.2.5 INTERNO DO BLOCO OSCILADOR

PIC18F2455/2550/4255/4550 dispositivos incluem uma Fase Circuito circuito (PLL) bloqueado. Isto fornecido especificamente para aplicaes USB com osciladores e de velocidade mais baixos tambm pode ser usado como uma fonte de relgio do microcontrolador. O PLL habilitado em HSPLL, XTPLL, ECPLL e Modos de oscilador ECPIO. Ele projetado para produzir um fixo de 96 MHz relgio de referncia a partir de uma entrada MHz fixo 4. A sada pode ser ento dividido e utilizado tanto para o USB eo clock do ncleo microcontrolador. Porque o PLL tem uma frequncia de entrada fixa e de sada, existem oito opes prescaling para coincidir com a entrada do oscilador a frequncia do PLL.

Tambm existe uma opo postscaler separado para derivar o relgio a partir do microcontrolador de PLL. Isto permite que o Perifrico USB e um microcontrolador para usar a mesma entrada do oscilador e ainda operam no relgio diferente velocidades. Em contraste com a postscaler para XT, HS e CE modos, as opes disponveis so de 1/2, 1/3, 1/4 e 1/6 da sada do PLL.

Os modos HSPLL, ECPLL ECPIO e fazer uso de o modo de oscilador HS para freqncias de at 48 MHz. O divisor divide a entrada do oscilador por at 12 a produzir a unidade de 4 MHz para o PLL. O modo XTPLL s pode usar uma frequncia de entrada de 4 MHz que impulsiona o PLL directamente.

Os dispositivos incluem PIC18F2455/2550/4455/4550 bloco interno oscilador que gera dois diferentes sinais de relgio, ou pode ser usado como o microcontrolador fonte de relgio. Se o perifrico USB no for utilizado, o oscilador interno pode eliminar a necessidade de externa circuitos osciladores nas OSC1 e / ou pinos OSC2.

A sada principal (INTOSC) uma fonte de clock de 8 MHz que pode ser usado para conduzir directamente o relgio do dispositivo. Ele Tambm conduz a postscaler INTOSC que pode proporcionar uma faixa de freqncias de clock de 31 kHz a 4 MHz. O INTOSC sada ativada quando a freqncia de clock a partir de 125 kHz a 8 MHz selecionado. A outra fonte o oscilador de relgio interno RC (INTRC), que fornece uma sada nominal de 31 kHz. INTRC est habilitado, se for selecionado como o relgio do dispositivo fonte, mas tambm ativado automaticamente quando qualquer um dos So ativado:

Power-up timer Fail-safe Monitor de Relgio Watchdog Timer Duas Velocidades Start-up

Estas caractersticas so discutidas em maior detalhe nas Seo 25,0 "Caractersticas especiais da CPU".

A freqncia de clock source (INTOSC direta, INTRC direta ou INTOSC postscaler) selecionado, configurando os bits IRCF do registo OSCCON (pgina 33). Figura 2-6: PLL DIAGRAMA DE BLOCO

(MODE HS) 2.2.5.1 Modos de oscilador interno

HS / EC / ECIO / XT oscilador Ativar PLL Ativar (A partir de CONFIG1H Register)

OSC2 Oscilador e OSC1 Prescaler

FIN FOUT

Fase Comparador

Quando o oscilador interno utilizado como o micro- fonte de relgio do controlador, um do outro oscilador modos (relgio externo ou cristal externo / ressonador) devem ser utilizados como fonte de relgio USB. A escolha de uma a fonte do relgio USB for determinado pelo nomeadamente Modo oscilador interno.

Existem quatro modos distintos disponveis:

1.

2.

3.

MUX SYSCLK

Lao Filtre

VCO

4.

INTHS modo: O relgio USB fornecida pela oscilador no modo HS. INTXT modo: O relgio USB fornecida pela oscilador em modo XT. INTCKO modo: O relgio USB fornecida por um entrada do relgio externo OSC1/CLKI; OSC2 o / CLKO pin sadas FOSC / 4. Modo intio: O relgio USB fornecida por um entrada do relgio externo OSC1/CLKI; OSC2 o / CLKO pino funciona como um I / O (RA6) digital.

Desses quatro modos, s o modo de intio libera uma pin adicional (OSC2/CLKO/RA6) para a porta uso de E / S.


PIC18F2455/2550/4455/4550

2.2.5.2 OSCTUNE Registrar 2.2.5.3

A sada do oscilador interno foi calibrado na fbrica, mas pode ser ajustada no utilizador aplica- o. Isso feito por escrito para o registro OSCTUNE (Registrar 2-1). A sensibilidade do ajuste constante toda a faixa de afinao.

O relgio INTOSC ir estabilizar dentro de 1 ms. Cdigo exe- cution continua durante este turno. No h nenhuma indicao que ocorreu a mudana.

O registo OSCTUNE tambm contm o bit INTSRC. O bit INTSRC permite aos usurios selecionar quais interna oscilador fornece a fonte de relgio quando a 31 kHz opo de freqncia selecionada. Isso abordado em maior detalhe na 2.4.1 "Mdulo de Controle Register".

Interno oscilador de freqncia de sada e Deriva

O bloco oscilador interno calibrado na fbrica para produzir uma frequncia de sada INTOSC de 8,0 MHz. No entanto, esta freqncia pode ser movimentado como VDD ou tempe- mudanas tura, que podem afetar a operao do controlador numa variedade de maneiras. A baixa freqncia INTRC oscilador opera independentemente da fonte INTOSC. Quaisquer mudanas em INTOSC entre a tenso e a temperatura no so necessariamente refletido por mudanas na INTRC e vice-versa.

CADASTRE-SE 2-1:

R/W-0 INTSRC

bit 7

Legenda:

R = pouco legvel -N = Value at POR

bit 7

OSCTUNE: TUNING OSCILADOR REGISTRAR

U-0 -

U-0 -

R/W-0 TUN4

R/W-0 TUN3

R/W-0 Tun2

R/W-0 Tun1

R/W-0 Tun0

bit 0

W = bit gravvel '1 '= Bit definido

U = bit Unimplemented, ler como '0 ' '0 '= Bit eliminado x = Bit desconhecida

INTSRC: Interno oscilador de baixa frequncia de seleco de fonte bit 1= Dispositivo relgio 31,25 kHz derivado de 8 MHz fonte INTOSC (diviso por 256 enabled) 0= 31 kHz dispositivo de relgio derivado diretamente do INTRC oscilador interno

Unimplemented: Leia como '0 ' TUN4: tun0: Frequncia pedaos de Ajuste 01111 = Freqncia mxima 00001 00000 = Freqncia Center. Mdulo oscilador est funcionando na freqncia calibrada. 11111 10000 = Freqncia mnima

bit 6-5 bit 4-0


PIC18F2455/2550/4455/4550

2.2.5.4 Compensando INTOSC Deriva

possvel ajustar a frequncia por INTOSC modificando o valor no registo OSCTUNE. Isto tem nenhum efeito sobre a frequncia de relgio fonte INTRC.

Ajustando a fonte INTOSC exige saber quando fazer o ajuste, em que direo deve ser feita e, em alguns casos, como uma grande mudana necessrio. Quando se utiliza o EUSART, por exemplo, um ajuste pode ser necessrio quando se comea a gerar enquadrando erros ou recebe os dados com erros, enquanto em Modo assncrono. Erros de enquadramento indicam que a frequncia de relgio do dispositivo demasiado elevado, para ajustar para este, diminuir o valor na OSCTUNE para reduzir o relgio freqncia. Por outro lado, erros nos dados podem suge- rem que a velocidade do clock muito baixo, para compensar, incrementar OSCTUNE para aumentar a freqncia de clock.

Tambm possvel verificar a velocidade do relgio do dispositivo contra um relgio de referncia. Podem ser utilizados dois temporizadores: um temporizador cronometrado pelo relgio perifrica, enquanto que a outra est temporizados pela fonte de referncia fixo, tal como o Timer1 oscilador. Ambos os timers so apagadas, mas o timer temporizados pela referncia gera interrupes. Quando ocorre uma interrupo, o temporizador com clock internamente lido e ambos os temporizadores so apagadas. Se o clock internamente valor do temporizador for maior do que o esperado, o interno bloco oscilador est correndo muito rpido. Para ajustar para isso, diminuir o registo OSCTUNE.

Finalmente, um mdulo CCP pode usar Timer1 free-running (ou Timer3), cronometrado pelo bloco interno e um oscilador evento externo com um perodo conhecido (ou seja, a energia AC freqncia). O tempo do primeiro evento capturado no CCPRxH: CCPRxL registra e est registrado para uso mais tarde. Quando o segundo evento provoca uma captura, o tempo do primeiro evento subtrado a partir do momento da segundo evento. Uma vez que o perodo do evento externo conhecida, a diferena de tempo entre os eventos podem ser calculado.

Se o tempo medido muito maior do que a cal- lated tempo, o bloco oscilador interno est funcionando muito rpido, para compensar, diminuir o registo OSCTUNE. Se o tempo medido muito menor do que a calculada tempo, o bloco oscilador interno est muito lento, para compensar, incrementar o registo OSCTUNE.


PIC18F2455/2550/4455/4550

2.3 Configuraes de oscilador para USB

Quando estes dispositivos so usados para a conectividade USB, que deve ter um 6 MHz ou 48 MHz de clock para Funcionamento USB, dependendo se a baixa velocidade ou Modo Full-Speed est sendo usado. Isso pode exigir algum premeditao na seleo de uma freqncia de oscilador e a programao do dispositivo.

A ampla gama de configuraes possveis do oscilador compatvel com o funcionamento USB mostrado na Tabela 2-3.

activo e a fonte de relgio do controlador um dos modos de oscilador primrio (XT, HS ou CE, com ou sem o PLL).

Esta restrio no se aplica se o microcontrolador fonte de relgio o oscilador secundrio ou interno bloco oscilador.

2.3.2 FUNCIONAMENTO USB DIFERENTE E RELGIOS microcontrolador

2.3.1 Operao de baixa velocidade

O relgio para o modo USB de baixa velocidade derivado do cadeia oscilador primrio e no diretamente do PLL. Ele dividido por 4 MHz para produzir o relgio real 6. Devido a isso, o microcontrolador pode usar apenas um frequncia de relgio de 24 MHz quando o mdulo USB

O mdulo USB, em qualquer modo, pode ser executado asynchro- nously em relao ao ncleo do microcontrolador e outros perifricos. Isso significa que os aplicativos podem usar o oscilador principal para o relgio USB enquanto o microcontrolador executado a partir de uma fonte de clock separado a um menor velocidade. Se for necessrio para executar o aplicativo inteiro a partir de uma nica fonte de clock de operao, full-speed proporciona uma maior seleo de relgio microcontrolador freqncias.

TABELA 2-3: OSCILLATOR opes de configurao para a operao USB

PLL Diviso (PLLDIV2: PLLDIV0)

N / D(1)

Modo Relgio (FOSC3: FOSC0)

CE, ECIO

MCU Diviso Relgio (CPUDIV1: CPUDIV0)

Nenhum (00) (01) (10) (11)

Microcontrolador Frequncia

48 MHz 24 MHz 16 MHz 12 MHz 48 MHz 24 MHz 16 MHz 12 MHz 48 MHz 32 MHz 24 MHz 16 MHz 40 MHz 20 MHz

13,33 MHz 10 MHz 48 MHz 32 MHz 24 MHz 16 MHz 24 MHz 12 MHz 8 MHz 6 MHz

48 MHz 32 MHz 24 MHz 16 MHz

Oscilador de entrada Freqncia

48 MHz

48 MHz (111) CE, ECIO Nenhum (00) (01) (10) (11)

ECPLL, ECPIO (00) (01) (10) (11)

40 MHz (110) CE, ECIO Nenhum (00) (01) (10) (11)

ECPLL, ECPIO (00) (01) (10) (11)

24 MHz (101) HS, CE, ECIO Nenhum (00) (01) (10) (11)

HSPLL, ECPLL, ECPIO (00) (01) (10) (11)

Legenda:

Nota 1:

Todas as freqncias de clock, com exceo de 24 MHz, esto exclusivamente associado com a operao full-speed USB (USB relgio de 48 MHz). Negrito utilizado para destacar as selees de clock que so compatveis com o funcionamento USB de baixa velocidade (clock do sistema de 24 MHz, Relgio USB de 6 MHz). S vlido quando o bit de configurao USBDIV est desmarcada.


PIC18F2455/2550/4455/4550

TABELA 2-3: OSCILLATOR opes de configurao para a operao USB (continuao)

PLL Diviso (PLLDIV2: PLLDIV0)

(100)

Modo Relgio (FOSC3: FOSC0)

HS, CE, ECIO

MCU Diviso Relgio (CPUDIV1: CPUDIV0)

Nenhum (00) (01) (10) (11)








4 MHz (000) XT, HS, CE, ECIO Nenhum (00) (01) (10) (11)

HSPLL, ECPLL, XTPLL, ECPIO

(00) (01) (10) (11)

Legenda:

Microcontrolador Frequncia

20 MHz 10 MHz

6,67 MHz 5 MHz

48 MHz 32 MHz 24 MHz 16 MHz 16 MHz 8 MHz

5,33 MHz 4 MHz

48 MHz 32 MHz 24 MHz 16 MHz 12 MHz 6 MHz 4 MHz 3 MHz


2,67 MHz 2 MHz


1,33 MHz 1 MHz

48 MHz 32 MHz 24 MHz 16 MHz

Oscilador de entrada Freqncia

20 MHz

Nota 1:

Todas as freqncias de clock, com exceo de 24 MHz, esto exclusivamente associado com a operao full-speed USB (USB relgio de 48 MHz). Negrito utilizado para destacar as selees de clock que so compatveis com o funcionamento USB de baixa velocidade (clock do sistema de 24 MHz, Relgio USB de 6 MHz). S vlido quando o bit de configurao USBDIV est desmarcada.


PIC18F2455/2550/4455/4550

2.4 Fontes relgio e oscilador Comutao

A freqncia de oscilao internos Seleccionar bits IRCF2: IRCF0, selecione a sada do interno freqncia bloco oscilador para conduzir o relgio do dispositivo. As opes so a fonte INTRC, a fonte INTOSC (8 MHz) ou um das frequncias derivadas do INTOSC postscaler (31 kHz a 4 MHz). Se o bloco de oscilador interno fornecendo o relgio do dispositivo, mudando os membros dessas pedaos ter uma mudana imediata no mercado interno oscil- sada de lator. Em Redefine dispositivo, a sada padro freqncia do bloco oscilador interno fixado em 1 MHz.

Quando uma freqncia de 31 kHz de sada selecionado (IRCF2: IRCF0 = 000), os usurios podem escolher qual inter- oscilador nal atua como a fonte. Isto feito com a Bit INTSRC no registo OSCTUNE (OSCTUNE ). Definir este bit seleciona INTOSC como um relgio kHz 31,25 fonte, permitindo a sada de diviso por 256 da INTOSC postscaler. Clearing INTSRC seleciona INTRC (Nominalmente 31 kHz) como a fonte do relgio.

Esta opo permite aos usurios selecionar o sintonizvel e mais INTOSC preciso como uma fonte de relgio, mantendo economia de energia com uma velocidade muito baixa relgio. Independentemente da definio de INTSRC, INTRC permanece sempre fonte de relgio para recursos como o temporizador de Watchdog ea prova de falhas Monitor de Relgio. Os USTOS, IOFS e pedaos T1RUN indicar qual relgio fonte est fornecendo o relgio do dispositivo. Os USTOS bit indica que o Oscillator Start-up timer (OST) tem expirou eo relgio principal fornecer o dispositivo relgio nos modos de relgio primrios. O bit indica IOFS quando o bloco oscilador interno estabilizou e fornecendo o relgio do dispositivo em modo relgio de RC. O T1RUN bit (T1CON ) indica quando o Timer1 oscillator est fornecendo o relgio do dispositivo no relgio secundrio modos. Nos modos de potncia gerenciados, apenas um deles trs bits ser definido a qualquer momento. Se nenhum destes bits forem definido, o INTRC est fornecendo o relgio ou o interno bloco oscilador apenas comeou e ainda no estvel.

O bit IDLEN determina se o dispositivo entra em sono um modo, ou um dos modos inactivo, quando o DORMIR instruo executada.

O uso dos bits de controlo da bandeira e na OSCCON registo discutida em mais detalhe no Seo 3.0 "Modos de gerenciamento de energia".

Nota 1: O oscilador Timer1 deve estar habilitado para selecionar a fonte de relgio secundrio. O Timer1 oscilador ativado, definindo o T1OSCEN pouco no controle Timer1 register (T1CON ). Se o oscilador Timer1 no habilitado, ento qualquer tentativa de selecionar um fonte de relgio secundrio ir ser ignorado.

2: Recomenda-se que o Timer1 oscilador ser operacional e estvel antes migrando para ele como a fonte de relgio, de outro sbio, um longo atraso pode ocorrer enquanto o Timer1 oscilador comea.

Como os dispositivos anteriores PIC18 avanados, o PIC18F2455/2550/4455/4550 famlia inclui um recurso que permite que a fonte de relgio do dispositivo para ser ligado a partir de o oscilador de um relgio alternativo, de baixa freqncia fonte. Esses dispositivos oferecem duas relgio alternativo fontes. Quando uma fonte de relgio alternativa estiver ativada, os diversos modos de operao poder geridas so disponvel.

Basicamente, existem trs fontes de relgio para estes dispositivos:

osciladores primrios osciladores Secundrio bloco oscilador interno

O osciladores primrios incluem o cristal externo e modos de ressonador, os modos do relgio externo e o bloco oscilador interno. O modo especial definido pela FOSC3: FOSC0 bits de configurao. O detalhes destes modos so cobertos anteriormente neste captulo.

O osciladores secundrias so as fontes externas no ligado aos pinos OSC1 e OSC2. Estes fontes podem continuar a funcionar mesmo depois do controlador colocado em um modo de gerenciamento de energia.

PIC18F2455/2550/4455/4550 dispositivos oferecem o Timer1 oscilador como um oscilador secundrio. Este oscilador, em todos modos de gesto de energia, muitas vezes a base de tempo para funes como um relgio de tempo real (RTC). A maioria muitas vezes, um relgio de cristal 32.768 kHz est conectado entre o RC0/T1OSO/T13CKI e RC1/T1OSI / UOE pinos. Como o XT e SH circuitos modo de oscilador, carregamento condensadores esto tambm ligados a partir de cada pino cho. O oscilador Timer1 discutido em maior detalhe na Seo 12.3 "Timer1 oscilador".

Para alm de ser uma fonte de relgio principal, o interno bloco oscilador est disponvel como um poder de gesto fonte de clock mode. A fonte INTRC tambm usado como a fonte de relgio para vrias caractersticas especiais, tais como o WDT e no-Safe Monitor de Relgio.

2.4.1 OSCILADOR registro de controle

O registo OSCCON (Register 2-2) controla vrios aspectos da operao do relgio do dispositivo, tanto em operao full-poder e nos modos power-gerenciados.

Relgio do Sistema Select bits, SCS1: SCS0, selecione o fonte de relgio. As fontes de clock disponveis so relgio primrio (definido pelo FOSC3: FOSC0 configura- bits de rao), o relgio secundrio (Timer1 oscilador) e o bloco oscilador interno. As mudanas fonte de relgio imediatamente depois de um ou mais dos bits gravado, aps um breve intervalo de transio do relgio. Os bits de SCS so apagadas em todas as formas de Reset.


PIC18F2455/2550/4455/4550

2.4.2 TRANSITIONS OSCILLATOR

PIC18F2455/2550/4455/4550 dispositivos contm circuitos para evitar relgio "falhas" quando se alterna entre fontes de relgio. Uma pequena pausa no relgio do dispositivo ocorre durante o interruptor de relgio. A durao desta pausa o

soma de dois ciclos da fonte de relgio velho e trs para quatro ciclos da nova fonte de relgio. Esta frmula assume que a nova fonte de relgio estvel.

Transies relgio so discutidos em maior detalhe em Seo 3.1.2 "Insero de gerenciamento de energia Modes".

CADASTRE-SE 2-2:

R/W-0 IDLEN

bit 7

Legenda: R = pouco legvel -N = Value at POR

bit 7

OSCCON: registro de controle OSCILADOR

R/W-1 IRCF2

R/W-0 IRCF1

R/W-0 IRCF0

R(1)

USTOS R-0

IOFS R/W-0 SCS1

R/W-0 SCS0

bit 0

W = bit gravvel '1 '= Bit definido

U = bit Unimplemented, ler como '0 ' '0 '= Bit eliminado x = Bit desconhecida

IDLEN: Ocioso Habilitar bit 1= O dispositivo entra em modo de espera DORMIR instruo 0= O dispositivo entra em modo de suspenso DORMIR instruo

IRCF2: IRCF0: Internos Frequency Oscillator Selecionar pedaos 111 = 8 MHz (unidades INTOSC diretamente do relgio) 110 = 4 MHz 101 = 2 MHz 100 = 1 MHz(3) 011 = 500 kHz 010 = 250 kHz 001 = 125 kHz 000 = 31 kHz (a partir de qualquer um ou INTOSC/256 INTRC

directamente)(2) USTOS: Oscillator Start-up Time-out bit Estado(1) 1= Oscillator Start-up timer tempo limite expirou; oscilador primrio est sendo executado 0= Oscillator Start-up Time-out timer estiver em execuo; oscilador primrio no est pronto

IOFS: INTOSC Frequency pouco estvel 1= Freqncia INTOSC estvel 0= Freqncia INTOSC no estvel

SCS1: SCS0: Sistema de relgio Selecionar pedaos 1x = Oscilador interno 01 = Timer1 oscilador 00 = Oscilador primrio

Depende do estado do bit de configurao IESO. Fonte selecionado pelo bit INTSRC (OSCTUNE ), veja o texto. Freqncia de sada padro de INTOSC em Reset.

bit 6-4

bit 3

bit 2

bit 1-0

Nota 1: 2: 3:


PIC18F2455/2550/4455/4550

2,5 Efeitos de modos de gerenciamento de energia sobre as diversas fontes de relgio

comando sobre o USB. Uma vez que o mdulo tem de sus- dependia operao e transferido para um estado de baixa energia, o microcontrolador pode ser colocado com segurana em modo de suspenso. Permitindo que qualquer recurso on-chip que ir operar durante Sono vai aumentar o consumo de corrente durante o sono. O INTRC necessrio para suportar a operao WDT. O Timer1 oscilador pode estar operando para suportar uma Real-Time Clock. Outras caractersticas que podem ser operarem no necessitam de uma fonte de relgio do dispositivo (isto , MSSP escravo PSP, INTX pinos e outros). Perifricos que podem adicionar consumo de corrente significativa so listados na Seo 28.2 "DC Caractersticas: Power-Down e Corrente de suprimento ".

Quando o modo de PRI_IDLE selecionado, o designado oscilador primrio continua a funcionar sem interrupo. Para todos os outros modos de potncia gerenciados, o oscilador usando o pino OSC1 est desativado. A menos que o USB mdulo ativado, o pino OSC1 (e OSC2 pin se utilizada pelo oscilador) parar oscilante.

Nos modos de relgio secundrio (SEC_RUN e SEC_IDLE), o oscilador est a funcionar e Timer1 proporcionando o relgio do dispositivo. O oscilador Timer1 pode tambm executar em todos os modos de energia administradas, se necessrio relgio Timer1 ou Timer3. Nos modos de oscilador interno (RC_RUN e RC_IDLE) o bloco oscilador interno proporciona o relgio do dispositivo fonte. A sada INTRC 31 kHz pode ser utilizado directamente para fornecer o relgio e pode ser activado para suportar vrias caractersticas especiais, independentemente do modo de potncia de gesto (ver Artigo 25.2 "Watchdog Timer (WDT) ", seo 25.3" Duas Velocidades Start-up " e Seo 25,4 "Monitor Relgio prova de falhas" Para mais informaes sobre WDT, prova de falhas Monitor de relgio e Duas Velocidades Start-up). A sada INTOSC a 8 MHz pode ser utilizada directamente para o relgio do dispositivo, ou pode ser dividido pelo postscaler. A sada INTOSC desativado se o relgio fornecido diretamente do INTRC sada.

Independentemente do modo de funcionamento ou ocioso selecionado, o USB fonte de relgio vai continuar a funcionar. Se o dispositivo estiver operando a partir de um oscilador de cristal ou base de ressonador, oscilador que continuar ao relgio do mdulo USB. O ncleo e todos os outros mdulos vai mudar para o novo fonte de relgio. Se o modo de suspenso selecionado, todas as fontes de relgio so parado. Dado que todos os transistores de comutao correntes ter sido interrompido, o modo de suspenso atinge o menor consumo de corrente do dispositivo (somente vazamento correntes). Modo de suspenso no deve nunca ser invocado, enquanto o USB mdulo est a funcionar e ligado. A ni

pic18f4550.en.pt

Documents

Transcript of pic18f4550.en.pt