SPDS – MALHAS DE CAPTURA DE FASE I - Autenticação · Quando se coloca na entrada um sinal com...
Transcript of SPDS – MALHAS DE CAPTURA DE FASE I - Autenticação · Quando se coloca na entrada um sinal com...
1
SPDS – MALHAS DE CAPTURA DE FASE I Malhas de captura de fase (Phase Locked Loop - PLL) Bloco básico de inúmeros sistemas electrónicos que consiste na associação,
em malha fechada, de um comparador de fase, um filtro passa-baixo, um oscilador controlado e eventualmente um divisor de frequência
Tem a propriedade de se poder sincronizar com um sinal de referência aplicado na sua entrada, com frequência fi e gerar um sinal de saída com uma frequência fo relacionada com fi de uma forma muito precisa
Aplicações:1) Sintetizadores de frequência e osciladores de frequência programável, de
alta estabilidade. Útil em Radiocomunicação, na realização do oscilador local dos receptores Instrumentação, na realização de geradores de funções programáveis
2) Moduladores e desmoduladores de fase, frequência e amplitude, analógicos e digitais
3) Controladores de velocidade de motores e de outros sistemas mecânicos4) Recuperadores de sincronismo de bit/símbolo. Útil em comunicação digital
e em gravação/reprodução digital5) Recuperadores de sincronismo de portadora: recuperação da fase,
frequência, taxa de variação de frequência (Doppler rate), etc…
2
SPDS – MALHAS DE CAPTURA DE FASE II Malha de captura de fase básica:
As fases fi e fo são comparadas no detector (comparador) de fase que origina um sinal vD(t) que é função da diferença de fase fi-fo (sinal de erro). Este sinal controla a frequência (e por conseguinte, a fase) do oscilador de modo a que fo siga as variações de fi
Existem dois estados de funcionamento:Em sincronismo (lock)- O oscilador gera um sinal com uma frequência igual à do sinal de entrada fo=fi e a malha ajusta a fase do oscilador de forma a seguir fi. É o modo de funcionamento normal da malha
Em dessincronismo (unlock)- Neste estado fo não se relaciona com fi e as eventuais variações de fi não são (precisamente) acompanhadas por fo
Quando se coloca na entrada um sinal com frequência fi o oscilador estará em princípio a gerar uma frequência fo ¹ fi e a malha fica em dessincronismo
Detector de faseDf
( )i
i
i
x t
f
f
Osciladorcontrolado
( )o
o
o
x t
f
f
( )Dv t
3
SPDS – MALHAS DE CAPTURA DE FASE III Podem ser especificadas condições de dimensionamento que permitem
garantir o sincronismo da malha, ou seja, as condições em que a dinâmica do sinal vD é tal que imponha a variação da frequência do oscilador controlado desde o valor inicial fo ¹ fi até ao valor fo = fi (regime transitório de aquisição do sincronismo)
Isto só acontece se a diferença de frequência inicial (entre fo e fi ) for suficientemente pequena. A frequência fi tem de se encontrar dentro da banda de frequências de captura (ou de aquisição) do sincronismo (capture range)
Uma vez adquirido o sincronismo, a malha mante-lo-á enquanto a frequência de entrada se mantiver dentro de certos limites que definem a banda de frequências de manutenção (ou de acompanhamento) do sincronismo (lock range), que pode ser diferente da banda de aquisição. Neste estado, a frequência média do sinal gerado pelo oscilador é igual à frequência média do sinal de entrada
Problema: A precisão com que se consegue projectar a frequência inicial de oscilação de um oscilador controlado pode não ser muito elevada devido à tolerância dos componentes. Por este motivo, a banda de captura pode ter de ser projectada com um valor superior ao necessário para garantir o sincronismo da malha com o sinal de interesse
4
SPDS – MALHAS DE CAPTURA DE FASE IV Tipos de malhas PLL Dependendo da implementação, podem ser classificadas como:
1) Analógicas (APLL) - processam sinais contínuos no tempo e na amplitude
2) Discretas – processam sinais discretizados no tempo mas geralmente sem quantificação da amplitude
3) Digitais (DPLL) - realizadas com circuitos lógicos ou em microprocessador de sinal. Processam sinais discretos no tempo e com amplitude quantificada
4) Híbridas As malhas PLL analógicas (APLL) podem funcionar com frequências muito
mais elevadas do que as malhas digitais e por este motivo podem ser a única alternativa. Como funcionam a tempo contínuo, a resolução com que se consegue controlar a fase e a frequência é teoricamente infinita
As malhas PLL digitais (DPLL) permitem uma grande estabilidade das características e ter uma grande precisão na frequência inicial do oscilador. Por este motivo, podem ser projectadas com banda de captura muito pequena, o que significa Rejeição (não sincronização) de sinais indesejáveis com frequência
próxima da frequência inicial de oscilação Menor largura de banda da função de sistema maior precisão na
frequência gerada pelo oscilador (menor ruído de fase ou jitter)
5
Análise da malha PLL analógica Determinação das condições necessárias e suficientes para garantir a
aquisição do sincronismo e a estabilidade da malha. Dependem em geral do:Comportamento estático – resposta da malha a variações com frequência nulaComportamento dinâmico – determinação da largura de banda e das condições de estabilidade (a partir do modelo linearizado)
Tal como em qualquer sistema realimentado, a estabilidade da malha fica assegurada se os pólos da sua função de transferência estiverem localizados no semi-plano complexo esquerdo
ou seja, os ganhos estáticos dos diversos componentes que compõem a malha devem originar um ganho de retorno positivo
O sincronismo da malha perder-se-á sempre que alguma variável da malha entre numa zona de funcionamento em que a característica de transferência estática exiba saturação (ou seja, ganho nulo) ou troca de sinal algébrico
SPDS – MALHAS DE CAPTURA DE FASE V
A
b
( )i
i
i
x t
f
f
( )o
o
o
x t
f
f
( )Função de sistema:
( ) 1
Ganho de retorno: 0
o
i
s As A
A
bb
F=
F +>
6
Caracterização individual de cada componente
1) Detector ou comparador de fase Deve gerar um sinal vD(t) cujo valor médio é uma função da diferença de
fase Df=fi-fo (por agora considera-se N=1) Multiplicador analógico: adequado para o processamento de sinais
sinusoidais
No sincronismo, wi=wo
SPDS – MALHAS DE CAPTURA DE FASE VI
1 2
1 2
1 2
( ) sin( ) cos( )
sin[( ) ] sin[( ) ]2
sin[( ) ]2
D i i o o
i o i o i o i o
i o i o
v t A t A t
A At t
AAt
w f w f
w w f f w w f f
w w f f
= + ⋅ +
= + + + + - + -
» - + -
( )Dv t( )i
i
i
x t
f
f
Osciladorcontrolado
( )o
o
o
x t
f
f
Filtropassa-baixo
Divisor defrequência
( )Ev tDetector de faseDf
/
/
o o
o o
f f N
Nf f
¢ =
¢ =
( )Dv t( )ix t
( )ox t
1 2 1 2( ) sin( ) sin2 2D i o
A A A Av t f f f» - = D
7
SPDS – MALHAS DE CAPTURA DE FASE VII
Detector OU-exclusivo (XOR): detector muito simples, adequado para o processamento de sinais binários, que se podem obter dos sinais analógicos utilizando comparadores
Para dois sinais com amplitude normalizada A, a operação XOR é equivalente à multiplicaçãoaritmética
1 2
2A A
fD
( )Dv t
0 p
2p
Característica estática de Df, é não-linear. Para valores pequenos de Df tem-se que
O ganho KD é definido como
A característica <vD(t)>(Df) é periódica com período 2p
1 2( )2D
AAv t f» D
1 2 1 2( )cos( )
2 2D
Dv t A A A A
K ff
¶= » D »
¶D
( )Dv t A B AB AB= Å = +
( )Dv t( )ix t
( )ox t
A
B
8
SPDS – MALHAS DE CAPTURA DE FASE VIII Sinais e característica estática de transferência para sinais com forma de onda
quadrada (factor de ciclo d =0.5):
Para os sinais anteriores, o detector XOR é caracterizado pelas equações:
Tal como com o multiplicador analógico a característica é periódica com período 2p
( ) ( ) | |, | |
( ) ( ) ( ) ( 2 ), 1, 2,
P ND N
D D
P ND
V Vv t V
v t v t n n
V VK
f f f pp
f f p
p
-D = + D D £
D = D + =
-=
fD
0 TfDt
PV
NV
( )Dv t
( )ox t
( )ix t
fD
( )Dv t
NV
PV
p0
N
P N
VV V
p-
0DK <
p-
9
SPDS – MALHAS DE CAPTURA DE FASE IX Vantagens do detector de fase XOR:
1) Muito simples e prático
2) Característica linear (importante…)
Desvantagens do detector de fase XOR:
1) Só pode ser usado com sinais digitais
2) Característica estática depende do factor de ciclo das ondas
3) Reage a frequências harmonicamente relacionadas (pode ser vantagem…)
Exercícios: 1) Considere dois sinais rectangulares com factores de ciclo d1 e d2 e período
T. Determine e represente a característica estática de um detector XOR que opera com estes sinais considerando que a amplitude de ambos os sinais toma os valores 0V e 1V. Generalize para as amplitudes VN e VP
2) Mostre que um detector de fase XOR operando com sinais com forma de onda quadrada reage (não reage) quando um dos sinais tem uma frequência que é múltipla ímpar (par) da outra. Determine a característica estática do detector para f2 = mf1 com m ímpar
10
Soluções: 1) Admitindo d1 > d2:
2)
SPDS – MALHAS DE CAPTURA DE FASE X
2T
fp
D
( )Dv t
1 2d d-
01 2d d- 1d T2T d-
1 2d d+
fD
( )Dv t
1 12 2P N
m mV V
m m+ -
+
mp0
2mp
1 12 2N P
m mV V
m m+ -
+
A característica de fase do detector exibe zonas de saturação em que o ganho KD=0 o que limita as banda de aquisição e de acompanhamento
O detector exibe uma característica discriminadora num intervalo que diminui à medida que m aumenta: as banda são progressivamente menores
11
2) Filtro de malha Tem como função calcular o valor médio do sinal à saída do detector de
fase, ou seja, extrair a sua componente contínua e atenuar as componentes de alta frequência
Pode ser desejável filtros selectivos de elevada ordem n, que originam uma malha PLL de ordem n+1. No entanto, para n³2 podem surgir problemas de estabilidade
Filtro de 1ª ordem:
O amplificador pode introduzir distorção e principalmente saturação do sinal de saída, o que influencia fortemente as características da malha
SPDS – MALHAS DE CAPTURA DE FASE XI
2P NV V+
PV
NV
( )Ev t
( )Dv t
t
t0 T
( )Dv t ( )Ev tA
R
C
PV
NV
( )Dv t
NV
PV
(0)PV
F
0
ganho 0=
ganho 0=
Ev
(0) 0F >
(0)( ) (0) ( )
1p
FF s F f ss
w
= = ⋅+
12
3) Oscilador controlado Gera um sinal periódico (com forma de onda que em princípio é arbitrária)
com uma frequência que é controlada por um sinal externo. A denominação do oscilador depende da natureza deste sinal: VCO (Voltage Controlled Oscilator), CCO (Current…), DCO (Digital…) ou NCO (Numerically…)
Na maior parte das aplicações é desejável que a frequência de oscilação varie linearmente com a amplitude instantânea do sinal de controlo:
onde K0 é a constante de ganho e wol é a frequência livre do oscilador, que é a frequência de oscilação quando se tem vE(t)=0
Normalmente vE(t)=VE+ve(t) pelo que w(t) terá também uma componente contínua e uma componente variável
Característica estática
SPDS – MALHAS DE CAPTURA DE FASE XII
0 0
( )
( ) ( ) ( )o
o ol E e o
t
t K V K v t tw
w w wW
= + ⋅ + ⋅ = W +
0( ) ( )o ol Et K v tw w= + ⋅
NV PV0
1w
w
Ev
2w
0 0K >
0 0K <olw
olw
13
SPDS – MALHAS DE CAPTURA DE FASE XIII Banda de frequências de manutenção ou de acompanhamento Depois de adquirido o sincronismo a malha acompanha as variações da
frequência do sinal de entrada ou eventuais variações dos componentes da malha ajustando para isso o valor do erro de fase (desfasamento)
Qualquer dos componentes
da malha pode limitar a
banda de frequências que
a malha pode acompanhar.
Na figura, a limitação é
imposta pela saturação superior do
detector de fase (VDp) e pela inferior do filtro (VNe)
A banda de manutenção ou de acompanhamento, DwL
é a banda de frequências da entrada para a qual a
malha se mantém em sincronismo
Se for o detector de fase a limitar a banda tem-se:
(Nota: N=1. Em geral l=KDF(0)K0/N)
fD
( )Dv t
NdV
PdV
p0p-
( )Dv t
NeV
PeV
0Ev
(0) 0F >
NoV PoV0
1w
w
Ev
2w
0 0K >
0 0K <
LwD
0(0)L DK F Kl
w p plD = =
14
SPDS – MALHAS DE CAPTURA DE FASE XIV Aquisição e perda do sincronismo A malha PLL pode não ter qualquer sinal aplicado na sua entrada (pode ser
necessário colocar na entrada um sinal contínuo). Neste caso o oscilador gera um sinal com uma frequência designada por frequência livre da malha (não confundir com a frequência livre do oscilador)
( )ix t
( )ox t
( )Dv t
( )Ev t
( )Ev t
t0tinstante de fecho
da malha
o iw w
1/i iT f=
tempo de aquisição
Condições de sincronismo da malha No instante em que é fechada a
malha, ou quando se aplica o sinal de entrada com frequência fi, se a diferença de frequência fi-fo for suficientemente pequena, então à saída do filtro é desenvolvida uma tensão vE(t) que modula o oscilador no sentido de diminuir a diferença de frequência (devido à realimentação negativa). Eventualmente a malha atingirá o sincronismo e a frequência média do oscilador será igual à frequência média do sinal de entrada
15
SPDS – MALHAS DE CAPTURA DE FASE XV Estimativa da banda de frequências de captura O processo de aquisição do sincronismo é um fenómeno não-linear de análise
quantitativa muito complexa, sendo necessário o recurso a técnicas de análise estatística
Pode obter-se uma estimativa (grosseira) da banda de captura da seguinte forma (análise para N=1):
Quando se dá o sincronismo
e portanto
Nas frequências limite:
A banda de captura é:
(0) | ( ) |E D i olv K F ff w w= D -
0 0
o io ol i olEv K K
w ww w w w=- -= =
0| ( ) | (0)i ol i ol Df K F Kl
w w f w w- = D -
max | ( ) |ol oli ifw w l f w w+ +- = D -
min | ( ) |i ol i olfw w l f w w- -- = D -
max min( | ( ) | | ( ) |)C i ol i oli if fw w w l f w w f w w+ - + -D = - = D - -D -
16
SPDS – MALHAS DE CAPTURA DE FASE XVI Se a banda de captura for simétrica em torno de wol então:
Geralmente
pelo que
Para um filtro passa-baixo tem-se em geral |f(jw)| < 1 para todas as frequências o que significa que DwC < DwL
Numa malha PLL sem filtro |f(jw)|=1 e portanto DwC = DwL = pl Numa malha com filtro de 1ª ordem (malha de 2ª ordem):
max min( )2 2
i Ciol C f
w w ww w l f f
+ -+ Dæ ö÷ç= D = D - D ÷÷çè ø
max minf f pD - D =
2L
CC f
w
ww pl
D
Dæ ö÷çD = ÷÷çè ø
22
22 1 1
12
2L p
L LC C p
pC
p
p Lw w
w ww w w
www
w wD
æ öæ öD D ÷ç ÷ ÷ççD = D = + -÷ ÷çç ÷ ÷çç è ø ÷çæ öD è ø÷ç+ ÷ç ÷çè ø
» ⋅ D
17
Para medir as bandas DwC e DwLobserva-se o valor médio da tensão de erro <vE(t)> e varia-se lentamente a frequência do sinal de entrada em ambos os sentidos, partindo de uma situação de dessincronismo
SPDS – MALHAS DE CAPTURA DE FASE XVII Algumas conclusões: A característica estática de todos os componentes da malha tem influência
no valor das bandas de frequência de aquisição e de manutenção
A banda de manutenção depende apenas do ganho estático do filtro F(0), mas não da sua resposta em frequência
A banda de captura depende de F(0) mas também, de forma acentuada, da resposta em frequência (largura de banda) do filtro de malha
A dependência relativamente à largura de banda do filtro pode ser compreendida se recordarmos que a operação fundamental do detector de fase é a de multiplicação e a do filtro de integração. Desta forma, a malha correlaciona o sinal de entrada com o sinal do oscilador e ajusta a fase deste no sentido de maximizar esta correlação( )Ev t
0
Cw-Lw-
olw if
banda de manutenção
banda de aquisiçãoCwD
LwD
Cw+Lw+
18
A função de transferência da malha ou função de sistema é definida como
Interessa também conhecer a variação do erro de faserelativamente à fase de entrada. A função de erro é:
SPDS – MALHAS DE CAPTURA DE FASE XVIII Comportamento dinâmico da malha PLL Admite-se a malha na situação de sincronismo. A frequência média do sinal
gerado no oscilador é igual à frequência média do sinal de entrada e a malha ajusta a diferença de fase média <fi(t)-fo(t)> de forma a obter sempre uma tensão que garante a manutenção do sincronismo. Nesta situação as variações de fase são incrementais e pode utilizar-se na análise da malha PLL um modelo linearizado:
Divisor
OsciladorFiltro
Detector de fase
( )Dv t( )i
i
i
x t
f
f
Osciladorcontrolado
( )o
o
o
x t
f
f
Filtropassa-baixo
Divisor defrequência
( )Ev tDetector de faseDf
/
/
o o
o o
f f N
Nf f
¢ =
¢ =
DK ( )DV s ( )F s ( )EV s 0 /K s ( )o sF
1/N
( )i sF
0
0
( )( )( ) 1( ) 1 ( )
Do
iD
KK F ss sT s Ks K F s
s N
F= =
F +
0
( )( ) ( )/ 1( ) ( ) ( ) 1 1( ) ( ) 1 ( )
o oi
i iD
st s Nt t T s KN s s K F s
s N
ff e
efe f
F= - = = - =
F F +
19
SPDS – MALHAS DE CAPTURA DE FASE XIX Malha de 1ª ordem Neste caso não existe filtro de malha F(s)=F(0), vindo
Obtém-se uma função de sistema passa-baixo que filtra as variações de fase do sinal de entrada com ganho estático N e com um frequência de corte wc=l. A função de erro é passa-alto com a mesma frequência de corte o oscilador segue exactamente as variações de fase de fi(t) de baixa frequência
0 (0)( ) , ( )
1 1D
sN K K F
T s T ss sN ell
l l
= = \ =+ +
Exercício: Um sintetizador de frequência usa uma malha PLL de 1ª ordem com KD=2V/rad e K0=1000Hz/V para obter um sinal de 1MHz a partir de um oscilador de referência de 25 kHz. Determinar a largura de banda e a atenuação relativa na saída de uma componente de ruído na entrada com frequência de 50 kHz.
É necessário utilizar um divisor de frequência por N=1 MHz/25 kHz=40. A largura de banda é wc=l=2⋅(2p ⋅ 1000)/40=100p rad/s fc =50 Hz. A atenuação relativa das variações de fase do oscilador provocadas pela componente de ruído de 50 kHz na frequência de referência é:
”ruído” é fortemente atenuado dB 10(50 25) kHz
20 log 53.9dB50 Hz
A-
» =
20
SPDS – MALHAS DE CAPTURA DE FASE XX Malha de 2ª ordem Neste caso o filtro de malha é de 1ª ordem:
1) a = 0 pólo na origem (s = 0)
2) a = 1, t2 = 0 pólo real negativo em s = -1/t1
3) a = 1, t2 ¹ 0 pólo real negativo em s = -1/t1 e zero em s = -1/t2
A função de sistema e a função de erro vêm dadas por:
com
Funções de 2ª ordem com pólos na frequência angular wp e com factor de qualidade Qp. Quanto maior for o ganho de retorno l, maior será a largura de banda, menor o tempo de resposta da malha (e maior as banda de aquisição e manutenção do sincronismo)
O filtro de malha com um zero permite maior flexibilidade no dimensionamento da malha. Por exemplo, com apenas um pólo (a = 1, t2 = 0) não é possível programar wp e Qp de forma independente pois
2
1
1( ) (0)
sF s F
st
a t+
=+
22
2 2 2 2
1( ) (0) ( )
p pp
p zzp p
p pp p
s s sQ
T s T T ss s s s
Q Q
e
w ww ww
w ww w
æ öæ ö ÷ç + - ÷÷ç ç+ ÷÷÷ ÷ç çè ø è ø= \ =
+ + + +
121 2
2(0) / 1/ p z pT N Q
ltw l t w t
a lt= \ = \ = \ =
+
2
1 1
1p
pQw a lt
t t+
= =
21
SPDS – MALHAS DE CAPTURA DE FASE XXI Para melhor compreender o papel do filtro de malha F(s) é conveniente
verificar como reage a PLL a variações polinomiais da fase de entrada
Pelo teorema do valor final sabemos que O valor final do erro de fase é assim
Escalão de fase: f(t)=f0u(t) F(s)=f0/s
para qualquer F(0) ¹ 0, ou seja, a malha segue um escalão de fase com erro estático nulo
Escalão de frequência: f(t)=f0tu(t) F(s)=f0/s2
Para l finito, a malha reage com um erro estático de fase não-nulo a um escalão de frequência na entrada (o erro estático de frequência é nulo)
Pode obter-se um erro de fase nulo utilizando F(s) com um pólo na origemde que resulta F(0)= ¥ (l = ¥). Neste caso F(s) tem que ter um zero para a malha ser estável (t2 ¹ 0)
0lim ( ) lim ( )t s
x t sX s¥
=
2
0 0 00
( )lim ( ) lim ( ) lim ( ) ( ) lim 1
( )
ii
t s s sD
s st sE s sT s s
s K K F sN
f ee¥
F= = F =
+
0
00
lim ( ) lim 01( )t s
D
st
s K K F sN
ff
e¥
= =+
0 0 0
00 0
lim ( ) lim 1 1( ) (0)t s
D D
f f ft
s K K F s K K FN N
fel¥
= = =+
22
SPDS – MALHAS DE CAPTURA DE FASE XXII Critérios de dimensionamento da malha PLL:
Dimensionamento independente de wp e Qp
Resposta satisfatória a um escalão de fase
Resposta satisfatória a um escalão de frequência
Bandas de aquisição/manutenção adequadas
Ruído ou modulação residual (sideband noise) do oscilador muito pequena
Para obter um nível muito baixo de modulação residual pode ser necessário utilizar malhas PLL de ordem mais elevada. Estas colocam problemas a nível da estabilidade da malha e também na determinação das condições que devem ser observadas para garantir a aquisição do sincronismo
2( )oX jw
0 ow w
espectro devido àmodulação residual(sideband noise)
PLL de 3ª ordem
PLL de 1ª ordem
23
SPDS – MALHAS DE CAPTURA DE FASE XXIII Moduladores e desmoduladores com malha PLL Uma aplicação muito importante das malhas PLL é na realização de
moduladores e desmoduladores de fase, de frequência (característica intrínseca da PLL) e também de amplitude (com circuitos adicionais, externos à PLL)
Princípio de funcionamento: em sincronismo, a malha gera a mesma frequência média de um sinal de referência (onda portadora) altamente estável. A malha tenta anular qualquer eventual perturbação externa (sinal modulante) introduzindo desta forma modulação no sinal gerado pelo oscilador
Divisor
OsciladorFiltro
Detector de fase
( )Dv t( )i
i
i
x t
f
f
Osciladorcontrolado
( )o
o
o
x t
f
f
Filtropassa-baixo
Divisor defrequência
( )Ev tDetector de faseDf
/
/
o o
o o
f f N
Nf f
¢ =
¢ =
DK ( )DV s ( )F s ( )EV s 0 /K s ( )o sF
1/N
( )i sF
( )Dv t¢ ( )Ev t¢
( )Pv t ( )Fv t
( )DV s¢ ( )EV s¢
( )PV s ( )FV s
Com vF(t) = 0: aplicando um sinal vP(t), este irá somar-se ao erro de fase vD(t). Como a fase (relativa) do sinal de entrada se mantém constante, a malha irá tentar anular esta variação gerando uma variação de fase igual a -vP(t). Isto é conseguido deslocando o ponto de operação na característica estática do detector de fase
O funcionamento será análogo para a modulação de frequência ?
24
SPDS – MALHAS DE CAPTURA DE FASE XXIV Funções de sistema para os moduladores de fase e de frequência Modulador de fase:
Como T(s) é geralmente passa-baixo esta função é também passa-baixo Modulador de frequência:
Esta função relaciona a fase de saída (não a frequência) com o sinal modulante vF(t).Como
obtém-se
que é uma função passa-alto. A introdução de vF(t) constante origina um desvio de frequência constante que leva a malha a perder o sincronismo. Só as variações (rápidas) de vF(t) introduzem variações na frequência do sinal do oscilador (que originam variações rápidas de fase, que o filtro atenua)
0
mod. fase0
( )( ) 1( ) ( )1( ) 1 ( )
o
P DD
KF ss sT s T sKV s KK F ss N
F= = =
+
0
0
( ) 1( )1( ) ( )1 ( )
o
F DD
Ks s T sKV s K F sK F s
s N
F= =
+
( )( ) ( ) ( )o
o o ot
t s s st
fw
¶= W = F
¶
mod.frequência
00
0
( ) ( )( ) ( ) 11( ) ( )1 ( )
o
F DD
s s T sKT s T s KKV s NK F sK F s
s N
W é ù= = = = -ê ú
ê úë û+
25
SPDS – MALHAS DE CAPTURA DE FASE XXV Funções de sistema para os desmoduladores de fase e de frequência Desmodulador de fase:
que é uma função de transferência passa-alto Desmodulador de frequência:
que é uma função de transferência passa-baixo Desmodulador de amplitude (coerente) A malha PLL é utilizada para recuperar a onda portadora. Com um sinal
modulante v(t), o sinal modulado em amplitude é
À saída do oscilador tem-se o sinal (com a mesma frequência e desfasagem fi-fo)
Introduzindo uma desfasagem adicional Dq em xo(t) e multiplicando o sinal resultante pelo sinal de entrada obtém-se:
desmod. fase0 0
( ) ( )( ) ( ) 11( ) ( )1 ( )
D DD
iD
V s s T sKT s T s KKs F s NKK F s
s N
é ù= = = = -ê úF ê úë û+
desmod. freq.0 0
( ) ( ) 1 ( ) 1( ) ( )1( ) ( ) 1 ( )
E E D
i iD
V s V s F sKT s T sKs s s s KK F s
s N
= = = =W F +
( ) ( ) sin( )i i ix t v t A tw f= ⋅ +
( ) sin( )o i ox t A tw f= +
2( ) ( ) sin( )i i ov t x t A tw f q= ⋅ + + D
26
SPDS – MALHAS DE CAPTURA DE FASE XXVI
Filtrando com um filtro passa-baixo elimina-se a componente na frequência 2wi e obtém-se o sinal desmodulado:
Vantagens relativamente ao detector de envolvente: Não é necessário transmitir a portadora: o sinal modulante pode ser negativo
(sobremodulação)
Maior imunidade em relação ao ruído. O ruído fora da banda pode ser filtrado após a desmodulação, por meio de um filtro passa-baixo
[ ]
22
2
( ) ( ) sin( ) sin( )
( ) cos(2 ) cos( )2
i i i o
i i o i o
v t v t A t t
Av t t
w f w f q
w f f q f f q
= ⋅ + ⋅ + + D
= ⋅ - + + + D + - - D
2
(̂ ) ( ) cos( )2 i oA
v t v t f f q= ⋅ - - D
( )Dv t( )ix t Osciladorcontrolado
( )ox tFiltro
passa-baixo
Divisor defrequência
( )Ev tDetector de faseDf
/
/
o o
o o
f f N
Nf f
¢ =
¢ =
(̂ )v t
AtrasoDq
Filtropassa-baixo
2( )v t
1( )v t
27
SPDS – MALHAS DE CAPTURA DE FASE XXVII Para um sinal modulante com espectro não-nulo apenas no intervalo
wmin£ w £ wmax os (des)moduladores de fase e de frequência têm as propriedades e devem obedecer critérios apresentados na tabela seguinte. Admite-se que a realização é com uma malha PLL com frequência de corte wc
Modulação
(N=1)
Frequência Fase
Modulador Desmodulador Modulador Desmodulador
Tipo de resposta
passa-alto passa-baixo passa-baixo passa-alto
Função
Ganho
Valor de wc
[ ]0 1 ( )o
FK T s
VW
= -0
( )E
i
V T sK
=W
( )o
P D
T sV KF
= [ ]1 ( )DD
i
VK T s= -
F
0
( )
K
w = ¥
0(0)/
( 0)
T K
w = ( )
DK
w = ¥
(0)/
( 0)
DT K
w =
mincw w< maxcw w> mincw w<maxcw w>
28
SPDS – MALHAS DE CAPTURA DE FASE XXVIII Malhas de captura de fase discretas (DPLL) Necessário descrever cada componente da malha modificando as variáveis
que entram na definição da sua característica de transferência estática Na análise do comportamento dinâmico da malha utiliza-se a transformada
Z em vez da transformada de Laplace
Podem usar-se arquitecturas híbridas (por exemplo, detector de fase analógico)
Comparador de fase Idêntico ao utilizado nas malhas analógicas: Multiplicador, XOR, etc… Necessário ter especial cuidado com eventuais problemas de aliasing
( )Dv t( )i
i
i
x t
f
f
Osciladorcontrolado
( )o
o
o
x t
f
f
Filtroanalógico
Divisor defrequência
( )Ev tDetector de faseDf
( )Dv n Osciladorcontrolado
( )o
o
o
x n
f
f
Filtrodigital
Divisor defrequência
( )Ev nDetector de faseDf
discretização
( )ix n
sw
( )i
i
i
x t
f
f
Analógica
Discreta
29
SPDS – MALHAS DE CAPTURA DE FASE XXIX O detector XOR gera onda rectangular com componentes cuja frequência
pode ser superior a fs/2 não é adequado para a realização discreta Pode solucionar-se este problema de várias formas:
1) Utilizando fs muito elevada (indesejável…)
2) Utilizando detectores de fase e sinais que geram poucas componentes com frequência espúria por exemplo, utilizar sinais sinusoidais e fazer a comparação de fase com um multiplicador
3) Escolher fs de forma que a sua relação com fi seja tal que as componentes com frequência espúria geradas no detector de fase não caiam dentro da banda de interesse ou em DC. Justificação: rever o teorema da amostragem passa-banda
Filtro passa-baixo da malha discreta Tal como nas malhas analógicas, podemos usar filtros de 1ª ordem ou
superior, com ou sem zero
Filtro de 1ª ordem só com um pólo
Equação às diferenças e diagrama de fluxo de sinal:
( ) ( 1) (1 ) ( )E E Dv n v n v na g a= ⋅ - + - ⋅
( )EV z1
1za -⋅
( )DV z(1 )g a-
30
SPDS – MALHAS DE CAPTURA DE FASE XXXFunção de transferência do filtro:
Resposta em frequência: fazendo a aproximação z-1 = e-jwTs » 1-jwTs que é válida para wTs<<1 pode obter-se
que é uma aproximação a um filtro contínuo com ganho estático g e frequência de corte angular wp
Para o filtro ser estável deve verificar-se: 0 <a < 1
1( ) 1
( )( ) 1
E
D
V zF z
V z za
ga --
= =- ⋅
1 1 1( )
1 (1 ) 1p s
sp
F j fj T j
a aw g g wwa w a
w
- -» = \ =
- ⋅ - +
Realização no processador TMS320C25 (ou outro): O parâmetro a é sempre inferior a 1 formato aritmético Q15. Se
considerarmos que 1-a é uma potência (negativa) de 2, a = 1-2-n
ZALH YNH variável de estado do filtro (parte alta)
ADDS YNL parte baixa: ACC = y(n)
SUB YNH,n ACC = a y(n)
ADD XN,n ACC = a y(n)+(1-a)x(n)
SACH YNH guarda variável do filtro
SACL YNL
31
SPDS – MALHAS DE CAPTURA DE FASE XXXI Filtro de 1ª ordem com um pólo e um zero:
Função de transferência do filtro:
Resposta em frequência: fazendo a aproximação z-1 = e-jwTs » 1-jwTs
com
Para o filtro ser estável deve verificar-se: 0 <a < 1
Considera-se também: 0 < b < 1 (não é estritamente necessário)
1
1( ) 1
( )( ) 1
E
D
V z zF z
V z zb
ga
-
-- ⋅
= = ⋅- ⋅
11 (1 ) 1
( )1 (1 ) 1 1
s z
sp
jj T
F jj T j
wb w b ww g g wa w a
w
+- ⋅ - -
» = ⋅ ⋅- ⋅ - - +
1 1 p s z sf f
a bw w
a b- -
= \ =
( ) ( 1) ( 1) ( )E E D Dv n v n v n v na gb g= ⋅ - - ⋅ - + ⋅
( )DV z( )EV z
1
a
1z-b-g
32
SPDS – MALHAS DE CAPTURA DE FASE XXXII Oscilador controlado numericamente (NCO) Oscilador de relaxação baseado na acumulação digital de fase
Frequência de oscilação:
A informação numérica nC está contida na tensão de erro vE(n)
2 12
C co s o s
C o
N nT T f f
n T+
= = =
somadordigital
Acumulador
sf
Cn
( )r n
snT
1+
1-
( )r n
T
sT
Cn
D
D
2o o
o o C s s cK
f N f f nw p p pW
= = +
33
Equação às diferenças e diagrama de fluxo de sinal:
A função de sistema vem:
Qual o valor de Kf ? Derivando a fase em ordem ao tempo:
O oscilador funciona como um integrador ideal da tensão de erro. Existem outros tipos de integradores discretos e portanto também outras estruturas alternativas de oscilador controlado
Pode obter-se sinal de saída com forma de onda rectangular tomando o sinal algébrico da rampa
Para obter sinal sinusoidal é necessário utilizar uma tabela endereçada pelos valores da rampa
SPDS – MALHAS DE CAPTURA DE FASE XXXIII
( ) ( 1)o o Cn n K nff f= - +
( ) ( ) ( 1) Co o oo o C s o
s s
K nt n nK n K T K
t T Tf
ff f f
w p¶ - -
= » = = = =¶
1( ) ( ) 1
( )( ) ( ) 11
o o
C E
z z zO z K K
n z V z zzf f-F F
= = = =--
( ) ( )E CV z n zº ( )o zF1
1z-
SPDS – MALHAS DE CAPTURA DE FASE XXXIIIa
34
Oscilador sinusoidal em quadratura O oscilador de relaxação baseado na acumulação digital de fase produz
sinal com ruído de fase.
Alternativa: oscilador sinusoidal
onde é a frequência de oscilação e Ts o período de amostragem Inicialização:
Com w = x+jy, o cálculo equivalente é:
Controlo da amplitude: de modo a manter os dois pólos complexos conjugados precisamente em cima da circunferência de raio unitário é necessário controlar a amplitude de w(n), que varia em torno de 1. Para isso calcula-se
que é depois utilizada para actualizar w(n)
0( ) ( 1) , jsw n w n e Tq q w= - =
( 1) 1 0w j- = +
( ) cos ( 1) sin ( 1)
( ) sin ( 1) cos ( 1)
x n x n y n
y n x n y n
q qq q
= - - -= - + -
( )ˆ ˆ( ) ( ) 1
( )w n
w n w nw n
= =
SPDS – MALHAS DE CAPTURA DE FASE XXXIIIbde acordo com:
Definindo u = |w|2-1 temos a aproximação
que é válida para u em torno e próximo de zero, o que se verifica pois |w|2
tem valores muito próximos de 1
Diagrama de fluxo de sinal
22 2
2
31 1 1 3 ( )1
2 2 211 1
wu x yw uw
- - += = » - = =
++ -
0ˆ( ) ( 1) , jsw n w n e Tq q w= - =
( )x n 1z- ( 1)x n -
( )y n 1z- ( 1)y n -
2 23 [ ]2
x y- +sin q
-
cosq
cosq (̂ 1)x n -
(̂ 1)y n -
sin q
36
SPDS – MALHAS DE CAPTURA DE FASE XXXIV Função de sistema da malha discreta de 2ª ordem Obtém-se associando as funções de transferência dos diversos componentes:
Contrariamente ao que acontece com a malha analógica, é necessário introduzir na malha de retroacção um atraso de uma amostra para evitar a existência de delay free loops que conduzem a uma malha instável
Considerando uma malha com um filtro com um pólo e um zero vem:
onde se definiu o ganho ( é o ganho de retorno)
A função de sistema é do tipo passa-baixo com ganho DC T(1) = 1
1'
1DK Kfa
l g lb
-= =
-
1( ) ( ) ( )
( )( ) 1 ( ) ( )
o D
i D
z K F z O zT z
z z K F z O z-F
= =F +
( )DV z( )i zF DK
1z-
( )EV z( )F z ( )O z ( )o zF
1
1 21
( )1 ( 1 ) ( )
zT z
z zb
la l a bl
-
- --
=+ - - + + -
37
SPDS – MALHAS DE CAPTURA DE FASE XXXV A equação quadrática z2+a1z+a2 tem raízes z1,2. Para se ter as raízes no
interior do círculo unitário deverá verificar-se:
Para a malha DPLL ser estável deverá verificar-se:
Como 0 £ a, b £ 1, pode mostrar-se (faça-o como exercício…) que as condições anteriores equivalem a:
Resultados válidos para filtro só com um pólo fazendo b = 0 ou para malha de 1ª ordem (sem filtro, F(z) = 1) fazendo = b = 0
2
1,21 2
11
1
az
a a
£ìïï£ íï £ +ïî
1,2
11
1 1z
a bl
a l a bl
- £ìïï£ íï - - + £ + -ïî
1,21
1 0 21
za
lb
+£ < <
+ Malha DPLL estável
2a
1a
1
2
1-
2-
21
2pólos complexos: 4a
a >
pólos reais
38
SPDS – MALHAS DE CAPTURA DE FASE XXXVI Banda de manutenção e de captura A análise feita para a malha PLL analógica é válida também para a malha
PLL discreta. As eventuais saturações da característica estática de cada componente vão limitar as bandas. Se não houver qualquer limitação, o que é comum numa realização em processador de sinal, a banda de manutenção estender-se-á desde DC até fs/2
Mais sobre as bandas de manutenção da malha DPLL: veja o problema cujo enunciado está na transparência seguinte
Exercício: Mostre que uma malha PLL discreta de 2ª ordem reage a um escalão discreto de fase com um erro de fase estático nulo e a um escalão discreto de frequência com um erro de fase estático que é
Notas: Teorema do valor final (discreto)
Escalão discreto de fase:
Escalão discreto de frequência:
0 0lim ( )( 1)n D
f fn
K K F zff
el¥
= ==
1lim ( ) lim ( 1) ( )
n zx n z X z
¥ = -
00 1( ) ( ) ( )
1i in u n zz
ff f -= ¾¾¾F =
-
( )
10
0 21( ) ( ) ( )
1i i
f zn f nu n z
zf
-
-= ¾¾¾F =
-
39
SPDS – MALHAS DE CAPTURA DE FASE XXXVII Problema: Considere uma malha DPLL de 2ª ordem com um detector de
fase XOR a operar com uma frequência de amostragem fsa) Dimensione a malha de forma a ter um erro estático de fase nulo a um
escalão discreto de frequência. Se o filtro tiver um ganho positivo qual é a desfasagem entre o sinal de entrada e o sinal do oscilador ?
b) Analise a estabilidade da malha. Determine a frequência do zero e o ganho do filtro de malha de modo a ter uma frequência dos pólos de fs/1000 e um factor de qualidade de 1/2 (Butterworth)
c) Determine a banda de manutenção
d) Mostre que numa malha DPLL a banda de manutenção é dada por
e que pode ser de DC até fs/2 desde que 1) l 1, se não existir zero no filtro de malha e 2) l (1-a)/(1-b) se existir zero no filtro. Mostre que este último caso pode não ser possível
Nota: A banda de manutenção só depende das características estáticas dos componentes da malha. O facto da existência (ou não) de um zero no filtro afectar a banda de manutenção, é justificado apenas porque o parâmetro b (e também a) afecta o ganho estático do filtro F(z = 1)
1 (pólo) (zero+pólo)
2 2 1L Lfs fs
f fb
l la
-D = \ D =
-
40
SPDS – SINTETIZADORES DE FREQUÊNCIA I Sintetizadores de frequência Necessário osciladores de frequência programável, com elevada precisão,
estabilidade e resolução
Dois métodos ou técnicas para obter estes osciladores: síntese directa: utilizam um oscilador digital controlado (DCO) cuja saída
é convertida para analógico por um conversor D/A muito rápido. São sintetizadores sem realimentação e podem ser muito rápidos na estabilização da frequência de saída. Em geral têm consumo elevado e reduzida pureza espectral
síntese indirecta: baseadas na utilização de malhas PLL. Podem gerar sinais com frequência múltipla ou submúltipla da frequência de referência com uma estabilidade semelhante. Introduzem algum tremor (jitter ou sideband noise) mas que pode ser controlado por dimensionamento da malha PLL. Têm realimentação global e a comutação de frequência é em geral muito mais lenta do que com os métodos de síntese directa
Métodos de síntese directa: diferenciam-se pela forma como o oscilador (DCO) é realizado
1) Oscilador com divisão inteira
2) Oscilador com divisão fraccionária
3) Oscilador com divisão fraccionária e acumulação de fase
41
SPDS – SINTETIZADORES DE FREQUÊNCIA II1) Oscilador com divisão inteira A frequência de saída é
2) Oscilador com divisão fraccionária Não existem divisores digitais por
números fraccionários. Esta operação é realizada utilizando um contador supressor de impulsos (swallow counter)
ro
C
ff
n=
Comparadordigital
Contador
of
Cn
rfreset
toT
rf
of
Cn
n
n
rf N¸
M¸
ofof ¢
of ¢¢
Circuitosupressor de
impulsos
rf
of ¢
of
of ¢¢
2N =
4M =
rT impulso suprimido
oT ¢¢
42
SPDS – SINTETIZADORES DE FREQUÊNCIA III De NM em NM impulsos de fr é suprimido um impulso de modo que
à saída do divisor por M o período é dado por
A frequência fo da onda de saída corresponde a M-1 divisões da frequência de referência fr por N e a uma divisão por N+1 (devido à supressão de um impulso). Desta forma também se pode calcular
A frequência média do sinal de saída é
À custa de dois números inteiros consegue-se fazer a divisão pelo número fraccionário nC=N·(1/M)
3) Oscilador com divisão fraccionária e acumulação de fase Com o oscilador anterior a parte fraccionária é limitada aos valores
1/M com M inteiro, o que pode não ser prático Para se ter uma parte fraccionária com resolução arbitrariamente
elevada utiliza-se acumulação de fase
( 1) ( 1) ( 1)o r r rT NT M N T NM T¢¢ = ´ - + + = +
1 1 111o r r r
o Co
M Mf f f f
T NM nT NM
= = = = =¢¢ + +
( 1)o r r rT NM T T NM T¢¢ = ´ + = +
43
Quando se divide a frequência por N a parte fraccionária não é contabilizada na divisão
Cada período de fo assinala uma destas divisões e indica ao somador que deve acumular a fracção não contabilizada
O acumulador (e o somador) é de Bbit, valor escolhido para se obter a resolução pretendida
O valor mínimo do acumulador é zero. O valor máximo (todos os bita ‘1’) representa o número
que corresponde à acumulação de fase durante um período de fr
SPDS – SINTETIZADORES DE FREQUÊNCIA IV
Ao ocorrer um overflow no acumulador o bit de transporte actua o circuito supressor de impulso (suprime um impulso) dividindo por N+1 e com isto “acertando” a fase total
Quando ocorre um overflow, o eventual excesso de fase fica no acumulador devido à circularidade do acumulador e é contabilizado no ciclo seguinte
1 2 1B-- »
N¸Supressorde impulso
carrysomadordigital
Acumuladorde fase
rfof
fracção f
Cn N f=
N
controlo:soma f
por cadaperíodode fo
N determina a parte inteira da divisão
44
SPDS – SINTETIZADORES DE FREQUÊNCIA V O circuito determina quantas vezes a parte fraccionária de nC “cabe” em 1,
que é o valor 1/f O período de tempo médio entre a ocorrência de carry é
onde <To> é o período médio da onda de saída. Daqui sai:
supressão de 1 impulso
overflow do acumulador
1 oc r r
TT NT T
f f= ´ + =
1 r rC
o C
f ffo n N f
T N f n= = = =
+
Exercício: Divisor fraccionário com acumulação de fase
Dimensione o divisor de modo a gerar a frequência fo=327.25 Hz a partir da frequência de referência fr=10 kHz, com uma precisão de 5´10-3 Hz
45
SPDS – SINTETIZADORES DE FREQUÊNCIA VI Métodos de síntese indirecta: utilizam divisores ou misturadores de
frequência na malha de acção ou de retroacção de uma PLL ou DPLL. Utilizam-se os seguintes métodos:
1) Divisão da frequência de referência
2) Divisão da frequência do VCO
3) Conversão heterodínica de frequência dentro da malha
4) Síntese com malhas PLL encadeadas
5) Síntese com referência sintetizada
6) Síntese com divisão fraccionária
7) Síntese com divisão fraccionária e acumulação de fase
1) Divisão da frequência de referência
A malha sincroniza-se com um submúltiplo da frequência de referência e pode incluir modulação ou desmodulação de fase e de frequência
( )Dv t
rfR
Osciladorcontrolado
( )o
o
x t
fFiltroPBx
( )Ev tDetector de faseDf R¸rf
R
46
SPDS – SINTETIZADORES DE FREQUÊNCIA VII A frequência de comparação de fase não é constante ruído de banda lateral
do VCO vai ser muito dependente da frequência (sintetizador com diferentes características consoante a frequência sistetizada…)
É preferível fazer a comparação de fase sempre com a mesma frequência de modo a dimensionar adequadamente o filtro de malha
2) Divisão da frequência do VCO
A malha sincroniza com:
Se R variar a frequência a que é feita a detecção de fase não é constante Em relação ao método anterior permite maior flexibilidade nos valores de
frequência (síntese fraccionária) A utilização de divisores de frequência na malha é desvantajosa devido ao
consumo. Este problema é tanto mais grave quanto maior for o valor de N
( )Dv t
rfR
Osciladorcontrolado
( )o
o
x t
fFiltroPBx
( )Ev tDetector de faseDf R¸rf
Rof
N
N¸
N
r oo r
f f Nf f
R N R= =
47
SPDS – SINTETIZADORES DE FREQUÊNCIA VIII3) Conversão heterodínica de frequência dentro da malha Em vez de utilizar um divisor de frequência de módulo elevado, pode
recorrer-se a um misturador que efectua uma translação da frequência do VCO para uma frequência mais baixa
A malha sincroniza com:
Aproveita-se a frequência diferença A frequência f1 tem de estar sincronizada com fr Este método permite utilizar valores de N mais baixos menor consumo e
maior ganho de retorno (l=KDK0F(0)/N) maior largura de banda da função de sistema malha mais rápida
Se não forem convenientemente filtrados, os sinais espúrios resultantes da mistura podem perturbar o funcionamento da malha
misturador
( )Dv trfR Oscilador
controlado
( )o
o
x t
fFiltroPBx
( )Ev tDetector de faseDf R¸rf
R N¸
N
FiltroPB
1of f-1of f
N-
1f
11
r oo r
f f f Nf f f
R N R-
= = +
48
SPDS – SINTETIZADORES DE FREQUÊNCIA IX4) Síntese com malhas PLL encadeadas O sintetizador com conversão heterodínica permite, através da frequência
f1, aumentar a resolução da frequência de saída fo
2 31
2 2 3
1o r
M Mf M f
P P P Ræ ö÷ç= + + ÷ç ÷è ø
A malha 3 tem uma resolução grosseira mas, ao ser dividida por P3 e inserida na malha 2 introduz nesta uma resolução fina na frequência f2, etc.
A frequência sintetizada é
A qualidade do sintetizador (ruído de banda lateral) depende muito das características dos filtros passa-banda
Apresentam tempo de sincronização elevado (sincronização sequencial)
Malha 1
Malha 2
Malha 3
1( )Dv t
rfR
Osciladorcontrolado
ofFiltroPBx
1( )Ev tDetector de faseDf R¸rf
1 M¸ FiltroPB
2 P¸
2( )Dv t Osciladorcontrolado
1fFiltroPBx
2( )Ev tDetector de faseDf
2 M¸ FiltroPB2
13
ff
P-
3 P¸
3( )Dv t Osciladorcontrolado
FiltroPBx
3( )Ev tDetector de faseDf
2
3
fM
3 M¸
2f
1
2o
ff
P-
49
VCOFiltroPBx
Detector de faseDf
1 M¸
1rf VCOofFiltro
PBxDetector de fase
Df
FiltroPB1of f-
VCOFiltroPBx
Detector de faseDf
1
2
fM
2 M¸
2rf
1 P¸
1f
SPDS – SINTETIZADORES DE FREQUÊNCIA X5) Síntese com referência sintetizada Em vez de utilizar frequência de referência constante pode recorrer-se a
uma solução híbrida com uma referência sintetizada
Permite a utilização de eventuais referências sintetizadas que já se encontrem disponíveis no sistema
A frequência sintetizada é:
O encadeamento das malhas que leva a tempos de sincronização longos e à existência de componentes espúrias devido ao misturador são inconvenientes desta implementação
2 1
12
1o r r
Mf M f f
P= +
50
6) Síntese com divisão fraccionária Os sintetizadores com malhas encadeadas apresentam o inconveniente
de terem tempo de sincronização elevado e requerem filtros muito complicados.
Para evitar estes problemas o sintetizador devia ser baseado apenas numa malha PLL, sem conversão de frequência. Esta solução leva contudo à utilização de frequências de referência baixas o que é inconveniente porque:
1) Obriga à utilização de uma cadeia de divisores na malha de módulo elevado o que reduz muito o ganho de retorno l e as condições de estabilidade
2) Obriga à utilização de um filtro de malha com frequência de corte muito pequena (é sempre muito inferior a fr. Porquê?). Isto por sua vez leva a uma largura de banda pequena e tempo de aquisição de sincronismo elevado
Para evitar a dependência relativamente à frequência de referência podem utilizar-se divisores fraccionários (já estudados nos métodos de síntese directa) e uma única malha PLL
SPDS – SINTETIZADORES DE FREQUÊNCIA XI
51
SPDS – SINTETIZADORES DE FREQUÊNCIA XII A frequência sintetizada é
Apesar da frequência média da saída fo estar exactamente relacionada com a frequência de referência fr, a frequência de entrada do comparador de fase nunca é igual a fr
VCOFiltroPBx
Detector de faseDf
N¸
rf
Supressorde impulsos
of
M¸ ( )1N
M¸ +
( )1o rf N f
M= +
Quando a divisão é por N, a frequência é superior a fr e quando é por N+1, é inferior a fr
Isto significa que à saída do detector de fase se deverá observar uma rampa que corresponde à acumulação de fase, durante N(M-1) ciclos de fo, da diferença de frequência: Dft
No fim destes ciclos, o valor do erro da fase é “corrigido” dividindo fo uma vez por N+1 (Df é de sinal contrário ao anterior)
Tal como nos sintetizadores por síntese directa, pode aumentar-se a resolução utilizando a técnica da acumulação de fase
52
SPDS – SINTETIZADORES DE FREQUÊNCIA XIII7) Síntese com divisão fraccionária e acumulação de fase Em vez do divisor fraccionário simples, pode aumentar-se a resolução
de frequência com a técnica da acumulação de fase
Utilizando o valor da fase acumulada e um conversor digital/analógico pode cancelar-se o efeito da rampa de fase à saída do detector da forma indicada na figura
Após o cancelamento resulta um sinal com uma componente contínua que leva o VCO a oscilar na frequência correcta
VCOFiltroPBx
Detector de faseDf
N¸
rf
Supressorde impulsos
somadordigital
Registo de fase
of
DAC
carry
C
ro
C
n N f
ff
n
=
=
Nf
53
SPDS– SINTETIZADORES DE FREQUÊNCIA XIV Exercício: Sintetizador fraccionário com acumulação de fase
Considere um sintetizador de frequência baseado num divisor fraccionário e numa malha PLL de 2ª ordem. A frequência de referência é fr = 100 kHz e pretende-se sintetizar a frequência fo = 1.00275 MHz.
a) Qual o número de bits que deverá ter o acumulador de fase ?
b) Represente a evolução do acumulador.
c) Assumindo um modelo de fase linearizado, represente o sinal à saída do detector de fase.
d) O que acontece quando passa a fazer o cancelamento ? Represente a onda à saída do subtractor
54
0 5 10 15 200
0.01
0.02
0.03
0.04
0.05
0.06
0.07
0.08
5 3
NM
==
0 5 10 15 200
0.02
0.04
0.06
0.08
0.1
0.12
0.14
0.16
0.18
0 5 10 15 200
0.05
0.1
0.15
0.2
0.25
10 3
NM
==
20 3
NM
==
frequência relativa a 1
rfNM +
SPDS – SINTETIZADORES DE FREQUÊNCIA XV Espectro do sinal à saída do sintetizador por síntese directa, com
divisor fraccionário
55
0 5 10 15 200
0.02
0.04
0.06
0.08
0.1
0.12
0.14
10 4
NM
==
0 5 10 15 200
0.05
0.1
0.15
0.2
0.25
10 2
NM
==
0 5 10 15 200
0.02
0.04
0.06
0.08
0.1
0.12
0.14
10 8
NM
==
frequência relativa a 1
rfNM +
SPDS – SINTETIZADORES DE FREQUÊNCIA XVI Espectro do sinal à saída do sintetizador por síntese directa, com
divisor fraccionário