Lista de Exercícios Nº4

4
 Disciplina: DCC 006 - Organização de Computadores Professor: Antônio Otávio Fernandes 1 / 4 Graduação em Ciência da Computação DCC/ICEx/UFMG Terceira Lista de Exercícios Entrega: 12/11 Ex er c í c i o 7 .9 Aqui está uma série de referências de endereços dados como endereços em words: 2, 3, 11, 16, 21, 13, 64, 48, 19, 1, 3, 22, 4, 27, 6 e 11. Considerando uma cache diretamente mapeada com 16 blocos de uma word cada, que está inicialmente vazia, indique cada referência na lista como um acerto ou falha e mostre o conteúdo final da cache. Ex er c í c io 7.10 Usando a série de referências fornecida no Exercício 7.9, mostre os acertos e falhas e o conteúdo final da cache para uma cache diretamente mapeada com blocos de quatro words cada e um tamanho total de 16 words. Ex er c í c io 7.12 Calcule o número total de bits necessários para implementar a cache da figura 7.9. Esse número é diferente do tamanho da cache, que normalmente se refere ao número de bytes de dados armazenados na cache. O número de bits necessários para implementar a cache representa a quantidade total de memória necessária para armazenar todos os dados, tags e bits de validade. Ex er c í c io 7.29 Considere três processadores com diferentes configurações de cache:  Cache 1 Diretamente mapeada com blocos de uma word  Cache 2 Diretamente mapeada com blocos de quatro words  Cache 3 Associativa por conjunto de duas vias com com blocos de quatro words As seguintes medições de taxas de falhas foram feitas:  Cache 1 A taxa de falhas de instruções é 4% A taxa de falhas de dados é 6%  Cache 2 A taxa de falhas de instruções é 2% A taxa de falhas de dados é 4%  Cache 3 A taxa de falhas de instruções é 2% A taxa de falhas de dados é 3% Para esses processadores, a metade das instruções contém uma referência de dados. Considere que a penalidade de falha da cache é 6 mais o tamanho de bloco em words. O CPI para este workload foi medido em um processador com cache 1 e foi determinado como 2,0. Descubra que processador gasta mais ciclos nas falhas de cache. Ex er c í c io 7.36 Considere um sistema de memória virtual com as seguintes propriedades:  Endereço de byte virtual de 40 bits

description

Disciplina: DCC 006 - Organização de ComputadoresProfessor: Antônio Otávio Fernandes1 / 4Graduação em Ciência da Computação DCC/ICEx/UFMGTerceira Lista de Exercícios

Transcript of Lista de Exercícios Nº4

Page 1: Lista de Exercícios Nº4

7/18/2019 Lista de Exercícios Nº4

http://slidepdf.com/reader/full/lista-de-exercicios-no4 1/4

Disciplina: DCC 006 - Organização de Computadores

Professor: Antônio Otávio Fernandes

1 / 4

Graduação em Ciência da Computação DCC/ICEx/UFMG

Terceira Lista de Exercícios Entrega: 12/11

Exercício 7.9

Aqui está uma série de referências de endereços dados como endereços em words: 2, 3, 11,16, 21, 13, 64, 48, 19, 1, 3, 22, 4, 27, 6 e 11. Considerando uma cache diretamente mapeada

com 16 blocos de uma word cada, que está inicialmente vazia, indique cada referência na lista

como um acerto ou falha e mostre o conteúdo final da cache.

Exercício 7.10

Usando a série de referências fornecida no Exercício 7.9, mostre os acertos e falhas e o

conteúdo final da cache para uma cache diretamente mapeada com blocos de quatro words

cada e um tamanho total de 16 words.

Exercício 7.12

Calcule o número total de bits necessários para implementar a cache da figura 7.9. Esse

número é diferente do tamanho da cache, que normalmente se refere ao número de bytes de

dados armazenados na cache. O número de bits necessários para implementar a cache

representa a quantidade total de memória necessária para armazenar todos os dados, tags e

bits de validade.

Exercício 7.29

Considere três processadores com diferentes configurações de cache:

  Cache 1 Diretamente mapeada com blocos de uma word

 

Cache 2 Diretamente mapeada com blocos de quatro words

  Cache 3 Associativa por conjunto de duas vias com com blocos de quatro words

As seguintes medições de taxas de falhas foram feitas:

  Cache 1 A taxa de falhas de instruções é 4%

A taxa de falhas de dados é 6%

  Cache 2 A taxa de falhas de instruções é 2%

A taxa de falhas de dados é 4%

 

Cache 3 A taxa de falhas de instruções é 2%

A taxa de falhas de dados é 3%

Para esses processadores, a metade das instruções contém uma referência de dados.

Considere que a penalidade de falha da cache é 6 mais o tamanho de bloco em words. O CPI

para este workload foi medido em um processador com cache 1 e foi determinado como 2,0.

Descubra que processador gasta mais ciclos nas falhas de cache.

Exercício 7.36

Considere um sistema de memória virtual com as seguintes propriedades:

 

Endereço de byte virtual de 40 bits

Page 2: Lista de Exercícios Nº4

7/18/2019 Lista de Exercícios Nº4

http://slidepdf.com/reader/full/lista-de-exercicios-no4 2/4

Disciplina: DCC 006 - Organização de Computadores

Professor: Antônio Otávio Fernandes

2 / 4

  Páginas de 16KB

  Endereço de byte físico de 36 bits

Qual é o tamanho total da tabela de páginas para cada processo nesse processador,

considerando que os bits de validade, de proteção, de modificação e de uso usam um total de

4 bits e que todas as páginas virtuais estão em uso? (Considere que os endereços de disco nãosão armazenados na tabela de páginas).

Exercício 8.1

Aqui estão dois sistemas de E/S diferentes intencionados para uso no processamento de

transações:

  O sistema A pode aceitar 1500 operações de E/S por segundo

  O sistema B pode aceitar 1000 operações de E/S por segundo

Os sistemas utilizam o mesmo processador que executa 500 milhões de instruções por

segundo. Suponha que cada transação exija 5 operações de E/S e que cada operação de E/Sexija 10.000 instruções. Ignorando o tempo de resposta e supondo que as transações possam

ser superpostas arbitrariamente, qual é a velocidade máxima em transações por segundo que

cada máquina pode sustentar?

Exercício 8.3

Suponha que queiramos usar um laptop para enviar 100 arquivos de aproximadamente 40MB

cada para outro computador por uma conexão sem fio de 5Mbps. A bateria do laptop

atualmente mantem 100.000 joules de energia. A placa de rede sem fio consome sozinha 5

watts enquanto transmite, enquanto o restante do laptop sempre consome 35 watts. Antes de

cada transferência de arquivo precisamos de 10 segundos para escolher qual arquivo enviar.

Quantos arquivos completos podemos transferir antes que a bateria do laptop chegue a zero?

Exercício 8.4

Considere o consumo de energia do disco rígido do laptop do Exercício 8.3. Suponha que ele

não seja mais constante, mas varie entre 6 watts quando está girando e 1 watt quando não

está girando. A potência consumida pelo laptop fora o disco rígido e a placa de rede sem fio

são 32 watts contantes. Suponha que a taxa de transferência do disco rígido seja de 50MB/s,

seu atraso antes de poder começar a transferir seja de 200ms e que todas as outas vezes ele

não gira. Quantos arquivos completos podemos transferir antes que a bateria do laptop

chegue a zero? De quanta energia precisaríamos para enviar todos os 100 arquivos?

(Considere que a placa de rede sem fio não pode enviar dados até que eles estejam namemória)

Exercício 8.5

O seguinte diagrama simplificado mostra duas maneiras em potencial de numerar os setores

dos dados em um disco (apenas duas trilhas são mostradas e cada trilha possui oito setores).

Supondo que as leituras típicas sejam contíguas (por exemplo, todos os 16 setores são lidos

em ordem), que fora de numeração dos setores provavelmente resultará no desempenho mais

alto? Por quê?

Page 3: Lista de Exercícios Nº4

7/18/2019 Lista de Exercícios Nº4

http://slidepdf.com/reader/full/lista-de-exercicios-no4 3/4

Disciplina: DCC 006 - Organização de Computadores

Professor: Antônio Otávio Fernandes

3 / 4

Exercício 8.7

A figura 8.17 (abaixo) mostra a saída da execução do benchmark Skippy em um disco.

a) qual o número de cabeças?

b) qual o número de pratos?

c) qual a latência rotacional?

d) qual é o tempo de troca de cabeça (o tempo para trocar a cabeça que está lendo de uma

superfície para outra sem mover o braço, ou seja, no mesmo cilindro)?

e) qual é o tempo de troca de cilindro? (esse é o tempo para mover o braço para o próximo

cilindro sequencial).

Page 4: Lista de Exercícios Nº4

7/18/2019 Lista de Exercícios Nº4

http://slidepdf.com/reader/full/lista-de-exercicios-no4 4/4

Disciplina: DCC 006 - Organização de Computadores

Professor: Antônio Otávio Fernandes

4 / 4

Exercício 8.14

Existem dois tipos de paridade: par e ímpar. Uma word binária com paridade par e nenhum

erro terá um número par de 1s nela, enquanto uma word com paridade ímpar e nenhum erro

terá um número ímpar de 1s nela. Calcule o bit de paridade para cada uma das seguintes

words de 8 bits se a paridade par for usada:

a) 01100111

b) 01010101

E se for paridade ímpar?

Exercício 8.17

Os protocolos de rede OSI foram uma hierarquia de camadas de abstração, criando uma

interface entre aplicações de rede e os fios físicos. Isso é semelhante aos níveis de abstração

utilizados na interface ISA entre o software e o hardware. Cite três vantagens do uso daabstração no projeto de protocolos de rede.